CN107844615B - 用于实现可控延时的方法和延时电路 - Google Patents

用于实现可控延时的方法和延时电路 Download PDF

Info

Publication number
CN107844615B
CN107844615B CN201610833153.3A CN201610833153A CN107844615B CN 107844615 B CN107844615 B CN 107844615B CN 201610833153 A CN201610833153 A CN 201610833153A CN 107844615 B CN107844615 B CN 107844615B
Authority
CN
China
Prior art keywords
delay
sub
cutting
units
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610833153.3A
Other languages
English (en)
Other versions
CN107844615A (zh
Inventor
宋丹
郝军明
潘劲东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610833153.3A priority Critical patent/CN107844615B/zh
Publication of CN107844615A publication Critical patent/CN107844615A/zh
Application granted granted Critical
Publication of CN107844615B publication Critical patent/CN107844615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供一种用于实现可控延时的方法和延时电路，所述方法包括：提供基本延时单元，所述基本延时单元包括多个子延时单元，所述多个子延时单元各自的输入端均连接到外部输入端，所述多个子延时单元各自的输出端均连接到外部输出端，并且所述多个子延时单元之间串联连接；以及对所述多个子延时单元之间的连接处进行有选择地切割，以实现不同的延时。本发明所提供的用于实现可控延时的方法和延时电路结合工艺上的工艺切割技术，不需要引入额外的电路，可实现多阶精确的延时方案，且产品调试周期短。

Description

用于实现可控延时的方法和延时电路
技术领域
本发明涉及集成电路技术领域，具体而言涉及一种用于实现可控延时的方法和延时电路。
背景技术
在一个新工艺或新产品的设计初期，线和器件的延迟很难把握。这样，在关键路径上的延迟，往往需要做一些选项。例如，在静态随机存取存储器(SRAM)设计初期，设计人员需要改变反馈路径中的延迟选项来调制单路性能。PEK的设计，要求不仅覆盖范围大，而且速度特别快，这样反馈路径上的延迟要求更加精确。
可控的延迟设计单元已经被广泛应用，通常的作法是外置管脚加内置解码器。这种方案比较方便，但也有一些局限：首先，内置解码器占用了很大的版图面积；其次，内置解码器带来了一些无法精确计算的器件延迟；再次，内置解码器受到面积限制，不能有太多阶。后段工艺光罩作选择器，可以实现多阶精确的延时方案。然而，这种方案需要更换光罩(mask)，虽然不需要引入解码电路，面积小，延时精确，但更换光罩周期长。
发明内容
针对现有技术的不足，一方面，本发明提供一种用于实现可控延时的方法，其特征在于，所述方法包括：提供基本延时单元，所述基本延时单元包括多个子延时单元，所述多个子延时单元各自的输入端均连接到外部输入端，所述多个子延时单元各自的输出端均连接到外部输出端，并且所述多个子延时单元之间串联连接；以及对所述多个子延时单元之间的连接处进行有选择地切割，以实现不同的延时。
在本发明的一个实施例中，所述切割是采用切割选项单元来实现，所述切割选项单元的版图叠加在所述基本延时单元的版图上，用于选择所述多个子延时单元中的一个或多个，以实现定制化延时。
在本发明的一个实施例中，所述切割选项单元包括切割单元，所述切割单元代表切割位置，所述切割位置处用于实施工艺切割技术。
在本发明的一个实施例中，所述切割选项单元包括多个切割单元，所述多个切割单元基于不同的延时需求形成不同的切割选项单元。
在本发明的一个实施例中，所述切割单元的数目基于不同的延时需求而设置。
在本发明的一个实施例中，所述子延时单元的数目基于电路需求而设置。
在本发明的一个实施例中，所述子延时单元包括双反相器。
在本发明的一个实施例中，所述子延时单元包括金属氧化物半导体电容器。
另一方面，本发明还提供一种延时电路，所述延时电路包括基本延时单元，所述基本延时单元包括多个子延时单元，所述多个子延时单元各自的输入端均连接到外部输入端，所述多个子延时单元各自的输出端均连接到外部输出端，并且所述多个子延时单元之间串联连接，所述多个子延时单元之间的连接处用于被有选择地切割，以实现不同的延时。
在本发明的一个实施例中，所述切割是采用切割选项单元来实现，所述切割选项单元的版图叠加在所述基本延时单元的版图上，用于选择所述多个子延时单元中的一个或多个，以实现定制化延时。
本发明所提供的用于实现可控延时的方法和延时电路结合工艺上的工艺切割技术，不需要引入额外的电路，可实现多阶精确的延时方案，且产品调试周期短。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明实施例的用于实现可控延时的方法的操作示意图；
图2A-2D示出了根据本发明实施例的四个子延时单元；以及
图3A-3B示出了根据本发明实施例的延时电路的版图实现。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
如前所述，现有的可控延时方案需要引入额外的电路，不仅占用了很大的版图面积，而且无法得到多阶精确的延时。或者，即使能够得到多阶精确的延时，但是产品实现周期长。
基于上述问题，本发明提供一种用于实现可控延时的方法，其结合工艺上的切割技术，不需要引入额外的电路，也不需要更换光罩。下面结合图1通过具体实施例来描述本发明所提供的用于实现可控延时的方法。
图1示出了根据本发明实施例的用于实现可控延时的方法100的操作示意图。如图1所示，用于实现可控延时的方法100首先提供一个基本延时单元，该基本延时单元进一步包括四个子延时单元，它们分别为子延时单元1、子延时单元2、子延时单元3以及子延时单元4。子延时单元1-4各自的输入端均连接到外部输入端，子延时单元1-4各自的输出端均连接到外部输出端，并且子延时单元1-4之间串联连接。
这四个子延时单元可以具有相同的结构，也可以具有不同的结构，稍后将结合图2A-2D进一步描述这些子延时单元。虽然图1中示出了四个子延时单元，但是这仅为一个示例，根据本发明实施例的用于实现可控延时的方法所提供的基本延时单元可以包括任意数目的子延时单元，子延时单元的具体数目可以根据电路的需求而设置。
继续参考图1，基于所提供的基本延时单元，用于实现可控延时的方法100可以对上述多个子延时单元之间的连接处进行有选择地切割(例如如图1所示的斜线)，从而改变整个延时电路的总体延时，以实现不同的延时。
在一个实施例中，切割是采用切割选项单元来实现，可将切割选项单元的版图叠加在基本延时单元的版图上(稍后将结合图3A和图3B进行描述)，用于选择基本延时单元所包括的多个子延时单元中的一个或多个，以实现定制化延时。采用切割选项单元可实现不同的切割选项，从而可根据需要实现不同的延时方案。
在一个示例中，切割选项单元可包括切割单元，切割单元可代表切割位置(例如如图1所示的斜线位置处)，切割位置处用于实施工艺切割技术，以实现对多个子延时单元中的一个或多个的选择，从而实现不同的延时方案。
示例性地，切割选项单元可包括多个切割单元，这些切割单元在图1中示出为斜线。虽然图1中示出七个切割位置(切割单元)，但是这仅为一个示例，切割单元的数目可以基于定制化要求和/或子延时单元的数目而设置。此外，这些切割单元可以基于定制化要求形成不同的切割选项单元(例如图3A和图3B各自示出的版图B)。例如，这些切割单元可以有选择地叠加到基本延时单元上，用于选择基本延时单元所包括的子延时单元中的一个或多个，以实现定制化延时电路。
在如图1所示的用于实现可控延时的方法100的操作示意图中，四个子延时单元和十六个切割选项可以实现十六种延时，其中如图1所示的切割单元的切割方式是实现最大延时的切割方式。这十六种延时分别为：
(1)忽略所有的子延时单元，则整个延时电路的延时为0皮秒。
(2)选择子延时单元1，则整个延时电路的延时为子延时单元1的延时。
(3)选择子延时单元2，则整个延时电路的延时为子延时单元2的延时。
(4)选择子延时单元1+子延时单元2，则整个延时电路的延时为子延时单元1与子延时单元2的延时之和。
(5)选择子延时单元3，则整个延时电路的延时为子延时单元3的延时。
(6)选择子延时单元1+子延时单元3，则整个延时电路的延时为子延时单元1与子延时单元3的延时之和。
(7)选择子延时单元4，则整个延时电路的延时为子延时单元4的延时。
(8)选择子延时单元1+子延时单元4，则整个延时电路的延时为子延时单元1与子延时单元4的延时之和。
(9)选择子延时单元2+子延时单元3，则整个延时电路的延时为子延时单元2与子延时单元3的延时之和。
(10)选择子延时单元1+子延时单元2+子延时单元3，则整个延时电路的延时为子延时单元1、子延时单元2与子延时单元3的延时之和。
(11)选择子延时单元2+子延时单元4，则整个延时电路的延时为子延时单元2与子延时单元4的延时之和。
(12)选择子延时单元1+子延时单元2+子延时单元4，则整个延时电路的延时为子延时单元1、子延时单元2与子延时单元4的延时之和。
(13)选择子延时单元3+子延时单元4，则整个延时电路的延时为子延时单元3与子延时单元4的延时之和。
(14)选择子延时单元1+子延时单元3+子延时单元4，则整个延时电路的延时为子延时单元1、子延时单元3与子延时单元4的延时之和。
(15)选择子延时单元2+子延时单元3+子延时单元4，则整个延时电路的延时为子延时单元2、子延时单元3与子延时单元4的延时之和。
(16)选择子延时单元1+子延时单元2+子延时单元3+子延时单元4，则整个延时电路的延时为子延时单元1、子延时单元2、子延时单元3与子延时单元4的延时之和。
如前所述，上述四个子延时单元可以具有相同的结构，也可以具有不同的结构。假设这四个子延时单元具有不同的结构，它们的延时各不相同。下面结合图2A到图2D示例性地描述这四个子延时单元。以40纳米工艺为例，图2A示出了子延时单元1，其为定制10皮秒延时单元，具体地实现为金属氧化物半导体电容器(MOS CAP)，如图2A所示，从节点A到节点B的延时为10皮秒(ps)。图2B示出了子延时单元2，其为定制40皮秒延时单元，具体地实现为双反相器，如图2B所示，从节点A到节点B的延时为40皮秒。图2C示出了子延时单元3，其为定制60皮秒延时单元，具体地实现为双反相器，如图2C所示，从节点A到节点B的延时为60皮秒。图2D示出了子延时单元4，其为定制80皮秒延时单元，具体地实现为双反相器，如图2D所示，从节点A到节点B的延时为80皮秒。
继续上面的示例，当子延时单元1-4的延时分别为10皮秒、40皮秒、60皮秒以及80皮秒时，上述十六种延时分别为：
(1)忽略所有的子延时单元，整个延时电路的延时为0皮秒。
(2)选择子延时单元1，整个延时电路的延时为10皮秒。
(3)选择子延时单元2，整个延时电路的延时为40皮秒。
(4)选择子延时单元1+子延时单元2，整个延时电路的延时为10+40＝50皮秒。
(5)选择子延时单元3，整个延时电路的延时为60皮秒。
(6)选择子延时单元1+子延时单元3，整个延时电路的延时为10+60＝70皮秒。
(7)选择子延时单元4，整个延时电路的延时为80皮秒。
(8)选择子延时单元1+子延时单元4，整个延时电路的延时为10+80＝90皮秒。
(9)选择子延时单元2+子延时单元3，整个延时电路的延时为40+60＝100皮秒。
(10)选择子延时单元1+子延时单元2+子延时单元3，整个延时电路的延时为10+40+60＝110皮秒。
(11)选择子延时单元2+子延时单元4，整个延时电路的延时为40+80＝120皮秒。
(12)选择子延时单元1+子延时单元2+子延时单元4，整个延时电路的延时为10+40+80＝130皮秒
(13)选择子延时单元3+子延时单元4，整个延时电路的延时为60+80＝140皮秒。
(14)选择子延时单元1+子延时单元3+子延时单元4，整个延时电路的延时为10+60+80＝150皮秒。
(15)选择子延时单元2+子延时单元3+子延时单元4，整个延时电路的延时为40+60+80＝180皮秒。
(16)选择子延时单元1+子延时单元2+子延时单元3+子延时单元4，整个延时电路的延时为10+40+60+80＝190皮秒。
下面结合图3A和图3B示例性地描述上述第一种延时方案(0皮秒)以及最后一种延时方案(190皮秒)的版图设计。
如图3A所示，版图A是一个基本延时单元，其包括四个子延时单元；版图B是包括多个切割单元的切割选项单元。版图A和版图B相叠加产生版图C，版图C为延时0皮秒的设计结构。
如图3B所示，版图A是一个基本延时单元，其包括四个子延时单元；版图B为切割选项单元，该切割选项单元也包括多个切割单元，与图3A中所示的不同，这些切割单元形成了不同的切割选项单元。版图A和版图B相叠加产生版图C，版图C为延时190皮秒的设计结构。
以上结合具体实施例描述了根据本发明的用于实现可控延时的方法。虽然在上述实施例中以40纳米工艺作为示例，但是根据本发明的用于实现可控延时的方法并不限于40纳米工艺，而是在每个工艺节点均可实现。此外，延时单元不限于上述MOS CAP和双反相器，金属线的切割也不特指某一层的金属线。再者，如上所述，基本延时单元中所包括的子延时单元的数目也不限于四个，其数目可以根据电路实际情况选取，例如基本延时单元中所包括的子延时单元的数目可以为2～10个。
根据本发明实施例的用于实现可控延时的方法提高了延时10到20皮秒的延时精度，不仅解决了延时精度问题，还缩短了调试周期。此外，与传统的可控延时方案相比，根据本发明实施例的用于实现可控延时的方法可节省至少50％以上的版图面积，可以很快得到理想的电路性能。进一步地，根据本发明实施例的用于实现可控延时的方法采用的延时电路没有外置的延时设置管脚，不需更换光罩，只需选择合适的切割单元，用切割不同的位置实现。
根据本发明的另一方面，还提供了一种延时电路，所述延时电路包括基本延时单元，所述基本延时单元包括多个子延时单元，所述多个子延时单元各自的输入端均连接到外部输入端，所述多个子延时单元各自的输出端均连接到外部输出端，并且所述多个子延时单元之间串联连接，所述多个子延时单元之间的连接处用于被有选择地切割，以实现不同的延时。
其中，所述切割是采用切割选项单元来实现，所述切割选项单元的版图叠加在所述基本延时单元的版图上，用于选择所述多个子延时单元中的一个或多个，以实现定制化延时。
本领域普通技术人员可以结合前述关于根据本发明实施例的用于实现可控延时的方法的描述理解根据本发明实施例所提供的延时电路的具体结构和操作，为了简洁，此处不再赘述。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种用于实现可控延时的方法，其特征在于，所述方法包括：
提供基本延时单元，所述基本延时单元包括多个子延时单元，所述多个子延时单元各自的输入端均连接到外部输入端，所述多个子延时单元各自的输出端均连接到外部输出端，并且所述多个子延时单元之间串联连接；以及
对所述多个子延时单元之间的连接处进行有选择地切割，以实现不同的延时；
其中，所述切割是采用切割选项单元来实现，所述切割选项单元的版图叠加在所述基本延时单元的版图上，用于选择所述多个子延时单元中的一个或多个，以实现定制化延时。
2.根据权利要求1所述的方法，其特征在于，所述切割选项单元包括切割单元，所述切割单元代表切割位置，所述切割位置处用于实施工艺切割技术。
3.根据权利要求2所述的方法，其特征在于，所述切割选项单元包括多个切割单元，所述多个切割单元基于不同的延时需求形成不同的切割选项单元。
4.根据权利要求3所述的方法，其特征在于，所述切割单元的数目基于不同的延时需求而设置。
5.根据权利要求1所述的方法，其特征在于，所述子延时单元的数目基于电路需求而设置。
6.根据权利要求1所述的方法，其特征在于，所述子延时单元包括双反相器。
7.根据权利要求1所述的方法，其特征在于，所述子延时单元包括金属氧化物半导体电容器。
8.一种延时电路，其特征在于，所述延时电路包括基本延时单元，所述基本延时单元包括多个子延时单元，所述多个子延时单元各自的输入端均连接到外部输入端，所述多个子延时单元各自的输出端均连接到外部输出端，并且所述多个子延时单元之间串联连接，所述多个子延时单元之间的连接处用于被有选择地切割，以实现不同的延时；
其中，所述切割是采用切割选项单元来实现，所述切割选项单元的版图叠加在所述基本延时单元的版图上，用于选择所述多个子延时单元中的一个或多个，以实现定制化延时。
CN201610833153.3A 2016-09-20 2016-09-20 用于实现可控延时的方法和延时电路 Active CN107844615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610833153.3A CN107844615B (zh) 2016-09-20 2016-09-20 用于实现可控延时的方法和延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610833153.3A CN107844615B (zh) 2016-09-20 2016-09-20 用于实现可控延时的方法和延时电路

Publications (2)

Publication Number Publication Date
CN107844615A CN107844615A (zh) 2018-03-27
CN107844615B true CN107844615B (zh) 2021-04-23

Family

ID=61657335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610833153.3A Active CN107844615B (zh) 2016-09-20 2016-09-20 用于实现可控延时的方法和延时电路

Country Status (1)

Country Link
CN (1) CN107844615B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100553087C (zh) * 2006-06-30 2009-10-21 美国凹凸微系有限公司 可变频率多相振荡器
US8536921B2 (en) * 2011-08-16 2013-09-17 Lsi Corporation Uniform-footprint programmable-skew multi-stage delay cell
CN103684437B (zh) * 2013-02-04 2016-08-10 中国科学院电子学研究所 延时链控制码自适应的快速延时锁定环路
CN103543440B (zh) * 2013-10-21 2015-09-30 南京理工大学 基于fpga可编程延时电路的数字波束形成装置与方法
CN103543441B (zh) * 2013-10-21 2015-08-26 南京理工大学 基于fpga纳秒级可编程延时电路的数字相关器
CN203799671U (zh) * 2014-03-31 2014-08-27 西安华芯半导体有限公司 Sram读取时间自测试电路
CN103886913B (zh) * 2014-03-31 2016-09-14 西安紫光国芯半导体有限公司 Sram读取时间自测试电路及测试方法

Also Published As

Publication number Publication date
CN107844615A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US20040051395A1 (en) Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US6730953B2 (en) Apparatus, methods and articles of manufacture for a low control voltage switch
CN105247789B (zh) 用于电压调节器的脉冲宽度模块化
CN107040484B (zh) 一种混合模数脉宽调制器及其应用方法和系统
CN113054955B (zh) 相位内插器系统及其操作方法
US7426254B2 (en) Shift register comprising electrical fuse and related method
CN107046417B (zh) 脉宽调制器的集成模拟延迟线
CN102684675A (zh) 电平移位器
CN107844615B (zh) 用于实现可控延时的方法和延时电路
US20070241822A1 (en) Chain-chopping current mirror and method for stabilizing output currents
US11152347B2 (en) Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
US10396798B2 (en) Reconfigurable circuit
US7969186B2 (en) Apparatus and method for forming a mixed signal circuit with fully customizable analog cells and programmable interconnect
US8115532B2 (en) Linear monotonic delay chain circuit
JP6126556B2 (ja) Ｉｄ生成装置
US10720925B2 (en) Integrated circuit
CN110808732A (zh) 可编程阵列逻辑
TWI385936B (zh) Wireless transceiver chip and its correction method
EP2996248B1 (en) Flexible layout for integrated mask-programmable logic devices and manufacturing process thereof
CN203377863U (zh) 一种面积优化的fpga互连结构
JP2005116793A (ja) 半導体集積回路及びそのクロック配線方法
US7944244B2 (en) Multi-functional logic gate device and programmable integrated circuit device using the same
EP3923479B1 (en) Dynamic control conversion circuit
CN106330140A (zh) 相位内插器及时脉与数据恢复电路
KR102529638B1 (ko) 게이팅된 3-상태 인버터, 및 이를 포함하는 저 전력 감소된 면적 위상 보간기 시스템, 및 이를 동작시키는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant