CN105247789B - 用于电压调节器的脉冲宽度模块化 - Google Patents

用于电压调节器的脉冲宽度模块化 Download PDF

Info

Publication number
CN105247789B
CN105247789B CN201380077020.2A CN201380077020A CN105247789B CN 105247789 B CN105247789 B CN 105247789B CN 201380077020 A CN201380077020 A CN 201380077020A CN 105247789 B CN105247789 B CN 105247789B
Authority
CN
China
Prior art keywords
phase
delay
interpolater
phase interpolater
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380077020.2A
Other languages
English (en)
Other versions
CN105247789A (zh
Inventor
H·K·克里希纳穆尔蒂
G·E·马修
B·提鲁文加达姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105247789A publication Critical patent/CN105247789A/zh
Application granted granted Critical
Publication of CN105247789B publication Critical patent/CN105247789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明描述了用于高速数字控制的电压调节器的脉冲宽度调制架构。描述了一种装置，其包括：第一相位内插器(PI)，其用于将输入耦合到延迟线路的延迟元件，其中，耦合是经由选择单元的；第二PI，其用于耦合所述延迟线路的所述延迟元件的输出，其中，耦合是经由所述选择单元的；以及第三PI，其用于提供输出，所述第三PI根据所述第一PI和所述第二PI的延迟设置被校准。

Description

用于电压调节器的脉冲宽度模块化
背景技术
用于电压调节器的数字控制实施方式具有由输入数字字产生占空比脉冲的数字PWM(脉冲宽度调制器)。该DPWM(数字脉冲宽度调制器)传统上包括延迟线路和计数器以实现面积与功率的最佳折中方案。DPWM还包括一些异步逻辑单元，以创建PWM(脉冲宽度调制)脉冲并且异步逻辑单元的存在将意味着更多的验证和确认，以确保PWM脉冲是单调的并且随输入数字字均匀地变化。然而，传统的方案并不满足向高频应用(例如，100MHz或更高)扩展的需要，在所述高频应用中，时间量化的分辨率小于给定过程节点的单次缓冲。
附图说明
根据下文给出的具体实施方式、并且根据本公开内容的各种实施例的附图，本公开内容的实施例将得到更充分的理解，然而，具体实施方式和附图不应被看作将本公开内容限制于具体实施例，而是仅用于解释和理解。
图1是根据本公开内容的一个实施例的具有数字控制的脉冲宽度调制(PWM)信号的电压调节器。
图2A是根据本公开内容的一个实施例的用于产生数字控制的PWM信号的具有相位内插器(PI)的延迟锁相环(DLL)。
图2B是根据本公开内容的一个实施例的用于使用双边沿调制对PWM信号进行占空比调节的具有DLL和PI的电路。
图3是根据本公开内容的一个实施例的用于使用由图2A产生的输出来产生数字控制的PWM信号的逻辑单元。
图4是根据本公开内容的一个实施例的具有用于产生数字控制的PWM信号的装置的智能设备或计算机系统或SoC(片上系统)。
具体实施方式
实施例描述了具有高脉冲宽度调制分辨率(例如，1ps)的高频(例如，大于或等于100MHz的频率)数字控制的架构。实施例使用延迟锁相环(DLL)、计数器、和相位内插器(PI)的组合来实现用于对电压调节的精细控制的高分辨率。
DPWM的分辨率，即DPWM可以对桥式晶体管的工作时间(on-time)做出的最小改变确定了输出电压中的可以控制的最小步长。例如，为在500MHz的开关频率下(即，1/Tsw)针对1.8V输入电压(Vin)以5mV(ΔVout)的步长控制电压调节器的输出电压Vout，DPWM的时间分辨率被计算为：
实现5.5ps的间隔尺寸的PWM占空比控制来以5mV的步长调节Vout不能用传统的模拟或数字PWM来实现。实施例可以实现PWM占空比控制的更精细的间隔尺寸，以用于对Vout的更精细的调节(即，取决于PWM占空比的电压调节器的输出)。实施例可以用于使用PWM信号的任何电压调节器(例如，降压调节器、升压调节器、以及其它开关调节器)。实施例不限于电压调节器，但是可以用于使用PWM信号的任何电路。
在以下描述中，对许多细节进行了讨论以提供对本公开内容的实施例更加全面的解释。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，以框图的形式而不是以具体细节的形式示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。
要注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径，和/或一些线可以在一端或多端上具有箭头，以指示主要信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线以便于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以用任何适合类型的信号方案来实施的一个或多个信号。
贯穿整个说明书并且在权利要求书中，术语“连接”表示在没有任何中间设备的情况下的连接的物体之间的直接电连接。术语“耦合”表示连接的物体之间的直接电连接或通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示被布置为相互合作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括多个引用。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调节(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20％内。
除非另外规定，否则用于描述共同的对象的序数词“第一”、“第二”和“第三”等的使用仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。
出于实施例的目的，晶体管是包括漏极、源极、栅极、和体端子的金属氧化物半导体(MOS)晶体管。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管、或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件。源极端子和漏极端子可以是相同的端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1是根据本公开内容的一个实施例的具有数字控制的PWM信号的电压调节器(VR)100。在一个实施例中，VR 100包括数字控制器101、与PI102耦合的DLL、逻辑单元103、电桥104、电感器L、与负载105耦合的负载电容器Cload。
在一个实施例中，控制器101监测输出电压Vout并且引起对PWM信号的占空比的经由多路复用器控制(Mux_ctlr)信号的调节。在一个实施例中，Mux_ctlr由多路复用器接收，所述多路复用器与框102中的DLL的延迟线路耦合。在这种实施例中，多路复用器从延迟线路(通过使用参考时钟信号进行延迟锁相)中选择抽头。在一个实施例中，从延迟线路中选择的抽头是粗延迟信号，所述粗延迟信号随后被102中的PI使用以向粗延迟信号中加入精细延迟。在一个实施例中，PI的输出是周期信号PWM_clk，所述周期信号PWM_clk的至少一个边沿(例如，上升沿)具有精细的延迟调节。在一个实施例中，该周期信号(即，PWM_clk)被逻辑单元103使用以产生PWM信号。在一个实施例中，逻辑单元103包括用于产生PWM信号的置位-复位(SR)锁存器(参考图3所述)。
在一个实施例中，PWM信号由电桥104接收，所述电桥104包括高侧开关驱动器和低侧开关驱动器以驱动电流穿过电感器L，从而产生输出电压Vout。电桥104接收未经调节的输入电压Vin并且根据PWM信号的占空比产生经调整的输出电压Vout。在该实施例中，可以通过由精细的时间延迟(例如，1ps)调节PWM信号的占空比来由精细的步长(例如，5mV)调节Vout。在一个实施例中，负载105是处理器。在其它实施例中，负载105可以是任何逻辑单元或功能块。在一个实施例中，VR 100在处理器内的管芯上。在其它实施例中，VR 100是管芯外的独立部件。实施例可应用于需要PWM信号的任何电路。例如，降压转换器、升压转换器、降压-升压转换器、扩频电路等。
图2A是根据本公开内容的一个实施例的用于产生数字控制的脉冲宽度调制信号的具有DLL和PI的电路200。要指出的是，图2A的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不限于此。
在一个实施例中，电路200包括延迟线路201、相位比较器202、多路复用器203、相位内插器(PI)P1、P2、和P3、相位比较器204、校准单元205。在一个实施例中，延迟线路201包括“n”个延迟级d1-dn(其中，“n”是大于1的整数)。在一个实施例中，延迟级d1接收来自调节延迟级d0的输入，即延迟级d1将节点n0处的输入信号的斜率调整为与延迟线路201的节点n1上的斜率相似。在一个实施例中，延迟级d0接收输入时钟“ck-sys”并且将其缓冲到延迟级d1作为“ck_dll”(还被称作Clk)。在一个实施例中，延迟级d0的输出在节点n0处被可调节的电容负载C加载。在一个实施例中，可调节的电容负载C具有与延迟线路201的其它电容器C相同的电容设置。
在一个实施例中，每个延迟级的输出与可调节的电容负载C耦合。例如，延迟级d1的输出节点n1与电容器C耦合；延迟级d2的输出节点n2与电容器C耦合，依此类推。在一个实施例中，根据相位比较器202的输出Up/dn_dll由校准单元205调节电容器C的电容。在一个实施例中，延迟级的输出节点具有相同的电容器。在一个实施例中，周期时钟信号Clk由第一延迟级d1接收并且用于将延迟线路锁定到时钟信号Clk的周期。
在一个实施例中，相位比较器202是DLL(延迟锁相环)相位比较器(还被称作相位检测器)，所述相位比较器将节点n1(即，延迟线路的开始)上的信号与节点nn(即，延迟线路的末尾)上的信号对比。在一个实施例中，相位比较器202的输出Up/dn_dll指示节点n1和节点nn上的信号的相位差。在一个实施例中，校准单元205接收相位比较器202的输出Up/dn_dll并且经由out1调节电容器C的电容，以减慢或加快延迟线路201直到延迟线路201被锁定到特定的延迟(例如，时钟信号Clk的周期)。
在一个实施例中，在调节延迟线路201并且将其锁定到特定的延迟之后，开始了产生并调节ck_pwm_clk的过程。在一个实施例中，ck_pwm_clk用于利用精细的占空比调节来产生图1的PWM信号。返回参考图2A，在一个实施例中，多路复用器203可以经由Mux_ctrl信号操作用于分接(tap)延迟线路201上的任何节点。在一个实施例中，多路复用器203的输出是粗信号，其是粗时钟并且将通过PI P3将该粗时钟转换为精细的时钟。为避免使实施例难以理解，示出了单个多路复用器203。然而，可以组合使用任何数量的多路复用器以实现在各种实施例中所述的功能。
在一个实施例中，PI P1和P2接收来自延迟级的输入和输出的输入。在该示例中，节点n2和n3上的信号分别由PI P2和P1接收。在一个实施例中，P1的输出(phase 1)与电容器C1耦合，并且P2的输出(phase 2)与电容器C2耦合。在一个实施例中，电容器C1和C2两者都具有可调节的电容。例如，电容器C1和C2可操作用于使用温度计码来单调地增大或减小它们的电容，即电容器C1和C2是温度计加权的。在一个实施例中，电容器C、C1、C2、和C3是基于MOS的电容器。在一个实施例中，电容器C、C1、C2、和C3是金属电容器。在一个实施例中，电容器C、C1、C2、和C3被实施为MOS和金属电容器的组合。在一个实施例中，由相位比较器204(还被称作相位检测器)接收输出phase 1和phase 2。
在一个实施例中，相位比较器204将信号phase 1与phase 2对比并且为校准单元205产生Up/dn_pi信号。在一个实施例中，校准单元205产生输出out2，所述输出out2用于设定PI P1、P2、和P3和/或电容C1、C2、和C3的传播延迟。在一个实施例中，校准单元205产生out3信号，以独立于调节电容器C1和C2的电容来调节电容器C3的电容。在一个实施例中，PIP1和P2用于校准PI P3，使得调节C3的电容导致对从多路复用器203选择的粗延迟的精细延迟调节。
延迟线路201还被称为粗延迟线路。在一个实施例中，在任何给定过程节点和负载电容器C中，延迟线路201以缓冲器(d1-dn)的传播延迟的分辨率产生时钟边沿。在一个实施例中，由PI P3产生比任何给定过程节点中的缓冲单元的给定延迟小的较精细的边沿(即，延迟)。在一个实施例中，相位比较器202和204用于确保粗延迟线路201总是被锁定到给定时钟信号Clk。在一个实施例中，相位比较器204确保PI P1、P2、和P3横跨整个粗延迟分辨率。
在一个实施例中，粗延迟线路201是具有可编程电容负载C的一系列背对背缓冲器(back to back buffer)。在一个实施例中，将相同的电容负载呈现给所有的缓冲器d1-dn以确保从一个延迟级到另一个延迟级的均匀延迟。在一个实施例中，校准单元205实施了逻辑单元以使用相位比较器202和204并且确保所有的校准例程得到处理。
在一个实施例中，校准单元205首先查看PC 202的输出并且确保来自为“nn”的延迟单元dn的最后边沿与输入时钟“Clk”相位对齐。在一个实施例中，通过均匀地改变如图2A中所示的每个缓冲器所看到的电容“C”来完成该调节。该过程对粗延迟单元的工艺、温度、和电压(PVT)变化进行校准。在一个实施例中，一旦完成了对粗延迟线路的校准，则开始PI的校准例程并且该例程确保作为PI P1的输出的“phase 1”与作为PI P2的输出的“phase2”对齐。在一个实施例中，对调节PI的延迟的控制是通过PI的电流供应不足(currentstarving)来完成的，并且如图2A中的“out2”所示，相同的电流供应不足码被提供到PI P3。
在一个实施例中，PI P1-P3是电流供应不足的缓冲单元，它们分别具有相对应的温度计编码的可编程电容器C1-C3。在一个实施例中，PI P1和P2用于对单元(即PI)的工艺、电压、和温度(PVT)变化进行校准。在一个实施例中，校准单元205向PI P1-P3提供了相同的电流供应不足码“out2”。在一个实施例中，C2的电容被设定为最大电容加载，而C1的电容被设定为最小电容加载。
在一个实施例中，校准单元205将PI P1和P2的加载分别设定为最小电容值和最大电容值。在一个实施例中，PI P2接收来自粗延迟线路“n3”的较早的抽头，而PI P1接收较晚的边沿/抽头“n4”。在一个实施例中，由于所有的PI都是相同的，所以当PI P2被设定为最大电容加载并且P1被设定为最小电容加载并且校准单元205确保输出“phase 2”与“phase 1”被对齐时，那么对于PI P3的相同的电流供应不足码，电容值从可能的“最小值”到“最大值”的每个增加在“n3”与“n4”之间产生给出比任何标准单元小的精细的间隔尺寸的边沿。
在一个实施例中，对于给定电流供应不足码和PI尺寸，电容的每个增加值相等。在这种实施例中，电容的每个增加值确定可实现的延迟和PWM脉冲的分辨率。在一个实施例中，电容越小，分辨率越精细。在这种实施例中，可以通过周密地设计PI的电容值和尺寸来实现任何分辨率。
在一个实施例中，对PI P1和P2的输入进行选择以使它们是延迟线路201的连续的边沿。在一个实施例中，延迟线路抽头的较晚的边沿耦合到具有C1的最小电容加载的PI P1的输入，而较早的抽头耦合到具有C2的最大电容加载的PI P2。在这种实施例中，具有与其它两个PI(P1和P2)相同的电流驱动能力的PI P3现在横跨具有其所有的电容器的粗延迟单元。在这种实施例中，每个电容器(即，电容器C3的电容器腿)现在能够逐渐实现比先前设置更大的延迟并且从而实现精细的分辨率。
在一个实施例中，电容器C、C1、C2和C3是温度计编码的以确保用于产生脉冲宽度调制信号的单调行为。在一个实施例中，每个电容器包括多个电容器腿，所述电容器腿可操作用于并联耦合，以增加或减少该电容器的总电容。在一个实施例中，多路复用的输出或粗延迟线路201产生移相时钟(即，粗的)，然后所述移相时钟最终经过精细分辨率PI P3，并且最后产生可以用于产生图1的PWM信号的移相时钟ck_pwm_clk。
在一个实施例中，可以在输入时钟信号Clk的0-360度之间的可编程相移处产生ck_pwm_clk信号。图3的实施例使用延迟时钟以对用于产生PWM信号的最后的时序单元(例如，触发器)进行置位和复位。在一个实施例中，传播通过延迟线路201和PI P3的时钟信号在使用该时钟信号对最后的时序单元进行置位和复位之前就从延迟线路/PI中被排出了，即每个时钟周期在再次发送时钟信号之前对延迟线路进行复位，这等效于在再次启用时钟之前时钟对延迟线路进行门控。
图2B是根据本公开内容的一个实施例的用于使用双边沿控制对PWM信号进行占空比调节的具有DLL和PI的电路220。要指出的是，图2B的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不限于此。为避免使220的实施例难以理解，图2A的一些元件并未被示出并且不再详细讨论先前讨论的元件。例如，PI P1和P2、电容器C1和C2、相位比较器204等并未被示出，但被认为是存在的。
尽管图2A的实施例用于PWM信号的单个边沿的占空比调制，但是向图2B添加了附加的逻辑单元以对PWM信号的附加边沿进行占空比调节。例如，可以对PWM信号的上升沿和下降沿两者执行占空比调制。在这种实施例中，由于可以使用PWM信号的两个边沿(例如，上升沿和下降沿)来调节PWM信号的占空比，所以可以更加精细地调节Vout。
在一个实施例中，多路复用器223与多路复用器203并联耦合。在这种实施例中，多路复用器223接收与延迟线路201的延迟级d1-dn的抽头(节点n1-nn)耦合的输入。在一个实施例中，由选择延迟信号的其它边沿(即，除了由多路复用器203的Mux_ctrl1(与图2A的Mux_ctrl相同)选择的边沿之外的边沿)的Mux_ctrl2信号控制多路复用器223。在一个实施例中，多路复用器203的输出是Coarse1信号，所述Coarse1信号是粗时钟并且将通过PI P3被转换为精细的时钟(即，ck_pwm_clk1)。在一个实施例中，多路复用器223的输出是Coarse2信号，所述Coarse2信号是粗时钟并且将通过PI P4被转换为精细的时钟(即，ck_pwm_clk2)。
在一个实施例中，由控制器101产生Mux_ctrl2信号。在该实施例中，附加的PI P4和相对应的可调节电容器C4(与C3相同)用于产生ck_pwm_clk2信号，所述ck_pwm_clk2信号是所选择的延迟时钟信号Clk的第二边沿。图2A的ck_pwm_clk在图2B中被标记为ck_pwm_clk1。在一个实施例中，PI P4也由out2控制。在一个实施例中，电容器C4由相同的信号out3控制。在另一个实施例中，来自校准单元205的另一个信号用于独立于控制电容器C3来控制电容器C4。
图3是根据本公开内容的一个实施例的用于使用由图2A产生的输出来产生数字控制的PWM信号的逻辑单元300(例如，逻辑单元103)。要指出的是，图3的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不限于此。
在一个实施例中，逻辑单元300包括时序单元301、302、和303、多路复用器304和305、以及逻辑门306。在一个实施例中，时序单元301、302、和303是具有异步高电平有效复位(即，在D输入之后，1为复位，0为Q)的D触发器。在其它实施例中，可以使用其它类型的锁存器或触发器。在一个实施例中，时序单元301在其数据端子处接收pwm_rst作为输入，接收ck_sys作为时钟信号，并且输出pwm_rst_rst以对时序单元302进行复位。在一个实施例中，时序单元302在其数据端子处接收多路复用器304的输出作为输入，接收ck_pwm_clk(来自PI P3)作为时钟信号，并且产生输出pwm_rst以对时序单元303进行复位。在一个实施例中，时序单元303在其数据端子处接收set_phase信号作为输入，接收ck_dll作为时钟信号，并且产生PWM信号(还被称作ck_pwm)。
在一个实施例中，多路复用器304可操作用于经由选择信号sel1来进行选择，以选择多路复用器305的输出或pwm_count_clear_sys信号中的一个。在一个实施例中，多路复用器305可操作用于选择pwm_count_clear_dll或逻辑门306的输出中的一个。在一个实施例中，逻辑门306是AND门。在其它实施例中，逻辑门306是NAND门。在一个实施例中，逻辑门306执行对pwm_count_clear_sys和！ck_sys信号的逻辑AND运算。此处“！”指示信号被反相。在一个实施例中，在ck_sys周期中的ck_sys的上升沿处产生信号pwm_count_clear_sys，在所述ck_sys周期中出现了PWM下降沿。在一个实施例中，在ck_dll周期中的ck_dll的下降沿处产生信号pwm_count_clear_dll，在所述ck_dll周期中出现了PWM下降沿。
(例如，图2A的)单个边沿调制策略中的占空比在给定开关周期中仅需要执行一个占空比。在一个实施例中，数字控制器101知晓在下一个开关周期中开关转换器所需的精确值。在一个实施例中，通过使用该决定性的方法，使用粗延迟线路产生了移相时钟，并且可以对所述移相时钟进行选择以产生用于对时序单元301、302、或303进行复位的正确的复位脉冲，从而避免建立/保持违规(violation)。
在一个实施例中，逻辑单元300具有以下输入时钟：ck_sys(与Clk相同)，其是用于控制逻辑单元的输入系统时钟和粗DLL的输入；ck_dll(也被称作ck_pwm_skew)，其是具有恒定延迟相移(例如，小于时钟周期Clk的25％)的ck_sys的延迟版本；以及ck_pwm_clk，其是PI P3的输出。
在一个实施例中，逻辑单元300用来自粗调制逻辑单元(即，多路复用器203的输出“coarse”)的一个时钟周期(Clk)的分辨率来设定ck_pwm的上升沿，并且用来自精细的调制逻辑单元(即，P3和C3)的P3的ck_pwm_clk的分辨率来设定ck_pwm的下降沿。在一个实施例中，当set_phase在ck_dll的上升沿处为1时，ck_pwm输出在正确的时钟周期中得到置位。在一个实施例中，该特征可以用于引导边沿调制。
在一个实施例中，ck_pwm的下降沿位于由ck_pwm_clk控制的pwm_rst的上升沿处，从而如果pwm_count_clear为1则提供后沿调制。在一个实施例中，pwm_rst触发器302使用pwm_rst_rst信号在下一个时钟周期中得到复位，当ck_sys为1且ck_dll为0时，所述pwm_rst_rst信号为高电平。在一个实施例中，为了确保pwm_rst触发器302没有建立/保持违规，基于以占空比为基础的以下考虑对pwm_count_clear输入进行选择。
在一个实施例中，对于D<0.5(即，小于50％的占空比)，由于参考ck_sys的所有信号不发生变化，所以使用pwm_count_clear_sys，其中“D”是以时钟周期为模的占空比。在一个实施例中，对于0.5<D<0.75，与ck_sys有关的所有信号不发生变化，并且使用pwm_count_clear_sys，但用！ck_sys来限定pwm_count_clear_sys(其中！指示反相)。
在一个实施例中，用！ck_sys来限定pwm_count_clear_sys，以确保当ck_pwm_clk也改变时，在系统时钟周期的开始产生的pwm_count_clear_sys在ck_dll时钟周期的开始不会改变。在这种实施例中，避免了触发器302的建立/保持问题。在一个实施例中，pwm_count_clear_sys可以仅在ck_sys的下降沿之后改变，这在ck_pwm_clock边沿之前足以避免建立违规。
在一个实施例中，对于D>0.75，由于pwm_count_clear_dll由用ck_dll的负边沿计时的触发器产生，所以pwm_count_clear_dll不会改变。在这种实施例中，pwm_count_clear_dll用于确保ck_sys时钟周期的前半部分不会使pwm_rst得到置位。逻辑单元300确保总是选择正确的复位脉冲并且由DPWM模块产生恰当的占空比。在一个实施例中，由组合逻辑单元(未示出)产生多路复用器304和305的选择的线路，所述组合逻辑单元查看PWM命令并且决定D<0.5、0.5<D<0.75还是D>0.75。
图4是根据本公开内容的一个实施例的具有用于产生数字控制的脉冲宽度调制信号的智能设备或计算机系统或SoC(片上系统)。要指出的是，图4的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但并不限于此。
图4示出了移动设备的实施例的框图，其中，可以使用平面接口连接器。在一个实施例中，计算设备1600代表移动计算设备，例如计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、或其它无线移动设备。可以理解的是，总体上显示了某些部件，而并未在计算设备1600中显示这种设备的全部部件。
在一个实施例中，计算设备1600包括第一处理器1610，根据所述实施例，第一处理器1610具有参考图1-3的实施例所描述的数字脉冲宽度调制器(和/或VR 100)。计算设备1600的其它框也可以包括参考图1-3的实施例所描述的数字脉冲宽度调制器(和/或VR100)。本公开内容的各种实施例还可以包括1670内的网络接口，例如无线接口，以使系统实施例可以被包含在例如蜂窝电话或个人数字助理的无线设备中。
在一个实施例中，处理器1610(和处理器1690)可以包括一个或多个物理设备，例如：微处理器、应用处理器、微控制器、可编程逻辑器件、或其它处理装置。由处理器1610执行的处理操作包括操作平台或操作系统的执行，在所述操作平台或操作系统上执行应用程序和/或设备功能。处理操作包括与同用户或其它设备的I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，计算设备1600包括音频子系统1620，所述音频子系统1620代表与向计算设备提供音频功能相关联的硬件(例如音频硬件和音频电路)和软件(例如驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的设备可以被集成到计算设备1600中，或者被连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。
显示子系统1630代表硬件(例如显示设备)和软件(例如驱动器)部件，所述部件为用户提供视觉和/或触觉显示，以用于与计算设备1600交互。显示子系统1630包括显示接口1632，所述显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑单元，以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。
I/O控制器1640代表与同用户的交互有关的硬件设备和软件部件。I/O控制器1640可操作用于管理硬件，所述硬件是音频子系统1620和/或显示子系统1630的一部分。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过计算设备1600与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或与诸如读卡器或其它设备等特定应用一起使用的其它I/O设备。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，代替显示输出，或除显示输出之外，可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，那么显示设备也可以充当输入设备，所述输入设备可以至少部分地由I/O控制器1640来管理。计算设备1600上还可以有附加的按钮或开关，以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理诸如如下设备：加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件。输入可以是直接用户交互的部分、以及向系统提供环境输入以影响其操作(例如，对噪声的滤波、针对亮度检测来调节显示、给照相机应用闪光灯或其它特征)。
在一个实施例中，计算设备1600包括功率管理1650，所述功率管理1650管理电池用电量、电池的充电、以及与节能操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，状态不改变)和/或易失性(如果中断对存储器设备的供电，状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、相片、文档、或其它数据、以及与计算设备1600的应用和功能的执行有关的系统数据(长期或者暂时的)。
实施例的元件还被提供为用于存储计算机可执行指令(例如，用于实施本文中所述的任何其它过程的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如存储器1660)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如BIOS)下载，可以经由通信链路(例如调制解调器或网络连接)通过数据信号将计算机程序从远程计算机(例如服务器)传送到请求计算机(例如客户)。
连接1670包括硬件设备(例如无线和/或有线连接器和通信硬件)和软件部件(例如驱动器、协议堆栈)，以使计算设备1600能够与外部设备通信。计算设备1600可以是分开的设备，例如其它计算设备、无线接入点或基站、以及诸如耳机、打印机或其它设备等外围设备。
连接1670能够包括多个不同类型的连接。概括地说，计算设备1600被示出为具有蜂窝式连接1672和无线连接1674。蜂窝式连接1672通常指代由无线载波提供的蜂窝式网络连接，例如经由GSM(全球移动通信系统)或变体或派生物、CDMA(码分多址)或变体或派生物、TDM(时分复用)或变体或派生物，或者其它蜂窝业务标准所提供的蜂窝式网络连接。无线连接(或无线接口)1674指代非蜂窝式无线连接，并且可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)，或者其它无线通信。
外围连接1680包括硬件接口和连接器、以及软件部件(例如驱动器、协议堆栈)，以进行外围连接。可以理解的是，计算设备1600可以是至其它计算设备的外围设备(“至”1682)、以及具有连接到它的外围设备(“来自”1684)。计算设备1600通常具有用于连接到其它计算设备的“对接”连接器，以用于例如管理(例如，下载和/或上传、改变、同步)设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接到允许计算设备1600控制例如影音或其它系统的内容输出的特定的外围设备。
除了专用对接连接器或其它专用连接硬件以外，计算设备1600可以经由常见或基于标准的连接器进行外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括微型显示接口(MDP)的显示接口、高清晰度多媒体接口(HDMI)、火线或其它类型。
在说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，而不一定包含在全部实施例中。“实施例”、“一个实施例”或“一些实施例”的多处出现不一定全都指代同一实施例。如果说明书陈述部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性不是必需被包括。如果说明书或权利要求书提及“一”元件，那么这并非表示仅有一个元件。如果说明书或权利要求书提及“附加”元件，那么这并不排除存在多于一个附加元件。
此外，特定特征、结构、功能或特性可以以任何合适的方式结合到一个或多个实施例中。例如，第一实施例可以与第二实施例结合，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。
尽管结合本公开内容的特定实施例描述了本公开内容，但按照之前所述的，对于本领域普通技术人员来说，这种实施例的许多替换、修改和变化将是显而易见的。例如，例如动态RAM(DRAM)的其它存储器架构可以使用所论述的实施例。本公开内容的实施例旨在包含落入所附权利要求书的宽泛范围内的所有这种替代、修改或变化。
另外，为了图示或讨论简单，在所呈现的附图中可以显示或可以不显示与集成电路(IC)芯片或其它部件的公知的电源/接地连接，以免使本公开内容难以理解。此外，为了避免使本公开内容难以理解，并且还鉴于关于这种框图布置的实施方式的细节高度依赖要实施本公开内容的平台的事实(即，这种细节应该完全在本领域技术人员的见识内)，可以用框图的形式显示布置。在阐明了具体细节(例如电路)以描述本公开内容的示例性实施例的情况下，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节或者在这些具体细节发生改变的情况下实践本公开内容。因此，说明书被认为是说明性而非限制性的。
以下示例属于进一步的实施例。示例中的细节可以用在一个或多个实施例中的任何地方。也可以关于方法或过程来实施本文中所述装置的所有可选的特征。
例如，在一个实施例中，一种装置包括：第一相位内插器(PI)，其用于将输入耦合到延迟线路的延迟元件，其中，耦合是经由选择单元的；第二PI，其用于耦合延迟线路的延迟元件的输出，其中，耦合是经由选择单元的；以及第三PI，其用于提供输出，第三PI根据第一PI和第二PI的延迟设置被校准。在一个实施例中，第一PI具有为延迟元件的最大延迟的初始延迟。
在一个实施例中，第二PI具有为延迟元件的最小延迟的初始延迟。在一个实施例中，装置还包括校准单元，其用于对第一PI和第二PI的输出进行相位对齐。在一个实施例中，校准单元用于校准第三PI的延迟。在一个实施例中，装置还包括相位检测器，其与第一PI和第二PI耦合以用于对第一PI和第二PI的输出进行相位对齐。在一个实施例中，相位检测器的输出被校准单元用于通过调节第一PI和第二PI的延迟设置来对第一PI和第二PI的输出进行相位对齐。
在一个实施例中，第一PI、第二PI、和第三PI中的每一个包括：电流控制的驱动器；以及温度计编码的可编程电容器，其与电流控制的驱动器的输出耦合。在一个实施例中，装置还包括时序单元，其接收第三PI的输出作为时钟并且产生用于产生脉冲宽度调制信号的输出。在一个实施例中，装置还包括：延迟锁相环，其包括延迟线路，所述延迟线路具有串联耦合在一起的可变延迟元件。在一个实施例中，装置还包括：数字控制器，其用于控制与延迟线路耦合的选择单元。
在另一个示例中，在一个实施例中，电压调节器(VR)包括：电感器；电容器，其与电感器和负载耦合；电桥，其与电感器耦合；以及脉冲宽度调制器(PWM)，其用于向电桥提供脉冲调制信号，PWM包括：第一相位内插器(PI)，其用于经由选择单元将输入耦合到延迟线路的延迟元件；第二PI，其用于经由所述选择单元来耦合延迟线路的延迟元件的输出；以及第三PI，其用于提供用于产生脉冲调制信号的输出，第三PI根据第一PI和第二PI的延迟设置被校准。
在一个实施例中，VR还包括置位-复位(SR)锁存器，其用于根据第三PI的输出来产生脉冲调制信号。在一个实施例中，SR锁存器用于使用第三PI的输出对所述SR锁存器的输出进行复位，并且其中，SR锁存器用于使用来自延迟线路的延迟元件的输出将所述SR锁存器的输出置位为已知逻辑电平。在一个实施例中，负载是处理器内核。
在另一个示例中，在一个实施例中，一种系统包括：存储器单元；处理器，其与存储器单元耦合，处理器包括电压调节器，电压调节器具有脉冲宽度调制器(PWM)，所述脉冲宽度调制器包括：第一相位内插器(PI)，其用于经由选择单元将输入耦合到延迟线路的延迟元件；第二PI，其用于经由选择单元来耦合延迟线路的延迟元件的输出；以及第三PI，其用于提供用于产生脉冲调制信号的输出，第三PI根据第一PI和第二PI的延迟设置被校准；以及无线接口，其用于允许处理器与另一个设备通信。
在一个实施例中，系统还包括显示单元，其用于显示由处理器处理的内容。在一个实施例中，显示单元是触摸屏。在一个实施例中，PWM根据在实施例中所描述的装置。
在另一个示例中，在一个实施例中，一种系统包括：存储器单元；以及处理器，其与存储器单元耦合，处理器包括电压调节器，所述电压调节器包括：电容器，其与电感器和负载耦合；电桥，其与电感器耦合；以及脉冲宽度调制器(PWM)，其用于向电桥提供脉冲调制信号，PWM包括：第一相位内插器(PI)，其用于经由选择单元将输入耦合到延迟线路的延迟元件；第二PI，其用于经由选择单元来耦合延迟线路的延迟元件的输出；以及第三PI，其用于提供用于产生脉冲调制信号的输出，第三PI根据第一PI和第二PI的延迟设置被校准。
在一个实施例中，系统还包括：无线接口，其用于允许处理器与另一个设备通信。在一个实施例中，系统还包括显示单元，其用于显示由处理器处理的内容。在一个实施例中，显示单元是触摸屏。在一个实施例中，电压调节器根据在各种实施例中所描述的VR。
提供了摘要从而允许读者确定本技术公开内容的本质和要旨。在理解该摘要不用于限制权利要求的范围或含义的情况下提交了摘要。所附权利要求书由此被并入到具体实施方式中，其中，每个权利要求自身都作为单独的实施例。

Claims (21)

1.一种用于提高分辨率的装置，所述装置包括：
第一相位内插器，其用于耦合延迟线路的延迟元件的输入，其中，耦合是经由选择单元的；
第二相位内插器，其用于耦合所述延迟线路的所述延迟元件的输出，其中，耦合是经由所述选择单元的；以及
第三相位内插器，其用于提供输出，所述第三相位内插器根据所述第一相位内插器和所述第二相位内插器的延迟设置而被校准，
其中，所述第一相位内插器、所述第二相位内插器和所述第三相位内插器是电流供应不足的缓冲单元。
2.根据权利要求1所述的装置，其中，所述第一相位内插器具有为所述延迟元件的最大延迟的初始延迟。
3.根据权利要求1所述的装置，其中，所述第二相位内插器具有为所述延迟元件的最小延迟的初始延迟。
4.根据权利要求1所述的装置，还包括校准单元，所述校准单元用于对所述第一相位内插器和所述第二相位内插器的输出进行相位对齐。
5.根据权利要求4所述的装置，其中，所述校准单元用于校准所述第三相位内插器的延迟。
6.根据权利要求4所述的装置，还包括相位检测器，所述相位检测器与所述第一相位内插器和所述第二相位内插器耦合，以用于对所述第一相位内插器和所述第二相位内插器的输出进行相位对齐。
7.根据权利要求6所述的装置，其中，所述相位检测器的输出被所述校准单元用于通过调节所述第一相位内插器和所述第二相位内插器的延迟设置来对所述第一相位内插器和所述第二相位内插器的输出进行相位对齐。
8.根据权利要求1所述的装置，其中，所述第一相位内插器、所述第二相位内插器、以及所述第三相位内插器中的每一个包括：
电流控制的驱动器；以及
温度计编码的可编程电容器，其与所述电流控制的驱动器的输出耦合。
9.根据权利要求1所述的装置，还包括时序单元，所述时序单元接收所述第三相位内插器的输出作为时钟并且产生用于产生脉冲宽度调制信号的输出。
10.根据权利要求1所述的装置，还包括：
延迟锁相环，其包括所述延迟线路，所述延迟线路具有串联耦合在一起的可变延迟元件。
11.根据权利要求1所述的装置，还包括：
数字控制器，其用于控制与所述延迟线路耦合的所述选择单元。
12.一种电压调节器(VR)，包括：
电感器；
电容器，其与所述电感器和负载耦合；
电桥，其与所述电感器耦合；以及
脉冲宽度调制器(PWM)，其用于向所述电桥提供脉冲调制信号，所述脉冲宽度调制器(PWM)包括：
第一相位内插器，其用于经由选择单元耦合延迟线路的延迟元件的输入；
第二相位内插器，其用于经由所述选择单元来耦合所述延迟线路的所述延迟元件的输出；以及
第三相位内插器，其用于提供用于产生所述脉冲调制信号的输出，
所述第三相位内插器根据所述第一相位内插器和所述第二相位内插器的延迟设置而被校准，
其中，所述第一相位内插器、所述第二相位内插器和所述第三相位内插器是电流供应不足的缓冲单元。
13.根据权利要求12所述的电压调节器(VR)，还包括置位-复位(SR)锁存器，所述置位-复位(SR)锁存器用于根据所述第三相位内插器的所述输出来产生所述脉冲调制信号。
14.根据权利要求13所述的电压调节器(VR)，其中，所述置位-复位(SR)锁存器用于使用所述第三相位内插器的输出来对所述置位-复位(SR)锁存器的输出进行复位，并且其中，所述置位-复位(SR)锁存器用于使用来自所述延迟线路的延迟元件的输出来将所述置位-复位(SR)锁存器的输出置位为已知逻辑电平。
15.根据权利要求12所述的电压调节器(VR)，其中，所述负载是处理器内核。
16.一种用于提高分辨率的系统，包括：
存储器单元；
处理器，其与所述存储器单元耦合，所述处理器包括电压调节器，所述电压调节器具有脉冲宽度调制器(PWM)，所述脉冲宽度调制器(PWM)包括：
第一相位内插器，其用于经由选择单元耦合延迟线路的延迟元件的输入；
第二相位内插器，其用于经由所述选择单元来耦合所述延迟线路的所述延迟元件的输出；以及
第三相位内插器，其用于提供用于产生脉冲调制信号的输出，所述第三相位内插器根据所述第一相位内插器和所述第二相位内插器的延迟设置而被校准；以及
无线接口，其用于允许所述处理器与另一个设备通信，
其中，所述第一相位内插器、所述第二相位内插器和所述第三相位内插器是电流供应不足的缓冲单元。
17.根据权利要求16所述的系统，还包括显示单元，所述显示单元用于显示由所述处理器处理的内容。
18.根据权利要求17所述的系统，其中，所述显示单元是触摸屏。
19.根据权利要求18所述的系统，其中，所述脉冲宽度调制器(PWM)是根据权利要求2到11所述的装置中的任一个。
20.一种用于提高分辨率的系统，包括：
存储器单元；以及
处理器，其与所述存储器单元耦合，所述处理器包括电压调节器，所述电压调节器包括：
电容器，其与电感器和负载耦合；
电桥，其与所述电感器耦合；以及
脉冲宽度调制器(PWM)，其用于向所述电桥提供脉冲调制信号，所述脉冲宽度调制器(PWM)包括：
第一相位内插器，其用于经由选择单元耦合延迟线路的延迟元件的输入；
第二相位内插器，其用于经由所述选择单元来耦合所述延迟线路的所述延迟元件的输出；以及
第三相位内插器，其用于提供用于产生所述脉冲调制信号的输出，所述第三相位内插器根据所述第一相位内插器和所述第二相位内插器的延迟设置而被校准，
其中，所述第一相位内插器、所述第二相位内插器和所述第三相位内插器是电流供应不足的缓冲单元。
21.根据权利要求20所述的系统，其中，所述电压调节器是根据权利要求13到15所述的电压调节器(VR)中的任一个。
CN201380077020.2A 2013-06-28 2013-06-28 用于电压调节器的脉冲宽度模块化 Active CN105247789B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048536 WO2014209353A1 (en) 2013-06-28 2013-06-28 Pulse width modular for voltage regulator

Publications (2)

Publication Number Publication Date
CN105247789A CN105247789A (zh) 2016-01-13
CN105247789B true CN105247789B (zh) 2018-03-30

Family

ID=52142479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380077020.2A Active CN105247789B (zh) 2013-06-28 2013-06-28 用于电压调节器的脉冲宽度模块化

Country Status (5)

Country Link
US (1) US9385698B2 (zh)
EP (1) EP3014770B1 (zh)
KR (1) KR101698047B1 (zh)
CN (1) CN105247789B (zh)
WO (1) WO2014209353A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948309B2 (en) * 2014-11-14 2018-04-17 Texas Instruments Incorporated Differential odd integer divider
US10128783B2 (en) * 2016-05-31 2018-11-13 Infineon Technologies Ag Synchronization of internal oscillators of components sharing a communications bus
CN106230408A (zh) * 2016-07-27 2016-12-14 南京理工大学 基于数字延时的数字脉冲宽度调制器
CN106301301A (zh) * 2016-07-27 2017-01-04 南京理工大学 基于延时调相的数字脉冲宽度调制器
KR20180082929A (ko) 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 반도체장치
CN107942787B (zh) * 2017-11-17 2020-06-16 上海华兴数字科技有限公司 模拟信号复用电路及模拟信号采集电路
US11048321B2 (en) 2018-06-01 2021-06-29 Nvidia Corporation Distributed digital low-dropout voltage micro regulator
US10476384B1 (en) * 2018-06-28 2019-11-12 Robert Bosch Gmbh Regulated high voltage reference
WO2020061080A1 (en) * 2018-09-18 2020-03-26 Texas Instruments Incorporated Methods and apparatus to improve power converter on-time generation
WO2020108731A1 (en) 2018-11-26 2020-06-04 Renesas Electronics Corporation Pulse-width modulation signal generator
KR102577748B1 (ko) * 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 전원 제어 회로 및 이를 이용하는 반도체 장치
US10560079B1 (en) * 2019-03-04 2020-02-11 Texas Instruments Incorporated Capacitor ratio identification
US11296681B2 (en) 2019-12-23 2022-04-05 Intel Corporation High performance fast Mux-D scan flip-flop
US11791819B2 (en) * 2019-12-26 2023-10-17 Intel Corporation Low power flip-flop with reduced parasitic capacitance
CN116418324B (zh) * 2023-05-05 2023-10-10 上海奎芯集成电路设计有限公司 一种相位插值器和相位插值方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739239A (zh) * 2003-11-20 2006-02-22 松下电器产业株式会社 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2168268C1 (ru) 2000-01-31 2001-05-27 Пензенский технологический институт Генератор с раздельной цифровой регулировкой частоты и фазы импульсов
KR100486268B1 (ko) * 2002-10-05 2005-05-03 삼성전자주식회사 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법
US8396111B2 (en) 2003-07-25 2013-03-12 Powervation Limited Digital pulse width modulator
JP2005079692A (ja) * 2003-08-28 2005-03-24 Renesas Technology Corp 信号処理装置及びｄ級アンプ装置
US6975557B2 (en) * 2003-10-02 2005-12-13 Broadcom Corporation Phase controlled high speed interfaces
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
US7592846B2 (en) * 2007-02-16 2009-09-22 Intersil Americas Inc. Method for using digital PLL in a voltage regulator
US7812655B2 (en) * 2007-10-09 2010-10-12 Nokia Corporation Delay-locked loop control
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
US8427212B2 (en) * 2010-12-20 2013-04-23 Intel Corporation Pulse width modulated signal generation method and apparatus
US8760209B2 (en) * 2012-09-27 2014-06-24 Analog Devices, Inc. Apparatus and methods for quadrature clock signal generation
US8948332B2 (en) * 2012-11-16 2015-02-03 Analog Devices, Inc. Method of static phase offset correction for a linear phase detector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739239A (zh) * 2003-11-20 2006-02-22 松下电器产业株式会社 半导体装置

Also Published As

Publication number Publication date
US20160118967A1 (en) 2016-04-28
KR20160003809A (ko) 2016-01-11
KR101698047B1 (ko) 2017-01-19
WO2014209353A1 (en) 2014-12-31
EP3014770B1 (en) 2020-01-01
EP3014770A1 (en) 2016-05-04
EP3014770A4 (en) 2017-03-08
CN105247789A (zh) 2016-01-13
US9385698B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
CN105247789B (zh) 用于电压调节器的脉冲宽度模块化
US10389244B2 (en) Feedback control for hybrid regulator including a buck converter and a switched capacitor converter
CN104038217B (zh) 相对于电源变化动态地适应时钟发生器的装置
CN105917285B (zh) 与数字功率门驱动器集成的低压差电压调节器
CN204046406U (zh) 集成电路、计算机设备和集成在处理器中的电压调节器
CN106200742B (zh) 调压器的非线性控制
CN113472194A (zh) 用于可重配置的dickson star开关式电容器电压调节器的装置、系统和方法
CN103684436A (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
CN104734697A (zh) 使用异步数字采样的时钟校准
CN106030434B (zh) 主-从数字电压调节器
CN104584431A (zh) 调整时钟信号的系统和方法
US9048851B2 (en) Spread-spectrum apparatus for voltage regulator
CN105684289B (zh) 连续电流模式多负载功率调节器
CN104052257B (zh) 用于电压调节器的扩频设备
US10886851B1 (en) Voltage regulator with multi-level, multi-phase buck architecture
CN105122649A (zh) 高速双模分频器
US9442463B2 (en) Time-to-digital converter (TDC) with offset cancellation
US9698764B2 (en) Quadrature divider
US10025333B2 (en) Mixed signal low dropout voltage regulator with low output impedance
US20220200781A1 (en) Wide-range inductor-based delay-cell and area efficient termination switch control
JP2012230559A (ja) クロック供給回路及び半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant