JP2005079692A - 信号処理装置及びｄ級アンプ装置 - Google Patents
信号処理装置及びｄ級アンプ装置 Download PDFInfo
- Publication number
- JP2005079692A JP2005079692A JP2003305090A JP2003305090A JP2005079692A JP 2005079692 A JP2005079692 A JP 2005079692A JP 2003305090 A JP2003305090 A JP 2003305090A JP 2003305090 A JP2003305090 A JP 2003305090A JP 2005079692 A JP2005079692 A JP 2005079692A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interpolation
- phase correction
- phase
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】 ディジタルオーディオ信号のチャネル数が増加しても、輻射雑音の発生を低減することができる信号処理装置及びＤ級アンプ装置を得ることを目的とする。
【解決手段】 ディジタルオーディオ信号のチャネルｃｈＡ，Ｂに対して相互に異なる再標本化点Ａ，Ｂを設定して、その再標本化点Ａ，Ｂにおけるディジタルオーディオ信号の補間信号を抽出し、その補間信号の位相を補正する。これにより、ディジタルオーディオ信号のチャネル数が増加しても、輻射雑音の発生を低減することができる。
【選択図】 図１
【解決手段】 ディジタルオーディオ信号のチャネルｃｈＡ，Ｂに対して相互に異なる再標本化点Ａ，Ｂを設定して、その再標本化点Ａ，Ｂにおけるディジタルオーディオ信号の補間信号を抽出し、その補間信号の位相を補正する。これにより、ディジタルオーディオ信号のチャネル数が増加しても、輻射雑音の発生を低減することができる。
【選択図】 図１
Description
この発明は、ディジタルオーディオ信号からパルス変調信号（例えば、ＰＷＭ信号、ＰＤＭ信号）を生成する信号処理装置と、ディジタルオーディオ信号からパルス変調信号を生成し、そのパルス変調信号を増幅するＤ級アンプ装置とに関するものである。
従来のＤ級アンプ装置は、複数のトランジスタをスイッチングすることにより、ディジタルオーディオ信号を増幅するドライバ回路を備えている（例えば、特許文献１参照）。
ただし、ドライバ回路においては、ディジタルオーディオ信号の周期に応じて電源とグランド間に大きな貫通電流が流れ、その貫通電流が原因で輻射雑音が発生する。
なお、ディジタルオーディオ信号のチャネル数が多数ある場合、各チャネルのトランジスタが同一のタイミングでオンすることがあり、この場合には、貫通電流が足し合わされて輻射雑音が増加する。
ただし、ドライバ回路においては、ディジタルオーディオ信号の周期に応じて電源とグランド間に大きな貫通電流が流れ、その貫通電流が原因で輻射雑音が発生する。
なお、ディジタルオーディオ信号のチャネル数が多数ある場合、各チャネルのトランジスタが同一のタイミングでオンすることがあり、この場合には、貫通電流が足し合わされて輻射雑音が増加する。
従来のＤ級アンプ装置は以上のように構成されているので、ディジタルオーディオ信号のチャネル数が増加するほど、各チャネルのトランジスタが同一のタイミングでオンするケースが増加する。このため、貫通電流が足し合わされて輻射雑音が増加するなどの課題があった。
この発明は上記のような課題を解決するためになされたもので、ディジタルオーディオ信号のチャネル数が増加しても、輻射雑音の発生を低減することができる信号処理装置及びＤ級アンプ装置を得ることを目的とする。
この発明に係るＤ級アンプ装置は、複数の入力信号に対して相互に異なる再標本化点を設定して、その再標本化点における入力信号の補間信号を抽出し、その補間信号の位相を補正するようにしたものである。
この発明によれば、複数の入力信号に対して相互に異なる再標本化点を設定して、その再標本化点における入力信号の補間信号を抽出し、その補間信号の位相を補正するように構成したので、入力信号のチャネル数が増加しても、輻射雑音の発生を低減することができる効果がある。
実施の形態１．
図１はこの発明の実施の形態１によるＤ級アンプ装置を示す構成図であり、図において、信号処理装置１はディジタルオーディオ信号（入力信号）からＰＷＭ信号を生成する。ディジタル増幅部２は増幅手段を構成し、信号処理装置１により生成されたＰＷＭ信号を増幅するフルブリッジドライバ３，４を備えている。ＬＣフィルタ５，６はインダクタとキャパシタからなるローパスフィルタであり、フルブリッジドライバ３，４により増幅されたＰＷＭ信号をアナログ信号に変換してスピーカ７，８に出力する。
図１はこの発明の実施の形態１によるＤ級アンプ装置を示す構成図であり、図において、信号処理装置１はディジタルオーディオ信号（入力信号）からＰＷＭ信号を生成する。ディジタル増幅部２は増幅手段を構成し、信号処理装置１により生成されたＰＷＭ信号を増幅するフルブリッジドライバ３，４を備えている。ＬＣフィルタ５，６はインダクタとキャパシタからなるローパスフィルタであり、フルブリッジドライバ３，４により増幅されたＰＷＭ信号をアナログ信号に変換してスピーカ７，８に出力する。
クロック制御部１１は再標本化点Ａ，Ｂのずらし量を示すずらし制御信号にしたがって演算処理タイミング信号Ａ，Ｂを生成する。
サンプリングレートコンバータ１２はディジタルオーディオ信号のサンプリング周波数Ｆｓｉをサンプリング周波数Ｆｓｏに変換する。周波数比計測部１３はサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比を計測する。再標本化点設定部１４ａはディジタルオーディオ信号のチャネルｃｈＡの再標本化点Ａを設定し、再標本化点設定部１４ｂはディジタルオーディオ信号のチャネルｃｈＢの再標本化点Ｂを設定する。
なお、周波数比計測部１３及び再標本化点設定部１４ａ，１４ｂから設定手段が構成されている。
サンプリングレートコンバータ１２はディジタルオーディオ信号のサンプリング周波数Ｆｓｉをサンプリング周波数Ｆｓｏに変換する。周波数比計測部１３はサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比を計測する。再標本化点設定部１４ａはディジタルオーディオ信号のチャネルｃｈＡの再標本化点Ａを設定し、再標本化点設定部１４ｂはディジタルオーディオ信号のチャネルｃｈＢの再標本化点Ｂを設定する。
なお、周波数比計測部１３及び再標本化点設定部１４ａ，１４ｂから設定手段が構成されている。
補間処理部１５はディジタルオーディオ信号のチャネルｃｈＡに対する補間処理を実施して、再標本化点設定部１４ａにより設定された再標本化点ＡにおけるチャネルｃｈＡの補間信号Ａを抽出し、また、ディジタルオーディオ信号のチャネルｃｈＢに対する補間処理を実施して、再標本化点設定部１４ｂにより設定された再標本化点ＢにおけるチャネルｃｈＢの補間信号Ｂを抽出する。なお、補間処理部１５は補間手段を構成している。
位相補正処理部１６は補間処理部１５により抽出された補間信号Ｂの位相を補正する位相補正手段を構成している。
位相補正処理部１６は補間処理部１５により抽出された補間信号Ｂの位相を補正する位相補正手段を構成している。
オーディオ信号処理部１７はサンプリングレートコンバータ１２の出力信号である補間信号Ａ，Ｂに対して、ゲインコントロールやトーンコントロールなどのオーディオ信号処理を実施する。ΔΣ変調器１８はオーディオ信号処理後の補間信号Ａ，ＢをΔΣ変調し、ＰＷＭ変調器１９はΔΣ変調後の補間信号Ａ，ＢからＰＷＭ信号を生成する。なお、ΔΣ変調器１８及びＰＷＭ変調器１９から信号生成手段が構成されている。
次に動作について説明する。
周波数比計測部１３は、サンプリングレートコンバータ１２が入力するディジタルオーディオ信号（例えば、ＰＣＭ信号）のサンプリング周波数Ｆｓｉの基準クロックと、サンプリングレートコンバータ１２が出力するディジタルオーディオ信号のサンプリング周波数Ｆｓｏの基準クロックとを入力し、そのサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比（＝サンプリング周波数Ｆｓｉの基準クロック／サンプリング周波数Ｆｓｏの基準クロック）を計測する。
周波数比計測部１３は、サンプリングレートコンバータ１２が入力するディジタルオーディオ信号（例えば、ＰＣＭ信号）のサンプリング周波数Ｆｓｉの基準クロックと、サンプリングレートコンバータ１２が出力するディジタルオーディオ信号のサンプリング周波数Ｆｓｏの基準クロックとを入力し、そのサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比（＝サンプリング周波数Ｆｓｉの基準クロック／サンプリング周波数Ｆｓｏの基準クロック）を計測する。
再標本化点設定部１４ａは、周波数比計測部１３がサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比を計測すると、その周波数比計測部１３の計測値と固定値を加算、あるいは、その計測値から上記固定値を減算して、チャネルｃｈＡの再標本化点Ａを計算する。
チャネルｃｈＡの再標本化点Ａ＝周波数比計測部１３の計測値±固定値
再標本化点設定部１４ｂは、周波数比計測部１３がサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比を計測すると、その周波数比計測部１３の計測値と上記固定値とずらし量（ずらし制御信号が示すずらし量）とを加算、あるいは、その計測値から上記固定値と上記ずらし量を減算して、チャネルｃｈＢの再標本化点Ｂを計算する。
チャネルｃｈＢの再標本化点Ｂ＝周波数比計測部１３の計測値±（固定値＋ずらし量）
チャネルｃｈＡの再標本化点Ａ＝周波数比計測部１３の計測値±固定値
再標本化点設定部１４ｂは、周波数比計測部１３がサンプリング周波数Ｆｓｉとサンプリング周波数Ｆｓｏの周波数比を計測すると、その周波数比計測部１３の計測値と上記固定値とずらし量（ずらし制御信号が示すずらし量）とを加算、あるいは、その計測値から上記固定値と上記ずらし量を減算して、チャネルｃｈＢの再標本化点Ｂを計算する。
チャネルｃｈＢの再標本化点Ｂ＝周波数比計測部１３の計測値±（固定値＋ずらし量）
ここで、ずらし制御信号が示すずらし量は、例えば、図示せぬマイコンのレジスタ等に設定され、輻射雑音を低減するために、装置構成や用途に合わせて、最適な値にプログラマブルに可変可能である。
なお、ずらし量自体は、システムクロック１周期（ＭＣＫ）を１単位とし、１×ＭＣＫ、２×ＭＣＫ、・・・、５×ＭＣＫ、・・・と可変する。また、２ｃｈ以上の用途においては、チャネルｃｈ毎で別々に最適なずらし量を設定する。
なお、ずらし量自体は、システムクロック１周期（ＭＣＫ）を１単位とし、１×ＭＣＫ、２×ＭＣＫ、・・・、５×ＭＣＫ、・・・と可変する。また、２ｃｈ以上の用途においては、チャネルｃｈ毎で別々に最適なずらし量を設定する。
補間処理部１５は、再標本化点設定部１４ａが再標本化点Ａを設定すると、ディジタルオーディオ信号のチャネルｃｈＡに対する補間処理を実施して、その再標本化点ＡにおけるチャネルｃｈＡの補間信号Ａを抽出する。
例えば、オーディオ信号のチャネルｃｈＡの信号波形が図２の波形１である場合、サンプリング点である“●”と“●”の間を例えば線形補間して、再標本化点Ａに相当する“○”を抽出する（図２の波形２を参照）。
また、補間処理部１５は、再標本化点設定部１４ｂが再標本化点Ｂを設定すると、ディジタルオーディオ信号のチャネルｃｈＢに対する補間処理を実施して、その再標本化点ＢにおけるチャネルｃｈＢの補間信号Ｂを抽出する。
例えば、オーディオ信号のチャネルｃｈＢの信号波形が図２の波形１である場合、サンプリング点である“●”と“●”の間を例えば線形補間して、再標本化点Ｂに相当する“△”を抽出する（図２の波形３−１を参照）。
例えば、オーディオ信号のチャネルｃｈＡの信号波形が図２の波形１である場合、サンプリング点である“●”と“●”の間を例えば線形補間して、再標本化点Ａに相当する“○”を抽出する（図２の波形２を参照）。
また、補間処理部１５は、再標本化点設定部１４ｂが再標本化点Ｂを設定すると、ディジタルオーディオ信号のチャネルｃｈＢに対する補間処理を実施して、その再標本化点ＢにおけるチャネルｃｈＢの補間信号Ｂを抽出する。
例えば、オーディオ信号のチャネルｃｈＢの信号波形が図２の波形１である場合、サンプリング点である“●”と“●”の間を例えば線形補間して、再標本化点Ｂに相当する“△”を抽出する（図２の波形３−１を参照）。
位相補正処理部１６は、補間処理部１５からチャネルｃｈＡ，Ｂの補間信号Ａ，Ｂを受けると、チャネルｃｈＡの補間信号Ａについては特に位相を補正することなく、その補間信号Ａをオーディオ信号処理部１７に出力するが、チャネルｃｈＢの補間信号Ｂについては位相補正を実施してからオーディオ信号処理部１７に出力する。
即ち、チャネルｃｈＢの補間信号Ｂの位相補正量をずらし制御信号が示すずらし量に応じて決定し、その位相補正量だけ補間信号Ｂの位相を補正する（図２の波形３−２を参照）。上記のように、チャネルｃｈＡの補間信号Ａの位相を補正しない場合には、チャネルｃｈＢの補間信号Ｂの位相補正量はずらし量に一致する。
ここでは、チャネルｃｈＡの補間信号Ａについては位相補正を実施していないが、チャネルｃｈＡの補間信号Ａについても位相補正を実施するようにしてもよい。この場合、その補間信号Ａを位相補正する分だけ、チャネルｃｈＢの補間信号Ｂの位相補正量が変化する。
即ち、チャネルｃｈＢの補間信号Ｂの位相補正量をずらし制御信号が示すずらし量に応じて決定し、その位相補正量だけ補間信号Ｂの位相を補正する（図２の波形３−２を参照）。上記のように、チャネルｃｈＡの補間信号Ａの位相を補正しない場合には、チャネルｃｈＢの補間信号Ｂの位相補正量はずらし量に一致する。
ここでは、チャネルｃｈＡの補間信号Ａについては位相補正を実施していないが、チャネルｃｈＡの補間信号Ａについても位相補正を実施するようにしてもよい。この場合、その補間信号Ａを位相補正する分だけ、チャネルｃｈＢの補間信号Ｂの位相補正量が変化する。
オーディオ信号処理部１７は、サンプリングレートコンバータ１２からチャネルｃｈＡ，Ｂの補間信号Ａ，Ｂを受けると、その補間信号Ａ，Ｂに対して、ゲインコントロールやトーンコントロールなどのオーディオ信号処理を実施する。
ΔΣ変調器１８は、オーディオ信号処理後の補間信号Ａ，ＢをΔΣ変調し、ＰＷＭ変調器１９は、ΔΣ変調後の補間信号Ａ，ＢからＰＷＭ信号を生成する（図２の波形４−１，４−２を参照）。
ただし、オーディオ信号処理部１７，ΔΣ変調器１８及びＰＷＭ変調器１９におけるチャネルｃｈＡの補間信号Ａについての演算処理タイミングは、クロック制御部１１により生成された演算処理タイミング信号Ａの受信時であり、また、オーディオ信号処理部１７，ΔΣ変調器１８及びＰＷＭ変調器１９におけるチャネルｃｈＢの補間信号Ｂについての演算処理タイミングは、クロック制御部１１により生成された演算処理タイミング信号Ｂの受信時である。
ΔΣ変調器１８は、オーディオ信号処理後の補間信号Ａ，ＢをΔΣ変調し、ＰＷＭ変調器１９は、ΔΣ変調後の補間信号Ａ，ＢからＰＷＭ信号を生成する（図２の波形４−１，４−２を参照）。
ただし、オーディオ信号処理部１７，ΔΣ変調器１８及びＰＷＭ変調器１９におけるチャネルｃｈＡの補間信号Ａについての演算処理タイミングは、クロック制御部１１により生成された演算処理タイミング信号Ａの受信時であり、また、オーディオ信号処理部１７，ΔΣ変調器１８及びＰＷＭ変調器１９におけるチャネルｃｈＢの補間信号Ｂについての演算処理タイミングは、クロック制御部１１により生成された演算処理タイミング信号Ｂの受信時である。
ディジタル増幅部２は、信号処理装置１からチャネルｃｈＡ，ＢのＰＷＭ信号を受けると、そのＰＷＭ信号を増幅する。
ＬＣフィルタ５，６は、ディジタル増幅部２のフルブリッジドライバ３，４により増幅されたチャネルｃｈＡ，ＢのＰＷＭ信号をアナログ信号に変換してスピーカ７，８に出力する。
ＬＣフィルタ５，６は、ディジタル増幅部２のフルブリッジドライバ３，４により増幅されたチャネルｃｈＡ，ＢのＰＷＭ信号をアナログ信号に変換してスピーカ７，８に出力する。
以上で明らかなように、この実施の形態１によれば、ディジタルオーディオ信号のチャネルｃｈＡ，Ｂに対して相互に異なる再標本化点Ａ，Ｂを設定して、その再標本化点Ａ，Ｂにおけるディジタルオーディオ信号の補間信号を抽出し、その補間信号の位相を補正するように構成したので、ディジタルオーディオ信号のチャネル数が増加しても、輻射雑音の発生を低減することができる効果を奏する。
即ち、チャネルｃｈＡとチャネルｃｈＢの動作タイミングをずらすことができるので、チャネルｃｈＡ，ｃｈＢのトランジスタ（フルブリッジドライバ３，４を構成するトランジスタ）が同一のタイミングでオンする事態を回避して、輻射雑音の発生を低減することができる。
なお、この実施の形態１の場合、上述したように、チャネルｃｈＡとチャネルｃｈＢの動作タイミングをずらすことで、同時タイミングの動作を防止しているが、単に、一方のチャネルｃｈの信号を遅延させることで、同時タイミングの動作を防止しているものとは異なるので、チャネル間の位相差が発生する不具合を伴うことはない。
即ち、チャネルｃｈＡとチャネルｃｈＢの動作タイミングをずらすことができるので、チャネルｃｈＡ，ｃｈＢのトランジスタ（フルブリッジドライバ３，４を構成するトランジスタ）が同一のタイミングでオンする事態を回避して、輻射雑音の発生を低減することができる。
なお、この実施の形態１の場合、上述したように、チャネルｃｈＡとチャネルｃｈＢの動作タイミングをずらすことで、同時タイミングの動作を防止しているが、単に、一方のチャネルｃｈの信号を遅延させることで、同時タイミングの動作を防止しているものとは異なるので、チャネル間の位相差が発生する不具合を伴うことはない。
この実施の形態１では、ＰＷＭ変調器１９がΔΣ変調後の補間信号Ａ，ＢからＰＷＭ信号を生成し、そのＰＷＭ信号をディジタル増幅部２に出力するものについて示したが、これに限るものではなく、例えば、ΔΣ変調器１８がオーディオ信号処理後の補間信号Ａ，ＢをΔΣ変調してＰＤＭ信号を生成し、そのＰＤＭ信号をディジタル増幅部２に出力するようにしてもよい。
実施の形態２．
図３はこの発明の実施の形態１によるＤ級アンプ装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
位相補正処理部２０はＰＷＭ変調器１９により生成されたＰＷＭ信号の位相を補正する位相補正手段を構成している。
図３はこの発明の実施の形態１によるＤ級アンプ装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
位相補正処理部２０はＰＷＭ変調器１９により生成されたＰＷＭ信号の位相を補正する位相補正手段を構成している。
上記実施の形態１では、位相補正処理部１６が補間処理部１５により抽出された補間信号の位相を補正するものについて示したが、ＰＷＭ変調器１９がＰＷＭ信号を生成した後、位相補正処理部２０が当該ＰＷＭ信号の位相を補正するようにしてもよい。
位相補正処理部２０の補正処理内容は、補正対象の信号が異なるだけで、位相補正処理部１６と基本的に同様である。
位相補正処理部２０の補正処理内容は、補正対象の信号が異なるだけで、位相補正処理部１６と基本的に同様である。
具体的には、位相補正処理部２０は、ＰＷＭ変調器１９からチャネルｃｈＡ，ＢのＰＷＭ信号を受けると、チャネルｃｈＡのＰＷＭ信号については特に位相を補正することなく、そのＰＷＭ信号をディジタル増幅部２のフルブリッジドライバ３に出力するが、チャネルｃｈＢのＰＷＭ信号については位相補正を実施してからディジタル増幅部２のフルブリッジドライバ４に出力する。
即ち、チャネルｃｈＢのＰＷＭ信号の位相補正量をずらし制御信号が示すずらし量に応じて決定し、その位相補正量だけチャネルｃｈＢのＰＷＭ信号の位相を補正する。上記のように、チャネルｃｈＡのＰＷＭ信号の位相を補正しない場合には、チャネルｃｈＢのＰＷＭ信号の位相補正量はずらし量に一致する。
ここでは、チャネルｃｈＡのＰＷＭ信号については位相補正を実施していないが、チャネルｃｈＡのＰＷＭ信号についても位相補正を実施するようにしてもよい。この場合、チャネルｃｈＡのＰＷＭ信号を位相補正する分だけ、チャネルｃｈＢのＰＷＭ信号の位相補正量が変化する。
即ち、チャネルｃｈＢのＰＷＭ信号の位相補正量をずらし制御信号が示すずらし量に応じて決定し、その位相補正量だけチャネルｃｈＢのＰＷＭ信号の位相を補正する。上記のように、チャネルｃｈＡのＰＷＭ信号の位相を補正しない場合には、チャネルｃｈＢのＰＷＭ信号の位相補正量はずらし量に一致する。
ここでは、チャネルｃｈＡのＰＷＭ信号については位相補正を実施していないが、チャネルｃｈＡのＰＷＭ信号についても位相補正を実施するようにしてもよい。この場合、チャネルｃｈＡのＰＷＭ信号を位相補正する分だけ、チャネルｃｈＢのＰＷＭ信号の位相補正量が変化する。
この実施の形態２によれば、上記実施の形態１と同様に、ディジタルオーディオ信号のチャネル数が増加しても、輻射雑音の発生を低減することができる効果を奏する。
また、この実施の形態２によれば、オーディオ信号処理部１７，ΔΣ変調器１８及びＰＷＭ変調器１９は、クロック制御部１１から演算処理タイミング信号Ａを受信したとき、チャネルＡ，Ｂの補間信号Ａ，Ｂの演算処理を同じタイミングで実施することができるため、上記実施の形態１よりも処理の簡単化を図ることができる。その結果、上記実施の形態１よりも回路規模を削減することができる効果を奏する。
また、この実施の形態２によれば、オーディオ信号処理部１７，ΔΣ変調器１８及びＰＷＭ変調器１９は、クロック制御部１１から演算処理タイミング信号Ａを受信したとき、チャネルＡ，Ｂの補間信号Ａ，Ｂの演算処理を同じタイミングで実施することができるため、上記実施の形態１よりも処理の簡単化を図ることができる。その結果、上記実施の形態１よりも回路規模を削減することができる効果を奏する。
実施の形態３．
上記実施の形態１では、補間処理部１５の後段に位相補正処理部１６を設置し、上記実施の形態２では、ＰＷＭ変調器１９の後段に位相補正処理部２０を設置するものについて示したが、これに限るものではなく、位相補正処理部１６や２０と同様の位相補正処理部を例えばオーディオ信号処理部１７やΔΣ変調器１８の後段に設置するようにしてもよく、上記実施の形態１，２と同様の効果を奏する。
なお、通常は、輻射対策や回路規模削減の観点から、位相補正処理部を最も適切な位置に設置する。
上記実施の形態１では、補間処理部１５の後段に位相補正処理部１６を設置し、上記実施の形態２では、ＰＷＭ変調器１９の後段に位相補正処理部２０を設置するものについて示したが、これに限るものではなく、位相補正処理部１６や２０と同様の位相補正処理部を例えばオーディオ信号処理部１７やΔΣ変調器１８の後段に設置するようにしてもよく、上記実施の形態１，２と同様の効果を奏する。
なお、通常は、輻射対策や回路規模削減の観点から、位相補正処理部を最も適切な位置に設置する。
実施の形態４．
上記実施の形態１〜３では、クロック制御部１１の回路構成については特に言及していないが、一般的にはフリップフロップを並べることにより実現することができる。
また、複数のチャネルｃｈを取り扱うＤ級アンプ装置では、基準となる同期クロックが装置中に存在するのが普通である。その場合、基準となる同期クロックのタイミングをずらすことで同様の制御を実現することができる（図４を参照）。
図４の例では、同期クロックＡに同期して演算処理タイミング信号Ａを生成している。また、ずらし制御信号に対応して、同期クロックＡとずれている同期クロックＢを生成し、その同期クロックＢに同期して演算処理タイミング信号Ｂを生成している。
上記実施の形態１〜３では、クロック制御部１１の回路構成については特に言及していないが、一般的にはフリップフロップを並べることにより実現することができる。
また、複数のチャネルｃｈを取り扱うＤ級アンプ装置では、基準となる同期クロックが装置中に存在するのが普通である。その場合、基準となる同期クロックのタイミングをずらすことで同様の制御を実現することができる（図４を参照）。
図４の例では、同期クロックＡに同期して演算処理タイミング信号Ａを生成している。また、ずらし制御信号に対応して、同期クロックＡとずれている同期クロックＢを生成し、その同期クロックＢに同期して演算処理タイミング信号Ｂを生成している。
１ 信号処理装置、２ ディジタル増幅部（増幅手段）、３，４ フルブリッジドライバ、５，６ ＬＣフィルタ、７，８ スピーカ、１１ クロック制御部、１２ サンプリングレートコンバータ、１３ 周波数比計測部（設定手段）、１４ａ，１４ｂ 再標本化点設定部（設定手段）、１５ 補間処理部（補間手段）、１６ 位相補正処理部（位相補正手段）、１７ オーディオ信号処理部、１８ ΔΣ変調器（信号生成手段）、１９ ＰＷＭ変調器（信号生成手段）、２０ 位相補正処理部（位相補正手段）。
Claims (6)
- 複数の入力信号に対して相互に異なる再標本化点を設定する設定手段と、上記設定手段により設定された再標本化点における上記入力信号の補間信号を抽出する補間手段と、上記補間手段により抽出された補間信号の位相を補正する位相補正手段と、上記位相補正手段により位相が補正された補間信号からパルス変調信号を生成する信号生成手段とを備えた信号処理装置。
- 複数の入力信号に対して相互に異なる再標本化点を設定する設定手段と、上記設定手段により設定された再標本化点における上記入力信号の補間信号を抽出する補間手段と、上記補間手段により抽出された補間信号からパルス変調信号を生成する信号生成手段と、上記信号生成手段により生成されたパルス変調信号の位相を補正する位相補正手段とを備えた信号処理装置。
- 位相補正手段は、相互に異なる再標本化点のずらし量に応じて位相補正量を決定することを特徴とする請求項１または請求項２記載の信号処理装置。
- 複数の入力信号に対して相互に異なる再標本化点を設定する設定手段と、上記設定手段により設定された再標本化点における上記入力信号の補間信号を抽出する補間手段と、上記補間手段により抽出された補間信号の位相を補正する位相補正手段と、上記位相補正手段により位相が補正された補間信号からパルス変調信号を生成する信号生成手段と、上記信号生成手段により生成されたパルス変調信号を増幅する増幅手段とを備えたＤ級アンプ装置。
- 複数の入力信号に対して相互に異なる再標本化点を設定する設定手段と、上記設定手段により設定された再標本化点における上記入力信号の補間信号を抽出する補間手段と、上記補間手段により抽出された補間信号からパルス変調信号を生成する信号生成手段と、上記信号生成手段により生成されたパルス変調信号の位相を補正する位相補正手段と、上記位相補正手段により位相が補正されたパルス変調信号を増幅する増幅手段とを備えたＤ級アンプ装置。
- 位相補正手段は、相互に異なる再標本化点のずらし量に応じて位相補正量を決定することを特徴とする請求項４または請求項５記載のＤ級アンプ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003305090A JP2005079692A (ja) | 2003-08-28 | 2003-08-28 | 信号処理装置及びｄ級アンプ装置 |
| US10/927,124 US7138859B2 (en) | 2003-08-28 | 2004-08-27 | Signal processing device and class D amplifier that can reduce radiation noise even if the number of channels of a digital audio signal inputted thereto increases |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003305090A JP2005079692A (ja) | 2003-08-28 | 2003-08-28 | 信号処理装置及びｄ級アンプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005079692A true JP2005079692A (ja) | 2005-03-24 |
Family
ID=34214046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003305090A Pending JP2005079692A (ja) | 2003-08-28 | 2003-08-28 | 信号処理装置及びｄ級アンプ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7138859B2 (ja) |
| JP (1) | JP2005079692A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8000821B2 (en) * | 2005-01-31 | 2011-08-16 | Freescale Semiconductor, Inc. | Audio communication unit and integrated circuit |
| TWM327126U (en) * | 2007-09-17 | 2008-02-11 | Princeton Technology Corp | Audio signal processing apparatus |
| JP5141182B2 (ja) * | 2007-10-24 | 2013-02-13 | ヤマハ株式会社 | 信号生成装置およびｄ級増幅装置 |
| KR101698047B1 (ko) * | 2013-06-28 | 2017-01-19 | 인텔 코포레이션 | 전압 조정기를 위한 펄스 폭 모듈러 |
| WO2018161024A1 (en) * | 2017-03-03 | 2018-09-07 | Cirrus Logic International Semiconductor Ltd. | Digital pwm modulator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473457B1 (en) * | 1999-05-07 | 2002-10-29 | Motorola, Inc. | Method and apparatus for producing a pulse width modulated signal |
| JP3410061B2 (ja) | 2000-02-07 | 2003-05-26 | 株式会社 デジアン・テクノロジー | Ｄ級アンプ |
| US20040223545A1 (en) * | 2003-03-04 | 2004-11-11 | Lee Ying Lau | Multi-level pulse width modulation in digital system |
-
2003
- 2003-08-28 JP JP2003305090A patent/JP2005079692A/ja active Pending
-
2004
- 2004-08-27 US US10/927,124 patent/US7138859B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7138859B2 (en) | 2006-11-21 |
| US20050046478A1 (en) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100750004B1 (ko) | Ｄ급 증폭기 | |
| JP4802765B2 (ja) | Ｄ級増幅器 | |
| EP3229371B1 (en) | Audio amplifier system | |
| US7656946B2 (en) | Pulse width modulation amplifier | |
| US10110182B2 (en) | Estimating voltage on speaker terminals driven by a class-D amplifier | |
| CN102959858B (zh) | 放大装置 | |
| JP4835012B2 (ja) | Ｄ級増幅器 | |
| JPWO2003030373A1 (ja) | デルタシグマ変調装置及び信号増幅装置 | |
| CN100555845C (zh) | 用于校正放大设备中的信号失真的方法和设备 | |
| US20210091729A1 (en) | Amplifier and signal processing circuit | |
| JP2005079692A (ja) | 信号処理装置及びｄ級アンプ装置 | |
| EP4024892A1 (en) | Signal processing device and adjustment method | |
| JP6509726B2 (ja) | 可変の供給電圧のためのスイッチング増幅器 | |
| JP4688175B2 (ja) | Ｄ級電力増幅装置 | |
| JP2009141411A (ja) | 電力増幅器 | |
| JP4363416B2 (ja) | 振幅変調回路 | |
| TW201407952A (zh) | 可降低零交叉失真的音訊信號處理電路及方法 | |
| JP2003032054A (ja) | 低ひずみ電力増幅方法及びそのシステム | |
| JP2005064972A (ja) | 信号処理装置、及び信号処理方法 | |
| JP3360664B2 (ja) | 振幅変調装置 | |
| JP2003264465A (ja) | パルス幅変調装置およびｄａコンバータ | |
| JP2006109133A (ja) | 増幅制御装置 | |
| JP2000040963A (ja) | デジタル信号処理回路 | |
| JP3268867B2 (ja) | デジタルサーボ装置 | |
| JP2004356963A (ja) | Ｄ級増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |