JP2003282716A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003282716A JP2003282716A JP2002083147A JP2002083147A JP2003282716A JP 2003282716 A JP2003282716 A JP 2003282716A JP 2002083147 A JP2002083147 A JP 2002083147A JP 2002083147 A JP2002083147 A JP 2002083147A JP 2003282716 A JP2003282716 A JP 2003282716A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- semiconductor device
- metal wiring
- resistance region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
(57)【要約】
【課題】半導体抵抗を抵抗の温度特性や電圧依存性を維
持しながら、抵抗領域の面積を小さくでき、かつ抵抗の
相対精度の悪化を防止する。 【解決手段】Ｐ型又はＮ型半導体で形成した抵抗領域１
の上を、絶縁層４を介してフローティング電位の金属配
線２で覆ったことを特徴とし、その金属配線２が抵抗領
域１の上を覆う割合によってその抵抗値を調整し、抵抗
領域２上の絶縁層４を介した金属配線２は、前記抵抗領
域１を覆う面積を変える（大きくする）ことにより、そ
の抵抗値を変える（大きくする）ようにした。
持しながら、抵抗領域の面積を小さくでき、かつ抵抗の
相対精度の悪化を防止する。 【解決手段】Ｐ型又はＮ型半導体で形成した抵抗領域１
の上を、絶縁層４を介してフローティング電位の金属配
線２で覆ったことを特徴とし、その金属配線２が抵抗領
域１の上を覆う割合によってその抵抗値を調整し、抵抗
領域２上の絶縁層４を介した金属配線２は、前記抵抗領
域１を覆う面積を変える（大きくする）ことにより、そ
の抵抗値を変える（大きくする）ようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に抵抗領域の面積を小さくした半導体装置に関す
る。
し、特に抵抗領域の面積を小さくした半導体装置に関す
る。
【０００２】
【従来の技術】近年、半導体装置に使用する抵抗値は、
低消費電力化のために、その抵抗値が大きくなる傾向に
ある。このため半導体装置に占める抵抗の面積が大きく
なり、ＬＳＩのチップサイズの縮小が困難になってきて
いる。
低消費電力化のために、その抵抗値が大きくなる傾向に
ある。このため半導体装置に占める抵抗の面積が大きく
なり、ＬＳＩのチップサイズの縮小が困難になってきて
いる。
【０００３】この抵抗の面積を小さくするため、従来は
抵抗の層抵抗値を大きくしていたが、この層抵抗値を大
きくするためには、Ｐ型拡散で形成した抵抗領域の不純
物濃度を低くしなくてはならなかった。
抵抗の層抵抗値を大きくしていたが、この層抵抗値を大
きくするためには、Ｐ型拡散で形成した抵抗領域の不純
物濃度を低くしなくてはならなかった。
【０００４】このような抵抗領域の構成においては、抵
抗領域の不純物濃度を低し、層抵抗値を大きくしていた
ので、図６，７のグラフに示すように温度係数の問題が
あった。すなわち、図６のように、例えば層抵抗値を１
０００Ω／□から１５００Ω／□に変えると、その温度
係数が１５００ＰＰＭ／°Ｃから２５００ＰＰＭ／°Ｃ
と大きくなる。また、図７のように、層抵抗値を１００
０Ω／□から１５００Ω／□に変えると、その電圧依存
性が０．６％／Ｖから０．９％／Ｖと大きくなってしま
い、所定の抵抗温度特性が得られなくなる。
抗領域の不純物濃度を低し、層抵抗値を大きくしていた
ので、図６，７のグラフに示すように温度係数の問題が
あった。すなわち、図６のように、例えば層抵抗値を１
０００Ω／□から１５００Ω／□に変えると、その温度
係数が１５００ＰＰＭ／°Ｃから２５００ＰＰＭ／°Ｃ
と大きくなる。また、図７のように、層抵抗値を１００
０Ω／□から１５００Ω／□に変えると、その電圧依存
性が０．６％／Ｖから０．９％／Ｖと大きくなってしま
い、所定の抵抗温度特性が得られなくなる。
【０００５】一方、従来の半導体装置における抵抗の構
成は、図８、図９（ａ）（ｂ）の平面図およびそのＢ―
Ｂ’，Ｃ―Ｃ’断面図に示される。すなわち、所定長さ
Ｌ１〜Ｌ４を有する抵抗領域１ｂがその両端にコンタク
ト６をもっている。これら抵抗領域１ｂの長さがＬ１〜
Ｌ４と異なることにより、抵抗値を変えていた。すなわ
ち、相対精度の必要な抵抗１で、それぞれの抵抗値が
１：ｎ（ｎは自然数）となるような組み合わせに長さを
変えていた。
成は、図８、図９（ａ）（ｂ）の平面図およびそのＢ―
Ｂ’，Ｃ―Ｃ’断面図に示される。すなわち、所定長さ
Ｌ１〜Ｌ４を有する抵抗領域１ｂがその両端にコンタク
ト６をもっている。これら抵抗領域１ｂの長さがＬ１〜
Ｌ４と異なることにより、抵抗値を変えていた。すなわ
ち、相対精度の必要な抵抗１で、それぞれの抵抗値が
１：ｎ（ｎは自然数）となるような組み合わせに長さを
変えていた。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置では、不純物濃度を低し、層抵抗値を大
きくしていたため、図６、７に示すように、温度係数が
悪化し、電圧依存性も大きくなる。このため、抵抗の専
有面積は減少するが、抵抗の特性に関し、十分とは言え
ないという問題が発生する。
来の半導体装置では、不純物濃度を低し、層抵抗値を大
きくしていたため、図６、７に示すように、温度係数が
悪化し、電圧依存性も大きくなる。このため、抵抗の専
有面積は減少するが、抵抗の特性に関し、十分とは言え
ないという問題が発生する。
【０００７】また、図８、図９に示すように、それぞれ
の抵抗の長さＬ１〜Ｌ４がバラバラになっていたが、抵
抗領域１ｂと金属配線とを接触させるための、絶縁膜４
に開けていたコンタクト６も、そのの大きさにバラツキ
（ΔＬ）がある。従って、各抵抗領域１ｂのコンタクト
６間の長さＬ１〜Ｌ４が、Ｌ１±ΔＬ、Ｌ２±ΔＬ、Ｌ
３±ΔＬ、Ｌ４±ΔＬと変動することになり、各抵抗の
相対精度が悪化するという不具合があった。
の抵抗の長さＬ１〜Ｌ４がバラバラになっていたが、抵
抗領域１ｂと金属配線とを接触させるための、絶縁膜４
に開けていたコンタクト６も、そのの大きさにバラツキ
（ΔＬ）がある。従って、各抵抗領域１ｂのコンタクト
６間の長さＬ１〜Ｌ４が、Ｌ１±ΔＬ、Ｌ２±ΔＬ、Ｌ
３±ΔＬ、Ｌ４±ΔＬと変動することになり、各抵抗の
相対精度が悪化するという不具合があった。
【０００８】本発明の目的は、半導体抵抗を抵抗の温度
特性や電圧依存性を維持しながら、抵抗領域の面積を小
さくでき、かつ抵抗の相対精度の悪化を防止した半導体
装置を提供することにある。
特性や電圧依存性を維持しながら、抵抗領域の面積を小
さくでき、かつ抵抗の相対精度の悪化を防止した半導体
装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の構
成は、Ｐ型又はＮ型半導体で形成した抵抗領域の上を、
絶縁層を介してフローティング電位の金属配線で覆った
ことを特徴とし、また抵抗領域が、半導体基板の上部に
形成され、この半導体基板上に絶縁層が形成されること
ができる。
成は、Ｐ型又はＮ型半導体で形成した抵抗領域の上を、
絶縁層を介してフローティング電位の金属配線で覆った
ことを特徴とし、また抵抗領域が、半導体基板の上部に
形成され、この半導体基板上に絶縁層が形成されること
ができる。
【００１０】また、本発明の他の半導体装置の構成は、
ポリシリコン抵抗領域の上を、絶縁層を介してフローテ
ィング電位の金属配線で覆ったことを特徴とし、その抵
抗領域が、第１の絶縁層上に設けられ、この第１の絶縁
層上のポリシリコン抵抗領域を介して、第２の絶縁層が
形成されることができ、また、抵抗領域上の絶縁層を介
した金属配線は、前記抵抗領域を覆う面積を変えること
により、その抵抗値を変えるようにできる。
ポリシリコン抵抗領域の上を、絶縁層を介してフローテ
ィング電位の金属配線で覆ったことを特徴とし、その抵
抗領域が、第１の絶縁層上に設けられ、この第１の絶縁
層上のポリシリコン抵抗領域を介して、第２の絶縁層が
形成されることができ、また、抵抗領域上の絶縁層を介
した金属配線は、前記抵抗領域を覆う面積を変えること
により、その抵抗値を変えるようにできる。
【００１１】さらに、本発明において、金属配線が抵抗
領域を覆う面積を大きくした時、その抵抗領域の抵抗値
を大きくしたＰ型又はＮ型半導体で形成した抵抗の上を
フローティング電位の金属配線で覆ったことを特徴とす
る。
領域を覆う面積を大きくした時、その抵抗領域の抵抗値
を大きくしたＰ型又はＮ型半導体で形成した抵抗の上を
フローティング電位の金属配線で覆ったことを特徴とす
る。
【００１２】本発明の半導体装置によれば、抵抗をフロ
ーティング電位の金属配線覆うにより、抵抗値が最大約
１０％大きくなり、従って抵抗の面積を約１０％小さく
することができる。この目的のために、通常抵抗の層抵
抗値を大きくしていたが、層抵抗値を大きくするためＰ
型拡散で形成した抵抗領域の不純物濃度を低くすること
出来る。
ーティング電位の金属配線覆うにより、抵抗値が最大約
１０％大きくなり、従って抵抗の面積を約１０％小さく
することができる。この目的のために、通常抵抗の層抵
抗値を大きくしていたが、層抵抗値を大きくするためＰ
型拡散で形成した抵抗領域の不純物濃度を低くすること
出来る。
【００１３】
【発明の実施の形態】次に本発明の実施形態を図面によ
り詳細に説明する。図１（ａ）（ｂ）は本発明の一実施
形態として半導体装置の平面図およびそのＡ−Ａ線沿っ
た断面図である。図１を参照すると、Ｎ基板３にはＰ型
拡散で形成した拡散抵抗領域１が形成されている。この
抵抗領域１の上には、絶縁膜４が設けられ、その上にフ
ローティング電位の金属配線２が設けられているもので
ある。この抵抗領域１の一部には、金属配線２で覆われ
ていない抵抗領域１ａを有している。
り詳細に説明する。図１（ａ）（ｂ）は本発明の一実施
形態として半導体装置の平面図およびそのＡ−Ａ線沿っ
た断面図である。図１を参照すると、Ｎ基板３にはＰ型
拡散で形成した拡散抵抗領域１が形成されている。この
抵抗領域１の上には、絶縁膜４が設けられ、その上にフ
ローティング電位の金属配線２が設けられているもので
ある。この抵抗領域１の一部には、金属配線２で覆われ
ていない抵抗領域１ａを有している。
【００１４】本発明の発明者は、このフローティング電
位の金属配線２は、抵抗領域１を覆う面積の比率が大き
くなると抵抗値も大きくなることを発見した。すなわ
ち、図２のグラフに示すように、抵抗領域１を覆う面積
の比率が大きくなると抵抗値も大きくなり、最も多く金
属配線２で覆っているもの（９０％）は、全く覆ってい
ないものに対し約１０％程度抵抗値を大きくできるとい
う役目があることが分かった。従って、抵抗１の上を覆
うようにフローティング電位の金属配線２を設けること
により、抵抗値が約１０％大きくなり、抵抗領域の面積
を約１０％小さくできるという効果が得られる。この抵
抗値が大きくなる原因としては、当初抵抗上の配線の電
位で変動すると考えて いたが、ＴＥＧを試作し、配線
の電位を任意に変えても抵抗値の変化は発生しなかっ
た。 また、水素アロイの利き方が違うのではないかと
いう説もあったが、追加アロイを行 っても抵抗値の変
化量は変わらなかったので、違うと思われる。 従っ
て、配線が抵抗上にあることによる応力の変化によって
起こっているのではないかと考えられる。
位の金属配線２は、抵抗領域１を覆う面積の比率が大き
くなると抵抗値も大きくなることを発見した。すなわ
ち、図２のグラフに示すように、抵抗領域１を覆う面積
の比率が大きくなると抵抗値も大きくなり、最も多く金
属配線２で覆っているもの（９０％）は、全く覆ってい
ないものに対し約１０％程度抵抗値を大きくできるとい
う役目があることが分かった。従って、抵抗１の上を覆
うようにフローティング電位の金属配線２を設けること
により、抵抗値が約１０％大きくなり、抵抗領域の面積
を約１０％小さくできるという効果が得られる。この抵
抗値が大きくなる原因としては、当初抵抗上の配線の電
位で変動すると考えて いたが、ＴＥＧを試作し、配線
の電位を任意に変えても抵抗値の変化は発生しなかっ
た。 また、水素アロイの利き方が違うのではないかと
いう説もあったが、追加アロイを行 っても抵抗値の変
化量は変わらなかったので、違うと思われる。 従っ
て、配線が抵抗上にあることによる応力の変化によって
起こっているのではないかと考えられる。
【００１５】図２では、抵抗領域１の抵抗幅：６μｍ、
抵抗長：３１μｍ、拡散層抵抗：１ＫΩ／□、 拡散深
さ：０．４５μｍ、絶縁膜４：SiＯ2＋Si3Ｎ4…７０ｎ
ｍ＋１５０ｎｍ、Ｎ型基盤比抵抗：１Ω・ｃｍ、金属配
線層間膜：窒化膜…１μｍ、金属配線：Ａｌ…０．８μ
ｍとなっている。すなわち、金属配線２のオーバラップ
量が０から９０％変ると、抵抗値が５．２ｋΩから５．
７ｋΩと０．５ｋΩ変えることが出来ることを示してい
る。
抵抗長：３１μｍ、拡散層抵抗：１ＫΩ／□、 拡散深
さ：０．４５μｍ、絶縁膜４：SiＯ2＋Si3Ｎ4…７０ｎ
ｍ＋１５０ｎｍ、Ｎ型基盤比抵抗：１Ω・ｃｍ、金属配
線層間膜：窒化膜…１μｍ、金属配線：Ａｌ…０．８μ
ｍとなっている。すなわち、金属配線２のオーバラップ
量が０から９０％変ると、抵抗値が５．２ｋΩから５．
７ｋΩと０．５ｋΩ変えることが出来ることを示してい
る。
【００１６】この半導体装置では、抵抗領域１の上を覆
うように金属配線２を配置することで、図２の特性図に
示すように、抵抗領域１の抵抗値を１０％大きくするこ
とができ、抵抗の占める面積を約１０％小さく出来る。
しかも、不純物濃度を低くする必要が無いので温度係
数、電圧依存性、バラツキ等を悪化させることがないと
いう効果が得られる。
うように金属配線２を配置することで、図２の特性図に
示すように、抵抗領域１の抵抗値を１０％大きくするこ
とができ、抵抗の占める面積を約１０％小さく出来る。
しかも、不純物濃度を低くする必要が無いので温度係
数、電圧依存性、バラツキ等を悪化させることがないと
いう効果が得られる。
【００１７】また、この半導体装置は抵抗領域１の上
に、通常の半導体装置の製造工程で形成される金属配線
２を配置しているので、新たにこの実施形態のために工
程を追加する必要が無いという利点が得られる。
に、通常の半導体装置の製造工程で形成される金属配線
２を配置しているので、新たにこの実施形態のために工
程を追加する必要が無いという利点が得られる。
【００１８】なお、この実施形態において、Ｐ型拡散で
形成した抵抗領域１はＮ型拡散としてもよい。また本実
施形態では、本発明をＰ型又は、Ｎ型拡散で形成した抵
抗に適応したが、ポリシリコンで形成した抵抗について
も適用することができる。その構成を、本発明の第３の
実施形態として、図３の断面図に示す。図３において
は、Ｎ型ポリシリコンで形成したポリシリ抵抗領域５の
上にフローティング電位の金属配線２が設けられてい
る。すはわち、Ｎ基板３上の第１の絶縁層４を介してポ
リシリ抵抗領域５が設けられ、このポリシリ抵抗領域５
上に、第２の絶縁層４ａが形成されたものである。
形成した抵抗領域１はＮ型拡散としてもよい。また本実
施形態では、本発明をＰ型又は、Ｎ型拡散で形成した抵
抗に適応したが、ポリシリコンで形成した抵抗について
も適用することができる。その構成を、本発明の第３の
実施形態として、図３の断面図に示す。図３において
は、Ｎ型ポリシリコンで形成したポリシリ抵抗領域５の
上にフローティング電位の金属配線２が設けられてい
る。すはわち、Ｎ基板３上の第１の絶縁層４を介してポ
リシリ抵抗領域５が設けられ、このポリシリ抵抗領域５
上に、第２の絶縁層４ａが形成されたものである。
【００１９】従って、このポリシリ抵抗領域５では、上
記拡散抵抗１の場合と同様に、図４のグラフに示すよう
な特性を得ている。すなわち、図４に示すすように、最
も多く金属配線２で覆っている物（９０％）は、全く覆
っていない物に対し約１２％抵抗値が大きくなり、ポリ
シリ抵抗領域５の占める面積を約１２％小さくできると
いう効果が得られる。
記拡散抵抗１の場合と同様に、図４のグラフに示すよう
な特性を得ている。すなわち、図４に示すすように、最
も多く金属配線２で覆っている物（９０％）は、全く覆
っていない物に対し約１２％抵抗値が大きくなり、ポリ
シリ抵抗領域５の占める面積を約１２％小さくできると
いう効果が得られる。
【００２０】なお、図４では、ポリシリ抵抗領域５の抵
抗幅：６μｍ、抵抗長：３９μｍ、ポリシリ層抵抗：２
ＫΩ／□、ポリシリ厚：０．１５μｍ、絶縁膜４：SiＯ
2＋Si3Ｎ4…７０ｎｍ＋１５０ｎｍ、Ｎ型基盤比抵抗：
１Ω・ｃｍ、ポリシリ抵抗上絶縁膜：SiＯ2…０．５μ
ｍ、金属配線層間膜：窒化膜…１μｍ、金属配線：Ａｌ
…０．８μｍとなっている。なお、この構成において、
Ｎ型ポリシリ抵抗領域５はＰ型ポリシリ抵抗としてもよ
い。
抗幅：６μｍ、抵抗長：３９μｍ、ポリシリ層抵抗：２
ＫΩ／□、ポリシリ厚：０．１５μｍ、絶縁膜４：SiＯ
2＋Si3Ｎ4…７０ｎｍ＋１５０ｎｍ、Ｎ型基盤比抵抗：
１Ω・ｃｍ、ポリシリ抵抗上絶縁膜：SiＯ2…０．５μ
ｍ、金属配線層間膜：窒化膜…１μｍ、金属配線：Ａｌ
…０．８μｍとなっている。なお、この構成において、
Ｎ型ポリシリ抵抗領域５はＰ型ポリシリ抵抗としてもよ
い。
【００２１】これら記各実施形態において、複数の抵抗
同士の抵抗値の相対的な誤差（相対精度）を向上させる
ために、この半導体装置で構成することができる。その
ため本発明の第３の実施形態として図５の平面図を示
す。
同士の抵抗値の相対的な誤差（相対精度）を向上させる
ために、この半導体装置で構成することができる。その
ため本発明の第３の実施形態として図５の平面図を示
す。
【００２２】この構成では、相対精度が必要な抵抗の上
に金属配線２ａで覆い、その覆う面積をそれぞれの抵抗
１で変えている。本実施形態では、図２に示すように、
抵抗領域１を覆う金属配線２ａの面積を変えることによ
り抵抗値が変化するので、同じ長さの抵抗を使用して、
それぞれの抵抗値を実現できるように金属配線２ａの抵
抗を覆う面積を変えて抵抗を形成できる。
に金属配線２ａで覆い、その覆う面積をそれぞれの抵抗
１で変えている。本実施形態では、図２に示すように、
抵抗領域１を覆う金属配線２ａの面積を変えることによ
り抵抗値が変化するので、同じ長さの抵抗を使用して、
それぞれの抵抗値を実現できるように金属配線２ａの抵
抗を覆う面積を変えて抵抗を形成できる。
【００２３】従って、同じ長さの抵抗を使用するので、
相対精度を必要とする、抵抗値が整数倍でなくても高い
相対精度が実現出来ることとなり、本発明の目的が達成
されると共に、抵抗値の微調整が必要になった場合、抵
抗を覆う金属配線２の面積を変えるだけで、抵抗値を微
調整できるので、レチクルは金属配線２のみを変更する
だけで良くなる。従って、ＬＳＩの製造工程も金属配線
２の工程から進めることができ、レチクルの製作費用、
ＬＳＩの製造日数が減少とするという相乗的（格別）な
効果を奏する。
相対精度を必要とする、抵抗値が整数倍でなくても高い
相対精度が実現出来ることとなり、本発明の目的が達成
されると共に、抵抗値の微調整が必要になった場合、抵
抗を覆う金属配線２の面積を変えるだけで、抵抗値を微
調整できるので、レチクルは金属配線２のみを変更する
だけで良くなる。従って、ＬＳＩの製造工程も金属配線
２の工程から進めることができ、レチクルの製作費用、
ＬＳＩの製造日数が減少とするという相乗的（格別）な
効果を奏する。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
複数の抵抗同士の抵抗値の相対的な誤差（相対精度）を
低下（向上）させることができ、さらに、抵抗値の微調
整が必要になった場合にも、抵抗を覆う金属配線の面積
を変えるだけで微調整が出来、また金属配線のレチクル
を変えるだけで抵抗値を微調整できるので、レチクルの
製作費用を低減でき、ＬＳＩの製造工程も短縮できると
いう効果もある。
複数の抵抗同士の抵抗値の相対的な誤差（相対精度）を
低下（向上）させることができ、さらに、抵抗値の微調
整が必要になった場合にも、抵抗を覆う金属配線の面積
を変えるだけで微調整が出来、また金属配線のレチクル
を変えるだけで抵抗値を微調整できるので、レチクルの
製作費用を低減でき、ＬＳＩの製造工程も短縮できると
いう効果もある。
【図１】（ａ）（ｂ）は本発明の第１の実施形態を説明
する半導体装置の平面図およびそのＡ―Ａ’断面図。
する半導体装置の平面図およびそのＡ―Ａ’断面図。
【図２】図１の半導体装置の特性を示す抵抗値のグラ
フ。
フ。
【図３】本発明の第２の実施形態を説明する半導体装置
の断面図。
の断面図。
【図４】図３の半導体装置の特性を示す抵抗値のグラ
フ。
フ。
【図５】本発明の第３の実施形態を説明する半導体装置
の平面図。
の平面図。
【図６】従来例の層抵抗の温度特性を示すグラフ。
【図７】従来例の層抵抗の電圧依存性を示すグラフ。
【図８】従来例の半導体装置の抵抗部分を示す平面図。
【図９】（ａ）（ｂ）は図６の半導体装置の抵抗部分の
Ｂ―Ｂ’およびＣ―Ｃ’部分の断面図。
Ｂ―Ｂ’およびＣ―Ｃ’部分の断面図。
１，１ａ，１ｂ 抵抗領域
２，２ａ 金属配線
３ Ｎ基板
４，４ａ 絶縁膜
５ ポリシリコン抵抗領域
６ コンタクト
Claims (6)
- 【請求項１】 Ｐ型又はＮ型半導体で形成した抵抗領域
の上を、絶縁層を介してフローティング電位の金属配線
で覆ったことを特徴とする半導体装置。 - 【請求項２】 抵抗領域が、半導体基板の上部に形成さ
れ、この半導体基板上に絶縁層が形成された請求項１記
載の半導体装置。 - 【請求項３】 ポリシリコン抵抗領域の上を、絶縁層を
介してフローティング電位の金属配線で覆ったことを特
徴とする半導体装置。 - 【請求項４】 ポリシリコン抵抗領域が、第１の絶縁層
上に設けられ、この第１の絶縁層上のポリシリコン抵抗
領域を介して、第２の絶縁層が形成された請求項３記載
の半導体装置。 - 【請求項５】 抵抗領域上の絶縁層を介した金属配線
は、前記抵抗領域を覆う面積を変えることにより、その
抵抗値を変えるようにした請求項１，２，３または４記
載の半導体装置。 - 【請求項６】 金属配線が抵抗領域を覆う面積を大きく
した時、その抵抗領域の抵抗値を大きくした請求項５記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083147A JP2003282716A (ja) | 2002-03-25 | 2002-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083147A JP2003282716A (ja) | 2002-03-25 | 2002-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282716A true JP2003282716A (ja) | 2003-10-03 |
Family
ID=29231048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083147A Abandoned JP2003282716A (ja) | 2002-03-25 | 2002-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282716A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269573A (ja) * | 2005-03-23 | 2006-10-05 | Seiko Instruments Inc | 半導体装置 |
| JP2007036124A (ja) * | 2005-07-29 | 2007-02-08 | Seiko Instruments Inc | 半導体装置 |
| JP2010182954A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 半導体装置 |
| JP2011176134A (ja) * | 2010-02-24 | 2011-09-08 | Oki Semiconductor Co Ltd | 半導体装置、及びその製造方法 |
-
2002
- 2002-03-25 JP JP2002083147A patent/JP2003282716A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269573A (ja) * | 2005-03-23 | 2006-10-05 | Seiko Instruments Inc | 半導体装置 |
| JP2007036124A (ja) * | 2005-07-29 | 2007-02-08 | Seiko Instruments Inc | 半導体装置 |
| JP2010182954A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 半導体装置 |
| JP2011176134A (ja) * | 2010-02-24 | 2011-09-08 | Oki Semiconductor Co Ltd | 半導体装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102800707B (zh) | 半导体器件及其制造方法 | |
| JP6120528B2 (ja) | 半導体装置およびその製造方法 | |
| KR100817958B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06112410A (ja) | 半導体装置およびその製造方法 | |
| US6732422B1 (en) | Method of forming resistors | |
| JP2003282716A (ja) | 半導体装置 | |
| JP2005150685A5 (ja) | ||
| JP2004111469A (ja) | 半導体装置 | |
| JP2006222410A (ja) | 半導体装置及びその製造方法 | |
| US10510824B2 (en) | Semiconductor device having resistance elements and fabrication method thereof | |
| JP3150109B2 (ja) | ポリシリコン抵抗素子 | |
| JP5148139B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011061005A (ja) | 電子デバイス | |
| JP3113202B2 (ja) | 半導体装置 | |
| JP2002222918A (ja) | 半導体装置 | |
| JP2007081420A (ja) | 半導体装置及びその製造方法 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| JP2001257317A (ja) | 半導体集積回路装置 | |
| JP2727910B2 (ja) | 半導体集積回路装置 | |
| JP2010238723A (ja) | 抵抗アレイ及びそれを用いた集積回路 | |
| KR100668962B1 (ko) | 전압 분배 저항 및 이를 구비한 반도체 소자 | |
| JP3401994B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| JPH01239940A (ja) | 半導体装置 | |
| JP3166153B2 (ja) | 半導体装置 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040121 |
|
| A977 | Report on retrieval |
Effective date: 20040819 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060602 |