JP3166153B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3166153B2 JP3166153B2 JP21759798A JP21759798A JP3166153B2 JP 3166153 B2 JP3166153 B2 JP 3166153B2 JP 21759798 A JP21759798 A JP 21759798A JP 21759798 A JP21759798 A JP 21759798A JP 3166153 B2 JP3166153 B2 JP 3166153B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- resistance element
- insulating film
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、多結晶シリコン膜、アモルファスシリコン膜
等のシリコン系の膜からなる抵抗素子を備えた半導体装
置に関する。
し、特に、多結晶シリコン膜、アモルファスシリコン膜
等のシリコン系の膜からなる抵抗素子を備えた半導体装
置に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化・高集積化に
伴い、わずかな寸法で大きな抵抗を実現できるように、
多結晶シリコン膜、アモルファスシリコン膜等のシリコ
ン系の膜を用いた抵抗素子が多く採用されている。
伴い、わずかな寸法で大きな抵抗を実現できるように、
多結晶シリコン膜、アモルファスシリコン膜等のシリコ
ン系の膜を用いた抵抗素子が多く採用されている。
【０００３】図５は、この種の従来の半導体装置を示す
断面図である。図５に示すように、シリコン基板等の半
導体基板２０上に二酸化シリコン等の絶縁膜２１が形成
され、その絶縁膜２１上に抵抗素子２２が形成される。
抵抗素子２２は、例えば、多結晶シリコン膜、アモルフ
ァスシリコン膜等のシリコン系の膜に不純物をイオン注
入して形成される。抵抗素子２２の抵抗値は、膜厚、膜
幅等の寸法とドーピングした不純物の含有量等によって
調整される。
断面図である。図５に示すように、シリコン基板等の半
導体基板２０上に二酸化シリコン等の絶縁膜２１が形成
され、その絶縁膜２１上に抵抗素子２２が形成される。
抵抗素子２２は、例えば、多結晶シリコン膜、アモルフ
ァスシリコン膜等のシリコン系の膜に不純物をイオン注
入して形成される。抵抗素子２２の抵抗値は、膜厚、膜
幅等の寸法とドーピングした不純物の含有量等によって
調整される。
【０００４】抵抗素子２２上には第１の層間絶縁膜２３
が形成され、その第１の層間絶縁膜２３上には所定間隔
を隔てて金属配線２４が配置される。金属配線２４と抵
抗素子２２との間には接続孔２９を介して電気的に接続
される。
が形成され、その第１の層間絶縁膜２３上には所定間隔
を隔てて金属配線２４が配置される。金属配線２４と抵
抗素子２２との間には接続孔２９を介して電気的に接続
される。
【０００５】金属配線２４上には第２の層間絶縁膜２５
が形成され、その第２の層間絶縁膜２５上には窒化チタ
ン膜２６が形成される。窒化チタン膜２６上には第３の
層間絶縁膜２７が形成される。
が形成され、その第２の層間絶縁膜２５上には窒化チタ
ン膜２６が形成される。窒化チタン膜２６上には第３の
層間絶縁膜２７が形成される。
【０００６】しかし、多結晶シリコン膜等からなる抵抗
素子２２を備えた半導体装置では、層間絶縁膜に含まれ
る水素やトランジスタの特性安定化のために行う水素雰
囲気中での熱処理で生じる水素が多結晶シリコン中のダ
ングリングボンドと結合してダングリングボンドの密度
が変化するため、抵抗素子２２の抵抗値等が変動して抵
抗素子の特性が不安定となる。
素子２２を備えた半導体装置では、層間絶縁膜に含まれ
る水素やトランジスタの特性安定化のために行う水素雰
囲気中での熱処理で生じる水素が多結晶シリコン中のダ
ングリングボンドと結合してダングリングボンドの密度
が変化するため、抵抗素子２２の抵抗値等が変動して抵
抗素子の特性が不安定となる。
【０００７】特に、図５に示すように、多結晶シリコン
膜等からなる抵抗素子の電極である金属配線２４の間隔
２８が広く、抵抗素子２２への被り量が少なければ、多
結晶シリコン膜形成工程以降での熱処理やトランジスタ
特性安定化のために行われる水素雰囲気中での熱処理に
よって、層間絶縁膜中の水素が拡散してダングリングボ
ンドと結合しダングリングボンドの密度が変動する。こ
の密度変動により抵抗素子２２の抵抗値も変動するた
め、高精度な抵抗素子を必要とする回路等に採用するこ
とは困難であった。
膜等からなる抵抗素子の電極である金属配線２４の間隔
２８が広く、抵抗素子２２への被り量が少なければ、多
結晶シリコン膜形成工程以降での熱処理やトランジスタ
特性安定化のために行われる水素雰囲気中での熱処理に
よって、層間絶縁膜中の水素が拡散してダングリングボ
ンドと結合しダングリングボンドの密度が変動する。こ
の密度変動により抵抗素子２２の抵抗値も変動するた
め、高精度な抵抗素子を必要とする回路等に採用するこ
とは困難であった。
【０００８】そこで、このような問題を解決するために
種々の技術が提案されている。例えば、特開平３ー８９
５４９号公報（以下、従来例１という）には、図６に示
すように、半導体基板３０上に多結晶半導体の抵抗素子
３１が形成され、アルミニウム層からなる電極３２が電
気的分離に必要な最小幅の分離領域を除いて抵抗素子３
１の実質的全面に覆われた半導体装置が開示されてい
る。なお、図６中、３３は半導体基板３０上に形成され
た絶縁層、３４は二酸化シリコン膜、３５は水素の拡散
係数が小さい物質の層である。この従来例１の半導体装
置によれば、多結晶半導体の抵抗素子３１は、アルミニ
ウム層から発する水素によってほぼ飽和状態になるの
で、抵抗素子３１の抵抗値は、水素で飽和した多結晶半
導体の抵抗率で決まる一定の値を保つ、としている。
種々の技術が提案されている。例えば、特開平３ー８９
５４９号公報（以下、従来例１という）には、図６に示
すように、半導体基板３０上に多結晶半導体の抵抗素子
３１が形成され、アルミニウム層からなる電極３２が電
気的分離に必要な最小幅の分離領域を除いて抵抗素子３
１の実質的全面に覆われた半導体装置が開示されてい
る。なお、図６中、３３は半導体基板３０上に形成され
た絶縁層、３４は二酸化シリコン膜、３５は水素の拡散
係数が小さい物質の層である。この従来例１の半導体装
置によれば、多結晶半導体の抵抗素子３１は、アルミニ
ウム層から発する水素によってほぼ飽和状態になるの
で、抵抗素子３１の抵抗値は、水素で飽和した多結晶半
導体の抵抗率で決まる一定の値を保つ、としている。
【０００９】また、特開平４−１５２５６２号公報（以
下、従来例２という）には、水素の多結晶シリコンへの
到達を防ぐために配線層とは別に抵抗素子の上部を完全
に覆う金属膜が形成された半導体装置が開示されてい
る。
下、従来例２という）には、水素の多結晶シリコンへの
到達を防ぐために配線層とは別に抵抗素子の上部を完全
に覆う金属膜が形成された半導体装置が開示されてい
る。
【００１０】
【発明が解決しようとする課題】従来例１の半導体装置
では、アルミニウム層からなる電極３２が抵抗素子３１
の実質的全面を覆っているが、電気的に分離するため所
定間隔を隔てて分離部３２ａを備えている。そのため、
水素が分離部３２ａを通り、抵抗素子３１中のダングリ
ングボンドと結合して、抵抗素子３１の抵抗値が変動す
るおそれがある。そのため、従来例１の半導体装置で
は、抵抗素子３１の周囲に水素の拡散係数が小さい物質
の層３５を有するが、構造が複雑になり、製造コストが
増大する。
では、アルミニウム層からなる電極３２が抵抗素子３１
の実質的全面を覆っているが、電気的に分離するため所
定間隔を隔てて分離部３２ａを備えている。そのため、
水素が分離部３２ａを通り、抵抗素子３１中のダングリ
ングボンドと結合して、抵抗素子３１の抵抗値が変動す
るおそれがある。そのため、従来例１の半導体装置で
は、抵抗素子３１の周囲に水素の拡散係数が小さい物質
の層３５を有するが、構造が複雑になり、製造コストが
増大する。
【００１１】一方、従来例２の半導体装置では、金属層
が抵抗素子の上部を覆うだけのために用いられ、配線と
しては用いられないので、種々の電気的な接続形態を採
ることができない。また、抵抗素子上部を覆うためだけ
に金属層が形成されていると配線の発熱による熱を逃が
すことが難しくなり、熱の変動による抵抗値への変動も
出てくる。
が抵抗素子の上部を覆うだけのために用いられ、配線と
しては用いられないので、種々の電気的な接続形態を採
ることができない。また、抵抗素子上部を覆うためだけ
に金属層が形成されていると配線の発熱による熱を逃が
すことが難しくなり、熱の変動による抵抗値への変動も
出てくる。
【００１２】本発明は、上記課題を解決するためになさ
れたものであり、抵抗値の変動を確実に低減でき、金属
配線を利用することにより種々の電気的な接続形態を採
ることができる半導体装置を提供することを目的とす
る。
れたものであり、抵抗値の変動を確実に低減でき、金属
配線を利用することにより種々の電気的な接続形態を採
ることができる半導体装置を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上にシリコン系の膜からなる抵抗素子を有す
る半導体装置であって、前記抵抗素子に電気的に接続さ
れた第１の金属配線と、その第１の金属配線の上部に層
間絶縁膜を介して配置され、前記第１の金属配線と電気
的に接続され、前記第１の金属配線の分離部を覆う上部
の金属配線と、を有することを特徴とするものである。
半導体基板上にシリコン系の膜からなる抵抗素子を有す
る半導体装置であって、前記抵抗素子に電気的に接続さ
れた第１の金属配線と、その第１の金属配線の上部に層
間絶縁膜を介して配置され、前記第１の金属配線と電気
的に接続され、前記第１の金属配線の分離部を覆う上部
の金属配線と、を有することを特徴とするものである。
【００１４】上記第１の金属配線によって抵抗素子のほ
ぼ上部全面を覆うのが好ましく、その場合、配線厚と間
隔の比が０．５以上になるように形成されるのが好まし
い。
ぼ上部全面を覆うのが好ましく、その場合、配線厚と間
隔の比が０．５以上になるように形成されるのが好まし
い。
【００１５】上部の金属配線は、前記抵抗素子の上部全
面を覆ってもよく、互いに層間絶縁膜を介して絶縁され
た２以上の金属配線からなってもよい。
面を覆ってもよく、互いに層間絶縁膜を介して絶縁され
た２以上の金属配線からなってもよい。
【００１６】上記抵抗素子と第１の金属配線及び各金属
配線の間は、層間絶縁膜に成形された接続孔を介して電
気的に接続されるのが好ましい。
配線の間は、層間絶縁膜に成形された接続孔を介して電
気的に接続されるのが好ましい。
【００１７】抵抗素子は、例えば多結晶シリコン膜又は
アモルファスシリコン膜からなる。
アモルファスシリコン膜からなる。
【００１８】本発明によれば、第１の金属配線の上部に
第１の金属配線の分離部の上部を覆う金属配線が配置さ
れるので、層間絶縁膜に含まれる水素やトランジスタ特
性安定化のために行われる水素雰囲気中での熱処理時の
水素が第１の金属配線下の抵抗素子に到達するのを阻止
でき、ダングリングボンドの密度を安定化させ、抵抗素
子における抵抗値の変動を確実に低減させることができ
る。
第１の金属配線の分離部の上部を覆う金属配線が配置さ
れるので、層間絶縁膜に含まれる水素やトランジスタ特
性安定化のために行われる水素雰囲気中での熱処理時の
水素が第１の金属配線下の抵抗素子に到達するのを阻止
でき、ダングリングボンドの密度を安定化させ、抵抗素
子における抵抗値の変動を確実に低減させることができ
る。
【００１９】また、金属配線を用いて抵抗素子の上部を
覆っているので、種々の電気的な接続形態を採ることが
でき、さらに熱の放熱も容易にすることができる。
覆っているので、種々の電気的な接続形態を採ることが
でき、さらに熱の放熱も容易にすることができる。
【００２０】
【発明の実施の形態】以下本発明の実施の形態を、図面
を参照して説明する。図１（Ａ）は本発明の第１の実施
の形態に係る半導体装置を示す断面図、（Ｂ）はその平
面図である。
を参照して説明する。図１（Ａ）は本発明の第１の実施
の形態に係る半導体装置を示す断面図、（Ｂ）はその平
面図である。
【００２１】図１に示すように、第１の実施の形態は、
シリコン基板からなる半導体基板１と、その半導体基板
１上に形成された二酸化シリコン等からなる絶縁膜２
と、その絶縁膜２上に形成され、多結晶シリコン膜、ア
モルファスシリコン膜等のシリコン系の膜からなる抵抗
素子３と、その抵抗素子３の上部に第１の層間絶縁膜４
を介して配置され、間隔を隔てた分離部９を備えた第１
の金属配線６と、その第１の金属配線６の上部に第２の
層間絶縁膜７を介して配置され、第１の金属配線６の分
離部９の上部を覆う第２の金属配線１１と、を有する。
シリコン基板からなる半導体基板１と、その半導体基板
１上に形成された二酸化シリコン等からなる絶縁膜２
と、その絶縁膜２上に形成され、多結晶シリコン膜、ア
モルファスシリコン膜等のシリコン系の膜からなる抵抗
素子３と、その抵抗素子３の上部に第１の層間絶縁膜４
を介して配置され、間隔を隔てた分離部９を備えた第１
の金属配線６と、その第１の金属配線６の上部に第２の
層間絶縁膜７を介して配置され、第１の金属配線６の分
離部９の上部を覆う第２の金属配線１１と、を有する。
【００２２】第１の金属配線６及び第２の金属配線１１
は、例えば、アルミニウム、銅、チタン、窒化チタン、
アルミニウム及びシリコンの合金、アルミニウム、シリ
コン及び銅の合金、アルミニウム及び銅の合金等で作ら
れる。また、これらの金属配線６、１１はスパッタリン
グや蒸着等によって堆積して形成される。
は、例えば、アルミニウム、銅、チタン、窒化チタン、
アルミニウム及びシリコンの合金、アルミニウム、シリ
コン及び銅の合金、アルミニウム及び銅の合金等で作ら
れる。また、これらの金属配線６、１１はスパッタリン
グや蒸着等によって堆積して形成される。
【００２３】第１の金属配線６は、第１の層間絶縁膜４
に形成された第１の接続孔５を介して抵抗素子３に電気
的に接続され、抵抗素子３の電極になる。第２の金属配
線１１は、第２の層間絶縁膜７に形成された第２の接続
孔１０を介して第１の金属配線６に電気的に接続され
る。接続孔５、１０の形状としては、粒コンタクトや遮
断面積の大きいスリットコンタクト等が用いられる。
に形成された第１の接続孔５を介して抵抗素子３に電気
的に接続され、抵抗素子３の電極になる。第２の金属配
線１１は、第２の層間絶縁膜７に形成された第２の接続
孔１０を介して第１の金属配線６に電気的に接続され
る。接続孔５、１０の形状としては、粒コンタクトや遮
断面積の大きいスリットコンタクト等が用いられる。
【００２４】また、第１の金属配線６の分離部９は、抵
抗素子３に到達する水素の量を低減するため、配線厚と
間隔の比（アスペクト比）が０．５以上に狭くなるよう
に形成されるのが好ましい。また、第２の金属配線１１
は、少なくとも分離部９の上部の全面を覆い、できれば
抵抗素子３の上部の全面を覆っているのが好ましい。
抗素子３に到達する水素の量を低減するため、配線厚と
間隔の比（アスペクト比）が０．５以上に狭くなるよう
に形成されるのが好ましい。また、第２の金属配線１１
は、少なくとも分離部９の上部の全面を覆い、できれば
抵抗素子３の上部の全面を覆っているのが好ましい。
【００２５】なお、第２の金属配線１１は、絶縁膜１２
で覆われているが、絶縁膜１２はさらに上部の金属配線
（図示せず）とを絶縁する層間絶縁膜でもよく、また、
最上層のパッシベーション膜でもよい。
で覆われているが、絶縁膜１２はさらに上部の金属配線
（図示せず）とを絶縁する層間絶縁膜でもよく、また、
最上層のパッシベーション膜でもよい。
【００２６】本発明によれば、第１の金属配線６の分離
部９の上部を覆う第２の金属配線１１が配置されるの
で、層間絶縁膜に含まれる水素やトランジスタ特性安定
化のために実施する水素雰囲気中での熱処理時に生じる
水素が、第１の金属配線６下の抵抗素子３に到達するの
を阻止でき、ダングリングボンドの密度を安定化させ、
抵抗素子３における抵抗値の変動を確実に低減させるこ
とができる。第１の金属配線６が第２の金属配線１１と
電気的に接続されていることにより、熱の放熱が容易に
なり熱による抵抗値の変動も低減することができる。
部９の上部を覆う第２の金属配線１１が配置されるの
で、層間絶縁膜に含まれる水素やトランジスタ特性安定
化のために実施する水素雰囲気中での熱処理時に生じる
水素が、第１の金属配線６下の抵抗素子３に到達するの
を阻止でき、ダングリングボンドの密度を安定化させ、
抵抗素子３における抵抗値の変動を確実に低減させるこ
とができる。第１の金属配線６が第２の金属配線１１と
電気的に接続されていることにより、熱の放熱が容易に
なり熱による抵抗値の変動も低減することができる。
【００２７】また、金属配線を用いて抵抗素子３の上部
を覆っているので、種々の電気的な接続形態を採ること
ができ、半導体装置の用途を広げることができる。
を覆っているので、種々の電気的な接続形態を採ること
ができ、半導体装置の用途を広げることができる。
【００２８】図２は、本発明の第２の実施の形態に係る
半導体装置を示す断面図である。図２に示すように、第
２の実施の形態では、第２の金属配線１１の上部に第３
の層間絶縁膜８を介して配置された第３の金属配線１３
をさらに有し、第２の金属配線１１の端部と第３の金属
配線１３の端部が重なり合い、その重なった部分が第１
の金属配線６の分離部９の上部を覆うように配置され
る。
半導体装置を示す断面図である。図２に示すように、第
２の実施の形態では、第２の金属配線１１の上部に第３
の層間絶縁膜８を介して配置された第３の金属配線１３
をさらに有し、第２の金属配線１１の端部と第３の金属
配線１３の端部が重なり合い、その重なった部分が第１
の金属配線６の分離部９の上部を覆うように配置され
る。
【００２９】第３の金属配線１３は、第３の層間絶縁膜
８に形成された第３の接続孔１５及び第２の層間絶縁膜
７に形成された第２の接続孔１０を介して第１の金属配
線６に電気的に接続される。第２の実施の形態に係る半
導体装置は積層しながら製造されるので、第３の接続孔
１５及び第２の接続孔１０の間には、第２の金属配線１
１と同一の物質で作られた台座部１１ａを有する。この
台座部１１ａは、電気的接続のために用いられ、確実な
電気的接続を得るために、接続孔１５、１０の径以上の
大きさを有するのが好ましい。このように分離部９を上
部配線で覆うために接続する場合、接続孔を分離部９の
近くに形成しておく方が抵抗素子３に到達する水素をよ
り阻止する事ができる。
８に形成された第３の接続孔１５及び第２の層間絶縁膜
７に形成された第２の接続孔１０を介して第１の金属配
線６に電気的に接続される。第２の実施の形態に係る半
導体装置は積層しながら製造されるので、第３の接続孔
１５及び第２の接続孔１０の間には、第２の金属配線１
１と同一の物質で作られた台座部１１ａを有する。この
台座部１１ａは、電気的接続のために用いられ、確実な
電気的接続を得るために、接続孔１５、１０の径以上の
大きさを有するのが好ましい。このように分離部９を上
部配線で覆うために接続する場合、接続孔を分離部９の
近くに形成しておく方が抵抗素子３に到達する水素をよ
り阻止する事ができる。
【００３０】なお、第３の金属配線１３は、絶縁膜１４
で覆われているが、絶縁膜１４はさらに上部の金属配線
（図示せず）とを絶縁する層間絶縁膜でもよく、また、
最上層のパッシベーション膜でもよい。
で覆われているが、絶縁膜１４はさらに上部の金属配線
（図示せず）とを絶縁する層間絶縁膜でもよく、また、
最上層のパッシベーション膜でもよい。
【００３１】図３は、本発明の第３の実施の形態に係る
半導体装置を示す断面図である。図３に示すように、第
３の実施の形態では、第２の金属配線１１の端部と第３
の金属配線１３の端部がそれぞれ第１の金属配線６の分
離部９の途中まで配置され、かつ、両者の端部により第
１の金属配線６の分離部９を覆うように配置される。
半導体装置を示す断面図である。図３に示すように、第
３の実施の形態では、第２の金属配線１１の端部と第３
の金属配線１３の端部がそれぞれ第１の金属配線６の分
離部９の途中まで配置され、かつ、両者の端部により第
１の金属配線６の分離部９を覆うように配置される。
【００３２】なお、第３の接続孔１５及び第２の接続孔
１０の間には、第２の金属配線１１と同一の物質で作ら
れた台座部１１ａを有するが、確実な電気的接続を得る
ために、接続孔１５、１０の径以上の大きさが好まし
い。
１０の間には、第２の金属配線１１と同一の物質で作ら
れた台座部１１ａを有するが、確実な電気的接続を得る
ために、接続孔１５、１０の径以上の大きさが好まし
い。
【００３３】図４は、本発明の第４の実施の形態に係る
半導体装置を示す断面図である。図４に示すように、第
４の実施の形態では、第２の金属配線１１の端部と第３
の金属配線１３の端部が重なり合い、その重なった部分
が第１の金属配線６の分離部９の上部を覆うように配置
される。また、第３の金属配線１３は、第３の層間絶縁
膜８に形成された第３の接続孔１５を介して第２の金属
配線１１に電気的に接続される。
半導体装置を示す断面図である。図４に示すように、第
４の実施の形態では、第２の金属配線１１の端部と第３
の金属配線１３の端部が重なり合い、その重なった部分
が第１の金属配線６の分離部９の上部を覆うように配置
される。また、第３の金属配線１３は、第３の層間絶縁
膜８に形成された第３の接続孔１５を介して第２の金属
配線１１に電気的に接続される。
【００３４】第２乃至第４の実施の形態によれば、第２
の金属配線１１に加えて第３の金属配線１３を用いて抵
抗素子３の上部を覆うので、抵抗素子３の抵抗値の変動
をより確実に防止することができる。また、第３の金属
配線１３を用いることにより、第１の実施の形態以上
に、種々の電気的な接続形態を採ることができ、半導体
装置の用途が広がる。
の金属配線１１に加えて第３の金属配線１３を用いて抵
抗素子３の上部を覆うので、抵抗素子３の抵抗値の変動
をより確実に防止することができる。また、第３の金属
配線１３を用いることにより、第１の実施の形態以上
に、種々の電気的な接続形態を採ることができ、半導体
装置の用途が広がる。
【００３５】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。例えば、配線
の積層数は図面に開示されたものに限らず、例えば５層
や６層の配線構造であってもよい。また、抵抗素子３が
容量素子やトランジスタ素子の一部を構成してもよく、
その場合、抵抗素子３は半導体基板１に不純物をイオン
注入して形成される。
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。例えば、配線
の積層数は図面に開示されたものに限らず、例えば５層
や６層の配線構造であってもよい。また、抵抗素子３が
容量素子やトランジスタ素子の一部を構成してもよく、
その場合、抵抗素子３は半導体基板１に不純物をイオン
注入して形成される。
【００３６】
【発明の効果】本発明によれば、第１の金属配線の上部
に第１の金属配線の分離部の上部を覆う金属配線が配置
されるので、層間絶縁膜に含まれる水素やトランジスタ
特性安定化のために行われる水素雰囲気中での熱処理時
の水素が第１の金属配線下の抵抗素子に到達するのを阻
止でき、ダングリングボンドの密度を安定化させ、抵抗
素子における抵抗値の変動を確実に低減させることがで
きる。その結果、半導体装置の信頼性を高めることがで
きる。
に第１の金属配線の分離部の上部を覆う金属配線が配置
されるので、層間絶縁膜に含まれる水素やトランジスタ
特性安定化のために行われる水素雰囲気中での熱処理時
の水素が第１の金属配線下の抵抗素子に到達するのを阻
止でき、ダングリングボンドの密度を安定化させ、抵抗
素子における抵抗値の変動を確実に低減させることがで
きる。その結果、半導体装置の信頼性を高めることがで
きる。
【００３７】また、金属配線を用いて抵抗素子の上部を
覆っているので、種々の電気的な接続形態を採ることが
でき、半導体装置の用途を広げることができる。
覆っているので、種々の電気的な接続形態を採ることが
でき、半導体装置の用途を広げることができる。
【００３８】さらに、熱の放熱が容易になり熱による抵
抗値の変動も低減することができる。
抗値の変動も低減することができる。
【図１】（Ａ）は本発明の第１の実施の形態に係る半導
体装置を示す断面図、（Ｂ）はその平面図である。
体装置を示す断面図、（Ｂ）はその平面図である。
【図２】本発明の第２の実施の形態に係る半導体装置を
示す断面図である。
示す断面図である。
【図３】本発明の第３の実施の形態に係る半導体装置を
示す断面図である。
示す断面図である。
【図４】本発明の第４の実施の形態に係る半導体装置を
示す断面図である。
示す断面図である。
【図５】従来の半導体装置を示す断面図である。
【図６】従来の他の半導体装置を示す断面図である。
１：半導体基板 ２：絶縁膜 ３：抵抗素子 ４：第１の層間絶縁膜 ５：第１の接続孔 ６：第１の金属配線 ７：第２の層間絶縁膜 ８：第３の層間絶縁膜 ９：分離部 １０：第２の接続孔 １１：第２の金属配線 １２：絶縁膜 １３：第３の金属配線 １４：絶縁膜 １５：第３の接続孔
Claims (4)
- 【請求項１】半導体基板上にシリコン系の膜からなる抵
抗素子を有する半導体装置であって、前記抵抗素子上に
第１の層間絶縁膜を介して配置され、前記抵抗素子に電
気的に接続された第１の金属配線と、当該第１の金属配
線の上部に第２の層間絶縁膜を介して配置され、前記第
１の金属配線と電気的に接続され、前記第１の金属配線
の前記抵抗素子上にある分離部を覆う上部の金属配線
と、を有することを特徴とする半導体装置。 - 【請求項２】前記上部の金属配線は、前記抵抗素子の上
部全面を覆うことを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】前記上部の金属配線は、互いに第１又は第
２の層間絶縁膜を介して絶縁された２以上の金属配線か
らなることを特徴とする請求項１又は２に記載の半導体
装置。 - 【請求項４】前記抵抗素子と前記第１の金属配線、及び
前記第１の金属配線と前記上部の金属配線の間は、それ
ぞれ前記第１の層間絶縁膜又は前記第２の層間絶縁膜に
形成された接続孔を介して電気的に接続されることを特
徴とする請求項１乃至３のいずれか１つの項に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21759798A JP3166153B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21759798A JP3166153B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049284A JP2000049284A (ja) | 2000-02-18 |
| JP3166153B2 true JP3166153B2 (ja) | 2001-05-14 |
Family
ID=16706800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21759798A Expired - Fee Related JP3166153B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166153B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243522A (ja) | 2002-02-20 | 2003-08-29 | Mitsubishi Electric Corp | 抵抗素子を使用した半導体装置 |
-
1998
- 1998-07-31 JP JP21759798A patent/JP3166153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049284A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070284662A1 (en) | Microelectronic structure including high current density resistor | |
| JP3510576B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10209375A (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| US5471084A (en) | Magnetoresistive element and manufacturing method therefor | |
| US6333238B2 (en) | Method for minimizing the temperature coefficient of resistance of passive resistors in an integrated circuit process flow | |
| JP2004071927A (ja) | 半導体装置 | |
| JPS6010673A (ja) | 半導体装置 | |
| JP3166153B2 (ja) | 半導体装置 | |
| JP3171323B2 (ja) | 半導体装置及びその製造方法 | |
| KR0161379B1 (ko) | 반도체 소자의 다층배선 및 그 제조방법 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JP2879894B2 (ja) | アンチフューズ素子を具備した半導体集積回路装置及びその製造方法 | |
| US6417568B1 (en) | Semiconductor device | |
| JP2000332203A (ja) | 半導体装置およびその製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| US6489198B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH0290668A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH05347299A (ja) | 半導体装置 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH0680733B2 (ja) | 半導体装置の配線接続部 | |
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH03116852A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080309 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |