JP2004071927A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004071927A JP2004071927A JP2002230999A JP2002230999A JP2004071927A JP 2004071927 A JP2004071927 A JP 2004071927A JP 2002230999 A JP2002230999 A JP 2002230999A JP 2002230999 A JP2002230999 A JP 2002230999A JP 2004071927 A JP2004071927 A JP 2004071927A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor device
- insulating film
- film
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 180
- 239000011229 interlayer Substances 0.000 claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 62
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 54
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 29
- 229920005591 polysilicon Polymers 0.000 abstract description 29
- 238000005530 etching Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 238000000034 method Methods 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 238000002955 isolation Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 230000035515 penetration Effects 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置を提供する。
【解決手段】アモルファスシリコン膜で抵抗３１を形成し、その表面部分のうちコンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂを形成する。抵抗３１がアモルファスシリコンであるので、ポリシリコンを抵抗の材料としたときに比べ、水素原子が結合しにくく、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、コンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂが形成されているので、コンタクトプラグ５ａ，５ｂのためのコンタクトホールをエッチングにて第１層間絶縁膜４ａに形成する際に、抵抗３１へのエッチングが生じにくい。これにより、抵抗３１の抵抗値の変動がより生じにくい半導体装置が得られる。
【選択図】 図１
【解決手段】アモルファスシリコン膜で抵抗３１を形成し、その表面部分のうちコンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂを形成する。抵抗３１がアモルファスシリコンであるので、ポリシリコンを抵抗の材料としたときに比べ、水素原子が結合しにくく、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、コンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂが形成されているので、コンタクトプラグ５ａ，５ｂのためのコンタクトホールをエッチングにて第１層間絶縁膜４ａに形成する際に、抵抗３１へのエッチングが生じにくい。これにより、抵抗３１の抵抗値の変動がより生じにくい半導体装置が得られる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、シリコン膜を抵抗として用いる半導体装置に関する。
【０００２】
【従来の技術】
従来より、半導体装置内に形成される抵抗の材料として、例えばポリシリコン膜等のシリコン膜が採用されている。
【０００３】
図３８および図３９は、ポリシリコン膜で形成された抵抗を備える従来の半導体装置を示す上面図および断面図である。この半導体装置において、抵抗３０はポリシリコン膜を材料として半導体基板１内の素子分離領域２上に形成されている。抵抗３０の表面の両端には、コンタクトプラグ５ａ，５ｂが接続されている。そして、各コンタクトプラグ５ａ，５ｂはそれぞれ、第１層間絶縁膜４ａ上の配線６ａ，６ｂに接続される。配線６ａ，６ｂ上には第２層間絶縁膜４ｂが形成されている。
【０００４】
なお、半導体基板１は例えばシリコン基板であり、素子分離領域２は例えばシリコン酸化膜で形成される。半導体基板１の表面には、不純物イオンが高濃度で注入された活性領域１ａ，１ｂが形成されている。また、コンタクトプラグ５ａ，５ｂは例えばタングステンプラグであり、配線６ａ，６ｂは例えばアルミニウム配線である。第１および第２層間絶縁膜４ａ，４ｂは例えばシリコン酸化膜で形成される。
【０００５】
【発明が解決しようとする課題】
図３９における拡大図ＭＶ１は、抵抗３０内の領域ＡＲを拡大した図である。拡大図ＭＶ１に示すように、ポリシリコン膜においては、部分的な単結晶領域たるグレインＧＲが多数集合した状態となっている。各グレインＧＲ間の粒界ＢＳには、シリコン原子の未結合手（ｄａｎｇｌｉｎｇ ｂｏｎｄ）が存在する。
【０００６】
さて、半導体装置の製造過程においては半導体ウェハを水素雰囲気に晒す場合があるが、このときシリコン原子の未結合手に水素原子が結合しやすい。図３９の拡大図ＭＶ２はこのことを示す図であり、粒界ＢＳに水素原子ＨＹが入り込んでいる。水素原子ＨＹが入り込むと、抵抗３０の抵抗値が変化して設計抵抗値からずれてしまうという問題がある。
【０００７】
そこで、この発明の課題は、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、シリコン膜を材料とする抵抗を備え、前記抵抗の少なくとも表面部分がアモルファスシリコンであり、前記表面部分のうちコンタクトプラグの接続部にシリサイドが形成された半導体装置である。
【０００９】
請求項２に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗の表面部分のうち少なくとも一部を覆うシリコン窒化膜とを備え、前記表面部分のうちコンタクトプラグの接続部にシリサイドが形成された半導体装置である。
【００１０】
請求項３に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗に接して設けられたシリコンゲルマニウム膜とを備える半導体装置である。
【００１１】
請求項４に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗を覆う層間絶縁膜と、前記層間絶縁膜とは異なる材料で形成され、前記抵抗とは絶縁されつつ前記抵抗の表面部分のうち少なくとも一部を覆うダミーコンタクトプラグとを備える半導体装置である。
【００１２】
請求項５に記載の発明は、請求項４に記載の半導体装置であって、前記層間絶縁膜とは異なる材料で前記ダミーコンタクトプラグ上に形成されたダミー配線をさらに備える半導体装置である。
【００１３】
請求項６に記載の発明は、請求項４または請求項５に記載の半導体装置であって、前記ダミーコンタクトプラグおよび／または前記ダミー配線の材料は金属である半導体装置である。
【００１４】
請求項７に記載の発明は、請求項４に記載の半導体装置であって、前記ダミーコンタクトプラグ内には前記層間絶縁膜の一部が埋め込まれている半導体装置である。
【００１５】
請求項８に記載の発明は、支持基板、埋め込み絶縁膜、および、シリコン層の積層構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、前記ＳＯＩ基板上に形成され、シリコン膜を材料とする抵抗と、前記抵抗を覆う層間絶縁膜と、前記層間絶縁膜とは異なる材料で前記抵抗の近傍に形成され、前記埋め込み絶縁膜および前記シリコン層を貫通するダミーコンタクトプラグとを備える半導体装置である。
【００１６】
請求項９に記載の発明は、請求項８に記載の半導体装置であって、前記層間絶縁膜とは異なる材料で形成され、前記抵抗の上方を覆うダミー配線をさらに備える半導体装置である。
【００１７】
請求項１０に記載の発明は、請求項８または請求項９に記載の半導体装置であって、前記ダミーコンタクトプラグおよび／または前記ダミー配線の材料は金属である半導体装置である。
【００１８】
請求項１１に記載の発明は、請求項８に記載の半導体装置であって、前記ダミーコンタクトプラグは複数の柱状導体であり、並置されている半導体装置である。
【００１９】
請求項１２に記載の発明は、請求項８に記載の半導体装置であって、前記ダミーコンタクトプラグは複数の壁状導体であり、前記抵抗を挟むように並置され、前記複数の壁状導体の一部または全部において、その内部に前記層間絶縁膜の一部が埋め込まれている半導体装置である。
【００２０】
請求項１３に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗を覆う層間絶縁膜と、前記層間絶縁膜とは異なる材料で形成され、前記抵抗に接続されたコンタクトプラグと、前記層間絶縁膜とは異なる材料で形成され、前記コンタクトプラグに接続された配線と、前記抵抗の近傍であって前記抵抗を覆わない位置に、前記層間絶縁膜とは異なる材料で形成され、前記配線に接続されたダミーコンタクトプラグとを備える半導体装置である。
【００２１】
請求項１４に記載の発明は、請求項１３に記載の半導体装置であって、前記ダミーコンタクトプラグの材料は金属である半導体装置である。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、アモルファスシリコン膜で抵抗を形成し、その表面部分のうちコンタクトプラグの接続部にシリサイドを形成した半導体装置である。
【００２３】
図１は本実施の形態に係る半導体装置を示す図である。図１に示すように、この半導体装置において、抵抗３１はアモルファスシリコン膜を材料として半導体基板１内の素子分離領域２上に形成されている。抵抗３１の側面にはサイドウォール絶縁膜３６ａが形成され、表面の両端にはコンタクトプラグ５ａ，５ｂが接続されている。なお、抵抗３１の表面部分のうちコンタクトプラグ５ａ，５ｂの接続部には、シリサイド３２ａ，３２ｂが形成されている。そして、各コンタクトプラグ５ａ，５ｂはそれぞれ、第１層間絶縁膜４ａ上の配線６ａ，６ｂに接続される。配線６ａ，６ｂ上には第２層間絶縁膜４ｂが形成されている。
【００２４】
なお、半導体基板１は例えばシリコン基板であり、素子分離領域２は例えばシリコン酸化膜で形成される。半導体基板１の表面には、不純物イオンが高濃度で注入された活性領域１ａ〜１ｃが形成されている。
【００２５】
また、図１では半導体基板１上に形成されたＭＯＳトランジスタも図示している。このＭＯＳトランジスタは、活性領域１ｂ，１ｃをソース／ドレインとして備え、さらに、ゲート絶縁膜３５、ゲート電極３４、サイドウォール絶縁膜３６ｂを備えている。なお、活性領域１ａ，１ｂ，１ｃおよびゲート電極３４の表面には、シリサイド１ａｓ，１ｂｓ，１ｃｓ，３４ｓがそれぞれ形成されている。そして、シリサイド１ｂｓ，１ｃｓにつながるコンタクトプラグ５ｃ，５ｄが設けられている。コンタクトプラグ５ｃ，５ｄはそれぞれ、第１層間絶縁膜４ａ上の配線６ｃ，６ｄに接続される。
【００２６】
コンタクトプラグ５ａ〜５ｄは例えばタングステンプラグであり、配線６ａ〜６ｄは例えばアルミニウム配線である。第１および第２層間絶縁膜４ａ，４ｂは例えばシリコン酸化膜で形成される。また、ゲート電極３４は例えばポリシリコン膜で形成される。
【００２７】
本実施の形態に係る半導体装置によれば、抵抗３１がアモルファスシリコンである。よって、ポリシリコンを抵抗の材料としたときに比べ、水素原子が取り込まれにくく、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【００２８】
また、抵抗３１の表面部分のうちコンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂが形成されている。よって、コンタクトプラグ５ａ，５ｂのためのコンタクトホールをエッチングにて第１層間絶縁膜４ａに形成する際に、抵抗３１へのエッチングが生じにくい。
【００２９】
抵抗３１の表面がエッチングされてしまうと、コンタクトプラグ５ａ，５ｂとの接続部におけるコンタクト抵抗の値にばらつきが生じやすい。しかし、シリサイド３２ａ，３２ｂが形成されておれば、そのようなコンタクト抵抗の値にばらつきが生じにくいので、抵抗３１の抵抗値の変動がより生じにくい半導体装置が得られる。なお、コンタクトプラグ５ａ，５ｂの端部からのシリサイド３２ａ，３２ｂの端部までのマージンｄは１μｍ程度としておけばよい。
【００３０】
また、図２は本実施の形態に係る半導体装置の変形例である。図２に示すように、図１のアモルファスシリコン膜を材料とする抵抗３１に代わって、ポリシリコン膜を材料とする抵抗３０の表面部分をアモルファスシリコン層３３とした構造を採用してもよい。抵抗３０の少なくとも表面部分がアモルファスシリコン層３３となっておれば、水素原子の抵抗への侵入防止作用が得られるからである。
【００３１】
さて、図３〜図８は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００３２】
まず、図３に示すように、半導体基板１内に熱酸化法等により素子分離領域２を形成する。その後、ＭＯＳトランジスタのチャネル領域に、例えばボロン等の不純物イオンを数十〜数百ｋｅＶのエネルギーで注入する。そのイオン注入濃度は１０１２ｃｍ−２オーダーとしておけばよい。そして、熱酸化法等によりチャネル領域上の部分に絶縁膜を形成する。
【００３３】
次に、ポリシリコン膜を全面に形成し、これに窒素を数十ｋｅＶ程度のエネルギーでイオン注入する。そのイオン注入濃度は１０１５ｃｍ−２オーダーとしておけばよい。また、ポリシリコン膜にはリンも数十ｋｅＶ程度のエネルギーでイオン注入する。そのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００３４】
その後、フォトリソグラフィ技術およびエッチング技術を用いて、図４に示すように抵抗３０、ゲート絶縁膜３５およびゲート電極３４を形成する。なお、ゲート絶縁膜３５の膜厚は数ｎｍ程度、ゲート電極３４の膜厚は数百ｎｍ程度としておけばよい。
【００３５】
次に、半導体基板１に例えば砒素等の不純物イオンを数十ｋｅＶ程度のエネルギーで注入する。そして、シリコン酸化膜等の絶縁膜を例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により全面に形成し、エッチバックを行って図５に示すようにサイドウォール絶縁膜３６ａ，３６ｂを形成する。そして再度、半導体基板１に例えば砒素等の不純物イオンを数十ｋｅＶ程度のエネルギーで注入し、活性領域１ａ〜１ｃを形成する。活性領域１ａ〜１ｃでのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００３６】
次に、シリサイドの形成を防ぐための絶縁膜（例えばシリコン酸化膜）４ａ１を抵抗３０上に形成する。そして、半導体基板１、ゲート電極３４、活性領域１ａ〜１ｃ、および、絶縁膜４ａ１に覆われていない抵抗３０の各表面にシリサイド化を行って、図６に示すように各シリサイド１ａｓ〜１ｃｓ，３２ａ，３２ｂ，３４ｓを形成する。なお、図１および図２においてはこの絶縁層４ａ１の表示を省略した。
【００３７】
続いて、図７に示すように、抵抗３０以外の部分をフォトレジストＰＲ１で覆い、シリコンのイオン注入ＩＰ１を数十ｋｅＶ程度のエネルギーで行う。ポリシリコン膜の抵抗３０にシリコンをイオン注入すれば、ポリシリコン膜のアモルファス化が生じることが知られている。よって、図２の構造を製造するには、図１の構造を製造する際のシリコン注入におけるエネルギー量を少なくすればよい。なお、そのイオン注入濃度は１０１６ｃｍ−２オーダーとしておけばよい。
【００３８】
なお、図７ではゲート電極３４をフォトレジストＰＲ１で覆っているため、ゲート電極３４はポリシリコンのままとなるが、ゲート電極３４についてもアモルファス化してもよい。また、図４〜図６のいずれかの段階でアモルファス化を行ってもよい。
【００３９】
その後、図８に示すように、フォトレジストＰＲ１を除去し、第１層間絶縁膜４ａを形成する。そして、第１層間絶縁膜４ａの各部にコンタクトホールを形成し、その内部にタングステン等の導電膜を形成する。そして、表面にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施してコンタクトプラグ５ａ〜５ｄを形成する。その後、アルミニウム等の導電膜を形成し、これをパターニングして配線６ａ〜６ｄを形成する。
【００４０】
この後、第２層間絶縁膜４ｂを形成すれば、図１または図２の構造を製造することができる。
【００４１】
＜実施の形態２＞
本実施の形態は、シリコン膜で抵抗を形成し、その表面をシリコン窒化膜で覆い、その表面部分のうちコンタクトプラグの接続部にシリサイドを形成した半導体装置である。
【００４２】
図９は本実施の形態に係る半導体装置を示す図である。図９に示すように、この半導体装置において、抵抗３０はポリシリコン膜を材料として、素子分離領域２上に下敷きシリコン窒化膜４１を介して形成されている。また、抵抗３０の上面および側面を覆うようにシリコン窒化膜４２が形成されている。
【００４３】
その他の構成は、実施の形態１に係る半導体装置と同様のため、説明を省略する。
【００４４】
シリコン窒化膜は、水素原子の抵抗３０への侵入防止作用を有する。よって、本実施の形態に係る半導体装置によれば、下敷きシリコン窒化膜４１およびシリコン窒化膜４２が抵抗３０の表面を覆うので、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい。また、抵抗３０の表面部分のうちコンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂが形成されている。よって、コンタクトホール形成のためのエッチング時に抵抗３０へのエッチングが生じにくく、抵抗３０の抵抗値の変動がより生じにくい半導体装置が得られる。
【００４５】
さて、図１０〜図１５は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００４６】
まず、図１０に示すように、半導体基板１内に素子分離領域２を形成する。そして、半導体基板１上に、シリコン酸化膜４３、シリコン窒化膜４１、ポリシリコン膜３０ａをこの順に積層する。なお、それぞれの膜厚は例えば数十ｎｍ、数十ｎｍ、数百ｎｍ程度である。
【００４７】
その後、図１１に示すように、フォトレジストＰＲ２を形成し、これをエッチングマスクとして用いてエッチングを行い、抵抗３０を形成する。このときシリコン酸化膜４３およびシリコン窒化膜４１もエッチングされる。その後、フォトレジストＰＲ２を除去する。
【００４８】
その後、ＭＯＳトランジスタのチャネル領域に、例えばボロン等の不純物イオンを数十〜数百ｋｅＶのエネルギーで注入する。そのイオン注入濃度は１０１２ｃｍ−２オーダーとしておけばよい。そして、熱酸化法等によりチャネル領域上の部分に絶縁膜を形成する。
【００４９】
次に、ポリシリコン膜を全面に形成し、絶縁膜とポリシリコン膜とをパターニングして、ゲート絶縁膜３５およびゲート電極３４を形成する（図１２）。なお、ゲート絶縁膜３５の膜厚は数十ｎｍ程度、ゲート電極３４の膜厚は数百ｎｍ程度としておけばよい。
【００５０】
そして、半導体基板１に例えば砒素を数十ｋｅＶ程度のエネルギーでイオン注入し、活性領域１ａ〜１ｃのエクステンション領域１ａｘ〜１ｃｘを形成する。そのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００５１】
その後、絶縁膜を全面に形成し、エッチバックを行ってサイドウォール絶縁膜３６ａ，３６ｂを形成する（図１３）。そして、半導体基板１に例えば砒素を数十ｋｅＶ程度のエネルギーでイオン注入し、活性領域１ａ〜１ｃを形成する。そのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００５２】
次に、図１４に示すように、シリサイドの形成を防ぐための絶縁膜（例えばシリコン酸化膜）４ａ１を抵抗３０上に形成する。そして、半導体基板１、ゲート電極３４、活性領域１ａ〜１ｃ、および、絶縁膜４ａ１に覆われていない抵抗３０の各表面にシリサイド化を行って、各シリサイド１ａｓ〜１ｃｓ，３２ａ，３２ｂ，３４ｓを形成する。その後、全面にシリコン窒化膜４２を形成する。
【００５３】
次に、図１５に示すように、第１層間絶縁膜４ａを形成する。そして、第１層間絶縁膜４ａおよびシリコン窒化膜４２の各部にコンタクトホールを形成し、その内部にタングステン等の導電膜を形成する。そして、表面にＣＭＰ処理を施してコンタクトプラグ５ａ〜５ｄを形成する。その後、アルミニウム等の導電膜を形成し、これをパターニングして配線６ａ〜６ｄを形成する。
【００５４】
この後、第１層間絶縁膜４ｂを形成すれば、図９の構造を製造することができる。なお、図９ではシリコン酸化膜４３を図示しなかったが、シリコン酸化膜４３の形成は任意である。図９において抵抗３０下にシリコン窒化膜４１だけを形成してしまうと、半導体基板１や素子分離領域２の表面に応力がかかることがある。よって、その応力を緩和するためにシリコン酸化膜をシリコン窒化膜の下地層として設ける場合を、図１０〜図１５で示したにすぎない。
【００５５】
なお、本実施の形態において、ポリシリコン膜の抵抗３０の代わりに、図１のアモルファスシリコン膜の抵抗３１や図２のポリシリコン膜の抵抗３０とアモルファスシリコン層３３との組み合わせを採用してもよい。
【００５６】
＜実施の形態３＞
本実施の形態は、シリコン膜で抵抗を形成し、その下面をシリコンゲルマニウム膜で覆った半導体装置である。
【００５７】
図１６は本実施の形態に係る半導体装置を示す図である。図１６に示すように、この半導体装置において、抵抗３０はポリシリコン膜を材料として、素子分離領域２上にシリコンゲルマニウム膜４４を介して形成されている。
【００５８】
その他の構成は、実施の形態１に係る半導体装置と同様のため、説明を省略する。なお、図１６でもサイドウォール絶縁膜３６ａは形成されていない。
【００５９】
シリコンゲルマニウム膜は、抵抗３０内の不純物を活性化させる作用を有する。よって、本実施の形態に係る半導体装置によれば、シリコンゲルマニウム膜４４が抵抗３０の下面に接して設けられているので、シリコン膜で形成された抵抗３０の抵抗値を小さくすることが可能である。よって、抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【００６０】
＜実施の形態４＞
本実施の形態は、シリコン膜で抵抗を形成し、その表面のうち配線およびコンタクトプラグに挟まれた領域を、抵抗とは絶縁されたダミーコンタクトプラグで覆った半導体装置である。
【００６１】
図１７は本実施の形態に係る半導体装置を示す上面図である。また、図１８および図１９はそれぞれ、図１７内の切断線ＸＶＩＩＩ−ＸＶＩＩＩ、ＸＩＸ−ＸＩＸにおける断面図である。
【００６２】
図１７〜図１９に示すように、この半導体装置において、抵抗３０はポリシリコン膜を材料として、素子分離領域２上に形成されている。また、抵抗３０の上面および側面を覆うようにシリコン酸化膜４５およびシリコン窒化膜４６が形成されている。シリコン窒化膜４６上には、抵抗３０とはシリコン酸化膜４５およびシリコン窒化膜４６により絶縁されたダミーコンタクトプラグ５ｅ、および、ダミーコンタクトプラグ５ｅ上に形成されたダミー配線６ｅがさらに形成されている。なお、ダミーコンタクトプラグ５ｅは、コンタクトプラグ５ａ，５ｂと同様、例えばタングステンプラグで、ダミー配線６ｅは配線６ａ，６ｂと同様、例えばアルミニウム配線で形成すればよい。
【００６３】
その他の構成は、図９に示した実施の形態２に係る半導体装置と同様のため、説明を省略する。なお、図１８および図１９ではサイドウォール絶縁膜３６ａが形成されている。
【００６４】
本実施の形態に係る半導体装置によれば、抵抗３０の表面部分のうち配線６ａ，６ｂおよびコンタクトプラグ５ａ，５ｂに挟まれた領域を、抵抗３０を覆う第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料で形成され、抵抗３０とは絶縁されたダミーコンタクトプラグ５ｅおよびダミー配線６ｅが覆う。よって、ダミーコンタクトプラグ５ｅおよびダミー配線６ｅが第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料で形成されていることから、水素原子の抵抗３０への侵入を防止する。特にダミーコンタクトプラグ５ｅおよび／またはダミー配線６ｅが上記タングステンやアルミニウムのように金属で形成されておれば上記防止作用がより優れている。また、金属であればダミーコンタクトプラグ５ｅおよび／またはダミー配線６ｅの形成が容易である。よって、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【００６５】
また、ダミーコンタクトプラグ５ｅおよびダミー配線６ｅは抵抗３０とは絶縁されているので、シリコン膜で形成された抵抗３０の抵抗値に影響を与えることがなく、その抵抗値の変動がより生じにくい。
【００６６】
なお、本実施の形態におけるシリコン窒化膜４６は、実施の形態２におけるシリコン窒化膜４２と同様、水素原子の抵抗３０への侵入を防止するための膜である。また、シリコン窒化膜４６下のシリコン酸化膜４５も、図１１に示したシリコン酸化膜４３と同様、トランジスタ（図示せず）への応力を緩和するための膜である。
【００６７】
図２０〜図２５は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００６８】
まず、図２０に示すように、半導体基板１内に素子分離領域２を形成する。そして、隣接するＭＯＳトランジスタ（図示せず）のチャネル領域にイオンを注入する。そして、熱酸化法等によりチャネル領域上の部分に絶縁膜を形成する。
【００６９】
次に、ポリシリコン膜を全面に形成し、絶縁膜とポリシリコン膜とをパターニングして、図示しないＭＯＳトランジスタのゲート絶縁膜およびゲート電極と、抵抗３０とを形成する。なお、ポリシリコン膜には例えばリンを数十〜数百ｋｅＶ程度のエネルギーでイオン注入しておけばよい。そして、そのイオン注入濃度は例えば１０１５ｃｍ−２オーダーとしておけばよい。
【００７０】
次に、シリコン酸化膜等を全面に形成し、エッチバックを行って図２１に示すように、抵抗３０の周囲にサイドウォール絶縁膜３６ａを形成する。そして、半導体基板１にイオン注入し、活性領域１ａ，１ｂを形成する。また、抵抗３０上には、シリサイドの形成を防ぐための絶縁膜（例えばシリコン酸化膜）４ａ１を形成する。
【００７１】
そして、図２２に示すように、半導体基板１、図示しないＭＯＳトランジスタのゲート電極、活性領域１ａ，１ｂ、および、絶縁膜４ａ１に覆われていない抵抗３０の各表面にシリサイド化を行って、各シリサイド１ａｓ，１ｂｓ，３２ａ，３２ｂを形成する。その後、全面にシリコン酸化膜４５およびシリコン窒化膜４６を形成し、第１層間絶縁膜４ａを形成する。
【００７２】
そして、図２３に示すように、第１層間絶縁膜４ａ上にフォトレジストＰＲ３を形成し、これにダミーコンタクトプラグ５ｅ形成用のパターニングを行う。そしてエッチングを行って、第１層間絶縁膜４ａにコンタクトホールＯＰ１を形成する。
【００７３】
次に、図２４に示すように、全面にフォトレジストＰＲ４を形成し、これにコンタクトプラグ５ａ，５ｂ形成用のパターニングを行う。そしてエッチングを行って、第１層間絶縁膜４ａ、シリコン窒化膜４６およびシリコン酸化膜４５にコンタクトホールＯＰ２を形成する。
【００７４】
そして、図２５に示すように、コンタクトホールＯＰ１，ＯＰ２の内部にタングステン等の導電膜を形成して表面にＣＭＰ処理を施し、コンタクトプラグ５ａ，５ｂおよびダミーコンタクトプラグ５ｅを形成する。その後、アルミニウム等の導電膜を形成し、これをパターニングして配線６ａ，６ｂおよびダミー配線６ｅを形成する。
【００７５】
この後、第２層間絶縁膜４ｂを形成すれば、図１７〜図１９の構造を製造することができる。
【００７６】
なお、本実施の形態において、ポリシリコン膜の抵抗３０の代わりに、図１のアモルファスシリコン膜の抵抗３１や図２のポリシリコン膜の抵抗３０とアモルファスシリコン層３３との組み合わせを採用してもよい。
【００７７】
また、コンタクトプラグ５ａ，５ｂおよびダミーコンタクトプラグ５ｅ、並びに、配線６ａ，６ｂおよびダミー配線６ｅの材料には、タングステン、アルミニウムに代わって、例えば銅、チタン、ニッケル、コバルト等を採用してもよい。
【００７８】
＜実施の形態５＞
本実施の形態は、実施の形態４に係る半導体装置の変形例であり、図１７〜図１９のダミーコンタクトプラグ５ｅ内に第１層間絶縁膜４ａの一部が埋め込まれるよう形成したものである。
【００７９】
ダミーコンタクトプラグ５ｅの場合、図２３に示したように、そのコンタクトホールＯＰ１の開口部が広い。開口部が広いと、導電膜の埋め込みが完全に行われず、埋め込み不足が生じることがある。埋め込み不足が生じると、埋め込み不足の部分に、ＣＭＰ処理時に発生する異物などが入り込み、素子特性に影響を及ぼす可能性がある。本実施の形態は、そのような埋め込み不足を発生させにくい構造の半導体装置である。
【００８０】
図２６は本実施の形態に係る半導体装置を示す上面図である。また、図２７および図２８はそれぞれ、図２６内の切断線ＸＸＶＩＩ−ＸＸＶＩＩ、ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける断面図である。
【００８１】
図２６〜図２８に示すように、この半導体装置においては、図１７〜図１９に示したコンタクトホールの開口部が広いダミーコンタクトプラグ５ｅに代わって、中空形状を有するダミーコンタクトプラグ５ｆが形成されている。なお、ダミーコンタクトプラグ５ｆも、コンタクトプラグ５ａ，５ｂと同様、例えばタングステンプラグで形成すればよい。また、ダミーコンタクトプラグ５ｆの中空部内には第１層間絶縁膜４ａの一部が埋め込まれている。
【００８２】
その他の構成は、図１７〜図１９に示した実施の形態４に係る半導体装置と同様のため、説明を省略する。
【００８３】
本実施の形態に係る半導体装置によれば、ダミーコンタクトプラグ５ｆ内に第１層間絶縁膜４ａの一部が埋め込まれている。これにより、埋め込まれた第１層間絶縁膜４ａの一部を囲む部分にのみ導電膜の埋め込みを行えばよいので、ダミーコンタクトプラグ５ｆの形成時に埋め込み不足が生じにくくなる。よって、ダミーコンタクトプラグ５ｆへの異物侵入の可能性を少なくすることができる。
【００８４】
＜実施の形態６＞
本実施の形態も、実施の形態４に係る半導体装置の変形例であり、図１７〜図１９のダミーコンタクトプラグ５ｅおよびダミー配線６ｅを多層に設けたものである。
【００８５】
図２９は本実施の形態に係る半導体装置の断面図である。図２９に示すように、この半導体装置においては、第２層間絶縁膜４ｂ内において、ダミー配線６ｅ上にさらなるダミーコンタクトプラグ５ｇが設けられている。そして、ダミーコンタクトプラグ５ｇおよび第２層間絶縁膜４ｂ上にさらなるダミー配線６ｆが設けられている。なお、第２層間絶縁膜４ｂ上には、配線６ｇ，６ｈも形成されている。
【００８６】
その他の構成は、図１７〜図１９に示した実施の形態４に係る半導体装置と同様のため、説明を省略する。
【００８７】
本実施の形態に係る半導体装置によれば、ダミー配線６ｅ上にさらなるダミーコンタクトプラグ５ｇが形成されているので、水素原子の抵抗３０への侵入がより防止され、シリコン膜で形成された抵抗３０の抵抗値の変動がより生じにくい半導体装置が得られる。
【００８８】
＜実施の形態７＞
本実施の形態は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上にシリコン膜を材料とする抵抗を形成した場合に、その抵抗の近傍にダミーコンタクトプラグを形成する半導体装置である。
【００８９】
図３０および図３１は本実施の形態に係る半導体装置を示す上面図および断面図である。なお図３１は、図３０内の切断線ＸＸＸＩ−ＸＸＸＩにおける断面図である。
【００９０】
図３０および図３１に示すように、この半導体装置においては、半導体基板が、シリコン基板等の支持基板１１、シリコン酸化膜等の埋め込み絶縁膜１２、および、シリコン層１３の積層構造を有するＳＯＩ基板となっている。
【００９１】
そして、抵抗３０はポリシリコン膜を材料として、シリコン層１３中の素子分離領域２上に形成されている。抵抗３０の側面にはサイドウォール絶縁膜３６ａが形成され、表面の両端には例えばタングステンプラグたるコンタクトプラグ５ｈが接続されている。なお、抵抗３０の表面部分のうちコンタクトプラグ５ｈの接続部には、シリサイド３２ｂが形成されている。そして、各コンタクトプラグ５ｈはそれぞれ、第１層間絶縁膜４ａ上の例えばアルミニウム配線たる配線６ｉに接続される。第１層間絶縁膜４ａおよび配線６ｉ上には第２層間絶縁膜４ｂが形成されている。
【００９２】
なお、素子分離領域２は例えばシリコン酸化膜で形成される。また、ＳＯＩ層１３の表面には、不純物イオンが高濃度で注入された活性領域１ａ，１ｂが形成されている。活性領域１ａ，１ｂの表面にもシリサイド１ａｓ，１ｂｓが形成されている。
【００９３】
さて、本実施の形態においては、第１層間絶縁膜４ａ、埋め込み絶縁膜１２およびシリコン層１３内に形成された素子分離領域２を貫通するダミーコンタクトプラグ５ｊ，５ｋが抵抗３０の近傍に形成されている。また、第１層間絶縁膜４ａ上には、ダミーコンタクトプラグ５ｊ，５ｋにそれぞれつながるダミー配線６ｋ，６ｊも形成されている。
【００９４】
第２層間絶縁膜４ｂ中には、ダミー配線６ｋ，６ｊにそれぞれつながる他のダミーコンタクトプラグ５ｉ，５ｌも形成されている。そして、第２層間絶縁膜４ｂ上には、抵抗３０の上方を覆い、ダミーコンタクトプラグ５ｉ，５ｌに共通してつながるダミー配線６ｌも形成されている。
【００９５】
なお、ダミーコンタクトプラグ５ｉ〜５ｌは、コンタクトプラグ５ｈと同様、例えばタングステンプラグで、ダミー配線６ｊ〜６ｌは配線６ｉと同様、例えばアルミニウム配線で形成すればよい。また、ダミーコンタクトプラグ５ｉ〜５ｌは複数の柱状導体であり、並置されている。
【００９６】
本実施の形態に係る半導体装置によれば、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌが第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料（水素原子の抵抗３０への侵入防止作用を有する金属等の材料）で抵抗３０の近傍に形成されている。よって、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌが水素原子の抵抗３０への侵入を防止し、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【００９７】
なお、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌの材料が金属で形成されておれば、水素原子の抵抗３０への侵入防止作用がより優れている。また、金属であるので、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌの形成が容易である。
【００９８】
また、ダミーコンタクトプラグ５ｊがＳＯＩ基板の埋め込み絶縁膜１２およびシリコン層１３を貫通している。よって、ＳＯＩ基板内部からの水素原子の抵抗３０への侵入をより確実に防止できる。
【００９９】
また、抵抗３０の上方を覆うダミー配線６ｌが形成されているので、上方からの水素原子の抵抗３０への侵入をより確実に防止でき、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【０１００】
また、ダミーコンタクトプラグ５ｉ〜５ｌが複数の柱状導体であり、並置されている。図３０において、各ダミーコンタクトプラグが複数の柱状導体に分割されておらず一体であったと仮定すると、広い開口部に導電膜を埋め込む必要がある。この場合、実施の形態５において述べたように、導電膜の埋め込みが完全に行われず、埋め込み不足が生じる可能性が考えられる。しかし、ダミーコンタクトプラグ５ｉ〜５ｌが複数の柱状導体として並置される構造であれば、個々の埋め込み開口部は狭くなり、ダミーコンタクトプラグ５ｉ〜５ｌの形成時に埋め込み不足が生じにくい。よって、ダミーコンタクトプラグ５ｉ〜５ｌへの異物侵入の可能性が少ない。
【０１０１】
＜実施の形態８＞
本実施の形態は、実施の形態７に係る半導体装置の変形例であり、図３０および図３１のダミーコンタクトプラグ５ｉ〜５ｌを、抵抗３０を挟むように並置された複数の壁状導体に置き換えたものである。さらに、この壁状導体の一部には中空部が設けられ、その内部に第１または第２層間絶縁膜４ａ，４ｂの一部が埋め込まれている。
【０１０２】
図３２および図３３は本実施の形態に係る半導体装置を示す上面図および断面図である。なお図３３は、図３２内の切断線ＸＸＸＩＩＩ−ＸＸＸＩＩＩにおける断面図である。
【０１０３】
図３２および図３３に示すように、この半導体装置においては、図３０および図３１の柱状導体たるダミーコンタクトプラグ５ｉ〜５ｌに代わって、壁状導体たるダミーコンタクトプラグ５ｍ〜５ｐが形成されている。
【０１０４】
このうち、ダミーコンタクトプラグ５ｎ，５ｐは、第１層間絶縁膜４ａ、埋め込み絶縁膜１２およびシリコン層１３内に形成された素子分離領域２を貫通する。また、ダミーコンタクトプラグ５ｎ，５ｐは、抵抗３０を挟むように並置されている。ダミーコンタクトプラグ５ｍ，５ｏも、抵抗３０を挟むように並置されている。
【０１０５】
また、ダミーコンタクトプラグ５ｎ，５ｐは、第１層間絶縁膜４ａ上のダミー配線６ｋ，６ｊにつながり、第２層間絶縁膜４ｂ中において、他のダミーコンタクトプラグ５ｍ，５ｏがダミー配線６ｋ，６ｊにそれぞれつながっている。そして、第２層間絶縁膜４ｂ上において、ダミーコンタクトプラグ５ｍ，５ｏにダミー配線６ｌがつながっている。なお、ダミーコンタクトプラグ５ｍ〜５ｐも、コンタクトプラグ５ｈと同様、例えばタングステンプラグで形成すればよい。
【０１０６】
なお、本実施の形態においては、図３２に示すように、ダミーコンタクトプラグのうち５ｍ，５ｎに複数の中空部ＨＬが設けられている。中空部ＨＬ内には第１または第２層間絶縁膜４ａ，４ｂの一部が埋め込まれている。その他の構成は実施の形態７に係る半導体装置と同様のため、説明を省略する。
【０１０７】
本実施の形態にかかる半導体装置においては、ダミーコンタクトプラグ５ｍ〜５ｐは複数の壁状導体であり、抵抗３０を挟むように並置されている。よって、実施の形態７の柱状導体の場合に比べ、水素原子の抵抗３０への侵入をより確実に防止できる。
【０１０８】
また、ダミーコンタクトプラグ５ｍ，５ｎにおいては、中空部ＨＬが設けられ、その内部に第１または第２層間絶縁膜４ａ，４ｂの一部が埋め込まれている。これにより、中空部ＨＬを囲む部分にのみ導電膜の埋め込みを行えばよいので、ダミーコンタクトプラグ５ｍ，５ｎの形成時に埋め込み不足が生じにくくなる。よって、ダミーコンタクトプラグ５ｍ，５ｎへの異物侵入の可能性を少なくすることができる。
【０１０９】
＜実施の形態９＞
本実施の形態は、実施の形態７および８に係る半導体装置の変形例であり、抵抗３０への配線６ｉに接続されるダミーコンタクトプラグを、抵抗３０の近傍であって抵抗３０を覆わない位置にさらに形成するものである。
【０１１０】
図３４は、実施の形態７に係る半導体装置における問題点を示す図である。実施の形態７に係る半導体装置の場合、抵抗３０を挟んだ領域にはダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ，６ｋが形成され、抵抗３０の上方にはダミー配線６ｌが形成されている。よって、それらの方向からの水素原子の抵抗３０への侵入は防止することが可能である。
【０１１１】
しかし、図３４の領域ＡＲのように、抵抗３０にコンタクトプラグ５ｈを介して接続される配線６ｉが引き出される領域についてはダミーコンタクトプラグが設けられていないので、この部分から水素原子が入り込み、抵抗３０に侵入する可能性があった。
【０１１２】
そこで、本実施の形態においては、この領域に抵抗３０への配線に接続されるダミーコンタクトプラグを設ける。図３５および図３６は本実施の形態に係る半導体装置を示す上面図および断面図である。なお図３６は、図３５内の切断線ＸＸＸＶＩ−ＸＸＸＶＩにおける断面図である。
【０１１３】
図３５および図３６に示すように、この半導体装置においては、抵抗３０へのコンタクトプラグ５ｈにつながる配線６ｎの形状を、ダミー配線６ｌの終端部近傍（すなわち、配線６ｉの引き出し部分のうち抵抗３０を覆わない位置）で拡大し、その部分にダミーコンタクトプラグ５ｑ，５ｒをさらに形成している。なお、ダミーコンタクトプラグ５ｑは、第２層間絶縁膜４ｂ内において配線６ｎ上に形成されている。また、ダミーコンタクトプラグ５ｒは、第１層間絶縁膜４ａ、埋め込み絶縁膜１２およびシリコン層１３内に形成された素子分離領域２を貫通して形成されている。第２層間絶縁膜４ｂ上にはダミーコンタクトプラグ５ｑにつながるダミー配線６ｍも形成されている。
【０１１４】
なお、ダミーコンタクトプラグ５ｑ，５ｒも、コンタクトプラグ５ｈと同様、例えばタングステンプラグで形成すればよい。また、ダミー配線６ｍも配線６ｎと同様、例えばアルミニウム配線で形成すればよい。
【０１１５】
本実施の形態に係る半導体装置によれば、抵抗３０への配線６ｎに接続されたダミーコンタクトプラグ５ｑ，５ｒが、抵抗３０の近傍であって抵抗３０を覆わない位置に第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料で形成されている。よって、ダミーコンタクトプラグ５ｑ，５ｒが水素原子の抵抗への侵入を防止し、配線６ｎの延びる方向からの水素原子の抵抗３０への侵入をより確実に防止できる。よって、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【０１１６】
なお、ダミーコンタクトプラグ５ｑ，５ｒの材料が金属で形成されておれば、水素原子の抵抗３０への侵入防止作用がより優れている。また、金属であるので、ダミーコンタクトプラグ５ｑ，５ｒの形成が容易である。
【０１１７】
なお、米国特許５５３０４１８号には、図３４の上面図と類似した構造であって、ＳＯＩ基板でなくバルク基板を採用した構造の発明が開示されている。本実施の形態は、そのような構造にも適用可能である。
【０１１８】
図３７は本実施の形態に係る半導体装置の変形例を示す断面図である。図３７においては、図３６におけるＳＯＩ基板に代わって、バルク基板たる半導体基板１が採用されている。半導体基板１内には素子分離領域２と活性領域１ａが形成されている。活性領域１ａの表面にはシリサイド１ａｓも形成されている。
【０１１９】
バルク基板が採用されたことで、第１層間絶縁膜４ａ、埋め込み絶縁膜１２および素子分離領域２を貫通していたダミーコンタクトプラグ５ｒに代わって、素子分離領域２に接するダミーコンタクトプラグ５ｓが第１層間絶縁膜４ａ内に形成されている。また、同様に第１層間絶縁膜４ａ、埋め込み絶縁膜１２および素子分離領域２を貫通していたダミーコンタクトプラグ５ｊに代わって、シリサイド１ａｓに接するダミーコンタクトプラグ５ｔが第１層間絶縁膜４ａ内に形成されている。それ以外の構造は図３６と同様のため、説明を省略する。
【０１２０】
このような構造の場合も、抵抗３０への配線６ｎに接続されるダミーコンタクトプラグ５ｑ，５ｓが、配線６ｎの延びる方向からの水素原子の抵抗３０への侵入をより確実に防止する。よって、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【０１２１】
【発明の効果】
請求項１に記載の発明によれば、シリコン膜を材料とする抵抗の少なくとも表面部分がアモルファスシリコンである。よって、ポリシリコンを抵抗の材料としたときに比べ、水素原子が取り込まれにくく、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、抵抗の表面部分のうちコンタクトプラグの接続部にシリサイドが形成されている。よって、コンタクトホール形成のためのエッチング時に抵抗へのエッチングが生じにくく、抵抗の抵抗値の変動がより生じにくい半導体装置が得られる。
【０１２２】
請求項２に記載の発明によれば、抵抗の表面部分のうち少なくとも一部を、水素原子の抵抗への侵入防止作用を有するシリコン窒化膜が覆う。よって、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、抵抗の表面部分のうちコンタクトプラグの接続部にシリサイドが形成されている。よって、コンタクトホール形成のためのエッチング時に抵抗へのエッチングが生じにくく、抵抗の抵抗値の変動がより生じにくい半導体装置が得られる。
【０１２３】
請求項３に記載の発明によれば、抵抗内の不純物の活性化作用を有するシリコンゲルマニウム膜が、抵抗に接して設けられる。よって、抵抗の抵抗値を小さくすることが可能であり、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【０１２４】
請求項４に記載の発明によれば、抵抗の表面部分のうち少なくとも一部を、層間絶縁膜とは異なる材料で形成され、抵抗とは絶縁されたダミーコンタクトプラグが覆う。よって、ダミーコンタクトプラグが水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、ダミーコンタクトプラグは抵抗とは絶縁されているので、シリコン膜で形成された抵抗の抵抗値に影響を与えることがなく、その抵抗値の変動がより生じにくい。
【０１２５】
請求項５に記載の発明によれば、層間絶縁膜とは異なる材料でダミーコンタクトプラグ上にダミー配線が形成される。よって、ダミー配線が水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、シリコン膜で形成された抵抗の抵抗値の変動がより生じにくい半導体装置が得られる。
【０１２６】
請求項６に記載の発明によれば、ダミーコンタクトプラグおよび／またはダミー配線の材料は金属である。よって、水素原子の抵抗への侵入防止作用がより優れている。また、金属であるのでダミーコンタクトプラグおよび／またはダミー配線の形成が容易である。
【０１２７】
請求項７に記載の発明によれば、ダミーコンタクトプラグ内に層間絶縁膜の一部が埋め込まれている。よって、ダミーコンタクトプラグ形成時に埋め込み不足が生じにくく、ダミーコンタクトプラグへの異物侵入の可能性が少ない。
【０１２８】
請求項８に記載の発明によれば、ダミーコンタクトプラグが層間絶縁膜とは異なる材料で抵抗の近傍に形成されている。よって、ダミーコンタクトプラグが水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、ダミーコンタクトプラグがＳＯＩ基板の埋め込み絶縁膜およびシリコン層を貫通している。よって、ＳＯＩ基板内部からの水素原子の抵抗への侵入をより確実に防止できる。
【０１２９】
請求項９に記載の発明によれば、層間絶縁膜とは異なる材料で形成され、抵抗の上方を覆うダミー配線をさらに備える。よって、ダミー配線が水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、上方からの水素原子の抵抗への侵入をより確実に防止でき、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【０１３０】
請求項１０に記載の発明によれば、ダミーコンタクトプラグおよび／またはダミー配線の材料は金属である。よって、水素原子の抵抗への侵入防止作用がより優れている。また、金属であるのでダミーコンタクトプラグおよび／またはダミー配線の形成が容易である。
【０１３１】
請求項１１に記載の発明によれば、ダミーコンタクトプラグは複数の柱状導体であり、並置されている。よって、ダミーコンタクトプラグ形成時に埋め込み不足が生じにくく、ダミーコンタクトプラグへの異物侵入の可能性が少ない。
【０１３２】
請求項１２に記載の発明によれば、ダミーコンタクトプラグは複数の壁状導体であり、抵抗を挟むように並置されている。よって、柱状導体の場合に比べ、水素原子の抵抗への侵入をより確実に防止できる。また、複数の壁状導体の一部または全部において、その内部に層間絶縁膜の一部が埋め込まれている。よって、ダミーコンタクトプラグ形成時に埋め込み不足が生じにくく、ダミーコンタクトプラグへの異物侵入の可能性が少ない。
【０１３３】
請求項１３に記載の発明によれば、抵抗への配線に接続されたダミーコンタクトプラグが、抵抗の近傍であって抵抗を覆わない位置に層間絶縁膜とは異なる材料で形成されている。よって、ダミーコンタクトプラグが水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、配線の延びる方向からの水素原子の抵抗への侵入をより確実に防止でき、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【０１３４】
請求項１４に記載の発明によれば、ダミーコンタクトプラグの材料は金属である。よって、水素原子の抵抗への侵入防止作用がより優れている。また、金属であるのでダミーコンタクトプラグの形成が容易である。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を示す断面図である。
【図２】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す図である。
【図４】実施の形態１に係る半導体装置の製造方法を示す図である。
【図５】実施の形態１に係る半導体装置の製造方法を示す図である。
【図６】実施の形態１に係る半導体装置の製造方法を示す図である。
【図７】実施の形態１に係る半導体装置の製造方法を示す図である。
【図８】実施の形態１に係る半導体装置の製造方法を示す図である。
【図９】実施の形態２に係る半導体装置を示す断面図である。
【図１０】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１１】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１２】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１３】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１４】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１５】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１６】実施の形態３に係る半導体装置を示す断面図である。
【図１７】実施の形態４に係る半導体装置を示す上面図である。
【図１８】実施の形態４に係る半導体装置を示す断面図である。
【図１９】実施の形態４に係る半導体装置を示す他の断面図である。
【図２０】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２１】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２２】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２３】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２４】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２５】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２６】実施の形態５に係る半導体装置を示す上面図である。
【図２７】実施の形態５に係る半導体装置を示す断面図である。
【図２８】実施の形態５に係る半導体装置を示す他の断面図である。
【図２９】実施の形態６に係る半導体装置を示す断面図である。
【図３０】実施の形態７に係る半導体装置を示す上面図である。
【図３１】実施の形態７に係る半導体装置を示す断面図である。
【図３２】実施の形態８に係る半導体装置を示す上面図である。
【図３３】実施の形態８に係る半導体装置を示す断面図である。
【図３４】実施の形態７に係る半導体装置の問題点を示す図である。
【図３５】実施の形態９に係る半導体装置を示す上面図である。
【図３６】実施の形態９に係る半導体装置を示す断面図である。
【図３７】実施の形態９に係る半導体装置の変形例を示す断面図である。
【図３８】従来の半導体装置を示す上面図である。
【図３９】従来の半導体装置を示す断面図である。
【符号の説明】
３０，３１ 抵抗、３２ａ，３２ｂ シリサイド、３３ アモルファスシリコン層、４２，４６ シリコン窒化膜、４４ シリコンゲルマニウム層、５ｅ〜５ｇ，５ｉ〜５ｓ ダミーコンタクトプラグ、６ｅ，６ｆ，６ｊ〜６ｍ ダミー配線。
【発明の属する技術分野】
この発明は、シリコン膜を抵抗として用いる半導体装置に関する。
【０００２】
【従来の技術】
従来より、半導体装置内に形成される抵抗の材料として、例えばポリシリコン膜等のシリコン膜が採用されている。
【０００３】
図３８および図３９は、ポリシリコン膜で形成された抵抗を備える従来の半導体装置を示す上面図および断面図である。この半導体装置において、抵抗３０はポリシリコン膜を材料として半導体基板１内の素子分離領域２上に形成されている。抵抗３０の表面の両端には、コンタクトプラグ５ａ，５ｂが接続されている。そして、各コンタクトプラグ５ａ，５ｂはそれぞれ、第１層間絶縁膜４ａ上の配線６ａ，６ｂに接続される。配線６ａ，６ｂ上には第２層間絶縁膜４ｂが形成されている。
【０００４】
なお、半導体基板１は例えばシリコン基板であり、素子分離領域２は例えばシリコン酸化膜で形成される。半導体基板１の表面には、不純物イオンが高濃度で注入された活性領域１ａ，１ｂが形成されている。また、コンタクトプラグ５ａ，５ｂは例えばタングステンプラグであり、配線６ａ，６ｂは例えばアルミニウム配線である。第１および第２層間絶縁膜４ａ，４ｂは例えばシリコン酸化膜で形成される。
【０００５】
【発明が解決しようとする課題】
図３９における拡大図ＭＶ１は、抵抗３０内の領域ＡＲを拡大した図である。拡大図ＭＶ１に示すように、ポリシリコン膜においては、部分的な単結晶領域たるグレインＧＲが多数集合した状態となっている。各グレインＧＲ間の粒界ＢＳには、シリコン原子の未結合手（ｄａｎｇｌｉｎｇ ｂｏｎｄ）が存在する。
【０００６】
さて、半導体装置の製造過程においては半導体ウェハを水素雰囲気に晒す場合があるが、このときシリコン原子の未結合手に水素原子が結合しやすい。図３９の拡大図ＭＶ２はこのことを示す図であり、粒界ＢＳに水素原子ＨＹが入り込んでいる。水素原子ＨＹが入り込むと、抵抗３０の抵抗値が変化して設計抵抗値からずれてしまうという問題がある。
【０００７】
そこで、この発明の課題は、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、シリコン膜を材料とする抵抗を備え、前記抵抗の少なくとも表面部分がアモルファスシリコンであり、前記表面部分のうちコンタクトプラグの接続部にシリサイドが形成された半導体装置である。
【０００９】
請求項２に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗の表面部分のうち少なくとも一部を覆うシリコン窒化膜とを備え、前記表面部分のうちコンタクトプラグの接続部にシリサイドが形成された半導体装置である。
【００１０】
請求項３に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗に接して設けられたシリコンゲルマニウム膜とを備える半導体装置である。
【００１１】
請求項４に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗を覆う層間絶縁膜と、前記層間絶縁膜とは異なる材料で形成され、前記抵抗とは絶縁されつつ前記抵抗の表面部分のうち少なくとも一部を覆うダミーコンタクトプラグとを備える半導体装置である。
【００１２】
請求項５に記載の発明は、請求項４に記載の半導体装置であって、前記層間絶縁膜とは異なる材料で前記ダミーコンタクトプラグ上に形成されたダミー配線をさらに備える半導体装置である。
【００１３】
請求項６に記載の発明は、請求項４または請求項５に記載の半導体装置であって、前記ダミーコンタクトプラグおよび／または前記ダミー配線の材料は金属である半導体装置である。
【００１４】
請求項７に記載の発明は、請求項４に記載の半導体装置であって、前記ダミーコンタクトプラグ内には前記層間絶縁膜の一部が埋め込まれている半導体装置である。
【００１５】
請求項８に記載の発明は、支持基板、埋め込み絶縁膜、および、シリコン層の積層構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、前記ＳＯＩ基板上に形成され、シリコン膜を材料とする抵抗と、前記抵抗を覆う層間絶縁膜と、前記層間絶縁膜とは異なる材料で前記抵抗の近傍に形成され、前記埋め込み絶縁膜および前記シリコン層を貫通するダミーコンタクトプラグとを備える半導体装置である。
【００１６】
請求項９に記載の発明は、請求項８に記載の半導体装置であって、前記層間絶縁膜とは異なる材料で形成され、前記抵抗の上方を覆うダミー配線をさらに備える半導体装置である。
【００１７】
請求項１０に記載の発明は、請求項８または請求項９に記載の半導体装置であって、前記ダミーコンタクトプラグおよび／または前記ダミー配線の材料は金属である半導体装置である。
【００１８】
請求項１１に記載の発明は、請求項８に記載の半導体装置であって、前記ダミーコンタクトプラグは複数の柱状導体であり、並置されている半導体装置である。
【００１９】
請求項１２に記載の発明は、請求項８に記載の半導体装置であって、前記ダミーコンタクトプラグは複数の壁状導体であり、前記抵抗を挟むように並置され、前記複数の壁状導体の一部または全部において、その内部に前記層間絶縁膜の一部が埋め込まれている半導体装置である。
【００２０】
請求項１３に記載の発明は、シリコン膜を材料とする抵抗と、前記抵抗を覆う層間絶縁膜と、前記層間絶縁膜とは異なる材料で形成され、前記抵抗に接続されたコンタクトプラグと、前記層間絶縁膜とは異なる材料で形成され、前記コンタクトプラグに接続された配線と、前記抵抗の近傍であって前記抵抗を覆わない位置に、前記層間絶縁膜とは異なる材料で形成され、前記配線に接続されたダミーコンタクトプラグとを備える半導体装置である。
【００２１】
請求項１４に記載の発明は、請求項１３に記載の半導体装置であって、前記ダミーコンタクトプラグの材料は金属である半導体装置である。
【００２２】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、アモルファスシリコン膜で抵抗を形成し、その表面部分のうちコンタクトプラグの接続部にシリサイドを形成した半導体装置である。
【００２３】
図１は本実施の形態に係る半導体装置を示す図である。図１に示すように、この半導体装置において、抵抗３１はアモルファスシリコン膜を材料として半導体基板１内の素子分離領域２上に形成されている。抵抗３１の側面にはサイドウォール絶縁膜３６ａが形成され、表面の両端にはコンタクトプラグ５ａ，５ｂが接続されている。なお、抵抗３１の表面部分のうちコンタクトプラグ５ａ，５ｂの接続部には、シリサイド３２ａ，３２ｂが形成されている。そして、各コンタクトプラグ５ａ，５ｂはそれぞれ、第１層間絶縁膜４ａ上の配線６ａ，６ｂに接続される。配線６ａ，６ｂ上には第２層間絶縁膜４ｂが形成されている。
【００２４】
なお、半導体基板１は例えばシリコン基板であり、素子分離領域２は例えばシリコン酸化膜で形成される。半導体基板１の表面には、不純物イオンが高濃度で注入された活性領域１ａ〜１ｃが形成されている。
【００２５】
また、図１では半導体基板１上に形成されたＭＯＳトランジスタも図示している。このＭＯＳトランジスタは、活性領域１ｂ，１ｃをソース／ドレインとして備え、さらに、ゲート絶縁膜３５、ゲート電極３４、サイドウォール絶縁膜３６ｂを備えている。なお、活性領域１ａ，１ｂ，１ｃおよびゲート電極３４の表面には、シリサイド１ａｓ，１ｂｓ，１ｃｓ，３４ｓがそれぞれ形成されている。そして、シリサイド１ｂｓ，１ｃｓにつながるコンタクトプラグ５ｃ，５ｄが設けられている。コンタクトプラグ５ｃ，５ｄはそれぞれ、第１層間絶縁膜４ａ上の配線６ｃ，６ｄに接続される。
【００２６】
コンタクトプラグ５ａ〜５ｄは例えばタングステンプラグであり、配線６ａ〜６ｄは例えばアルミニウム配線である。第１および第２層間絶縁膜４ａ，４ｂは例えばシリコン酸化膜で形成される。また、ゲート電極３４は例えばポリシリコン膜で形成される。
【００２７】
本実施の形態に係る半導体装置によれば、抵抗３１がアモルファスシリコンである。よって、ポリシリコンを抵抗の材料としたときに比べ、水素原子が取り込まれにくく、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【００２８】
また、抵抗３１の表面部分のうちコンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂが形成されている。よって、コンタクトプラグ５ａ，５ｂのためのコンタクトホールをエッチングにて第１層間絶縁膜４ａに形成する際に、抵抗３１へのエッチングが生じにくい。
【００２９】
抵抗３１の表面がエッチングされてしまうと、コンタクトプラグ５ａ，５ｂとの接続部におけるコンタクト抵抗の値にばらつきが生じやすい。しかし、シリサイド３２ａ，３２ｂが形成されておれば、そのようなコンタクト抵抗の値にばらつきが生じにくいので、抵抗３１の抵抗値の変動がより生じにくい半導体装置が得られる。なお、コンタクトプラグ５ａ，５ｂの端部からのシリサイド３２ａ，３２ｂの端部までのマージンｄは１μｍ程度としておけばよい。
【００３０】
また、図２は本実施の形態に係る半導体装置の変形例である。図２に示すように、図１のアモルファスシリコン膜を材料とする抵抗３１に代わって、ポリシリコン膜を材料とする抵抗３０の表面部分をアモルファスシリコン層３３とした構造を採用してもよい。抵抗３０の少なくとも表面部分がアモルファスシリコン層３３となっておれば、水素原子の抵抗への侵入防止作用が得られるからである。
【００３１】
さて、図３〜図８は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００３２】
まず、図３に示すように、半導体基板１内に熱酸化法等により素子分離領域２を形成する。その後、ＭＯＳトランジスタのチャネル領域に、例えばボロン等の不純物イオンを数十〜数百ｋｅＶのエネルギーで注入する。そのイオン注入濃度は１０１２ｃｍ−２オーダーとしておけばよい。そして、熱酸化法等によりチャネル領域上の部分に絶縁膜を形成する。
【００３３】
次に、ポリシリコン膜を全面に形成し、これに窒素を数十ｋｅＶ程度のエネルギーでイオン注入する。そのイオン注入濃度は１０１５ｃｍ−２オーダーとしておけばよい。また、ポリシリコン膜にはリンも数十ｋｅＶ程度のエネルギーでイオン注入する。そのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００３４】
その後、フォトリソグラフィ技術およびエッチング技術を用いて、図４に示すように抵抗３０、ゲート絶縁膜３５およびゲート電極３４を形成する。なお、ゲート絶縁膜３５の膜厚は数ｎｍ程度、ゲート電極３４の膜厚は数百ｎｍ程度としておけばよい。
【００３５】
次に、半導体基板１に例えば砒素等の不純物イオンを数十ｋｅＶ程度のエネルギーで注入する。そして、シリコン酸化膜等の絶縁膜を例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により全面に形成し、エッチバックを行って図５に示すようにサイドウォール絶縁膜３６ａ，３６ｂを形成する。そして再度、半導体基板１に例えば砒素等の不純物イオンを数十ｋｅＶ程度のエネルギーで注入し、活性領域１ａ〜１ｃを形成する。活性領域１ａ〜１ｃでのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００３６】
次に、シリサイドの形成を防ぐための絶縁膜（例えばシリコン酸化膜）４ａ１を抵抗３０上に形成する。そして、半導体基板１、ゲート電極３４、活性領域１ａ〜１ｃ、および、絶縁膜４ａ１に覆われていない抵抗３０の各表面にシリサイド化を行って、図６に示すように各シリサイド１ａｓ〜１ｃｓ，３２ａ，３２ｂ，３４ｓを形成する。なお、図１および図２においてはこの絶縁層４ａ１の表示を省略した。
【００３７】
続いて、図７に示すように、抵抗３０以外の部分をフォトレジストＰＲ１で覆い、シリコンのイオン注入ＩＰ１を数十ｋｅＶ程度のエネルギーで行う。ポリシリコン膜の抵抗３０にシリコンをイオン注入すれば、ポリシリコン膜のアモルファス化が生じることが知られている。よって、図２の構造を製造するには、図１の構造を製造する際のシリコン注入におけるエネルギー量を少なくすればよい。なお、そのイオン注入濃度は１０１６ｃｍ−２オーダーとしておけばよい。
【００３８】
なお、図７ではゲート電極３４をフォトレジストＰＲ１で覆っているため、ゲート電極３４はポリシリコンのままとなるが、ゲート電極３４についてもアモルファス化してもよい。また、図４〜図６のいずれかの段階でアモルファス化を行ってもよい。
【００３９】
その後、図８に示すように、フォトレジストＰＲ１を除去し、第１層間絶縁膜４ａを形成する。そして、第１層間絶縁膜４ａの各部にコンタクトホールを形成し、その内部にタングステン等の導電膜を形成する。そして、表面にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施してコンタクトプラグ５ａ〜５ｄを形成する。その後、アルミニウム等の導電膜を形成し、これをパターニングして配線６ａ〜６ｄを形成する。
【００４０】
この後、第２層間絶縁膜４ｂを形成すれば、図１または図２の構造を製造することができる。
【００４１】
＜実施の形態２＞
本実施の形態は、シリコン膜で抵抗を形成し、その表面をシリコン窒化膜で覆い、その表面部分のうちコンタクトプラグの接続部にシリサイドを形成した半導体装置である。
【００４２】
図９は本実施の形態に係る半導体装置を示す図である。図９に示すように、この半導体装置において、抵抗３０はポリシリコン膜を材料として、素子分離領域２上に下敷きシリコン窒化膜４１を介して形成されている。また、抵抗３０の上面および側面を覆うようにシリコン窒化膜４２が形成されている。
【００４３】
その他の構成は、実施の形態１に係る半導体装置と同様のため、説明を省略する。
【００４４】
シリコン窒化膜は、水素原子の抵抗３０への侵入防止作用を有する。よって、本実施の形態に係る半導体装置によれば、下敷きシリコン窒化膜４１およびシリコン窒化膜４２が抵抗３０の表面を覆うので、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい。また、抵抗３０の表面部分のうちコンタクトプラグ５ａ，５ｂの接続部にシリサイド３２ａ，３２ｂが形成されている。よって、コンタクトホール形成のためのエッチング時に抵抗３０へのエッチングが生じにくく、抵抗３０の抵抗値の変動がより生じにくい半導体装置が得られる。
【００４５】
さて、図１０〜図１５は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００４６】
まず、図１０に示すように、半導体基板１内に素子分離領域２を形成する。そして、半導体基板１上に、シリコン酸化膜４３、シリコン窒化膜４１、ポリシリコン膜３０ａをこの順に積層する。なお、それぞれの膜厚は例えば数十ｎｍ、数十ｎｍ、数百ｎｍ程度である。
【００４７】
その後、図１１に示すように、フォトレジストＰＲ２を形成し、これをエッチングマスクとして用いてエッチングを行い、抵抗３０を形成する。このときシリコン酸化膜４３およびシリコン窒化膜４１もエッチングされる。その後、フォトレジストＰＲ２を除去する。
【００４８】
その後、ＭＯＳトランジスタのチャネル領域に、例えばボロン等の不純物イオンを数十〜数百ｋｅＶのエネルギーで注入する。そのイオン注入濃度は１０１２ｃｍ−２オーダーとしておけばよい。そして、熱酸化法等によりチャネル領域上の部分に絶縁膜を形成する。
【００４９】
次に、ポリシリコン膜を全面に形成し、絶縁膜とポリシリコン膜とをパターニングして、ゲート絶縁膜３５およびゲート電極３４を形成する（図１２）。なお、ゲート絶縁膜３５の膜厚は数十ｎｍ程度、ゲート電極３４の膜厚は数百ｎｍ程度としておけばよい。
【００５０】
そして、半導体基板１に例えば砒素を数十ｋｅＶ程度のエネルギーでイオン注入し、活性領域１ａ〜１ｃのエクステンション領域１ａｘ〜１ｃｘを形成する。そのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００５１】
その後、絶縁膜を全面に形成し、エッチバックを行ってサイドウォール絶縁膜３６ａ，３６ｂを形成する（図１３）。そして、半導体基板１に例えば砒素を数十ｋｅＶ程度のエネルギーでイオン注入し、活性領域１ａ〜１ｃを形成する。そのイオン注入濃度も１０１５ｃｍ−２オーダーとしておけばよい。
【００５２】
次に、図１４に示すように、シリサイドの形成を防ぐための絶縁膜（例えばシリコン酸化膜）４ａ１を抵抗３０上に形成する。そして、半導体基板１、ゲート電極３４、活性領域１ａ〜１ｃ、および、絶縁膜４ａ１に覆われていない抵抗３０の各表面にシリサイド化を行って、各シリサイド１ａｓ〜１ｃｓ，３２ａ，３２ｂ，３４ｓを形成する。その後、全面にシリコン窒化膜４２を形成する。
【００５３】
次に、図１５に示すように、第１層間絶縁膜４ａを形成する。そして、第１層間絶縁膜４ａおよびシリコン窒化膜４２の各部にコンタクトホールを形成し、その内部にタングステン等の導電膜を形成する。そして、表面にＣＭＰ処理を施してコンタクトプラグ５ａ〜５ｄを形成する。その後、アルミニウム等の導電膜を形成し、これをパターニングして配線６ａ〜６ｄを形成する。
【００５４】
この後、第１層間絶縁膜４ｂを形成すれば、図９の構造を製造することができる。なお、図９ではシリコン酸化膜４３を図示しなかったが、シリコン酸化膜４３の形成は任意である。図９において抵抗３０下にシリコン窒化膜４１だけを形成してしまうと、半導体基板１や素子分離領域２の表面に応力がかかることがある。よって、その応力を緩和するためにシリコン酸化膜をシリコン窒化膜の下地層として設ける場合を、図１０〜図１５で示したにすぎない。
【００５５】
なお、本実施の形態において、ポリシリコン膜の抵抗３０の代わりに、図１のアモルファスシリコン膜の抵抗３１や図２のポリシリコン膜の抵抗３０とアモルファスシリコン層３３との組み合わせを採用してもよい。
【００５６】
＜実施の形態３＞
本実施の形態は、シリコン膜で抵抗を形成し、その下面をシリコンゲルマニウム膜で覆った半導体装置である。
【００５７】
図１６は本実施の形態に係る半導体装置を示す図である。図１６に示すように、この半導体装置において、抵抗３０はポリシリコン膜を材料として、素子分離領域２上にシリコンゲルマニウム膜４４を介して形成されている。
【００５８】
その他の構成は、実施の形態１に係る半導体装置と同様のため、説明を省略する。なお、図１６でもサイドウォール絶縁膜３６ａは形成されていない。
【００５９】
シリコンゲルマニウム膜は、抵抗３０内の不純物を活性化させる作用を有する。よって、本実施の形態に係る半導体装置によれば、シリコンゲルマニウム膜４４が抵抗３０の下面に接して設けられているので、シリコン膜で形成された抵抗３０の抵抗値を小さくすることが可能である。よって、抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【００６０】
＜実施の形態４＞
本実施の形態は、シリコン膜で抵抗を形成し、その表面のうち配線およびコンタクトプラグに挟まれた領域を、抵抗とは絶縁されたダミーコンタクトプラグで覆った半導体装置である。
【００６１】
図１７は本実施の形態に係る半導体装置を示す上面図である。また、図１８および図１９はそれぞれ、図１７内の切断線ＸＶＩＩＩ−ＸＶＩＩＩ、ＸＩＸ−ＸＩＸにおける断面図である。
【００６２】
図１７〜図１９に示すように、この半導体装置において、抵抗３０はポリシリコン膜を材料として、素子分離領域２上に形成されている。また、抵抗３０の上面および側面を覆うようにシリコン酸化膜４５およびシリコン窒化膜４６が形成されている。シリコン窒化膜４６上には、抵抗３０とはシリコン酸化膜４５およびシリコン窒化膜４６により絶縁されたダミーコンタクトプラグ５ｅ、および、ダミーコンタクトプラグ５ｅ上に形成されたダミー配線６ｅがさらに形成されている。なお、ダミーコンタクトプラグ５ｅは、コンタクトプラグ５ａ，５ｂと同様、例えばタングステンプラグで、ダミー配線６ｅは配線６ａ，６ｂと同様、例えばアルミニウム配線で形成すればよい。
【００６３】
その他の構成は、図９に示した実施の形態２に係る半導体装置と同様のため、説明を省略する。なお、図１８および図１９ではサイドウォール絶縁膜３６ａが形成されている。
【００６４】
本実施の形態に係る半導体装置によれば、抵抗３０の表面部分のうち配線６ａ，６ｂおよびコンタクトプラグ５ａ，５ｂに挟まれた領域を、抵抗３０を覆う第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料で形成され、抵抗３０とは絶縁されたダミーコンタクトプラグ５ｅおよびダミー配線６ｅが覆う。よって、ダミーコンタクトプラグ５ｅおよびダミー配線６ｅが第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料で形成されていることから、水素原子の抵抗３０への侵入を防止する。特にダミーコンタクトプラグ５ｅおよび／またはダミー配線６ｅが上記タングステンやアルミニウムのように金属で形成されておれば上記防止作用がより優れている。また、金属であればダミーコンタクトプラグ５ｅおよび／またはダミー配線６ｅの形成が容易である。よって、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【００６５】
また、ダミーコンタクトプラグ５ｅおよびダミー配線６ｅは抵抗３０とは絶縁されているので、シリコン膜で形成された抵抗３０の抵抗値に影響を与えることがなく、その抵抗値の変動がより生じにくい。
【００６６】
なお、本実施の形態におけるシリコン窒化膜４６は、実施の形態２におけるシリコン窒化膜４２と同様、水素原子の抵抗３０への侵入を防止するための膜である。また、シリコン窒化膜４６下のシリコン酸化膜４５も、図１１に示したシリコン酸化膜４３と同様、トランジスタ（図示せず）への応力を緩和するための膜である。
【００６７】
図２０〜図２５は、本実施の形態に係る半導体装置の製造方法を示す図である。
【００６８】
まず、図２０に示すように、半導体基板１内に素子分離領域２を形成する。そして、隣接するＭＯＳトランジスタ（図示せず）のチャネル領域にイオンを注入する。そして、熱酸化法等によりチャネル領域上の部分に絶縁膜を形成する。
【００６９】
次に、ポリシリコン膜を全面に形成し、絶縁膜とポリシリコン膜とをパターニングして、図示しないＭＯＳトランジスタのゲート絶縁膜およびゲート電極と、抵抗３０とを形成する。なお、ポリシリコン膜には例えばリンを数十〜数百ｋｅＶ程度のエネルギーでイオン注入しておけばよい。そして、そのイオン注入濃度は例えば１０１５ｃｍ−２オーダーとしておけばよい。
【００７０】
次に、シリコン酸化膜等を全面に形成し、エッチバックを行って図２１に示すように、抵抗３０の周囲にサイドウォール絶縁膜３６ａを形成する。そして、半導体基板１にイオン注入し、活性領域１ａ，１ｂを形成する。また、抵抗３０上には、シリサイドの形成を防ぐための絶縁膜（例えばシリコン酸化膜）４ａ１を形成する。
【００７１】
そして、図２２に示すように、半導体基板１、図示しないＭＯＳトランジスタのゲート電極、活性領域１ａ，１ｂ、および、絶縁膜４ａ１に覆われていない抵抗３０の各表面にシリサイド化を行って、各シリサイド１ａｓ，１ｂｓ，３２ａ，３２ｂを形成する。その後、全面にシリコン酸化膜４５およびシリコン窒化膜４６を形成し、第１層間絶縁膜４ａを形成する。
【００７２】
そして、図２３に示すように、第１層間絶縁膜４ａ上にフォトレジストＰＲ３を形成し、これにダミーコンタクトプラグ５ｅ形成用のパターニングを行う。そしてエッチングを行って、第１層間絶縁膜４ａにコンタクトホールＯＰ１を形成する。
【００７３】
次に、図２４に示すように、全面にフォトレジストＰＲ４を形成し、これにコンタクトプラグ５ａ，５ｂ形成用のパターニングを行う。そしてエッチングを行って、第１層間絶縁膜４ａ、シリコン窒化膜４６およびシリコン酸化膜４５にコンタクトホールＯＰ２を形成する。
【００７４】
そして、図２５に示すように、コンタクトホールＯＰ１，ＯＰ２の内部にタングステン等の導電膜を形成して表面にＣＭＰ処理を施し、コンタクトプラグ５ａ，５ｂおよびダミーコンタクトプラグ５ｅを形成する。その後、アルミニウム等の導電膜を形成し、これをパターニングして配線６ａ，６ｂおよびダミー配線６ｅを形成する。
【００７５】
この後、第２層間絶縁膜４ｂを形成すれば、図１７〜図１９の構造を製造することができる。
【００７６】
なお、本実施の形態において、ポリシリコン膜の抵抗３０の代わりに、図１のアモルファスシリコン膜の抵抗３１や図２のポリシリコン膜の抵抗３０とアモルファスシリコン層３３との組み合わせを採用してもよい。
【００７７】
また、コンタクトプラグ５ａ，５ｂおよびダミーコンタクトプラグ５ｅ、並びに、配線６ａ，６ｂおよびダミー配線６ｅの材料には、タングステン、アルミニウムに代わって、例えば銅、チタン、ニッケル、コバルト等を採用してもよい。
【００７８】
＜実施の形態５＞
本実施の形態は、実施の形態４に係る半導体装置の変形例であり、図１７〜図１９のダミーコンタクトプラグ５ｅ内に第１層間絶縁膜４ａの一部が埋め込まれるよう形成したものである。
【００７９】
ダミーコンタクトプラグ５ｅの場合、図２３に示したように、そのコンタクトホールＯＰ１の開口部が広い。開口部が広いと、導電膜の埋め込みが完全に行われず、埋め込み不足が生じることがある。埋め込み不足が生じると、埋め込み不足の部分に、ＣＭＰ処理時に発生する異物などが入り込み、素子特性に影響を及ぼす可能性がある。本実施の形態は、そのような埋め込み不足を発生させにくい構造の半導体装置である。
【００８０】
図２６は本実施の形態に係る半導体装置を示す上面図である。また、図２７および図２８はそれぞれ、図２６内の切断線ＸＸＶＩＩ−ＸＸＶＩＩ、ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける断面図である。
【００８１】
図２６〜図２８に示すように、この半導体装置においては、図１７〜図１９に示したコンタクトホールの開口部が広いダミーコンタクトプラグ５ｅに代わって、中空形状を有するダミーコンタクトプラグ５ｆが形成されている。なお、ダミーコンタクトプラグ５ｆも、コンタクトプラグ５ａ，５ｂと同様、例えばタングステンプラグで形成すればよい。また、ダミーコンタクトプラグ５ｆの中空部内には第１層間絶縁膜４ａの一部が埋め込まれている。
【００８２】
その他の構成は、図１７〜図１９に示した実施の形態４に係る半導体装置と同様のため、説明を省略する。
【００８３】
本実施の形態に係る半導体装置によれば、ダミーコンタクトプラグ５ｆ内に第１層間絶縁膜４ａの一部が埋め込まれている。これにより、埋め込まれた第１層間絶縁膜４ａの一部を囲む部分にのみ導電膜の埋め込みを行えばよいので、ダミーコンタクトプラグ５ｆの形成時に埋め込み不足が生じにくくなる。よって、ダミーコンタクトプラグ５ｆへの異物侵入の可能性を少なくすることができる。
【００８４】
＜実施の形態６＞
本実施の形態も、実施の形態４に係る半導体装置の変形例であり、図１７〜図１９のダミーコンタクトプラグ５ｅおよびダミー配線６ｅを多層に設けたものである。
【００８５】
図２９は本実施の形態に係る半導体装置の断面図である。図２９に示すように、この半導体装置においては、第２層間絶縁膜４ｂ内において、ダミー配線６ｅ上にさらなるダミーコンタクトプラグ５ｇが設けられている。そして、ダミーコンタクトプラグ５ｇおよび第２層間絶縁膜４ｂ上にさらなるダミー配線６ｆが設けられている。なお、第２層間絶縁膜４ｂ上には、配線６ｇ，６ｈも形成されている。
【００８６】
その他の構成は、図１７〜図１９に示した実施の形態４に係る半導体装置と同様のため、説明を省略する。
【００８７】
本実施の形態に係る半導体装置によれば、ダミー配線６ｅ上にさらなるダミーコンタクトプラグ５ｇが形成されているので、水素原子の抵抗３０への侵入がより防止され、シリコン膜で形成された抵抗３０の抵抗値の変動がより生じにくい半導体装置が得られる。
【００８８】
＜実施の形態７＞
本実施の形態は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上にシリコン膜を材料とする抵抗を形成した場合に、その抵抗の近傍にダミーコンタクトプラグを形成する半導体装置である。
【００８９】
図３０および図３１は本実施の形態に係る半導体装置を示す上面図および断面図である。なお図３１は、図３０内の切断線ＸＸＸＩ−ＸＸＸＩにおける断面図である。
【００９０】
図３０および図３１に示すように、この半導体装置においては、半導体基板が、シリコン基板等の支持基板１１、シリコン酸化膜等の埋め込み絶縁膜１２、および、シリコン層１３の積層構造を有するＳＯＩ基板となっている。
【００９１】
そして、抵抗３０はポリシリコン膜を材料として、シリコン層１３中の素子分離領域２上に形成されている。抵抗３０の側面にはサイドウォール絶縁膜３６ａが形成され、表面の両端には例えばタングステンプラグたるコンタクトプラグ５ｈが接続されている。なお、抵抗３０の表面部分のうちコンタクトプラグ５ｈの接続部には、シリサイド３２ｂが形成されている。そして、各コンタクトプラグ５ｈはそれぞれ、第１層間絶縁膜４ａ上の例えばアルミニウム配線たる配線６ｉに接続される。第１層間絶縁膜４ａおよび配線６ｉ上には第２層間絶縁膜４ｂが形成されている。
【００９２】
なお、素子分離領域２は例えばシリコン酸化膜で形成される。また、ＳＯＩ層１３の表面には、不純物イオンが高濃度で注入された活性領域１ａ，１ｂが形成されている。活性領域１ａ，１ｂの表面にもシリサイド１ａｓ，１ｂｓが形成されている。
【００９３】
さて、本実施の形態においては、第１層間絶縁膜４ａ、埋め込み絶縁膜１２およびシリコン層１３内に形成された素子分離領域２を貫通するダミーコンタクトプラグ５ｊ，５ｋが抵抗３０の近傍に形成されている。また、第１層間絶縁膜４ａ上には、ダミーコンタクトプラグ５ｊ，５ｋにそれぞれつながるダミー配線６ｋ，６ｊも形成されている。
【００９４】
第２層間絶縁膜４ｂ中には、ダミー配線６ｋ，６ｊにそれぞれつながる他のダミーコンタクトプラグ５ｉ，５ｌも形成されている。そして、第２層間絶縁膜４ｂ上には、抵抗３０の上方を覆い、ダミーコンタクトプラグ５ｉ，５ｌに共通してつながるダミー配線６ｌも形成されている。
【００９５】
なお、ダミーコンタクトプラグ５ｉ〜５ｌは、コンタクトプラグ５ｈと同様、例えばタングステンプラグで、ダミー配線６ｊ〜６ｌは配線６ｉと同様、例えばアルミニウム配線で形成すればよい。また、ダミーコンタクトプラグ５ｉ〜５ｌは複数の柱状導体であり、並置されている。
【００９６】
本実施の形態に係る半導体装置によれば、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌが第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料（水素原子の抵抗３０への侵入防止作用を有する金属等の材料）で抵抗３０の近傍に形成されている。よって、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌが水素原子の抵抗３０への侵入を防止し、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【００９７】
なお、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌの材料が金属で形成されておれば、水素原子の抵抗３０への侵入防止作用がより優れている。また、金属であるので、ダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ〜６ｌの形成が容易である。
【００９８】
また、ダミーコンタクトプラグ５ｊがＳＯＩ基板の埋め込み絶縁膜１２およびシリコン層１３を貫通している。よって、ＳＯＩ基板内部からの水素原子の抵抗３０への侵入をより確実に防止できる。
【００９９】
また、抵抗３０の上方を覆うダミー配線６ｌが形成されているので、上方からの水素原子の抵抗３０への侵入をより確実に防止でき、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【０１００】
また、ダミーコンタクトプラグ５ｉ〜５ｌが複数の柱状導体であり、並置されている。図３０において、各ダミーコンタクトプラグが複数の柱状導体に分割されておらず一体であったと仮定すると、広い開口部に導電膜を埋め込む必要がある。この場合、実施の形態５において述べたように、導電膜の埋め込みが完全に行われず、埋め込み不足が生じる可能性が考えられる。しかし、ダミーコンタクトプラグ５ｉ〜５ｌが複数の柱状導体として並置される構造であれば、個々の埋め込み開口部は狭くなり、ダミーコンタクトプラグ５ｉ〜５ｌの形成時に埋め込み不足が生じにくい。よって、ダミーコンタクトプラグ５ｉ〜５ｌへの異物侵入の可能性が少ない。
【０１０１】
＜実施の形態８＞
本実施の形態は、実施の形態７に係る半導体装置の変形例であり、図３０および図３１のダミーコンタクトプラグ５ｉ〜５ｌを、抵抗３０を挟むように並置された複数の壁状導体に置き換えたものである。さらに、この壁状導体の一部には中空部が設けられ、その内部に第１または第２層間絶縁膜４ａ，４ｂの一部が埋め込まれている。
【０１０２】
図３２および図３３は本実施の形態に係る半導体装置を示す上面図および断面図である。なお図３３は、図３２内の切断線ＸＸＸＩＩＩ−ＸＸＸＩＩＩにおける断面図である。
【０１０３】
図３２および図３３に示すように、この半導体装置においては、図３０および図３１の柱状導体たるダミーコンタクトプラグ５ｉ〜５ｌに代わって、壁状導体たるダミーコンタクトプラグ５ｍ〜５ｐが形成されている。
【０１０４】
このうち、ダミーコンタクトプラグ５ｎ，５ｐは、第１層間絶縁膜４ａ、埋め込み絶縁膜１２およびシリコン層１３内に形成された素子分離領域２を貫通する。また、ダミーコンタクトプラグ５ｎ，５ｐは、抵抗３０を挟むように並置されている。ダミーコンタクトプラグ５ｍ，５ｏも、抵抗３０を挟むように並置されている。
【０１０５】
また、ダミーコンタクトプラグ５ｎ，５ｐは、第１層間絶縁膜４ａ上のダミー配線６ｋ，６ｊにつながり、第２層間絶縁膜４ｂ中において、他のダミーコンタクトプラグ５ｍ，５ｏがダミー配線６ｋ，６ｊにそれぞれつながっている。そして、第２層間絶縁膜４ｂ上において、ダミーコンタクトプラグ５ｍ，５ｏにダミー配線６ｌがつながっている。なお、ダミーコンタクトプラグ５ｍ〜５ｐも、コンタクトプラグ５ｈと同様、例えばタングステンプラグで形成すればよい。
【０１０６】
なお、本実施の形態においては、図３２に示すように、ダミーコンタクトプラグのうち５ｍ，５ｎに複数の中空部ＨＬが設けられている。中空部ＨＬ内には第１または第２層間絶縁膜４ａ，４ｂの一部が埋め込まれている。その他の構成は実施の形態７に係る半導体装置と同様のため、説明を省略する。
【０１０７】
本実施の形態にかかる半導体装置においては、ダミーコンタクトプラグ５ｍ〜５ｐは複数の壁状導体であり、抵抗３０を挟むように並置されている。よって、実施の形態７の柱状導体の場合に比べ、水素原子の抵抗３０への侵入をより確実に防止できる。
【０１０８】
また、ダミーコンタクトプラグ５ｍ，５ｎにおいては、中空部ＨＬが設けられ、その内部に第１または第２層間絶縁膜４ａ，４ｂの一部が埋め込まれている。これにより、中空部ＨＬを囲む部分にのみ導電膜の埋め込みを行えばよいので、ダミーコンタクトプラグ５ｍ，５ｎの形成時に埋め込み不足が生じにくくなる。よって、ダミーコンタクトプラグ５ｍ，５ｎへの異物侵入の可能性を少なくすることができる。
【０１０９】
＜実施の形態９＞
本実施の形態は、実施の形態７および８に係る半導体装置の変形例であり、抵抗３０への配線６ｉに接続されるダミーコンタクトプラグを、抵抗３０の近傍であって抵抗３０を覆わない位置にさらに形成するものである。
【０１１０】
図３４は、実施の形態７に係る半導体装置における問題点を示す図である。実施の形態７に係る半導体装置の場合、抵抗３０を挟んだ領域にはダミーコンタクトプラグ５ｉ〜５ｌおよびダミー配線６ｊ，６ｋが形成され、抵抗３０の上方にはダミー配線６ｌが形成されている。よって、それらの方向からの水素原子の抵抗３０への侵入は防止することが可能である。
【０１１１】
しかし、図３４の領域ＡＲのように、抵抗３０にコンタクトプラグ５ｈを介して接続される配線６ｉが引き出される領域についてはダミーコンタクトプラグが設けられていないので、この部分から水素原子が入り込み、抵抗３０に侵入する可能性があった。
【０１１２】
そこで、本実施の形態においては、この領域に抵抗３０への配線に接続されるダミーコンタクトプラグを設ける。図３５および図３６は本実施の形態に係る半導体装置を示す上面図および断面図である。なお図３６は、図３５内の切断線ＸＸＸＶＩ−ＸＸＸＶＩにおける断面図である。
【０１１３】
図３５および図３６に示すように、この半導体装置においては、抵抗３０へのコンタクトプラグ５ｈにつながる配線６ｎの形状を、ダミー配線６ｌの終端部近傍（すなわち、配線６ｉの引き出し部分のうち抵抗３０を覆わない位置）で拡大し、その部分にダミーコンタクトプラグ５ｑ，５ｒをさらに形成している。なお、ダミーコンタクトプラグ５ｑは、第２層間絶縁膜４ｂ内において配線６ｎ上に形成されている。また、ダミーコンタクトプラグ５ｒは、第１層間絶縁膜４ａ、埋め込み絶縁膜１２およびシリコン層１３内に形成された素子分離領域２を貫通して形成されている。第２層間絶縁膜４ｂ上にはダミーコンタクトプラグ５ｑにつながるダミー配線６ｍも形成されている。
【０１１４】
なお、ダミーコンタクトプラグ５ｑ，５ｒも、コンタクトプラグ５ｈと同様、例えばタングステンプラグで形成すればよい。また、ダミー配線６ｍも配線６ｎと同様、例えばアルミニウム配線で形成すればよい。
【０１１５】
本実施の形態に係る半導体装置によれば、抵抗３０への配線６ｎに接続されたダミーコンタクトプラグ５ｑ，５ｒが、抵抗３０の近傍であって抵抗３０を覆わない位置に第１及び第２層間絶縁膜４ａ，４ｂとは異なる材料で形成されている。よって、ダミーコンタクトプラグ５ｑ，５ｒが水素原子の抵抗への侵入を防止し、配線６ｎの延びる方向からの水素原子の抵抗３０への侵入をより確実に防止できる。よって、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【０１１６】
なお、ダミーコンタクトプラグ５ｑ，５ｒの材料が金属で形成されておれば、水素原子の抵抗３０への侵入防止作用がより優れている。また、金属であるので、ダミーコンタクトプラグ５ｑ，５ｒの形成が容易である。
【０１１７】
なお、米国特許５５３０４１８号には、図３４の上面図と類似した構造であって、ＳＯＩ基板でなくバルク基板を採用した構造の発明が開示されている。本実施の形態は、そのような構造にも適用可能である。
【０１１８】
図３７は本実施の形態に係る半導体装置の変形例を示す断面図である。図３７においては、図３６におけるＳＯＩ基板に代わって、バルク基板たる半導体基板１が採用されている。半導体基板１内には素子分離領域２と活性領域１ａが形成されている。活性領域１ａの表面にはシリサイド１ａｓも形成されている。
【０１１９】
バルク基板が採用されたことで、第１層間絶縁膜４ａ、埋め込み絶縁膜１２および素子分離領域２を貫通していたダミーコンタクトプラグ５ｒに代わって、素子分離領域２に接するダミーコンタクトプラグ５ｓが第１層間絶縁膜４ａ内に形成されている。また、同様に第１層間絶縁膜４ａ、埋め込み絶縁膜１２および素子分離領域２を貫通していたダミーコンタクトプラグ５ｊに代わって、シリサイド１ａｓに接するダミーコンタクトプラグ５ｔが第１層間絶縁膜４ａ内に形成されている。それ以外の構造は図３６と同様のため、説明を省略する。
【０１２０】
このような構造の場合も、抵抗３０への配線６ｎに接続されるダミーコンタクトプラグ５ｑ，５ｓが、配線６ｎの延びる方向からの水素原子の抵抗３０への侵入をより確実に防止する。よって、シリコン膜で形成された抵抗３０の抵抗値の変動が生じにくい半導体装置が得られる。
【０１２１】
【発明の効果】
請求項１に記載の発明によれば、シリコン膜を材料とする抵抗の少なくとも表面部分がアモルファスシリコンである。よって、ポリシリコンを抵抗の材料としたときに比べ、水素原子が取り込まれにくく、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、抵抗の表面部分のうちコンタクトプラグの接続部にシリサイドが形成されている。よって、コンタクトホール形成のためのエッチング時に抵抗へのエッチングが生じにくく、抵抗の抵抗値の変動がより生じにくい半導体装置が得られる。
【０１２２】
請求項２に記載の発明によれば、抵抗の表面部分のうち少なくとも一部を、水素原子の抵抗への侵入防止作用を有するシリコン窒化膜が覆う。よって、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、抵抗の表面部分のうちコンタクトプラグの接続部にシリサイドが形成されている。よって、コンタクトホール形成のためのエッチング時に抵抗へのエッチングが生じにくく、抵抗の抵抗値の変動がより生じにくい半導体装置が得られる。
【０１２３】
請求項３に記載の発明によれば、抵抗内の不純物の活性化作用を有するシリコンゲルマニウム膜が、抵抗に接して設けられる。よって、抵抗の抵抗値を小さくすることが可能であり、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【０１２４】
請求項４に記載の発明によれば、抵抗の表面部分のうち少なくとも一部を、層間絶縁膜とは異なる材料で形成され、抵抗とは絶縁されたダミーコンタクトプラグが覆う。よって、ダミーコンタクトプラグが水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、ダミーコンタクトプラグは抵抗とは絶縁されているので、シリコン膜で形成された抵抗の抵抗値に影響を与えることがなく、その抵抗値の変動がより生じにくい。
【０１２５】
請求項５に記載の発明によれば、層間絶縁膜とは異なる材料でダミーコンタクトプラグ上にダミー配線が形成される。よって、ダミー配線が水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、シリコン膜で形成された抵抗の抵抗値の変動がより生じにくい半導体装置が得られる。
【０１２６】
請求項６に記載の発明によれば、ダミーコンタクトプラグおよび／またはダミー配線の材料は金属である。よって、水素原子の抵抗への侵入防止作用がより優れている。また、金属であるのでダミーコンタクトプラグおよび／またはダミー配線の形成が容易である。
【０１２７】
請求項７に記載の発明によれば、ダミーコンタクトプラグ内に層間絶縁膜の一部が埋め込まれている。よって、ダミーコンタクトプラグ形成時に埋め込み不足が生じにくく、ダミーコンタクトプラグへの異物侵入の可能性が少ない。
【０１２８】
請求項８に記載の発明によれば、ダミーコンタクトプラグが層間絶縁膜とは異なる材料で抵抗の近傍に形成されている。よって、ダミーコンタクトプラグが水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。また、ダミーコンタクトプラグがＳＯＩ基板の埋め込み絶縁膜およびシリコン層を貫通している。よって、ＳＯＩ基板内部からの水素原子の抵抗への侵入をより確実に防止できる。
【０１２９】
請求項９に記載の発明によれば、層間絶縁膜とは異なる材料で形成され、抵抗の上方を覆うダミー配線をさらに備える。よって、ダミー配線が水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、上方からの水素原子の抵抗への侵入をより確実に防止でき、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【０１３０】
請求項１０に記載の発明によれば、ダミーコンタクトプラグおよび／またはダミー配線の材料は金属である。よって、水素原子の抵抗への侵入防止作用がより優れている。また、金属であるのでダミーコンタクトプラグおよび／またはダミー配線の形成が容易である。
【０１３１】
請求項１１に記載の発明によれば、ダミーコンタクトプラグは複数の柱状導体であり、並置されている。よって、ダミーコンタクトプラグ形成時に埋め込み不足が生じにくく、ダミーコンタクトプラグへの異物侵入の可能性が少ない。
【０１３２】
請求項１２に記載の発明によれば、ダミーコンタクトプラグは複数の壁状導体であり、抵抗を挟むように並置されている。よって、柱状導体の場合に比べ、水素原子の抵抗への侵入をより確実に防止できる。また、複数の壁状導体の一部または全部において、その内部に層間絶縁膜の一部が埋め込まれている。よって、ダミーコンタクトプラグ形成時に埋め込み不足が生じにくく、ダミーコンタクトプラグへの異物侵入の可能性が少ない。
【０１３３】
請求項１３に記載の発明によれば、抵抗への配線に接続されたダミーコンタクトプラグが、抵抗の近傍であって抵抗を覆わない位置に層間絶縁膜とは異なる材料で形成されている。よって、ダミーコンタクトプラグが水素原子の抵抗への侵入防止作用を有する材料で形成されておれば、配線の延びる方向からの水素原子の抵抗への侵入をより確実に防止でき、シリコン膜で形成された抵抗の抵抗値の変動が生じにくい半導体装置が得られる。
【０１３４】
請求項１４に記載の発明によれば、ダミーコンタクトプラグの材料は金属である。よって、水素原子の抵抗への侵入防止作用がより優れている。また、金属であるのでダミーコンタクトプラグの形成が容易である。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を示す断面図である。
【図２】実施の形態１に係る半導体装置の変形例を示す断面図である。
【図３】実施の形態１に係る半導体装置の製造方法を示す図である。
【図４】実施の形態１に係る半導体装置の製造方法を示す図である。
【図５】実施の形態１に係る半導体装置の製造方法を示す図である。
【図６】実施の形態１に係る半導体装置の製造方法を示す図である。
【図７】実施の形態１に係る半導体装置の製造方法を示す図である。
【図８】実施の形態１に係る半導体装置の製造方法を示す図である。
【図９】実施の形態２に係る半導体装置を示す断面図である。
【図１０】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１１】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１２】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１３】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１４】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１５】実施の形態２に係る半導体装置の製造方法を示す図である。
【図１６】実施の形態３に係る半導体装置を示す断面図である。
【図１７】実施の形態４に係る半導体装置を示す上面図である。
【図１８】実施の形態４に係る半導体装置を示す断面図である。
【図１９】実施の形態４に係る半導体装置を示す他の断面図である。
【図２０】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２１】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２２】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２３】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２４】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２５】実施の形態４に係る半導体装置の製造方法を示す図である。
【図２６】実施の形態５に係る半導体装置を示す上面図である。
【図２７】実施の形態５に係る半導体装置を示す断面図である。
【図２８】実施の形態５に係る半導体装置を示す他の断面図である。
【図２９】実施の形態６に係る半導体装置を示す断面図である。
【図３０】実施の形態７に係る半導体装置を示す上面図である。
【図３１】実施の形態７に係る半導体装置を示す断面図である。
【図３２】実施の形態８に係る半導体装置を示す上面図である。
【図３３】実施の形態８に係る半導体装置を示す断面図である。
【図３４】実施の形態７に係る半導体装置の問題点を示す図である。
【図３５】実施の形態９に係る半導体装置を示す上面図である。
【図３６】実施の形態９に係る半導体装置を示す断面図である。
【図３７】実施の形態９に係る半導体装置の変形例を示す断面図である。
【図３８】従来の半導体装置を示す上面図である。
【図３９】従来の半導体装置を示す断面図である。
【符号の説明】
３０，３１ 抵抗、３２ａ，３２ｂ シリサイド、３３ アモルファスシリコン層、４２，４６ シリコン窒化膜、４４ シリコンゲルマニウム層、５ｅ〜５ｇ，５ｉ〜５ｓ ダミーコンタクトプラグ、６ｅ，６ｆ，６ｊ〜６ｍ ダミー配線。
Claims (14)
- シリコン膜を材料とする抵抗
を備え、
前記抵抗の少なくとも表面部分がアモルファスシリコンであり、
前記表面部分のうちコンタクトプラグの接続部にシリサイドが形成された
半導体装置。 - シリコン膜を材料とする抵抗と、
前記抵抗の表面部分のうち少なくとも一部を覆うシリコン窒化膜と
を備え、
前記表面部分のうちコンタクトプラグの接続部にシリサイドが形成された
半導体装置。 - シリコン膜を材料とする抵抗と、
前記抵抗に接して設けられたシリコンゲルマニウム膜と
を備える半導体装置。 - シリコン膜を材料とする抵抗と、
前記抵抗を覆う層間絶縁膜と、
前記層間絶縁膜とは異なる材料で形成され、前記抵抗とは絶縁されつつ前記抵抗の表面部分のうち少なくとも一部を覆うダミーコンタクトプラグと
を備える半導体装置。 - 請求項４に記載の半導体装置であって、
前記層間絶縁膜とは異なる材料で前記ダミーコンタクトプラグ上に形成されたダミー配線
をさらに備える半導体装置。 - 請求項４または請求項５に記載の半導体装置であって、
前記ダミーコンタクトプラグおよび／または前記ダミー配線の材料は金属である
半導体装置。 - 請求項４に記載の半導体装置であって、
前記ダミーコンタクトプラグ内には前記層間絶縁膜の一部が埋め込まれている半導体装置。 - 支持基板、埋め込み絶縁膜、および、シリコン層の積層構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と、
前記ＳＯＩ基板上に形成され、シリコン膜を材料とする抵抗と、
前記抵抗を覆う層間絶縁膜と、
前記層間絶縁膜とは異なる材料で前記抵抗の近傍に形成され、前記埋め込み絶縁膜および前記シリコン層を貫通するダミーコンタクトプラグと
を備える半導体装置。 - 請求項８に記載の半導体装置であって、
前記層間絶縁膜とは異なる材料で形成され、前記抵抗の上方を覆うダミー配線をさらに備える半導体装置。 - 請求項８または請求項９に記載の半導体装置であって、
前記ダミーコンタクトプラグおよび／または前記ダミー配線の材料は金属である
半導体装置。 - 請求項８に記載の半導体装置であって、
前記ダミーコンタクトプラグは複数の柱状導体であり、並置されている
半導体装置。 - 請求項８に記載の半導体装置であって、
前記ダミーコンタクトプラグは複数の壁状導体であり、前記抵抗を挟むように並置され、
前記複数の壁状導体の一部または全部において、その内部に前記層間絶縁膜の一部が埋め込まれている
半導体装置。 - シリコン膜を材料とする抵抗と、
前記抵抗を覆う層間絶縁膜と、
前記層間絶縁膜とは異なる材料で形成され、前記抵抗に接続されたコンタクトプラグと、
前記層間絶縁膜とは異なる材料で形成され、前記コンタクトプラグに接続された配線と、
前記抵抗の近傍であって前記抵抗を覆わない位置に、前記層間絶縁膜とは異なる材料で形成され、前記配線に接続されたダミーコンタクトプラグと
を備える半導体装置。 - 請求項１３に記載の半導体装置であって、
前記ダミーコンタクトプラグの材料は金属である
半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230999A JP2004071927A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
| US10/459,614 US20040026762A1 (en) | 2002-08-08 | 2003-06-12 | Semiconductor device |
| KR1020030044591A KR20040014197A (ko) | 2002-08-08 | 2003-07-02 | 반도체 장치 |
| TW092118576A TWI223379B (en) | 2002-08-08 | 2003-07-08 | Semiconductor device |
| FR0308988A FR2843484A1 (fr) | 2002-08-08 | 2003-07-23 | Dispositif a semiconducteur comprenant une resistance formee par une pellicule de silicium |
| DE10334416A DE10334416A1 (de) | 2002-08-08 | 2003-07-28 | Halbleiterbaugruppe |
| CNA031436935A CN1495900A (zh) | 2002-08-08 | 2003-07-30 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230999A JP2004071927A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071927A true JP2004071927A (ja) | 2004-03-04 |
Family
ID=30768026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002230999A Pending JP2004071927A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20040026762A1 (ja) |
| JP (1) | JP2004071927A (ja) |
| KR (1) | KR20040014197A (ja) |
| CN (1) | CN1495900A (ja) |
| DE (1) | DE10334416A1 (ja) |
| FR (1) | FR2843484A1 (ja) |
| TW (1) | TWI223379B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096364A1 (ja) * | 2004-03-31 | 2005-10-13 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2007180478A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子のレジスタ形成方法 |
| JP2013041956A (ja) * | 2011-08-15 | 2013-02-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2013197311A (ja) * | 2012-03-19 | 2013-09-30 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| JP2014216428A (ja) * | 2013-04-24 | 2014-11-17 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2021057484A (ja) * | 2019-09-30 | 2021-04-08 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456700B1 (ko) * | 2002-10-09 | 2004-11-10 | 삼성전자주식회사 | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 |
| KR100841337B1 (ko) * | 2007-01-12 | 2008-06-26 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP2010283310A (ja) * | 2009-06-08 | 2010-12-16 | Panasonic Corp | 半導体装置およびその製造方法 |
| US9184226B2 (en) * | 2011-08-15 | 2015-11-10 | Texas Instruments Incorporated | Embedded tungsten resistor |
| JP6075114B2 (ja) | 2013-02-27 | 2017-02-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US9768243B2 (en) * | 2013-03-12 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure of resistor |
| US10249621B2 (en) * | 2016-12-15 | 2019-04-02 | Texas Instruments Incorporated | Dummy contacts to mitigate plasma charging damage to gate dielectrics |
| JP2019021659A (ja) * | 2017-07-11 | 2019-02-07 | キヤノン株式会社 | 半導体装置および機器 |
| DE102017212485A1 (de) | 2017-07-20 | 2019-01-24 | Robert Bosch Gmbh | Einrichtung zur Speicherung von verdichteten Fluiden |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3477624D1 (en) * | 1984-12-18 | 1989-05-11 | Ibm | Low temperature tunneling transistor |
| JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
| US5530467A (en) * | 1990-02-01 | 1996-06-25 | Kabushiki Kaisha Toshiba | Sputtering target, film resistor and thermal printer head |
| JPH03252169A (ja) * | 1990-02-28 | 1991-11-11 | Nippon Seiki Co Ltd | 歪抵抗装置及びその製造構造 |
| US5538915A (en) * | 1992-06-05 | 1996-07-23 | The Regents Of The University Of California | Process for forming synapses in neural networks and resistor therefor |
| US5530418A (en) * | 1995-07-26 | 1996-06-25 | Taiwan Semiconductor Manufacturing Company | Method for shielding polysilicon resistors from hydrogen intrusion |
| JP3719618B2 (ja) * | 1996-06-17 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6165861A (en) * | 1998-09-14 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion |
| SE513116C2 (sv) * | 1998-11-13 | 2000-07-10 | Ericsson Telefon Ab L M | Polykiselresistor och sätt att framställa sådan |
| US6069063A (en) * | 1999-04-01 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Method to form polysilicon resistors shielded from hydrogen intrusion |
| JP3722655B2 (ja) * | 1999-11-12 | 2005-11-30 | シャープ株式会社 | Ｓｏｉ半導体装置 |
| US6958523B2 (en) * | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| US6730984B1 (en) * | 2000-11-14 | 2004-05-04 | International Business Machines Corporation | Increasing an electrical resistance of a resistor by oxidation or nitridization |
-
2002
- 2002-08-08 JP JP2002230999A patent/JP2004071927A/ja active Pending
-
2003
- 2003-06-12 US US10/459,614 patent/US20040026762A1/en not_active Abandoned
- 2003-07-02 KR KR1020030044591A patent/KR20040014197A/ko not_active Application Discontinuation
- 2003-07-08 TW TW092118576A patent/TWI223379B/zh not_active IP Right Cessation
- 2003-07-23 FR FR0308988A patent/FR2843484A1/fr active Pending
- 2003-07-28 DE DE10334416A patent/DE10334416A1/de not_active Withdrawn
- 2003-07-30 CN CNA031436935A patent/CN1495900A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096364A1 (ja) * | 2004-03-31 | 2005-10-13 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2007180478A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子のレジスタ形成方法 |
| JP2013041956A (ja) * | 2011-08-15 | 2013-02-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2013197311A (ja) * | 2012-03-19 | 2013-09-30 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| JP2014216428A (ja) * | 2013-04-24 | 2014-11-17 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2021057484A (ja) * | 2019-09-30 | 2021-04-08 | エイブリック株式会社 | 半導体装置及びその製造方法 |
| JP7390841B2 (ja) | 2019-09-30 | 2023-12-04 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040014197A (ko) | 2004-02-14 |
| CN1495900A (zh) | 2004-05-12 |
| US20040026762A1 (en) | 2004-02-12 |
| DE10334416A1 (de) | 2004-02-26 |
| FR2843484A1 (fr) | 2004-02-13 |
| TW200402831A (en) | 2004-02-16 |
| TWI223379B (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| JP3860672B2 (ja) | トランジスタの製造方法およびその製造方法によって製造されたトランジスタ | |
| US20040080001A1 (en) | Complementary integrated circuit and method of manufacturing same | |
| US4377819A (en) | Semiconductor device | |
| JP2004071927A (ja) | 半導体装置 | |
| KR20080047445A (ko) | 실리콘 게르마늄을 가진 프로그래머블 퓨즈 | |
| TWI423343B (zh) | 半導體積體電路裝置及其製造方法 | |
| US20220367271A1 (en) | Semiconductor device and method for fabricating the same | |
| US20070080404A1 (en) | Semiconductor device | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| JP3205306B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| JP3282172B2 (ja) | ＢｉＭＯＳ半導体装置の製造方法 | |
| US6100154A (en) | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor | |
| JP3932443B2 (ja) | 半導体素子 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH05114734A (ja) | 半導体装置 | |
| JP3680417B2 (ja) | 半導体装置 | |
| JP3144367B2 (ja) | Ｃｏｂ型ｄｒａｍ半導体装置及びその製造方法 | |
| JP2509708B2 (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JP3523731B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3285855B2 (ja) | 半導体装置およびその製造方法 | |
| JP4392181B2 (ja) | 半導体装置の製造方法 | |
| JP3001045B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11214620A (ja) | 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法 |