CN1495900A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1495900A
CN1495900A CNA031436935A CN03143693A CN1495900A CN 1495900 A CN1495900 A CN 1495900A CN A031436935 A CNA031436935 A CN A031436935A CN 03143693 A CN03143693 A CN 03143693A CN 1495900 A CN1495900 A CN 1495900A
Authority
CN
China
Prior art keywords
resistance
mentioned
illusory
semiconductor device
contact bolt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031436935A
Other languages
English (en)
Inventor
平野有一
治
松本拓治
隆志
一法师隆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1495900A publication Critical patent/CN1495900A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Abstract

本发明的课题是提供用硅膜形成的电阻的阻值不易发生变化的半导体器件。用无定形硅膜形成电阻31，在其表面部分中的接触栓5a、5b的连接部形成硅化物32a、32b。由于电阻31是无定形硅，所以与以多晶硅作为电阻材料的情形相比，氢原子难以结合，可以得到用硅膜形成的电阻的阻值不易发生变化的半导体器件。另外，由于在接触栓5a、5b的连接部形成了硅化物32a、32b，所以用刻蚀法在第1层间绝缘膜4a内形成用于设置接触栓5a、5b的接触孔时，不易对电阻31产生刻蚀。据此，可以得到电阻31的阻值更难发生变化的半导体器件。

Description

半导体器件
技术领域
本发明涉及用硅膜作为电阻的半导体器件。
背景技术
迄今，作为在半导体器件内形成的电阻的材料，采用了例如多晶硅膜等硅膜。
图38和图39是示出具有用多晶硅膜形成的电阻的现有的半导体器件的俯视图和剖面图。在该半导体器件中，电阻30以多晶硅膜作为材料在半导体衬底1内的元件隔离区2上形成。接触栓5a、5b与电阻30表面的两端连接。然后，各接触栓5a、5b分别与第1层间绝缘膜4a上的布线6a、6b连接。在布线6a、6b上形成了第2层间绝缘膜4b。
另外，半导体衬底1例如是硅衬底，元件隔离区2例如由氧化硅膜形成。在半导体衬底1的表面形成以高浓度注入了杂质离子的有源区1a、1b。另外，接触栓5a、5b例如是钨栓，布线6a、6b例如是铝布线。第1和第2层间绝缘膜4a、4b例如由氧化硅膜形成。
图39中的放大图MV1是将电阻30内的区域AR进行了放大的图。如放大图MV1所示，在多晶硅膜中呈现出聚集了多个作为局部单晶区域的晶粒GR的状态。在各晶粒GR之间的晶粒间界BS上存在着硅原子的悬挂键(dangling bond)。
在半导体器件的制造过程中，往往将半导体晶片暴露在氢气氛中，这时，氢原子易于与硅原子的悬挂键结合。图39的放大图MV2是示出这种情形的图，氢原子HY进入了晶粒间界BS。当氢原子HY进入时，就存在电阻30的阻值发生变化，偏离设计电阻值的问题。
发明内容
于是，本发明的课题在于，提供用硅膜形成的电阻的阻值不易发生变化的半导体器件。
第1方面所述的发明是包括以硅膜作为材料的电阻，上述电阻的至少表面部分是无定形硅，在上述表面部分中的接触栓的连接部形成硅化物的半导体器件。
第2方面所述的发明是包括以硅膜作为材料的电阻；以及覆盖上述电阻的表面部分中的至少一部分的氮化硅膜，在上述表面部分中的接触栓的连接部形成硅化物的半导体器件。
第3方面所述的发明是包括以硅膜作为材料的电阻；以及以与上述电阻相接的方式设置的硅锗膜的半导体器件。
第4方面所述的发明是包括以硅膜作为材料的电阻；覆盖上述电阻的层间绝缘膜；以及用与上述层间绝缘膜不同的材料形成的、与上述电阻绝缘、并覆盖上述电阻的表面部分中的至少一部分的虚设接触栓的半导体器件。
第5方面所述的发明是第4方面所述的半导体器件，它还包括用与上述层间绝缘膜不同的材料在上述虚设接触栓上形成的虚设布线。
第6方面所述的发明是第4或第5方面所述的半导体器件，上述虚设接触栓和/或上述虚设布线的材料是金属。
第7方面所述的发明是第4方面所述的半导体器件，上述层间绝缘膜的一部分被埋入上述虚设接触栓内。
第8方面所述的发明是包括具有支撑基板、掩埋绝缘膜和硅层的叠层结构的SOI(在绝缘体上的硅)衬底；在上述SOI衬底上形成的、以硅膜作为材料的电阻；覆盖上述电阻的层间绝缘膜；以及用与上述层间绝缘膜不同的材料在上述电阻附近形成的、贯穿上述掩埋绝缘膜和上述硅层的虚设接触栓的半导体器件。
第9方面所述的发明是第8方面所述的半导体器件，它还包括用与上述层间绝缘膜不同的材料形成的、覆盖上述电阻的上方的虚设布线。
第10方面所述的发明是第8或第9方面所述的半导体器件，上述虚设接触栓和/或上述虚设布线的材料是金属。
第11方面所述的发明是第8方面所述的半导体器件，上述虚设接触栓是多个柱状导体，并且并列设置。
第12方面所述的发明是第8方面所述的半导体器件，上述虚设接触栓是多个壁状导体，夹着上述电阻被并列设置，对上述多个壁状导体的一部分或全部，在其内部埋入上述层间绝缘膜的一部分。
第13方面所述的发明是包括以硅膜作为材料的电阻；覆盖上述电阻的层间绝缘膜；用与上述层间绝缘膜不同的材料形成的、与上述电阻连接的接触栓；用与上述层间绝缘膜不同的材料形成的、与上述接触栓连接的布线；在上述电阻附近的不覆盖上述电阻的位置上，用与上述层间绝缘膜不同的材料形成的、与上述布线连接的虚设接触栓的半导体器件。
第14方面所述的发明是第13方面所述的半导体器件，上述虚设接触栓的材料是金属。
附图说明
图1是示出实施例1的半导体器件的剖面图。
图2是示出实施例1的半导体器件的变例的剖面图。
图3是示出实施例1的半导体器件的制造方法的图。
图4是示出实施例1的半导体器件的制造方法的图。
图5是示出实施例1的半导体器件的制造方法的图。
图6是示出实施例1的半导体器件的制造方法的图。
图7是示出实施例1的半导体器件的制造方法的图。
图8是示出实施例1的半导体器件的制造方法的图。
图9是示出实施例2的半导体器件的剖面图。
图10是示出实施例2的半导体器件的制造方法的图。
图11是示出实施例2的半导体器件的制造方法的图。
图12是示出实施例2的半导体器件的制造方法的图。
图13是示出实施例2的半导体器件的制造方法的图。
图14是示出实施例2的半导体器件的制造方法的图。
图15是示出实施例2的半导体器件的制造方法的图。
图16是示出实施例3的半导体器件的剖面图。
图17是示出实施例4的半导体器件的俯视图。
图18是示出实施例4的半导体器件的剖面图。
图19是示出实施例4的半导体器件的另一剖面图。
图20是示出实施例4的半导体器件的制造方法的图。
图21是示出实施例4的半导体器件的制造方法的图。
图22是示出实施例4的半导体器件的制造方法的图。
图23是示出实施例4的半导体器件的制造方法的图。
图24是示出实施例4的半导体器件的制造方法的图。
图25是示出实施例4的半导体器件的制造方法的图。
图26是示出实施例5的半导体器件的俯视图。
图27是示出实施例5的半导体器件的剖面图。
图28是示出实施例5的半导体器件的另一剖面图。
图29是示出实施例6的半导体器件的剖面图。
图30是示出实施例7的半导体器件的俯视图。
图31是示出实施例7的半导体器件的剖面图。
图32是示出实施例8的半导体器件的俯视图。
图33是示出实施例8的半导体器件的剖面图。
图34是示出实施例7的半导体器件的问题的图。
图35是示出实施例9的半导体器件的俯视图。
图36是示出实施例9的半导体器件的剖面图。
图37是示出实施例9的半导体器件的变例的剖面图。
图38是示出现有半导体器件的俯视图。
图39是示出现有半导体器件的剖面图。
具体实施方式
<实施例1>
本实施例是用无定形硅膜形成电阻，在其表面部分中的接触栓的连接部形成硅化物的半导体器件。
图1是示出本实施例的半导体器件的图。如图1所示，在该半导体器件中，用无定形硅膜作为材料在半导体衬底1内的元件隔离区2上形成电阻31。在电阻31的侧面形成侧壁绝缘膜36a，接触栓5a、5b与表面的两端连接。另外，在电阻31的表面部分中的接触栓5a、5b的连接部形成硅化物32a、32b。然后，各接触栓5a、5b分别与第1层间绝缘膜4a上的布线6a、6b连接。在布线6a、6b上形成第2层间绝缘膜4b。
另外，半导体衬底1例如是硅衬底，元件隔离区2例如由氧化硅膜形成。在半导体衬底1的表面形成以高浓度注入了杂质离子的有源区1a～1c。
另外，在图1中还图示了在半导体衬底1上形成的MOS晶体管。该MOS晶体管具有有源区1b、1c作为其源极/漏极，另外还具有栅绝缘膜35、栅电极34、侧壁绝缘膜36b。还有，在有源区1a、1b、1c和栅电极34的表面上分别形成了硅化物1as、1bs、1cs、34s。然后，设置了与硅化物1bs、1cs连接的接触栓5c、5d。接触栓5c、5d分别与第1层间绝缘膜4a上的布线6c、6d连接。
接触栓5a～5d例如是钨栓，布线6a～6d例如是铝布线。第1和第2层间绝缘膜4a、4b例如由氧化硅膜形成。另外，栅电极34例如用多晶硅膜形成。
根据本实施例的半导体器件，电阻31是无定形硅。因此，与用多晶硅作为电阻材料的情形相比，氢原子难以进入，得到了用硅膜形成的电阻的阻值难以发生变化的半导体器件。
另外，在电阻31的表面部分中的接触栓5a、5b的连接部形成了硅化物32a、32b。因此，用刻蚀法在第1层间绝缘膜4a中形成用于设置接触栓5a、5b的接触孔时，不易对电阻31产生刻蚀。
当电阻31的表面被刻蚀时，与接触栓5a、5b连接的连接部的接触电阻的值容易发生分散。但是，若形成硅化物32a、32b，这种接触电阻的值不易发生分散，因而可以得到电阻31的阻值的更加不易发生变动的半导体器件。还有，从接触栓5a、5b的端部到硅化物32a、32b的端部的冗余量d最好是1μm左右。
另外，图2是本实施例的半导体器件的变例。如图2所示，也可以取代图1的以无定形硅膜作为材料的电阻31，采用使以多晶硅膜作为材料的电阻30的表面部分为无定形硅层33的结构。这是由于如果电阻30的至少表面部分是无定形硅层33，则可以得到防止氢原子向电阻侵入的作用
图3～图8是示出本实施例的半导体器件的制造方法的图。
首先，如图3所示，用热氧化法等在半导体衬底1内形成元件隔离区2。其后，向MOS晶体管的沟道区例如以数十至数百keV的能量注入硼等杂质离子。其离子注入浓度最好是1012cm-2的数量级。然后，用热氧化法等在沟道区上的部分形成绝缘膜。
接着，在整个面上形成多晶硅膜，并以数十keV左右的能量对其进行氮离子注入。其离子注入浓度最好是1015cm-2的数量级。再以数十keV左右的能量对多晶硅膜进行磷离子注入。其离子注入浓度最好是 1015cm-2的数量级。
其后，用光刻技术和刻蚀技术如图4所示形成电阻30、栅绝缘膜35和栅电极34。另外，栅绝缘膜35的膜厚最好为数nm左右，栅极34的膜厚最好为数百nm左右。
接着，例如以数十keV左右的能量对半导体衬底1注入砷等杂质离子。然后，例如用CVD(化学气相淀积)法等在整个面上形成氧化硅膜等绝缘膜，再进行深刻蚀，如图5所示，形成侧壁绝缘膜36a、36b。然后，例如以数十keV左右的能量对半导体衬底1再次注入砷等杂质离子，形成有源区1a～1c。在有源区1a～1c内的离子注入浓度最好也是1015cm-2的数量级。
接着，在电阻30上形成用于防止硅化物形成的绝缘膜(例如氧化硅膜)4a1。然后，在半导体衬底1、栅电极34、有源区1a～1c和未被绝缘膜4a1覆盖的电阻30的各表面上进行硅化物化，如图6所示，形成各硅化物1as～1cs、32a、32b、34s。另外，在图1和图2中省略了该绝缘膜4a1表示。
接着，如图7所示，用光致抗蚀剂PRI覆盖电阻30以外的部分，以数十keV左右的能量进行硅离子注入IP1。已知如对多晶硅膜的电阻30进行硅离子注入，多晶硅膜则变成无定形硅。因此，为制造图2的结构，可以用小于制造图1结构时的硅注入能量的能量。再有，其离子注入浓度最好是1015cm-2的数量级。
另外，在图7中，由于用光致抗蚀剂PR1覆盖了栅电极34，所以栅电极34仍保持多晶硅的状态，但是，关于栅电极34，也可以使其成为无定形硅。还有，也可以在图4～图6的任何一个阶段进行无定形硅化。
其后，如图8所示，除掉光致抗蚀剂PR1，形成第1层间绝缘膜4a。然后，在第1层间绝缘膜4a的各部形成接触孔，在其内部形成钨等导电膜。再后，对表面进行CMP(化学机械抛光)处理，形成接触栓5a～5d。其后，形成铝等导电膜，对其构制图形，形成布线6a～6d。
此后，如形成第2层间绝缘膜4b，就可以制成图1或图2的结构。
<实施例2>
本实施例是用硅膜形成电阻，用氮化硅膜覆盖其表面，在其表面部分中的接触栓的连接部形成硅化物的半导体器件。
图9是示出本实施例的半导体器件的图。如图9所示，在该半导体器件中，电阻30用多晶硅膜作为材料在元件隔离区2上经下敷的氮化硅膜41而形成。另外，以覆盖电阻30的上表面和侧面的方式形成氮化硅膜42。
其他结构由于与实施例1的半导体器件的相同，所以省略其说明。
氮化硅膜具有防止氢原子向电阻30侵入的作用。因此，根据本实施例的半导体器件，由于下敷氮化硅膜41和氮化硅膜42覆盖了电阻30的表面，所以用硅膜形成的电阻30的阻值不易发生变化。另外，在电阻30的表面部分中的接触栓5a、5b的连接部形成了硅化物32a、32b。因此，在为形成接触孔而进行刻蚀时，对电阻30的刻蚀难以发生，可以得到电阻30的阻值更难发生变化的半导体器件。
图10～图15是示出本实施例的半导体器件的制造方法的图。
首先，如图10所示，在半导体衬底1内形成元件隔离区2。然后，在半导体衬底1上依序层叠氧化硅膜43、氮化硅膜41、多晶硅膜30a。另外，各个膜的膜厚例如分别为数十nm、数十nm、数百nm左右。
其后，如图11所示，形成光致抗蚀剂PR2，用它作为刻蚀掩模进行刻蚀，形成电阻30。这时，氧化硅膜4 3和氮化硅膜41也被刻蚀。其后，除掉光致抗蚀剂PR2。
其后，例如以数十～数百keV左右的能量对MOS晶体管的沟道区注入硼等杂质离子。其离子注入浓度最好是1012cm-2的数量级。然后，用热氧化法等在沟道区上的部分形成绝缘膜。
接着，在整个面上形成多晶硅膜，对绝缘膜和多晶硅膜构制图形，形成栅绝缘膜35和栅电极34(图12)。另外，栅绝缘膜35的膜厚最好为数十nm左右，栅电极34的膜厚最好为数百nm左右。
然后，例如以数十keV左右的能量对半导体衬底1注入砷，形成有源区1a～1c的延伸区1ax～1cx。其离子注入浓度最好也是1015cm-2的数量级。
其后，在整个面上形成绝缘膜，进行深刻蚀，形成侧壁绝缘膜36a、36b(图13)。然后，例如以数十keV左右的能量对半导体衬底1注入砷离子，形成有源区1a～1c。其离子注入浓度最好也是1015cm-2的数量级。
接着，如图14所示，在电阻30上形成用于防止硅化物形成的绝缘膜(例如氧化硅膜)4a1。然后，在半导体衬底1、栅电极34、有源区1a～1c和未被绝缘膜4a1覆盖的电阻30的各表面上进行硅化物化，形成各硅化物1as～1cs、32a、32b、34s。其后，在整个面上形成氮化硅膜42。
接着，如图15所示，形成第1层间绝缘膜4a。然后，在第1层间绝缘膜4a和氮化硅膜42的各部形成接触孔，在其内部形成钨等导电膜。然后，对表面进行CMP处理，形成接触栓5a～5d。之后，形成铝等导电膜，对其构制图形，形成布线6a～6d。
此后，如果形成第2层间绝缘膜4b，则可以制成图9的结构。另外，在图9中虽未图示出氧化硅膜43，但氧化硅膜43的形成是任意的。当在图9中的电阻30之下只形成氮化硅膜41时，应力往往施加在半导体衬底1、元件隔离区2的表面上。因此，在图10～图15中只不过示出了为减缓该应力而设置了氧化硅膜作为氮化硅膜的基底层的情形。
另外，在本实施例中，也可以取代多晶硅膜电阻30，采用图1的无定形硅膜电阻31、图2的多晶硅膜电阻30与无定形硅层33的组合。
<实施例3>
本实施例是用硅膜形成电阻，用硅锗膜覆盖其下表面的半导体器件。
图16是示出本实施例的半导体器件的图。如图16所示，在该半导体器件中，用多晶硅膜作为材料在元件隔离区2上经硅锗膜44形成电阻30。
其他结构由于与实施例1的半导体器件的相同，所以省略其说明。另外，在图16中也未形成侧壁绝缘膜36a。
硅锗膜具有使电阻30内的杂质激活的作用。因此，按照本实施例的半导体器件，由于以与电阻30的下表面相接的方式设置了硅锗膜44，所以可以减小用硅膜形成的电阻30的阻值。因此，可以得到电阻30的阻值不易发生变化的半导体器件。
<实施例4>
本实施例是用硅膜形成电阻，用与电阻绝缘的虚设接触栓覆盖其表面中的被布线和接触栓所夹持的区域的半导体器件。
图17是示出本实施例的半导体器件的俯视图。另外，图18和图19分别是图17内的切断线XVIII-XVIII、XIX-XIX的剖面图。
如图17～19所示，在该半导体器件中，电阻30用多晶硅膜作为材料在元件隔离区2上形成。另外，以覆盖电阻30的上表面和侧面的方式形成氧化硅膜45和氮化硅膜46。进而在氮化硅膜46上形成借助于氧化硅膜45和氮化硅膜46与电阻30绝缘的虚设接触栓5e，以及在虚设接触栓5e上形成的虚设布线6e。另外，虚设接触栓5e与接触栓5a、5b一样，例如可以用钨栓形成，虚设布线6e与布线6a、6b一样，例如可以用铝布线形成。
其他结构由于与图9所示的实施例2的半导体器件的相同，所以省略其说明。另外，在图18和图19中形成了侧壁绝缘膜36a。
按照本实施例的半导体器件，用与覆盖电阻30的第1和第2层间绝缘膜4a、4b不同的材料形成的、与电阻30绝缘的虚设接触栓5e和虚设布线6e覆盖了电阻30表面部分中的被布线6a、6b和接触栓5a、5b所夹持的区域。因此，由于虚设接触栓5e和虚设布线6e用与第1和第2层间绝缘膜4a、4b不同的材料形成，所以防止了氢原子向电阻30的侵入。特别是当虚设接触栓5e和/或虚设布线6e用上述钨、铝之类的金属形成时，上述的防止作用更好。还有，当用金属时，虚设接触栓5e和/或虚设布线6e容易形成。因此，可以得到用硅膜形成的电阻30的阻值不易发生变化的半导体器件。
另外，由于虚设接触栓5e和虚设布线6e与电阻30绝缘，所以对用硅膜形成的电阻30的阻值不产生影响，其阻值更不易发生变化。
还有，本实施例的氮化硅膜46，与实施例2中的氮化硅膜42一样，是用于防止氢原子向电阻30侵入的膜。另外，氮化硅膜46之下的氧化硅膜45与图11所示的氧化硅膜43一样，是用于减缓对晶体管(未图示)的应力的膜。
图20～图25是示出本实施例的半导体器件的制造方法的图。
首先，如图20所示，在半导体衬底1内形成元件隔离区2。然后，向相邻的MOS晶体管(未图示)的沟道区注入离子。其后，用热氧化法等在沟道区上的部分上形成绝缘膜。
接着，在整个面上形成多晶硅膜，对绝缘膜和多晶硅膜构制图形，形成未图示的MOS晶体管的栅绝缘膜和栅极，以及电阻30。另外，例如可以以数十～数百keV左右的能量对多晶硅膜进行磷离子注入。其离子注入浓度最好是例如1015cm-2的数量级。
接着，在整个面上形成氧化硅膜，进行深刻蚀，如图21所示，在电阻30的周围形成侧壁绝缘膜36a。然后，对半导体衬底1进行离子注入，形成有源区1a、1b。另外，在电阻30上形成用于防止硅化物形成的绝缘膜(例如氧化硅膜)4a1。
然后，如图22所示，在半导体衬底1、未图示的MOS晶体管的栅电极、有源区1a、1b和未被绝缘膜4a1覆盖的电阻30的各表面上进行硅化物化，形成各硅化物1as、1bs、32a、32b。其后，在整个面上形成氧化硅膜45和氮化硅膜46，形成第1层间绝缘膜4a。
然后，如图23所示，在第1层间绝缘膜4a上形成光致抗蚀剂PR3，并对它进行形成虚设接触栓5e用的图形构制。然后，进行刻蚀，在第1层间绝缘膜4a内形成接触孔OP1。
接着，如图24所示，在整个面上形成光致抗蚀剂PR4，并对它进行形成接触栓5a、5b用的图形构制。然后，进行刻蚀，在第1层间绝缘膜4a、氮化硅膜46和氧化硅膜45内形成接触孔OP2。
然后，如图25所示，在接触孔OP1、OP2的内部形成钨等导电膜，对表面进行CMP处理，形成接触栓5a、5b和虚设接触栓5e。之后，形成铝等导电膜，对其构制图形，形成布线6a、6b和虚设布线6e。
此后，如果形成第2层间绝缘膜4b，就可以制成图17～图19的结构。
另外，在本实施例中，也可以取代多晶硅膜电阻30，采用图1的无定形硅膜电阻31或图2的多晶硅膜电阻30与无定形硅层33的组合。
还有，关于接触栓5a、5b和虚设接触栓5e，以及布线6a、6b和虚设布线6e的材料，也可以取代钨、铝，采用例如铜、钛、镍、钴等。
<实施例5>
本实施例是实施例4的半导体器件的变例，是将第1层间绝缘膜4a的一部分埋入图17～图19的虚设接触栓5e内而形成的半导体器件。
在虚设接触栓5e的场合，如图2 3所示，其接触孔OP1的开口部较宽。开口部一宽，导电膜就不能完全被掩埋，往往发生掩埋不足。一旦发生掩埋不足，就存在CMP处理时产生的异物等进入掩埋不足的部分，对元件特性产生影响的可能性。本实施例是这种掩埋不足难以发生的结构的半导体器件。
图26是示出本实施例的半导体器件的俯视图。另外，图27和图28分别是图26内的切断线XXVII-XXVII、XXVIII-XXVIII的剖面图。
如图26～28所示，在该半导体器件中，取代图17～图19所示的接触孔的开口部较宽的虚设接触栓5e，形成了具有中空形状的虚设接触栓5f。另外，虚设接触栓5f也与接触栓5a、5b一样，例如可以用钨栓形成。还有，在虚设接触栓5f的中空部内埋入了第1层间绝缘膜4a的一部分。
其他结构由于与图17～图19所示的实施例4的半导体器件的相同，所以省略其说明。
根据本实施例的半导体器件，在虚设接触栓5f内埋入了第1层间绝缘膜4a的一部分。据此，由于可以只在包围所埋入的第1层间绝缘膜4a的一部分的部分进行导电膜的埋入，所以在虚设接触栓5f形成时不易发生掩埋不足。因此，可以减小异物向虚设接触栓5f侵入的可能性。
<实施例6>
本实施例也是实施例4的半导体器件的变例，是以多层方式设置了图17～图19的虚设接触栓5e和虚设布线6e的半导体器件。
图29是本实施例的半导体器件的剖面图。如图29所示，在该半导体器件中，在第2层间绝缘膜4b内，在虚设布线6e上还设置了虚设接触栓5g。然后，在虚设接触栓5g和第2层间绝缘膜4b上还设置了虚设布线6f。另外，在第2层间绝缘膜4b上还形成了布线6g、6h。
其他结构由于与图17～图19所示的实施例4的半导体器件的相同，所以省略其说明。
按照本实施例的半导体器件，由于在虚设布线6e上还形成了虚设接触栓5g，所以更能防止氢原子向电阻30侵入、可以得到用硅膜形成的电阻30的阻值更难发生变化的半导体器件。
<实施例7>
本实施例是在SOI(在绝缘体上的硅)衬底上形成以硅膜作为材料的电阻的场合，在该电阻附近形成虚设接触栓的半导体器件。
图30和图31是示出本实施例的半导体器件的俯视图和剖面图。另外，图31是图30内的切断线XXXI-XXXI的剖面图。
如图30和图31所示，在该半导体器件中，半导体衬底是具有硅基板等支撑基板11、氧化硅膜等掩埋绝缘膜12和硅层13的叠层结构的SOI衬底。
然后，电阻30以多晶硅膜作为材料在硅层13中的元件隔离区2上形成。在电阻30的侧面形成侧壁绝缘膜36a，例如作为钨栓的接触栓5h与电阻30表面的两端连接。另外，在电阻30表面部分中的接触栓5h的连接部形成硅化物32b。然后，各接触栓5h分别与第1层间绝缘膜4a上的例如作为铝布线的布线6i连接。在第1层间绝缘膜4a和布线6i上形成第2层间绝缘膜4b。
还有，元件隔离区2由例如氧化硅膜形成。另外，在SOI层13的表面形成以高浓度注入杂质离子的有源区1a、1b。在有源区1a、1b的表面也形成硅化物1as、1bs。
在本实施例中，在电阻30的附近形成了贯穿第1层间绝缘膜4a、掩埋绝缘膜12和在硅层13内形成的元件隔离区2的虚设接触栓5j、5k。另外，在第1层间绝缘膜4a上还形成了分别与虚设接触栓5j、5k联结的虚设布线6k、6j。
在第2层间绝缘膜4b内还形成了分别与虚设布线6k、6j联结的其他虚设接触栓5i、5l。然后，在第2层间绝缘膜4b上还形成了覆盖电阻30的上方、与虚设接触栓5i、5l共同地联结的虚设布线6l。
另外，虚设接触栓5i～5l与接触栓5h一样，可以用例如钨栓形成，虚设布线6j～6l与布线6i一样，可以用例如铝布线形成。另外，虚设接触栓5i～5l是多个柱状导体，被并列地设置。
按照本实施例的半导体器件，用与第1和第2层间绝缘膜4a、4b不同的材料(具有防止氢原子向电阻30侵入的作用的金属等材料)在电阻30的附近形成了虚设接触栓5i～5l和虚设布线6j～6l。因此，虚设接触栓5i～5l和虚设布线6j～6l防止了氢原子向电阻30侵入，得到了用硅膜形成的电阻30的阻值难以发生变化的半导体器件。
另外，当虚设接触栓5i～5l和虚设布线6j～6l用金属材料形成时，防止氢原子向电阻30侵入的作用更好。还有，由于是金属，虚设接触栓5i～5l和虚设布线6j～6l容易形成。
另外，虚设接触栓5j贯穿了SOI衬底的掩埋绝缘膜12和硅层13。因此，能更可靠地防止氢原子从SOI衬底内部向电阻30侵入。
另外，由于形成了覆盖电阻30的上方虚设布线6l，所以能更可靠地防止氢原子从上方向电阻30侵入，可以得到用硅膜形成的电阻30的阻值难以发生变化的半导体器件。
另外，虚设接触栓5i～5l是多个柱状导体，被并列地设置。当假定图30中各虚设接触栓不被分割成多个柱状导体，而是一个整体时，必须将导电膜埋入宽的开口部。这时，如实施例5所述，应考虑导电膜未被完全掩埋，发生掩埋不足的可能性。但是，如果是虚设接触栓5i～5l作为多个柱状导体并列设置的结构，则各个掩埋开口部变窄，在虚设接触栓5i～5l形成时不易发生掩埋不足。因此，异物向虚设接触栓5i～5l侵入的可能性较小。
<实施例8>
本实施例是实施例7的半导体器件的变例，是将图30和图31的虚设接触栓5i～5l置换成夹持电阻30而被并列地设置的多个壁状导体的半导体器件。另外，在该壁状导体的一部分中设置了中空部，在其内部埋入了第1或第2层间绝缘膜4a、4b的一部分。
图32和图33是示出本实施例的半导体器件的俯视图和剖面图。另外，图33是图32内的切断线XXXIII-XXXIII的剖面图。
如图32和图33所示，在该半导体器件中，取代图30和31的作为柱状导体的虚设接触栓5i～5l，形成了作为壁状导体的虚设接触栓5m～5p。
其中，虚设接触栓5n、5p贯穿第1层间绝缘膜4a、掩埋绝缘膜12和在硅层13内形成的元件隔离区2。另外，虚设接触栓5n、5p夹持电阻30而被并列地设置。虚设接触栓5m、5o也夹持电阻30而被并列地设置。
另外，虚设接触栓5n、5p与第1层间绝缘膜4a上的虚设布线6k、6j联结，在第2层间绝缘膜4b内，其他虚设接触栓5m、5o分别与虚设布线6k、6j联结。然后，在第2层间绝缘膜4b上，虚设布线6l与虚设接触栓5m、5o联结。另外，虚设接触栓5m～5p，也与接触栓5h一样，可用例如钨栓形成。
还有，在本实施例中，如图32所示，对虚设接触栓中的5m、5n设置了多个中空部HL。在中空部HL内埋入了第1或第2层间绝缘膜4a、4b的一部分。其他结构由于与实施例7的半导体器件的相同，所以省略其说明。
在本实施例的半导体器件中，虚设接触栓5m～5p是多个壁状导体，并且夹持电阻30而被并列地设置。因此，与实施例7的柱状导体的场合相比，能更可靠地防止氢原子向电阻30侵入。
另外，在虚设接触栓5m、5n中设置了中空部HL。在其内部埋入了第1或第2层间绝缘膜4a、4b的一部分。据此，由于可以只在包围中空部的部分进行导电膜的埋入，所以在虚设接触栓5m、5n形成时不易发生掩埋不足。因此，可以减小异物向虚设接触栓5m、5n侵入的可能性。
<实施例9>
本实施例是实施例7和8的半导体器件的变例，是在电阻30附近的未覆盖电阻30的位置上进而形成与通向电阻30的布线6i连接的虚设接触栓的半导体器件。
图34是示出实施例7的半导体器件的问题的图。在实施例7的半导体器件的场合，在夹持了电阻30的区域形成了虚设接触栓5i～5l和虚设布线6j、6k，在电阻30的上方形成了虚设布线6l。因此，能够防止氢原子从这些方向对电阻30侵入。
但是，由于在如图34的区域AR那样的、经接触栓5h与电阻30连接的布线6i引出的区域未设置虚设接触栓，所以存在氢原子从该部分进入，从而侵入电阻30的可能性。
于是，在本实施例中，在该区域设置了与通向电阻30的布线连接的虚设接触栓。图35和图36是示出本实施例的半导体器件的俯视图和剖面图。另外，图36是图35内的切断线XXXVI-XXXVI的剖面图。
如图35和图36所示，在该半导体器件中，在虚设布线6l的终端部附近(即布线6i的引出部分中未覆盖电阻30的位置)扩大了与通向电阻30的接触栓5h联结的布线6n的形状，在该部分又形成了虚设接触栓5q、5r。另外，虚设接触栓5q在第2层间绝缘膜4b内的布线6n上形成。另外，虚设接触栓5r贯穿第1层间绝缘膜4a、掩埋绝缘膜12和在硅层13内形成的元件隔离区2而形成。在第2层间绝缘膜4b上还形成了与虚设接触栓5q联结的虚设布线6m。
另外，虚设接触栓5q、5r也与接触栓5h一样，可用例如钨栓形成。还有，虚设布线6m也与布线6n一样，可用例如铝布线形成。
按照本实施例的半导体器件，与通向电阻30的布线6n连接的虚设接触栓5q、5r在电阻30附近的未覆盖电阻30的位置上，用与第1和第2层间绝缘膜4a、4b不同的材料形成。因此，虚设接触栓5q、5r防止了氢原子向电阻侵入，能够更可靠地防止氢原子从布线6n延伸的方向对电阻30侵入。从而，可以得到用硅膜形成的电阻30的阻值难以发生变化的半导体器件。
另外，当虚设接触栓5q、5r用金属材料形成时，防止氢原子向电阻30侵入的作用更好。还有，由于是金属，所以虚设接触栓5q、5r容易形成。
另外，在美国专利5530418号中公开了与图34的俯视图类似的结构，即不是采用SOI衬底、而是采用体衬底的结构的发明。本实施例也可以应用于那种结构。
图37是示出本实施例的半导体器件的变例的剖面图。在图37中，取代图36的SOI衬底，采用了作为体衬底的半导体衬底1。在半导体衬底1内形成了元件隔离区2和有源区1a。在有源区1a的表面还形成了硅化物1as。
借助于采用体衬底，取代贯穿第1层间绝缘膜4a、掩埋绝缘膜12和元件隔离区2的虚设接触栓5r，在第1层间绝缘膜4a内形成了与元件隔离区2相接的虚设接触栓5s。另外，同样地，取代贯穿第1层间绝缘膜4a、掩埋绝缘膜12和元件隔离区2的虚设接触栓5j，在第1层间绝缘膜4a内形成了与硅化物1as相接的虚设接触栓5t。除此以外的结构由于与图36相同，所以省略其说明。
在这样的结构的场合，与通向电阻30的布线6n连接虚设接触栓5q、5s更加可靠地防止了氢原子从布线6n延伸的方向对电阻30的侵入。因此，可以得到用硅膜形成的电阻30的阻值难以发生变化的半导体器件。
[发明的效果]
按照第1方面所述的发明，以硅膜作为材料的电阻的至少表面部分是无定形硅。因此，与以多晶硅作为电阻材料的情形相比，氢原子难以进入，可以得到用硅膜形成的电阻的阻值不易发生变化的半导体器件。另外，在电阻表面部分中的接触栓的连接部形成了硅化物。因此，在为形成接触孔进行刻蚀时，对电阻的刻蚀难以发生，可以得到电阻的阻值更难发生变化的半导体器件。
按照第2方面所述的发明，具有防止氢原子向电阻侵入的作用的氮化硅膜覆盖了电阻的表面部分中的至少一部分。因此，可以得到用硅膜形成的电阻的阻值难以发生变化的半导体器件。另外，在电阻的表面部分中的接触栓的连接部形成了硅化物。因此，在为形成接触孔进行刻蚀时，对电阻的刻蚀难以发生，可以得到电阻的阻值更难发生变化的半导体器件。
按照第3方面所述的发明，以与电阻相接的方式设置了对电阻内的杂质有激活作用的硅锗膜。因此，可以减小电阻的阻值，可以得到用硅膜形成的电阻的阻值难以发生变化的半导体器件。
按照第4方面所述的发明，用与层间绝缘膜不同的材料形成的、与电阻绝缘的虚设接触栓覆盖了电阻的表面部分中的至少一部分。因此，当虚设接触栓用具有防止氢原子向电阻侵入的作用的材料形成时，可以得到用硅膜形成的电阻的阻值难以发生变化的半导体器件。另外，由于虚设接触栓与电阻绝缘，所以对用硅膜形成的电阻30的阻值不产生影响，其阻值更不易发生变化。
按照第5方面所述的发明，用与层间绝缘膜不同的材料在虚设接触栓上形成了虚设布线。因此，当虚设布线用具有防止氢原子向电阻侵入的作用的材料形成时，可以得到用硅膜形成的电阻的阻值更难发生变化的半导体器件。
按照第6方面所述的发明，虚设接触栓和/或虚设布线的材料是金属。因此，防止氢原子向电阻侵入的作用更好。还有，由于是金属，所以虚设接触栓和/或虚设布线容易形成。
按照第7方面所述的发明，层间绝缘膜的一部分埋入了虚设接触栓内。因此，在虚设接触栓形成时不易发生掩埋不足，从而异物向虚设接触栓侵入的可能性较小。
按照第8方面所述的发明，用与层间绝缘膜不同的材料在电阻附近形成了虚设接触栓，因此，当虚设接触栓用具有防止氢原子向电阻侵入的作用的材料形成时，可以得到用硅膜形成的电阻的阻值难以发生变化的半导体器件。另外，虚设接触栓贯穿SOI衬底的掩埋绝缘膜和硅层，因此，能更可靠地防止氢原子从SOI衬底内部向电阻侵入。
按照第9方面所述的发明，还包含用与层间绝缘膜不同的材料形成的、覆盖电阻的上方的虚设布线。因此，当虚设布线用具有防止氢原子向电阻侵入的作用的材料形成时，能更可靠地防止氢原子从上方向电阻侵入，可以得到用硅膜形成的电阻的阻值难以发生变化的半导体器件。
按照第10方面所述的发明，虚设接触栓和/或虚设布线的材料是金属。因此，防止氢原子向电阻侵入的作用更好。另外，由于是金属，所以虚设接触栓和/或虚设布线容易形成。
按照第11方面所述的发明，虚设接触栓是多个柱状导体，被并列地设置。因此，在虚设接触栓形成时不易发生掩埋不足，从而异物向虚设接触栓侵入的可能性较小。
按照第12方面所述的发明，虚设接触栓是多个壁状导体，并且夹持电阻而被并列地设置，因此，与柱状导体的情形相比，能更可靠地防止氢原子向电阻侵入。另外，在多个壁状导体的一部分或全部中，在其内部埋入了层间绝缘膜的一部分。因此，在形成虚设接触栓时不易发生掩埋不足，从而异物向虚设接触栓侵入的可能性较小。
按照第13方面所述的发明，与通向电阻的布线连接的虚设接触栓在电阻附近的不覆盖电阻的位置上用与层间绝缘膜不同的材料形成。因此，当虚设接触栓用具有防止氢原子向电阻侵入的作用的材料形成时，能更可靠地防止氢原子从布线延伸的方向对电阻侵入，可以得到用硅膜形成的电阻的阻值难以发生变化的半导体器件。
按照第14方面所述的发明，虚设接触栓的材料是金属。因此，防止氢原子向电阻侵入的作用更好。还有，由于是金属，所以虚设接触栓容易形成。

Claims (13)

1.(图1、2，实施例1，用无定形Si作为电阻，在接触上设置硅化物)一种半导体器件，其特征在于：
包括以硅膜作为材料的电阻<30、31>，
上述电阻的至少表面部分是无定形硅<31、33>，
在上述表面部分中的接触栓的连接部形成了硅化物<32a、32b>。
2.(图16，实施例3，用SiGe包围Si电阻的表面的一部分)一种半导体器件，其特征在于，包括：
以硅膜作为材料的电阻<30>；以及
与上述电阻相接而设置的硅锗膜<44>。
3.(图17～19、26～28、29，实施例4～6，在Si电阻表面的一部分上设置虚设插头)一种半导体器件，其特征在于，包括：
以硅膜作为材料的电阻<30>；
覆盖上述电阻的层间绝缘膜<4a、4b>；以及
用与上述层间绝缘膜不同的材料、并且是具有防止氢原子向上述电阻侵入的作用的材料形成的，与上述电阻绝缘、并覆盖上述电阻的上方部分中的至少一部分的虚设接触栓<5e>。
4.(图17～19、26～28、29，实施例4～6，在虚设插头上还设置虚设布线)如权利要求3所述的半导体器件，其特征在于：
还具有用与上述层间绝缘膜不同的材料、并且是具有防止氢原子向上述电阻侵入的作用的材料在上述虚设接触栓上形成的虚设布线<6e>。
5.(图17～19、26～28、29，实施例4～6，虚设接触栓、虚设布线的材料是金属)如权利要求3或4所述的半导体器件，其特征在于：
上述虚设接触栓和/或上述虚设布线的材料是金属。
6.(图26～28，实施例5，虚设插头呈“口”字状)如权利要求3所述的半导体器件，其特征在于：
上述层间绝缘膜的一部分被埋入上述虚设接触栓内。
7.(图30～36，实施例7～9，贯穿SOI的BOX的插头)一种半导体器件，其特征在于，包括：
具有支撑基板<11>、掩埋绝缘膜<12>和硅层<13>的叠层结构的SOI(在绝缘体上的硅)衬底；
在上述SOI衬底上形成的、以硅膜作为材料的电阻<30>；
覆盖上述电阻的层间绝缘膜<4a、4b>；以及
用与上述层间绝缘膜不同的材料、并且是具有防止氢原子向上述电阻侵入的作用的材料在上述电阻附近形成的、贯穿在上述掩埋绝缘膜和在上述硅层内形成的元件隔离区的虚设接触栓<5j>。
8.(图30～36，实施例7～9，还设置了覆盖电阻的上方的虚设布线)如权利要求7所述的半导体器件，其特征在于，还包括：
用与上述层间绝缘膜不同的材料、并且是具有防止氢原子向上述电阻侵入的作用的材料形成的、覆盖上述电阻的上方的虚设布线<61>。
9.(图30～36，实施例7～9，虚设接触栓、虚设布线的材料是金属)如权利要求7或8所述的半导体器件，其特征在于：
上述虚设接触栓和/或上述虚设布线的材料是金属。
10.(图30、31，实施例7，栓为柱状，多个并列地设置)如权利要求7所述的半导体器件，其特征在于：
上述虚设接触栓是多个柱状导体，被并列地设置。
11.(图32、33，实施例8，插头为壁状，另外还设置了管状的非掩埋部)如权利要求7所述的半导体器件，其特征在于：
上述虚设接触栓是多个壁状导体，并且夹持上述电阻而被并列地设置，
在上述多个壁状导体的一部分或全部中，在其内部埋入上述层间绝缘膜的一部分。
12.(图35～37，实施例9，还在与电阻联结的布线上设置了虚设插头)一种半导体器件，其特征在于，包括：
以硅膜作为材料的电阻<30>；
覆盖上述电阻的层间绝缘膜<4a、4b>；
用与上述层间绝缘膜不同的材料形成的、与上述电阻连接的接触栓<5h>；
用与上述层间绝缘膜不同的材料形成的、与上述接触栓连接的布线<6n>；
在上述电阻附近的不覆盖上述电阻的位置上，用与上述层间绝缘膜不同的材料、并且是具有防止氢原子向上述电阻侵入的作用的材料形成的、与上述布线连接的虚设接触栓<5q～5s>。
13.(图35～37，实施例9，虚设接触栓的材料是金属)如权利要求12所述的半导体器件，其特征在于：
上述虚设接触栓的材料是金属。
CNA031436935A 2002-08-08 2003-07-30 半导体器件 Pending CN1495900A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP230999/2002 2002-08-08
JP2002230999A JP2004071927A (ja) 2002-08-08 2002-08-08 半導体装置

Publications (1)

Publication Number Publication Date
CN1495900A true CN1495900A (zh) 2004-05-12

Family

ID=30768026

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031436935A Pending CN1495900A (zh) 2002-08-08 2003-07-30 半导体器件

Country Status (7)

Country Link
US (1) US20040026762A1 (zh)
JP (1) JP2004071927A (zh)
KR (1) KR20040014197A (zh)
CN (1) CN1495900A (zh)
DE (1) DE10334416A1 (zh)
FR (1) FR2843484A1 (zh)
TW (1) TWI223379B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304044B (zh) * 2007-01-12 2011-06-08 三星电子株式会社 半导体器件及其形成方法
CN109244091A (zh) * 2017-07-11 2019-01-18 佳能株式会社 半导体装置和设备

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456700B1 (ko) * 2002-10-09 2004-11-10 삼성전자주식회사 저항 패턴을 가지는 반도체 장치 및 그 제조방법
JP4946436B2 (ja) * 2004-03-31 2012-06-06 日本電気株式会社 半導体装置及びその製造方法
KR100672160B1 (ko) * 2005-12-28 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리 소자의 레지스터 형성방법
JP2010283310A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 半導体装置およびその製造方法
US9184226B2 (en) * 2011-08-15 2015-11-10 Texas Instruments Incorporated Embedded tungsten resistor
JP5850671B2 (ja) * 2011-08-15 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013197311A (ja) * 2012-03-19 2013-09-30 Lapis Semiconductor Co Ltd 半導体装置およびその製造方法
JP6075114B2 (ja) 2013-02-27 2017-02-08 ローム株式会社 半導体装置および半導体装置の製造方法
US9768243B2 (en) * 2013-03-12 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of resistor
JP2014216428A (ja) * 2013-04-24 2014-11-17 旭化成エレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US10249621B2 (en) * 2016-12-15 2019-04-02 Texas Instruments Incorporated Dummy contacts to mitigate plasma charging damage to gate dielectrics
DE102017212485A1 (de) 2017-07-20 2019-01-24 Robert Bosch Gmbh Einrichtung zur Speicherung von verdichteten Fluiden
JP7390841B2 (ja) * 2019-09-30 2023-12-04 エイブリック株式会社 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3477624D1 (en) * 1984-12-18 1989-05-11 Ibm Low temperature tunneling transistor
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
US5530467A (en) * 1990-02-01 1996-06-25 Kabushiki Kaisha Toshiba Sputtering target, film resistor and thermal printer head
JPH03252169A (ja) * 1990-02-28 1991-11-11 Nippon Seiki Co Ltd 歪抵抗装置及びその製造構造
US5538915A (en) * 1992-06-05 1996-07-23 The Regents Of The University Of California Process for forming synapses in neural networks and resistor therefor
US5530418A (en) * 1995-07-26 1996-06-25 Taiwan Semiconductor Manufacturing Company Method for shielding polysilicon resistors from hydrogen intrusion
JP3719618B2 (ja) * 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6165861A (en) * 1998-09-14 2000-12-26 Taiwan Semiconductor Manufacturing Company Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion
SE513116C2 (sv) * 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan
US6069063A (en) * 1999-04-01 2000-05-30 Taiwan Semiconductor Manufacturing Company Method to form polysilicon resistors shielded from hydrogen intrusion
JP3722655B2 (ja) * 1999-11-12 2005-11-30 シャープ株式会社 Ｓｏｉ半導体装置
US6958523B2 (en) * 2000-09-15 2005-10-25 Texas Instruments Incorporated On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US6730984B1 (en) * 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304044B (zh) * 2007-01-12 2011-06-08 三星电子株式会社 半导体器件及其形成方法
CN109244091A (zh) * 2017-07-11 2019-01-18 佳能株式会社 半导体装置和设备
CN109244091B (zh) * 2017-07-11 2023-07-04 佳能株式会社 半导体装置和设备

Also Published As

Publication number Publication date
TW200402831A (en) 2004-02-16
US20040026762A1 (en) 2004-02-12
KR20040014197A (ko) 2004-02-14
FR2843484A1 (fr) 2004-02-13
DE10334416A1 (de) 2004-02-26
TWI223379B (en) 2004-11-01
JP2004071927A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
CN1190853C (zh) 半导体器件
CN1052343C (zh) 半导体器件及其制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1269224C (zh) 半导体装置
CN100350626C (zh) 具有槽型结构的半导体器件
CN1206736C (zh) 半导体装置、互补型半导体装置
CN1426106A (zh) 半导体装置
CN1495900A (zh) 半导体器件
CN1297011C (zh) 半导体装置及其制造方法
CN1841737A (zh) 半导体器件及其制造方法
CN1236981A (zh) 薄膜晶体管及其制造方法
CN1832178A (zh) 半导体装置及其制造方法
CN1421914A (zh) 半导体装置及其制造方法
CN1825568A (zh) 制造半导体集成电路的方法
CN1532943A (zh) 炭化硅半导体器件及其制造方法
CN101044605A (zh) 半导体器件及其制造方法
CN101075577A (zh) 半导体装置的制造方法
CN1192051A (zh) 半导体器件及其制造方法
CN1536660A (zh) 半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1691351A (zh) 电介质分离型半导体装置
CN1909243A (zh) 半导体装置及其制造方法
CN1617353A (zh) 半导体器件的制造方法
CN101043032A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication