CN109244091B - 半导体装置和设备 - Google Patents

Abstract

一种半导体装置，包括：半导体基板；导电部件，布置在半导体基板上方，包括多晶硅层，多晶硅层有第一部分、第二部分和沿半导体基板的主表面延伸的方向在第一部分和第二部分之间的第三部分；层间绝缘膜，覆盖导电部件；第一氮化硅层，布置在层间绝缘膜和第三部分之间；第二氮化硅层，布置在层间绝缘膜和第一部分之间以及层间绝缘层和第二部分之间；第一和第二触点插头，分别布置在第一和第二部分上方，穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接；其中，第一氮化硅层沿所述方向布置在第一和第二触点插头之间，并与第一和第二触点插头分开。以及一种包括该半导体装置的设备。

Description

半导体装置和设备

技术领域

本公开总体涉及一种半导体装置。

背景技术

在半导体装置中，多晶硅被用作电阻器或布线。通过将氮化硅布置在多晶硅电阻器上方来提高电阻器值的稳定性的技术在日本专利申请公开No.2008-227061和日本专利申请公开No.2006-222410中介绍。在日本专利申请公开No.2006-222410介绍的技术中，两个氮化物膜(即第一氮化物膜29和第三氮化物膜43)布置在包括多晶硅图形的电阻器元件21上方。而且，在日本专利申请公开No.2006-222410介绍的技术中，用于电连接的触点孔形成在层间绝缘膜27和第一氮化物膜29上。当通过日本专利申请公开No.2006-222410中介绍的技术来形成触点孔时，必须在两个氮化物膜(即，第一氮化物膜29和第三氮化物膜43)上施加蚀刻。这降低了与多晶硅图形的电连接的可靠性，并且最终降低半导体装置的可靠性。

发明内容

本发明涉及一种用于提高半导体装置的可靠性的技术。根据本发明的一个方面，一种半导体装置，包括：半导体基板；导电部件，导电部件布置在半导体基板上方，并包括多晶硅层，多晶硅层具有第一部分、第二部分和第三部分，第三部分沿半导体基板的主表面延伸的方向在第一部分和第二部分之间；层间绝缘膜，层间绝缘膜覆盖导电部件；第一氮化硅层，第一氮化硅层布置在层间绝缘膜和第三部分之间；第二氮化硅层，第二氮化硅层布置在层间绝缘膜和第一部分之间以及在层间绝缘层和第二部分之间；第一触点插头，第一触点插头布置在第一部分上方，第一触点插头穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接；以及第二触点插头，第二触点插头布置在第二部分上方，第二触点插头穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接；其中，第一氮化硅层沿所述方向布置在第一触点插头和第二触点插头之间，并与第一触点插头和第二触点插头分开。

通过下面参考附图对示例实施例的说明，将清楚其它特性。

附图说明

图1A和1B是示出半导体装置的视图，

图2A和2B是示出半导体装置的视图。

图3A、3B和3C是示出半导体装置的制造方法的视图。

图4A、4B和4C是示出半导体装置的制造方法的视图。

具体实施方式

在下文中将参考附图介绍示例实施例。在下面的示例实施例和附图中，公共参考标号在多个附图中用于公共构造。因此，公共构造将参考多个附图来说明，并在合适时省略对于应用公共参考标号的构造的说明。另外，具有不同参考标号但名称类似的构造能够被区分为或称为第一构造、第二构造、第三构造等。

<半导体装置>

图1A是示意性地示出具有根据示例实施例的半导体装置APR的设备EQP的视图。半导体装置APR包括半导体器件IC。半导体器件IC是半导体芯片，半导体集成电路布置在半导体芯片上。除半导体器件IC之外，半导体装置APR还可以包括用于保持半导体器件IC的封装件PKG。例如，本示例实施例的半导体装置APR可以是光电转换装置，光电转换装置能够用作图像传感器、自动聚焦(AF)传感器、测光传感器或测距传感器。除了光电转换装置之外，根据本公开的各方面的半导体装置APR还可以应用于计算装置、存储装置、通信装置、机电装置或显示装置。

半导体器件IC包括像素区域PX，在像素区域PX中，具有光电转换部分的像素电路PXC以二维状态排列。半导体器件IC能够在像素区域PX的外周区域中布置周边区域PR。此外，用于驱动像素电路PXC的驱动电路、用于处理来自像素电路PXC的信号的信号处理电路以及用于控制驱动电路或信号处理电路的控制电路能够布置在周边区域PR中。信号处理电路能够执行处理，例如相关双采样(CDS)处理、放大处理或模-数(A/D)转换处理。作为半导体器件IC的另一例子，布置在周边区域PR中的周边电路的至少一部分也可以布置在与上面布置有像素区域PX的半导体芯片不同的半导体芯片上，两个半导体芯片可以一个堆垛在另一个上方。

设备EQP还包括光学系统OPT、控制装置CTRL、处理装置PRCS、显示装置DSPL、存储装置MMRY和机械装置MCHN中的至少一个。设备EQP将在下面详细介绍。

图1B是示意性地示出半导体装置APR的一部分的平面图。图2A是示意性地示出半导体装置APR的剖视图，它包括沿图1B中的线A-B剖开的部分，且图2B是示意性地示出包括着图1B中的线C-D剖开的部分的剖视图。下面，将一起介绍图1B、2A和2B。像素在像素区域PX中以像素列排列所沿的列方向设置为X方向，像素在像素区域PX中以像素行排列所沿的行方向设置为Y方向，表示层或膜的厚度的厚度方向设置为Z方向。X方向、Y方向和Z方向相互交叉(在本例中，X、Y和Z方向彼此正交)。

本示例实施例的特征是由氮化硅材料构成的部件(层或膜)之间的位置关系。描述为不同部件的部件(这些部件分别由氮化硅材料构成)是其间具有由不同材料构成的另一部件的部件或者以不同组成由类似材料构成的部件。对于由氧化硅材料构成的部件，也能够是这样。膜是指在平面中连续的部件，而层是指在平面中可以不连续的部件。在下面所述的示例实施例中，“氮化硅”是指氮(N)和硅(S)的化学化合物，氮(N)和硅(S)不是轻元素(即氢(H)和氦(He))并且关于构成元素的组分比例位于前两位。氮化硅能够包含轻元素，例如氢(H)，且它的量(原子百分比(at.％))可以大于或小于氮(N)或硅(Si)的量。氮化硅可以包含除了氮(N)、硅(Si)、氢(H)和氦(He)之外的元素，其浓度低于氮(N)或硅(Si)的浓度。硼(B)、碳(C)、氧(O)、氟(F)、磷(P)、氯(Cl)和氩(Ar)可以是能够包含在氮化硅中的典型元素。在氮化硅的构成元素中，当除了轻元素以外的处于第三高的组分比的构成元素是氧时，氮化硅能够称为“氮氧化硅”或“含氧的氮化硅”。包含在半导体装置APR的构成部件中的元素能够通过能量发散X射线光谱法(EDX)来分析。类似地，“氧化硅”是指氧(O)和硅(S)的化学化合物，氧(O)和硅(Si)不是轻元素并且关于构成元素的组分比例位于前两位。氧化硅能够包含除氧(O)和硅(Si)之外的元素，其浓度低于(O)或硅(Si)的浓度。

半导体装置APR包括元件部分PPL，元件部分PPL包括导电部件45。在作为光电转换装置的上述半导体装置APR中，尽管元件部分PPL能够布置在周边区域PR中，但是元件部分PPL也能够布置在像素区域PX中。导电部件45用作无源元件，例如电阻器、布线或集成电路的电容等。优选是，本示例实施例中的导电部件45用作电阻器。

半导体装置APR包括半导体基板10、导电部件45、层间绝缘膜40、氮化硅层32和38以及触点插头506和507。X方向和Y方向是沿半导体基板10的主表面延伸的方向。

用作光电转换装置的半导体装置APR能够包括光电转换部分11和像素晶体管，光电转换部分11和像素晶体管在像素区域PX中布置在半导体基板10上。例如，如图2B中所示，像素晶体管是包括栅电极42的金属氧化物半导体(MOS)晶体管。半导体装置APR包括周边晶体管，周边晶体管在周边区域PR中布置在半导体基板10上。例如，周边晶体管是包括栅电极47的MOS晶体管，如图2A中所示。其中布置周边晶体管的部分称为周边晶体管部分PMT。另外，作为光电转换装置的半导体装置APR可以是正面照射类型或者背面照射类型的半导体装置。半导体基板10的主面是半导体基板10的正面和背面当中的包括MOS晶体管与栅极绝缘膜的边界面的面。

导电部件45布置在半导体基板10的上方(即，在它的上侧上)。导电部件45包括多晶硅层450。尽管本示例实施例的多晶硅层450是包含硼的P型多晶硅层，但是多晶硅层450也可以是包含除硼之外的杂质的N型多晶硅层。多晶硅层450包括第一部分451、第二部分452和第三部分453，第三部分453沿X方向在第一部分451和第二部分452之间。第三部分453沿X方向的宽度能够大于第一部分451沿X方向的宽度或第二部分452沿X方向的宽度。第三部分453沿Y方向的宽度能够等于第一部分451沿Y方向的宽度或第二部分452沿Y方向的宽度。

层间绝缘膜40覆盖导电部件45。另外，层间绝缘膜40也覆盖周边晶体管或像素晶体管。尽管光电转换部分11也由层间绝缘膜40覆盖，但是开口可以提供在布置于光电转换部分11上方(即，在它的上侧上)的层间绝缘膜40上，电介质材料例如氮化硅材料、氧化硅材料或树脂材料可以嵌入该开口中。

氮化硅层38布置在层间绝缘膜40和第三部分453之间的位置处。氮化硅层38的厚度T38可以是例如10至100nm。

氮化硅层32布置在层间绝缘膜40和第一部分451之间以及层间绝缘膜40和第二部分452之间。氮化硅层32包括布置在层间绝缘膜40和第一部分451之间的第一区域以及布置在层间绝缘膜40和第二部分452之间的第二部分。在本示例实施例中，氮化硅层32还布置在层间绝缘膜40和第三部分453之间。换句话说，氮化硅层32包括布置在层间绝缘膜40和第三部分453之间的第三区域。氮化硅层32的第一区域和第二区域经由第三区域而连续布置。本示例实施例的氮化硅层32与导电部件45接触。氮化硅层32的厚度T32为例如10至100nm。尽管在本示例实施例中氮化硅层38布置在氮化硅层32和导电部件45之间，但是氮化硅层32也可以布置在氮化硅层38和导电部件45之间。

氧化硅层28布置在氮化硅层38和第三部分453之间。氧化硅层27布置在氮化硅层38和氮化硅层32之间。包括氧化硅层27、氮化硅层38和氧化硅层28的层叠膜称为绝缘膜18。氧化硅层28与导电部件45的第三部分453接触。氧化硅层28的厚度T28为例如5至25nm。

氧化硅层27的厚度T27为例如10至100nm。氧化硅层28的厚度T28可以比氧化硅层27的厚度T27薄(T28<T27)。因此，氮化硅层38和第三部分453之间的距离(对应于厚度T28)比第三区域中在氮化硅层38和氮化硅层32之间的距离(对应于厚度T27)短。通过减小氮化硅层38和导电部件45之间的距离，导电部件45能够由氮化硅层38保护，因此提高它的可靠性。优选是，在第一或第二区域中的氮化硅层32与导电部件45之间的距离比氮化硅层38和第三部分453之间的距离短。在本示例实施例中，氮化硅层32和导电部件45之间的距离为零，原因是第一或第二区域中的氮化硅层32与导电部件45接触。

如下面详细所述，为了使得氮化硅层38自身显示出实际的功能性，优选是，氮化硅层38具有一定厚度，并与导电部件45紧密接触。因此，氮化硅层38的厚度T38能够大于氧化硅层28的厚度T28(T28<T38)。氧化硅层28能够起到作为缓冲层的功能，缓冲层减小了施加在导电部件45上的氮化硅层38的应力的影响。氮化硅层38的厚度T38能够大于氧化硅层27的厚度T27(T38>T27)。因此，例如，在构成绝缘膜18的各层的厚度之间的关系可以表示为“T28<T27<T38”。

触点插头506是布置在孔(触点孔)中的导电部件，孔(触点孔)在第一区域中穿透层间绝缘膜40和氮化硅层32。触点插头506布置在第一部分451上方(即，在它的上侧上)，并在第一区域中穿透层间绝缘膜40和氮化硅层32，以便与导电部件45连接。因此，触点插头506在第一区域中与层间绝缘膜40和氮化硅层32接触。包括触点插头506的多个触点插头在第一区域中穿透层间绝缘膜40和氮化硅层32，以便与导电部件45连接。多个触点插头布置在第一部分451上方(即，在它的上侧上)，并沿Y方向排列。

触点插头507是布置在孔(触点孔)中的导电部件，孔(触点孔)在第二区域中穿透层间绝缘膜40和氮化硅层32。触点插头507布置在第二部分452上方(即，在它的上侧上)，并在第二区域中穿透层间绝缘膜40和氮化硅层32，以便与导电部件45连接。因此，触点插头507在第二区域中与层间绝缘膜40和氮化硅层32接触。包括触点插头507的多个触点插头在第二区域中穿透层间绝缘膜40和氮化硅层32，以便与导电部件45连接。多个触点插头布置在第二部分452上方(即，在它的上侧上)，并沿Y方向排列。

触点插头506和507是包括屏障金属(例如氮化钛)和导电材料(例如钨)的导电部件。通常，触点插头506和507的屏障金属与层间绝缘膜40和氮化硅层32接触。

电通路从触点插头506至第一部分451、从第一部分451至第三部分453，从第三部分453至第二部分452以及从第二部分452至触点插头507地形成。通过这种构造，第三部分453主要用作电阻器或布线。

氮化硅层38沿X方向的宽度小于导电部件45沿X方向的宽度。在本示例实施例中，氮化硅层38沿X方向的宽度等于导电部件45的第三部分453沿X方向的宽度。然后，氮化硅层38沿X方向布置在触点插头506和触点插头507之间。因此，氮化硅层38与触点插头506和507分开(分离)。换句话说，氮化硅层38沿X方向的两端(左端和右端)布置在触点插头506和507之间。氮化硅层38沿X方向的两端(左端和右端)沿Y方向延伸。氮化硅层38沿X方向的左端沿包括触点插头506的触点插头列延伸，而氮化硅层38沿X方向的右端沿包括触点插头507的触点插头列延伸。第一区域中的氮化硅层32布置在氮化硅层38和触点插头506之间，以便覆盖氮化硅层38的左端。此外，第二区域中的氮化硅层32布置在氮化硅层38和触点插头507之间，以便覆盖氮化硅层38的右端。

因为氮化硅层38布置成靠近导电部件45，所以导电部件45的特性能够稳定，从而提高它的可靠性。一个原因是氮化硅层具有比氧化硅层更高的屏障特性，因此氮化硅层38用作保护层，用于保护导电部件45免受损坏或污染。特别是，因为导电部件45的金属污染或来自导电部件45的杂质(硼)扩散很可能使得导电部件45的电阻波动，因此布置氮化硅层38将很有效。

因为氮化硅层32布置成靠近导电部件45，所以能够提高穿过氮化硅层32的触点插头506和507与导电部件45之间的连接的可靠性。氮化硅层38与触点插头506和507分开(分离)，使得触点插头506和507只穿透氮化硅层38和32中的一个，并只与另一个接触。通常，触点插头506和507的屏障金属与层间绝缘膜40和氮化硅层32接触。与每个触点插头506和507都穿透并接触氮化硅层38和32两者的情况相比，能够提高触点插头506或507和导电部件45之间的连接的可靠性。在本示例实施例中，每个触点插头506和507只穿透和接触氮化硅层38和32当中的氮化硅层32。

由于在包含于导电部件45中的悬挂键上进行的氢终结化(hydrogentermination)，因此也可以提高可靠性。存在这样的情况：每个氮化硅层32和38根据它的膜质量而用作脱氢体或氢屏蔽体。在每种情况下，通过布置氮化硅层32和38，能够控制多晶硅层450的氢终结化程度。例如，考虑氮化硅层38布置在氮化硅层32和导电部件45之间的情况。当氮化硅层32是脱氢体时，通过使得氮化硅层38成为氢屏蔽体，能够抑制过量的氢从氮化硅层32供给至导电部件45，使得导电部件45的特性能够稳定。当氮化硅层38是脱氢体时，因为氮化硅层32抑制氢从氮化硅层38向外扩散，因此能够便于氢向导电部件45的供给，从而能够稳定导电部件45的特性。尽管能够根据导电部件45所需的特性来确定氮化硅层32和38是用作脱氢体还是用作氢屏蔽体，但优选是氮化硅层32用作脱氢体，氮化硅层38用作氢屏蔽体。在这种情况下，氮化硅层32的氢浓度能够高于氮化硅层38的氢浓度。

与触点插头506和507接触的布线层51布置在层间绝缘膜40上方。布线层51是例如具有单镶嵌结构的铜布线层。不过，布线层51可以是铝布线层。氮化硅层32和导电部件45之间的距离或者氮化硅层38和导电部件45之间的距离(它对应于厚度T28)比半导体基板10和布线层51之间的距离D5短(T28<D5)。此外，氮化硅层38和导电部件45之间的距离比触点插头506的长度L506短。触点插头507的长度可以认为等于触点插头506的长度L506。

导电部件45包括布置在多晶硅层450(第一部分451)和触点插头506之间的硅化物部分456。硅化物部分456延伸和布置在第一区域中的氮化硅层32与多晶硅层450(第一部分451)之间。导电部件45包括布置在多晶硅层450(第二部分452)和触点插头507之间的硅化物部分457。硅化物部分457延伸和布置在第二区域中的氮化硅层32与多晶硅层450(第二部分452)之间。第一区域中的氮化硅层32与硅化物部分456接触，而第二区域中的氮化硅层32与硅化物部分457接触。通常，触点插头506和507的屏障金属分别与硅化物部分456和457接触。通过提供硅化物部分456和457，能够减小触点插头506或507与导电部件45之间的接触电阻，从而使得导电部件45的电阻值的变化能够降低。此外，通过使得硅化物部分456和457沿Y方向延伸，能够减小导电部件45沿Y方向的电阻分布。因此能够减小电阻特性的变化。多晶硅层450的第三部分453与绝缘膜18接触。在本示例实施例中，第三部分453与氧化硅层28接触。这意味着在第三部分453和绝缘膜18之间不存在硅化物部分。换句话说，硅化物部分456和457并不延伸和布置在氮化硅层38和多晶硅层450之间。通过这种构造，能够抑制导电部件45的电阻值的急剧降低，因此，导电部件45能够合适地用作电阻器。

硅化物材料例如硅化钴、硅化镍、硅化钨或硅化钛可以用于硅化物部分456或457。

氮化硅层32抑制硅化物部分456和457的金属组分的扩散，从而能够减少其它元素的污染。因此，优选是氮化硅层32与硅化物部分456或457之间的距离较短。在本示例实施例中，氮化硅层32和导电部件45之间的距离为零。在本示例实施例中，因为氮化硅层38沿X方向的宽度小于导电部件45沿X方向的宽度，因此能够使得氮化硅层32靠近硅化物部分456或457。

比氮化硅层38厚的绝缘部件9布置在导电部件45和半导体基板10之间，氮化硅层32延伸和布置成沿X方向覆盖绝缘部件9的边缘。绝缘部件9是用于元件绝缘的部件，具有浅沟道隔离(STI)结构或硅局部氧化(LOCOS)结构(也称为场氧化物膜)。本示例实施例的绝缘部件9是氧化硅部件，它布置在形成于半导体基板10的主面上的凹形槽中。通过将厚绝缘部件9布置在导电部件45下面，半导体基板10和导电部件45之间的电容能够减小，

侧壁19布置在绝缘部件9上方，侧壁19覆盖多晶硅层450沿X方向的两侧的侧面。多晶硅层450沿X方向的两侧的侧面由第一部分451和第二部分452构成，并沿Y方向延伸。侧壁19包括氮化硅层193。侧壁19包括氧化硅层192，氧化硅层192布置在氮化硅层193和多晶硅层450之间的位置处以及在氮化硅层193和绝缘部件9之间的位置处，绝缘部件9布置在半导体基板10上。氮化硅层32与侧壁19的氮化硅层193接触。氮化硅层38沿Y方向延伸，以便覆盖多晶硅层450沿Y方向的两侧的侧面。多晶硅层450沿Y方向的两侧的侧面由第三部分453构成，并沿Y方向延伸。因为多晶硅层450的四个侧面由侧壁19或绝缘膜18(绝缘膜18包括氮化硅层193或38)覆盖，所以能够抑制氢从多晶硅层450的侧面渗透，从而能够使电阻稳定。

周边晶体管部分PMT布置在周边区域PR中。周边晶体管部分PMT包括栅电极47、栅极绝缘膜26、源极16和漏极17。栅电极47布置在半导体基板10上方，栅极绝缘膜26布置在栅电极47和半导体基板10之间。栅电极47包含多晶硅部分471和含金属部分473。源极16包括作为轻掺杂漏极(LDD)区域的P型低浓度半导体区域161、P型中等浓度半导体区域162和含金属部分163。类似地，漏极17也包括P型低浓度半导体区域171、P型中浓度半导体区域172和含金属部分173。多晶硅部分471含有硼。为了不降低多晶硅层450的电阻率，优选是多晶硅层450的硼浓度比栅电极47的多晶硅部分471的硼浓度低。

含金属部分163、173和473是包含金属的部分，它由金属或金属化合物构成。例如，包含在含金属部分163、173或473中的金属可以是钴(Co)、镍(Ni)、钽(Ta)或钨(W)。通常，含金属部分163、173或473是由半导体金属化合物构成的部分，更通常地，含金属部分163、173或473是由硅金属化合物(即，硅化物)构成的部分(硅化物部分)。优选是，硅化物可以是硅化钴、硅化镍、硅化钨或硅化钛。含金属部分473可以是金属氮化物，例如氮化钽、氮化钛或氮化铝，或者可以是金属碳化物。含金属部分163和173设置的目的是降低周边晶体管部分PMT和触点插头503的电阻。含金属部分473设置的目的是降低栅电极47上的触点插头(未示出)的电阻。含金属部分可以布置成用于其它目的。例如，含金属部分可以布置成作为用于栅电极的金属栅极，或者可以布置成作为用于半导体基板10的屏蔽部件。

栅电极47的侧壁间隔件48布置成覆盖栅电极47的侧面。侧壁间隔件48是包括氮化硅层483和氧化硅层482的多层式部件。氧化硅层482布置在氮化硅层483与栅电极47的侧面之间以及在氮化硅层483和半导体基板10(半导体区域171和161)之间。半导体区域161和171布置在侧壁间隔件48下面，半导体区域162和172布置在含金属部分173下面。

穿透层间绝缘膜40的触点插头501、502和503布置在半导体基板10上方。除了层间绝缘膜40之外，触点插头503还穿透氮化硅层32。触点插头501、502和503是包括屏障金属例如氮化钛和导电材料例如钨的导电部件。触点插头503与源极16和漏极17连接，触点插头504与栅电极47连接。触点插头503与含金属部分163和173接触，尽管含金属部分163、173和473分别布置在周边晶体管部分PMT的源极16、漏极17和栅电极47上，但是也可以只布置含金属部分163、173和473中的一个。

例如，光电二极管可以用作布置在半导体基板10上的光电转换部分11。光电转换部分11包括作为电荷积累区域的N型半导体区域111(即，阴极)以及作为阱区域的P型半导体区域112(即，阳极)，P型半导体区域112在半导体基板10中布置在比半导体区域111的位置更深的位置处。光电转换部分11包括作为表面分离区域的P型半导体区域113，P型半导体区域113布置在半导体区域111与半导体基板10的表面之间。通过半导体区域112，光电转换部分11用作嵌入的光电二极管。

像素晶体管的栅电极42布置在半导体基板10上方。栅电极42和半导体基板10之间的栅极绝缘膜24可以比周边晶体管部分PMT的栅极绝缘膜26厚。电荷检测部分12用作浮置扩散。触点插头501与电荷检测部分12连接，触点插头502与栅电极42连接。

半导体装置APR包括布置在半导体基板10上方的氮化硅层31。氮化硅层31布置在光电转换部分11上方，以便占据层间绝缘膜40和半导体基板10之间的部分。氮化硅层31的厚度T31可以是氮化硅层32的厚度T32的0.95倍或更小，或者1.05倍或更大。布置在光电转换部分11上方的氮化硅层31自身可以起到保护层的作用，以便在制造或使用光电转换装置APR时减少光电转换部分11的损坏或污染。通过使得氮化硅层31的厚度T31与氮化硅层32的厚度T32不同，能够优化氮化硅层31的厚度T31，以便保护光电转换部分11或提高它的光学特性。

半导体装置APR还包括布置在半导体基板10上方的氧化硅层22、氮化硅层33和氧化硅层23中的至少一个。在本示例实施例中，尽管半导体装置APR包括全部上述三个层22、33和23，但特别优选是将三个层22、33和23当中的氮化硅层33布置于其上。除了层间绝缘膜40之外，触点插头501和502还穿透氮化硅层33。布置在半导体基板10和层间绝缘膜40之间的氮化硅层33布置在光电转换部分11上方。例如，氮化硅33的厚度T33为10至100nm。氮化硅层33的厚度T33可以是氮化硅层38的厚度T38的0.95倍或更大并且1.05倍或更小。氮化硅层33布置在氧化硅层22和光电转换部分11之间。氧化硅层22布置在氮化硅层31和氮化硅层33之间。氧化硅层23布置在半导体基板10和氮化硅层33之间。在像素区域PX中，作为多层式膜的绝缘膜49(包括氧化硅层22、氮化硅层33和氧化硅层23)覆盖半导体基板10和栅电极42。通过布置包括氧化硅层22、氮化硅层33和氧化硅层23的绝缘膜49，能够提高光学特性，例如光电转换部分11上的反射率。通过减小覆盖栅电极42的氮化硅层33的厚度和覆盖导电部件45的氮化硅层38的厚度之间的差异，能够降低它们的高度之间的差异，且能够提高层间绝缘膜40在整个半导体装置APR中的平坦度。通过这种构造，能够抑制由在形成触点插头501至507或布线层51时产生的残留物而引起的短路，并能够提高半导体装置APR的可靠性。

<半导体装置的制造方法>

下面将参考图3A至3C和图4A至4C介绍半导体装置APR的制造方法。

在图3A所示的处理A中，将多晶硅膜形成在半导体基板10上，用于对元件进行绝缘的绝缘部件9形成在半导体基板10上。半导体基板10可以是硅晶片。通过图形化，多晶硅膜形成为多晶硅层和栅电极47。另外，可以形成非晶硅膜代替多晶硅膜，非晶硅可以在图形化之后通过热处理而变性成多晶硅。

然后，将P型杂质(硼)引入至多晶硅层450。通过将硼引入至多晶硅层450，多晶硅层450的电阻率能够降低至适合于使用多晶硅层450作为电阻器的电阻率。例如，引入多晶硅层450的硼的剂量为5×10¹⁴至5×10¹⁵个离子/cm²。

此外，栅电极47用作掩模，半导体区域161和171通过将离子注入半导体基板10中而形成。例如，用于形成半导体区域161和171的硼的剂量可以是1×10¹⁴至1×10¹⁵个离子/cm²。在处理A中用于形成半导体区域161和171的剂量能够小于在处理A中引入多晶硅层450的硼的剂量。当形成半导体区域161和171时，杂质可以引入栅电极47。另一方面，当形成半导体区域161和171时，多晶硅层450的第一部分451、第二部分452和第三部分453能够由抗蚀剂掩蔽，使得杂质不会引入其中。

在图3B所示的处理B中，将绝缘膜490形成为覆盖多晶硅450和栅电极47。绝缘膜490是多层式膜，它包括氧化硅层220、在氧化硅层220和半导体基板10之间的氮化硅层330以及在氮化硅层330和半导体基板10之间的氧化硅层230。绝缘膜490的各个层330、220和230能够通过热化学气相沉积(CVD)方法而形成。

在图3C所示的处理C中，在绝缘膜490上实施图案化。通过这种处理，绝缘膜18由绝缘膜490形成在多晶硅层450上。绝缘膜18通过除去绝缘膜490的布置在多晶硅层450的第一部分451和第二部分452上方的部分而形成。另外，覆盖多晶硅层450的侧面的侧壁19由绝缘膜490形成。此外，侧壁间隔件48由绝缘膜490形成。此外，布置在光电转换部分11(未示出)上方的绝缘膜49(未示出)由绝缘膜490形成。在处理C中，氧化硅层220的一部分481可以保留在侧壁间隔件48或侧壁19上方。

然后，栅电极47或侧壁间隔件48用作掩模，半导体区域162和172通过将离子注入到半导体基板10中而形成。例如，用于形成半导体区域162和172的硼的剂量可以是1×10¹⁵至1×10¹⁶个离子/cm²。在处理C中用于形成半导体区域162和172的剂量可以大于在处理A中引入多晶硅层450的硼的剂量。尽管可以在形成半导体区域162和172时将杂质引入栅电极47，但是多晶硅层450的第一部分451和第二部分452能够由抗蚀剂来掩蔽，以使得杂质不会引入其中。

在图4A所示的处理D中，将金属性膜(未示出)形成在半导体基板10上。硅化物部分456和457经由热处理通过使金属性膜与半导体基板10、多晶硅层450以及栅电极47的多晶硅部分反应而形成。而且，形成含金属部分163、173和473。如上所述，在理D中，在侧壁间隔件48和侧壁19用作硅化物阻滞物的同时，执行自对准硅化物(SALICIDE)处理，以便由绝缘膜490形成绝缘膜18和49。因为氮化硅层包含在硅化物阻滞物中，所以与硅化物阻滞物仅由氧化硅层(没有氮化硅层)构成的情况相比能够抑制金属从金属性膜扩散。因此，能够抑制半导体基板10或多晶硅层450的金属污染以及由金属引起的电阻率降低。

在形成硅化物部分456和457之后，除去未反应的金属性膜。当除去金属性膜时，能够除去氧化硅层220的保留在侧壁间隔件48或侧壁19上方的一部分481。

在图4B所示的处理E中，通过等离子体CVD方法而在半导体基板10的整个面上形成氮化硅膜。氮化硅层32由在处理E中形成的氮化硅膜形成。需要时，可以在该氮化硅膜上执行图形化，并从像素区域PX除去氮化硅膜。尽管因为氮化硅膜通过在处理E中采用等离子体CVD方法来形成而在导电部件45中可能产生由等离子体引起的损坏，但是由于导电部件45受到氮化硅层38的保护，因此由等离子体引起的损坏减小。因此，能够提高导电性部件45的可靠性。与通过热CVD方法形成氮化硅膜相比，通过等离子体CVD方法形成的氮化硅膜包含更多氢。另一方面，与通过等离子体CVD方法形成的氮化硅膜相比，通过热CVD方法形成的氮化硅膜不容易传递氢。存在包含在氮化硅膜中的氢使得导电部件45的电阻值波动的情况。不过，因为导电部件45由通过热CVD方法形成的氮化硅层38保护，因此能够抑制氢从氮化硅层32向导电部件45供给。因此，能够使得导电部件45的电阻值稳定。

在图4C所示的处理F中，将层间绝缘膜40形成在氮化硅层32上方，将层间绝缘膜40平面化。然后，通过在层间绝缘膜40和氮化硅层32上施加蚀刻来形成触点孔403、406和407，触点孔403、406和407是在层间绝缘膜40和氮化硅层32上形成的孔，它们使得半导体基板10的半导体区域中的导电材料(例如多晶硅或硅化物)或半导体材料暴露。当触点孔403、406、407形成在层间绝缘膜40上时，氮化硅层32用作对于施加在层间绝缘膜40上的蚀刻的蚀刻停止器。通过将氮化硅层32布置在导电部件45附近，能够提高触点孔406和407的深度的精度。通过这种构造，能够抑制在形成触点孔406或407时对导电部件45的损坏以及抑制由于触点孔406或407的深度不足而引起的生产率的降低。与本示例实施例不同，在通过穿透氮化硅层32和38来形成触点孔的情况下，当蚀刻施加于氧化硅层32和38上时，必须在蚀刻施加于氮化硅层32和38上之前和之后切换用于施加蚀刻的条件。因此，它的制造处理变得复杂，因此装置的可靠性或制造的生产率可能降低。相反，通过使得氮化硅层38沿X方向的宽度比导电部件45沿X方向的宽度短，在形成触点孔406或407时不需要在氮化硅层38上施加蚀刻。因此，能够避免触点孔406或407的复杂形成过程，并能够提高装置的可靠性或制造的生产率。

然后，如图2A中所示，将触点插头503、506和507形成在触点孔403、406和407上。而且，形成包括布线层51、颜色滤光片阵列和微透镜阵列的多层式布线结构。然后，将晶片切成芯片，并通过封装处理来密封芯片。因此，能够制造作为光电转换装置的半导体装置APR。

<包括半导体装置的设备>

下面将详细介绍图1A中所示的设备EQP。除了包括半导体基板10的半导体器件IC之外，半导体装置APR还能够包括用于容纳半导体器件IC的封装件PKG。封装件PKG包括：基板，半导体器件IC固定在基板上；盖材料，例如玻璃，盖材料面对半导体器件IC；以及连接部件，例如接合线或凸块，用于使得提供在基板上的端子与提供在半导体器件IC上的端子连接。

设备EQP还能够包括光学系统OPT、控制装置CTRL、处理装置PRCS、显示装置DSPL和存储装置MMRY中的至少一个。光学系统OPT可以是透镜、快门或反射镜，其在作为光电转换装置的半导体装置APR上形成图像。控制装置CTRL可以是半导体器件例如专用集成电路(ASIC)，其控制半导体装置APR。处理装置PRCS处理从半导体装置APR输出的信号。处理装置PRCS是半导体器件例如中央处理单元(CPU)或ASIC，用于构成模拟前端(AFE)或数字前端(DFE)。显示装置DSPL是电致发光(EL)显示装置或液晶显示装置，显示装置DSPL显示由半导体装置APR获取的信息(图像)。存储装置MMRY是磁性装置或半导体器件，它存储由半导体装置APR获取的信息(图像)。存储装置MMRY可以是易失性存储器，例如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)，或者可以是非易失性存储器，例如闪存或硬盘驱动器，机械装置MCHN包括运动单元或驱动单元，例如马达或发动机。设备EQP在显示装置DSPL上显示从半导体装置APR输出的信号，或者通过包含在设备EQP中的通信装置(未示出)向外部发送信号。因此，优选地，除了包括在半导体装置APR中的存储器电路或算术电路之外，设备EQP还包括存储装置MMRY和处理装置PRCS。

图1A中所示的设备EQP可以是电子装置，例如具有成像功能的信息终端(例如，智能电话或可穿戴终端)或相机(例如，可互换镜头相机、小型相机、视频相机或监控相机)。相机中的机械装置MCHN能够驱动光学系统OPT的零部件，以便执行缩放、聚焦、或快门操作。而且，设备EQP可以是运输设备(运动体)，例如车辆、船舶、飞行器等。运输设备中的机械装置MCHN用作运动装置。作为运输设备的设备EQP(半导体装置APR安装于其中)优选是用于通过成像功能来辅助和/或自动进行驱动(转向)操作的设备。用于辅助和/或自动进行驱动(转向)操作的处理装置PRCS能够根据由半导体装置APR获取的信息来执行操作机械装置MCH(作为运动装置)的处理。

通过使用根据本示例实施例的半导体装置APR，能够提高可靠性。因此，当通过将半导体装置APR安装在运输设备上来执行运输设备外部视图的成像或者外部环境的测量时，能够获得优良的图像质量或测量精度。而且，可以实现半导体装置APR的足够可靠性，半导体装置APR将安装在例如在恶劣环境中使用的运输设备上。因此，在运输设备的制造和分配方面，本示例实施例的半导体装置APR能够有利地安装在运输设备上，以便提高运输设备的性能。

不脱离本公开的方面的技术精神的变化形式或改进可以合适地应用于上述示例实施例。而且，本公开的示例实施例并不局限于本说明书的文件中所述的内容，从说明书文件和附图中可理解的所有内容都将包含在本公开的范围内。

尽管已经参考示例实施例介绍了本发明的多个方面，但是应当理解，本发明并不局限于所公开的示例实施例。下面的权利要求的范围应当根据最广义的解释，以便包含所有这些变化形式以及等效的构造和功能。

Claims (19)

1.一种半导体装置，包括：

半导体基板；

导电部件，导电部件布置在半导体基板上方，并包括多晶硅层，多晶硅层具有第一部分、第二部分和第三部分，第三部分沿半导体基板的主表面延伸的方向在第一部分和第二部分之间；

层间绝缘膜，层间绝缘膜覆盖导电部件；

第一氮化硅层，第一氮化硅层布置在层间绝缘膜和第三部分之间；

第二氮化硅层，第二氮化硅层布置在层间绝缘膜和第一部分之间以及在层间绝缘层和第二部分之间；

第一触点插头，第一触点插头布置在第一部分上方，第一触点插头穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接；以及

第二触点插头，第二触点插头布置在第二部分上方，第二触点插头穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接；

其中，第一氮化硅层沿所述方向布置在第一触点插头和第二触点插头之间，并与第一触点插头和第二触点插头分开；

其中，第一部分、第二部分和第三部分排列的方向设置为第一方向，与第一方向交叉、沿半导体基板的主表面延伸的方向设置为第二方向，以及

其中，第一氮化硅层延伸和布置成沿第二方向覆盖多晶硅层的侧表面。

2.根据权利要求1所述的半导体装置，其中：第一氮化硅层布置在第二氮化硅层和导电部件之间。

3.根据权利要求1所述的半导体装置，其中：第二氮化硅层包括布置在层间绝缘膜和第三部分之间的区域。

4.根据权利要求3所述的半导体装置，其中：在第一氮化硅层和导电部件之间的距离比第一氮化硅层和所述区域之间的距离短。

5.根据权利要求1所述的半导体装置，其中：第二氮化硅层和导电部件之间的距离比第一氮化硅层和导电部件之间的距离短。

6.根据权利要求1所述的半导体装置，其中：

第一氧化硅层布置在第一氮化硅层和多晶硅层之间，

第二氧化硅层布置在第一氮化硅层和第二氮化硅层之间，以及

第一氧化硅层与多晶硅层接触。

7.根据权利要求1所述的半导体装置，其中：第二氮化硅层布置在第一氮化硅层和第一触点插头之间以及在第一氮化硅层和第二触点插头之间。

8.根据权利要求1所述的半导体装置，其中：

导电部件包括布置在多晶硅层和第一触点插头之间的第一硅化物部分和布置在多晶硅层和第一触点插头之间的第二硅化物部分；以及

第一硅化物部分和第二硅化物部分延伸和布置在第二氮化硅层和多晶硅层之间。

9.根据权利要求8所述的半导体装置，其中：第二氮化硅层与第一硅化物部分和第二硅化物部分接触。

10.根据权利要求1所述的半导体装置，其中：包括氮化硅层、覆盖多晶硅层的侧表面的侧壁布置在半导体基板上方。

11.根据权利要求10所述的半导体装置，其中：第二氮化硅层与侧壁的氮化硅层接触。

12.根据权利要求1所述的半导体装置，其中：

第一部分、第二部分和第三部分布置的方向设置为第一方向，与第一方向交叉、沿半导体基板的主表面延伸的方向设置为第二方向，以及

包括所述第一触点插头的第一多个触点插头布置在第一部分上方，所述第一多个触点插头穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接，所述第一多个触点插头沿第二方向排列；以及

包括所述第二触点插头的第二多个触点插头布置在第二部分上方，所述第二多个触点插头穿透层间绝缘膜和第二氮化硅层，以便与导电部件连接，所述第二多个触点插头沿第二方向排列。

13.根据权利要求1所述的半导体装置，其中：

比第一氮化硅层厚的绝缘部件布置在导电部件和半导体基板之间，以及

第二氮化硅层延伸和布置成沿所述主表面延伸的方向覆盖绝缘部件的边缘。

14.根据权利要求1所述的半导体装置，其中：多晶硅层包含硼。

15.根据权利要求14所述的半导体装置，还包括具有栅电极的晶体管，其中：

多晶硅层包含硼，

所述栅电极布置在半导体基板上方，

栅电极包括多晶硅部分，以及

多晶硅层的硼浓度比多晶硅部分的硼浓度低。

16.根据权利要求1所述的半导体装置，其中：光电转换部分布置在半导体基板上。

17.根据权利要求16所述的半导体装置，其中：

第三氮化硅层布置在光电转换部分上方，第三氮化硅层具有布置在半导体基板和层间绝缘膜之间的部分，以及

第三氮化硅层的厚度为第一氮化硅层的厚度的0.95倍或更大并且1.05倍或更小。

18.根据权利要求16所述的半导体装置，其中：

第四氮化硅层布置在光电转换部分上方，第四氮化硅层具有布置在半导体基板和层间绝缘膜之间的部分，以及

第四氮化硅层的厚度为第二氮化硅层的厚度的0.95倍或更小，或者1.05倍或更大。

19.一种包括半导体装置的设备，其中：

所述半导体装置是一种权利要求1所述的半导体装置；并且

所述设备还包括以下至少一个：光学系统，用于在半导体装置上形成图像；控制装置，用于控制半导体装置；处理装置，用于处理从半导体装置输出的信号；机械装置，机械装置根据由半导体装置获取的信息来被控制；显示装置，用于显示由半导体装置获取的信息；以及存储装置，用于存储由半导体装置获取的信息。

Images