FR2843484A1 - Dispositif a semiconducteur comprenant une resistance formee par une pellicule de silicium - Google Patents
Dispositif a semiconducteur comprenant une resistance formee par une pellicule de silicium Download PDFInfo
- Publication number
- FR2843484A1 FR2843484A1 FR0308988A FR0308988A FR2843484A1 FR 2843484 A1 FR2843484 A1 FR 2843484A1 FR 0308988 A FR0308988 A FR 0308988A FR 0308988 A FR0308988 A FR 0308988A FR 2843484 A1 FR2843484 A1 FR 2843484A1
- Authority
- FR
- France
- Prior art keywords
- resistor
- semiconductor device
- film
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 65
- 239000010703 silicon Substances 0.000 title claims abstract description 63
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 32
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 44
- 239000010410 layer Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 125000004429 atom Chemical group 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 238000009413 insulation Methods 0.000 description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000009933 burial Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- -1 nitrogen ion Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- NYQDCVLCJXRDSK-UHFFFAOYSA-N Bromofos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(Br)C=C1Cl NYQDCVLCJXRDSK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Une résistance (31) est formée par une pellicule de silicium amorphe, et des siliciures (32a, 32b) sont formés dans des parties de connexion de plots de contact (5a, 5b) dans une partie de surface de la résistance. Du fait que la résistance est en silicium amorphe, un atome d'hydrogène se lie plus difficilement en comparaison avec le cas du silicium polycristallin. Il est donc possible d'obtenir un dispositif à semi-conducteur dans lequel une valeur de la résistance formée par la pellicule de silicium change difficilement. En outre, du fait de la formation des siliciures (32a, 32b), la résistance (31) est difficilement attaquée au moment de la formation de trous de contact pour les plots de contact (5a, 5b).
Description
DISPOSITIF A SEMICONDUCTEUR COMPRENANT UNE RESISTANCE FORMEE PAR UNE
PELLICULE DE SILICIUM
La présente invention concerne un dispositif à semiconducteur
utilisant une pellicule de silicium en tant que résistance.
De façon classique, on a employé une pellicule de silicium telle
qu'une pellicule de silicium polycristallin en tant que matériau d'une résistance à former dans un dispositif à semiconducteur.
Les figures 38 et 39 sont respectivement une vue de dessus et une vue en coupe qui montrent un dispositif à semiconducteur classique 10 comprenant une résistance formée par une pellicule de silicium polycristallin. Dans le dispositif à semiconducteur, une résistance 30 est formée par une pellicule de silicium polycristallin et est placée sur une région d'isolation 2 dans un substrat semiconducteur 1. Des plots de contact 5a et 5b sont connectés aux deux extrémités d'une surface de la résistance 15 30. Les plots de contact 5a et 5b sont respectivement connectés à des interconnexions 6a et 6b formées sur une première pellicule isolante inter-couche 4a. Une seconde pellicule isolante inter-couche 4b est formée
sur les interconnexions 6a et 6b.
Le substrat semiconducteur 1 est par exemple un substrat en 20 silicium, et la région d'isolation 2 est formée par exemple par une pellicule d'oxyde de silicium. Des régions actives la et lb ayant un ion d'impureté implanté avec une concentration élevée sont formées sur une surface du substrat semiconducteur 1. En outre, les plots de contact 5a et 5b sont formés par exemple par des plots de tungstène, et les intercon25 nexions 6a et 6b sont formées par exemple par des interconnexions en aluminium. Les première et seconde pellicules isolantes inter-couches 4a
et 4b sont formées par exemple par une pellicule d'oxyde de silicium.
Une région AR dans la résistance 30 est agrandie dans une re-
présentation agrandie MV1 sur la figure 39. Comme représenté dans la vue agrandie MV1, un grand nombre de grains GR formant des régions monocristallines partielles sont rassemblés dans une pellicule de silicium polycristallin. Une liaison ouverte d'un atome de silicium est présente dans une frontière de grain BS entre les grains GR. Dans un processus pour fabriquer un dispositif à semiconducteur, une tranche de semiconducteur est exposée dans certains cas à une atmosphère d'hydrogène. A ce moment, un atome d'hydrogène se lie aisément à la liaison ouverte de l'atome de silicium. Une représentation 10 agrandie MV2 sur la figure 39 montre la liaison aisée et un atome d'hydrogène HY entre dans la frontière de grain BS. Lorsque l'atome d'hydrogène HY entre, une valeur de la résistance 30 est changée et s'écarte
ainsi d'une valeur de résistance nominale.
Un but de la présente invention est de procurer un dispositif à 15 semiconducteur dans lequel une valeur d'une résistance formée par une
pellicule de silicium soit difficilement changée.
Selon un premier aspect de la présente invention, un dispositif à semiconducteur comprend une résistance formée par une pellicule de silicium. Au moins une partie de surface de la résistance consiste en silicium 20 amorphe et un siliciure est formé dans une partie de connexion d'un plot
de contact dans la partie de surface.
Au moins la partie de surface de la résistance formée par la pellicule de silicium consiste en silicium amorphe. Par conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel un atome 25 d'hydrogène est plus difficilement introduit, et une valeur de la résistance formée par la pellicule de silicium est plus difficilement changée, en comparaison avec le cas dans lequel on utilise du silicium polycristallin pour un matériau de la résistance. En outre, le siliciure est formé dans la partie de connexion du plot de contact dans la partie de surface de la résis30 tance. Par conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel la résistance est difficilement gravée pendant la gravure pour former un trou de contact, et la valeur de la résistance est
plus difficilement changée.
Selon un second aspect de la présente invention, un dispositif à 35 semiconducteur comprend une résistance formée par une pellicule de sili-
cium et une pellicule de silicium-germanium placée en contact avec la résistance.
La pellicule de silicium-germanium ayant la fonction d'activer une impureté dans la résistance est placée en contact avec la résistance. 5 Par conséquent, il est possible de réduire une valeur de la résistance. Il est donc possible d'obtenir un dispositif à semiconducteur dans lequel la valeur de la résistance formée par la pellicule de silicium est difficilement changée. Selon un troisième aspect de la présente invention, un dispositif 10 à semiconducteur comprend une résistance formée par une pellicule de silicium, une pellicule isolante inter-couche recouvrant la résistance et un plot de contact fictif formé par un matériau différent d'un matériau de la pellicule isolante inter-couche, isolé de la résistance et recouvrant au moins une région d'une partie supérieure de la résistance. Le matériau 15 différent a pour fonction d'empêcher l'entrée d'un atome d'hydrogène
dans la résistance.
Au moins une région de la partie supérieure de la résistance est formée par le matériau différent du matériau de la pellicule isolante intercouche et est recouverte par le plot de contact fictif isolé de la résistance. 20 Du fait que le matériau différent a pour fonction d'empêcher l'entrée d'un
atome d'hydrogène dans la résistance, il est possible d'obtenir un dispositif à semiconducteur dans lequel une valeur de la résistance formée par la pellicule de silicium est difficilement changée. En outre, le plot de contact fictif est isolé de la résistance. Par conséquent, la valeur de la résistance 25 formée par la pellicule de silicium n'est pas influencée, et cette même valeur de résistance est plus difficilement changée.
Conformément à un quatrième aspect de la présente invention, un dispositif à semiconducteur comprend un substrat "Silicium sur Isolant"
ou SOI (Silicon On Insulator) incluant une structure multicouche ayant un 30 substrat de support, une pellicule isolante enterrée et une couche de silicium, une résistance placée sur le substrat SOI et formée par une pellicule de silicium, une pellicule isolante inter-couche recouvrant la résistance, et un plot de contact fictif formé par un matériau différent d'un matériau de la pellicule isolante inter-couche, au voisinage de la résistance, 35 et pénétrant à travers la pellicule isolante enterrée et une région d'isola-
tion formée dans la couche de silicium. Le matériau différent a pour fonction d'empêcher l'entrée d'un atome d'hydrogène dans la résistance.
Le plot de contact fictif est formé par le matériau différent du
matériau de la pellicule isolante inter-couche au voisinage de la résis5 tance. Du fait que le matériau différent a pour fonction d'empêcher l'entrée d'un atome d'hydrogène dans la résistance, il est possible d'obtenir un dispositif à semiconducteur dans lequel une valeur de la résistance formée par la pellicule de silicium soit difficilement changée. En outre, le plot de contact fictif pénètre à travers la pellicule isolante enterrée du 10 substrat SOl et la région d'isolation formée dans la couche de silicium.
Par conséquent, il est possible d'empêcher de façon plus fiable l'entrée de l'atome d'hydrogène dans la résistance, à partir d'une région intérieure
du substrat SOI.
Conformément à un cinquième aspect de la présente invention, 15 un dispositif à semiconducteur comprend une résistance formée par une pellicule de silicium, une pellicule isolante inter-couche recouvrant la résistance, un plot de contact formé par un matériau différent d'un matériau de la pellicule isolante inter-couche et connecté à la résistance, une interconnexion formée par un matériau différent du matériau de la pellicule 20 isolante inter-couche et connectée au plot de contact, et un plot de
contact fictif formé par un matériau différent du matériau de la pellicule isolante inter-couche et connecté à l'interconnexion dans une position dans laquelle la résistance n'est pas recouverte, au voisinage de celle-ci.
Le matériau différent a pour fonction d'empêcher l'entrée d'un atome d'hy25 drogène dans la résistance.
Le plot de contact fictif connecté à l'interconnexion placée audessus de la résistance est formé par le matériau différent du matériau de la pellicule isolante inter-couche, dans la position dans laquelle la résistance n'est pas recouverte, au voisinage de celle-ci. Du fait que le maté30 riau différent a pour fonction d'empêcher l'entrée d'un atome d'hydrogène
dans la résistance, il est possible d'empêcher de façon plus fiable l'entrée de l'atome d'hydrogène dans la résistance, dans une direction dans laquelle l'interconnexion s'étend. Il est donc possible d'obtenir un dispositif à semiconducteur dans lequel une valeur de la résistance formée par la 35 pellicule de silicium est difficilement changée.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la
description se réfère aux dessins annexés, dans lesquels:
La figure 1 est une coupe montrant un dispositif à semiconducteur conforme à un premier mode de réalisation, La figure 2 est une coupe montrant une variante du dispositif à semiconducteur conforme au premier mode de réalisation, Les figures 3 à 8 sont des représentations montrant un procédé 10 de fabrication du dispositif à semiconducteur conforme au premier mode de réalisation, La figure 9 est une coupe montrant un dispositif à semiconducteur conforme à un second mode de réalisation, Les figures 10 à 15 sont des représentations montrant un pro15 cédé de fabrication du dispositif à semiconducteur conforme au second mode de réalisation, La figure 16 est une coupe montrant un dispositif à semiconducteur conforme à un troisième mode de réalisation, La figure 17 est une vue de dessus montrant un dispositif à se20 miconducteur conforme à un quatrième mode de réalisation, La figure 18 est une coupe montrant le dispositif à semiconducteur conforme au quatrième mode de réalisation, La figure 19 est une autre coupe montrant le dispositif à semiconducteur conforme au quatrième mode de réalisation, Les figures 20 à 25 sont des représentations montrant un procédé de fabrication du dispositif à semiconducteur conforme au quatrième mode de réalisation, La figure 26 est une vue de dessus montrant un dispositif à semiconducteur conforme à un cinquième mode de réalisation, La figure 27 est une coupe montrant le dispositif à semiconducteur conforme au premier mode de réalisation, La figure 28 est une autre coupe montrant le dispositif à semiconducteur conforme au cinquième mode de réalisation, La figure 29 est une coupe montrant un dispositif à semiconduc35 teur conforme à un sixième mode de réalisation, La figure 30 est une vue de dessus montrant un dispositif à semiconducteur conforme à un septième mode de réalisation, La figure 31 est une coupe montrant le dispositif à semiconducteur conforme au septième mode de réalisation, La figure 32 est une vue de dessus montrant un dispositif à semiconducteur conforme à un huitième mode de réalisation, La figure 33 est une coupe montrant le dispositif à semiconducteur conforme au huitième mode de réalisation, La figure 34 est une représentation montrant des problèmes du 10 dispositif à semiconducteur conforme au septième mode de réalisation, La figure 35 est une vue de dessus montrant un dispositif à semiconducteur conforme à un neuvième mode de réalisation, La figure 36 est une coupe montrant le dispositif à semiconducteur conforme au neuvième mode de réalisation, La figure 37 est une coupe montrant une variante du dispositif à semiconducteur conforme au neuvième mode de réalisation, La figure 38 est une vue de dessus montrant un dispositif à semiconducteur classique, et
La figure 39 est une coupe montrant le dispositif à semiconduc20 teur classique.
[Premier Mode de Réalisation]
Le mode de réalisation présent procure un dispositif à semiconducteur dans lequel une résistance est formée par une pellicule de silicium amorphe et un siliciure est formé dans des parties de connexion 25 de plots de contact dans une partie de surface de celle-ci.
La figure 1 est une représentation montrant le dispositif à semiconducteur conforme au mode de réalisation présent. Comme représenté sur la figure 1, dans le dispositif à semiconducteur, une résistance 31 est formée par une pellicule de silicium amorphe et est placée sur une région 30 d'isolation 2 dans un substrat semiconducteur 1. Une pellicule isolante de
paroi latérale 36a est formée sur une surface latérale de la résistance 31, et des plots de contact 5a et 5b sont connectés aux deux extrémités d'une surface de celle-ci. Des siliciures 32a et 32b sont formés dans des parties de connexion des plots de contact 5a et 5b dans la partie de surface de la 35 résistance 31. Les plots de contact 5a et 5b sont connectés à des inter-
connexions 6a et 6b formées respectivement sur une première pellicule isolante inter-couche 4a. Une seconde pellicule isolante inter-couche 4b
est formée sur les interconnexions 6a et 6b.
Le substrat semiconducteur 1 est par exemple un substrat en 5 silicium, et la région d'isolation 2 est formée par exemple par une pellicule d'oxyde de silicium. Des régions actives la à lc ayant un ion d'impureté implanté avec une concentration élevée sont formées sur une surface
du substrat semiconducteur 1.
En outre, la figure 1 montre également un transistor MOS formé 10 sur le substrat semiconducteur 1. Le transistor MOS comprend les régions actives lb et lc en tant que source et drain, et il comprend en outre une pellicule isolante de grille 35, une électrode de grille 34 et une pellicule isolante de paroi latérale 36b. Des siliciures 1las, lbs, lcs et 34s sont respectivement formés sur les régions actives la, lb et lc et sur une sur15 face de l'électrode de grille 34. Des plots de contact 5c et 5d sont respectivement reliés aux siliciures lbs et lcs. Les plots de contact 5c et 5d sont respectivement connectés à des interconnexions 6c et 6d formées
sur la première pellicule isolante inter-couche 4a.
Les plots de contact 5a à 5d sont formés par exemple par des 20 plots de tungstène, et les interconnexions 6a à 6d sont formées par exemple par des interconnexions en aluminium. Les première et seconde pellicules isolantes inter-couches 4a et 4b sont formées par exemple par une pellicule d'oxyde de silicium. En outre, l'électrode de grille 34 est
formée par exemple par une pellicule de silicium polycristallin.
Conformément au dispositif à semiconducteur du mode de réalisation présent, la résistance 31 consiste en silicium amorphe. Par conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel un atome d'hydrogène est plus difficilement introduit, et une valeur de la résistance formée par une pellicule de silicium est plus difficilement 30 changée, en comparaison avec le cas dans lequel on utilise du silicium
polycristallin pour un matériau de la résistance.
En outre, les siliciures 32a et 32b sont formés dans les parties
de connexion des plots de contact 5a et 5b dans la partie de surface de la résistance 31. Ainsi, lorsque des trous de contact pour les plots de 35 contact 5a et 5b doivent être formés par gravure dans la première pelli-
cule isolante inter-couche 4a, la résistance 31 est difficilement gravée.
Lorsque la surface de la résistance 31 est gravée, une valeur
d'une résistance de contact des parties de connexion des plots de contact 5a et 5b varie aisément. Cependant, si les siliciures 32a et 32b sont for5 més, une variation de la valeur de la résistance de contact se produit difficilement. Par conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel la valeur de la résistance 31 est plus difficilement changée. Il est préférable que des marges d à partir des extrémités des plots de contact 5a et 5b jusqu'à celles des siliciures 32a et 32b soient 10 fixées approximativement à 1 pm.
En outre, la figure 2 montre une variante du dispositif à semiconducteur conforme au mode de réalisation présent. Comme représenté sur la figure 2, il est également possible d'employer une structure dans laquelle une partie de surface d'une résistance 30 formée par une pelli15 cule de silicium polycristallin est réalisée sous la forme d'une couche de
silicium amorphe 33, à la place de la résistance 31 formée par la pellicule de silicium amorphe sur la figure 1. Si au moins la partie de surface de la résistance 30 est constituée par la couche de silicium amorphe 33, il est possible d'obtenir la fonction consistant à empêcher l'entrée d'un atome 20 d'hydrogène dans la résistance.
Les figures 3 à 8 sont des représentations montrant un procédé
de fabrication du dispositif à semiconducteur conforme au mode de réalisation présent.
Comme représenté sur la figure 3, en premier lieu, on forme la 25 région d'isolation 2 dans le substrat semiconducteur 1, par oxydation thermique ou de manière similaire. Ensuite, on implante un ion d'impureté tel que du bore dans une région de canal du transistor MOS, à une énergie de plusieurs dizaines à plusieurs centaines de keV. Il est préférable qu'une concentration d'implantation ionique soit de l'ordre de 1012 cm-2. 30 Ensuite, par l'oxydation thermique, ou de façon similaire, on forme une
pellicule isolante dans une partie située sur la région de canal.
Ensuite, on forme une pellicule de silicium polycristallin sur une surface complète et on implante dans celle-ci un ion d'azote à une énergie d'environ quelques dizaines de keV. IIl est préférable qu'une concen35 tration d'implantation ionique soit de l'ordre de 1015 cm-2. En outre, on implante un ion de phosphore dans la pellicule de silicium polycristallin à une énergie d'environ quelques dizaines de keV. Il est préférable qu'une
concentration d'implantation ionique soit de l'ordre de 1015 cm-2.
Ensuite, on forme la résistance 30, la pellicule isolante de grille 5 35 et l'électrode de grille 34 par photolithographie et gravure, comme représenté sur la figure 4. Il est préférable que la pellicule isolante de grille 35 ait une épaisseur d'environ quelques nanomètres et que l'électrode de
grille 34 ait une épaisseur d'environ quelques centaines de nanomètres.
Ensuite, on implante un ion d'impureté tel que de l'arsenic dans 10 le substrat semiconducteur 1, à une énergie d'environ quelques dizaines de keV. Ensuite, on forme une pellicule isolante telle qu'une pellicule d'oxyde de silicium sur la totalité de la surface, par exemple par un procédé de dépôt chimique en phase vapeur ou CVD (Chemical Vapor Deposition), ou un procédé similaire, et on effectue une gravure de réduction 15 d'épaisseur pour former les pellicules isolantes de paroi latérale 36a et
36b, comme représenté sur la figure 5. Ensuite, on implante à nouveau l'ion d'impureté tel que l'arsenic dans le substrat semiconducteur 1 à une énergie d'environ quelques dizaines de keV, de façon à former les régions actives la à lc. Il est préférable qu'une concentration d'implantation ioni20 que dans les régions actives la à lc soit de l'ordre de 1015 cm-2.
Ensuite, on forme sur la résistance 30 une pellicule isolante (par exemple une pellicule d'oxyde de silicium) 4a1 pour empêcher la formation d'un siliciure. Ensuite, on convertit en siliciure chacune des surfaces du substrat semiconducteur 1, de l'électrode de grille 34, des régions ac25 tives la à lc et d'une partie de la résistance 30 qui n'est pas recouverte par la pellicule isolante 4a1, pour former les siliciures 1as à 1cs, 32a, 32b et 34s comme représenté sur la figure 6. La couche isolante 4a1 n'est pas
représentée sur les figures 1 et 2.
Ensuite, comme représenté sur la figure 7, on recouvre avec 30 une matière photosensible PR1 une région autre que la résistance 30, et on effectue une implantation ionique de silicium IP1 à une énergie d'environ quelques dizaines de keV. On sait qu'une pellicule de silicium polycristallin devient amorphe si on implante un ion de silicium dans la résistance 30 formé par la pellicule de silicium polycristallin. Par conséquent, 35 pour fabriquer la structure de la figure 2, il est préférable qu'un niveau d'énergie dans l'implantation de silicium soit diminué dans la fabrication de la structure de la figure 1. Une concentration d'implantation ionique est
de préférence de l'ordre de 1015 cm-2.
Sur la figure 7, l'électrode de grille 34 est recouverte par la ma5 tière photosensible PR1 et est ainsi maintenue à l'état de silicium polycristallin. Cependant, I'électrode de grille 34 peut être amorphe. En outre, un changement faisant passer à un état amorphe peut être effectué à
n'importe lequel des stades des figures 4 à 6.
Ensuite, comme représenté sur la figure 8, on enlève la matière 10 de réserve photosensible PR1 et on forme la première pellicule isolante inter-couche 4a. Ensuite, on forme un trou de contact dans chaque partie de la première pellicule isolante inter-couche 4a et on forme à l'intérieur une pellicule conductrice telle qu'une pellicule de tungstène. Ensuite, on effectue un traitement de polissage mécano-chimique ou CMP (Chemical 15 Mechanical Polishing) sur une surface pour former les plots de contact 5a à 5d. On forme ensuite une pellicule conductrice, telle qu'une pellicule d'aluminium, et on la soumet à une opération de formation de motif de
façon à former les interconnexions 6a à 6d.
On forme ensuite la seconde pellicule isolante inter-couche 4b. 20 On peut ainsi fabriquer la structure représentée sur la figure 1 ou 2.
<Second Mode de Réalisation> Le mode de réalisation présent procure un dispositif à semiconducteur dans lequel on forme une résistance avec une pellicule de silicium, on recouvre sa surface avec une pellicule de nitrure de silicium et 25 on forme un siliciure dans des parties de connexion de plot de contact
dans une partie de surface de celle-ci.
La figure 9 est une représentation montrant un dispositif à semiconducteur conforme à la présente invention. Comme représenté sur la figure 9, dans le dispositif à semiconducteur, on forme une résistance 30 30 par une pellicule de silicium polycristallin et on forme cette résistance sur une région d'isolation 2 avec interposition d'une pellicule de nitrure de silicium 41 sous-jacente. En outre, on forme une pellicule de nitrure de silicium 42 pour recouvrir une surface supérieure et une surface latérale
de la résistance 30.
Du fait que d'autres structures sont les mêmes que celles du 1 1 dispositif à semiconducteur conforme au premier mode de réalisation, leur
description sera omise.
La pellicule de nitrure de silicium a la fonction consistant à empêcher l'entrée d'un atome d'hydrogène dans la résistance 30. Par consé5 quent, conformément au dispositif à semiconducteur du mode de réalisation présent, la pellicule de nitrure de silicium 41 sous-jacente et la pellicule de nitrure de silicium 42 recouvrent la surface de la résistance 30 de façon qu'une valeur de la résistance 30 formée par la pellicule de silicium change difficilement. En outre, on forme des siliciures 32a et 32b dans 10 des parties de connexion de plots de contact 5a et 5b dans la partie de surface de la résistance 30. Il est donc possible d'obtenir un dispositif à semiconducteur dans lequel la résistance 30 soit difficilement gravée au moment de la gravure pour former un trou de contact, et la valeur de la
résistance 30 soit plus difficilement changée.
Les figures 10 à 15 sont des représentations montrant un procédé de fabrication du dispositif à semiconducteur conforme au mode de
réalisation présent.
Comme représenté sur la figure 10, en premier lieu, on forme une région d'isolation 2 dans un substrat semiconducteur 1. Ensuite, on 20 forme sur le substrat semiconducteur I une pellicule d'oxyde de silicium 43, une pellicule de nitrure de silicium 41 et une pellicule de silicium polycristallin 30a, dans cet ordre. Les épaisseurs respectives sont approximativement de quelques dizaines de nanomètres, de quelques dizaines de
nanomètres et de quelques centaines de nanomètres.
Ensuite, comme représenté sur la figure 11, on forme une matière photosensible PR2 et on l'utilise comme un masque de gravure pour effectuer une gravure. On forme ainsi la résistance 30. A ce moment, on grave également la pellicule d'oxyde de silicium 43 et la pellicule de nitrure de silicium 41. Ensuite, on enlève la matière photosensible PR2.
Ensuite, on implante un ion d'impureté tel que du bore dans une
région de canal d'un transistor MOS, à une énergie de quelques dizaines à quelques centaines de keV. Il est préférable qu'une concentration d'implantation ionique soit de l'ordre de 1012 cm-2. Ensuite, on forme une pellicule isolante dans une partie située sur la région de canal, par oxydation 35 thermique ou un procédé semblable.
Ensuite, on forme une pellicule de silicium polycristallin sur une surface entière et on soumet la pellicule isolante et la pellicule de silicium polycristallin à une opération de définition de motif pour former une pellicule isolante de grille 35 et une électrode de grille 34 (figure 12). La pel5 licule isolante de grille 35 doit avoir de préférence une épaisseur d'environ quelques dizaines de nanomètres, et l'électrode de grille 34 doit avoir
de préférence une épaisseur d'environ quelques centaines de nanomètres.
Ensuite, on implante un ion d'arsenic dans le substrat semiconducteur 1, par exemple à un niveau d'énergie d'environ quelques di10 zaines de keV. Des régions d'extension lax à lcx dans des régions actives la à lc sont ainsi formées. Il est également préférable que la concentration d'implantation ionique soit de l'ordre de 1015 cm-2.
Ensuite, on forme une pellicule isolante sur une surface entière et on effectue une gravure de réduction d'épaisseur pour former des pelli15 cules isolantes de paroi latérale 36a et 36b (figure 13). Ensuite, on implante un ion d'arsenic dans le substrat semiconducteur, par exemple à une énergie d'environ quelques dizaines de keV. Les régions actives la à lc sont ainsi formées. Il est préférable que la concentration d'implantation
ionique soit de l'ordre de 1015 cm-2.
Ensuite, comme représenté sur la figure 14, on forme sur la résistance 30 une pellicule isolante (par exemple une pellicule d'oxyde de silicium) 4a1 pour empêcher la formation d'un siliciure. Ensuite, on transforme en siliciure chaque surface du substrat semiconducteur 1, de l'électrode de grille 34, des régions actives la à lc et d'une partie de la résis25 tance 30 qui n'est pas recouverte par la pellicule isolante 4a1, pour former des siliciures 1as à 1cs, 32a, 32b et 34s. Ensuite, on forme la pellicule de nitrure de silicium 42 sur la surface entière.
Comme représenté sur la figure 15, on forme ensuite une première pellicule isolante inter-couche 4a. Ensuite, on forme un trou de 30 contact dans chaque partie de la première pellicule isolante inter-couche 4a et de la pellicule de nitrure de silicium 42, et on forme à l'intérieur unepellicule conductrice telle que du tungstène. Ensuite, on effectue un traitement de polissage mécano-chimique (CMP) sur une surface pour former des plots de contact 5a à 5d. Ensuite, on forme une pellicule conductrice, 35 par exemple en aluminium, et on la soumet à une opération de définition
de motif pour former des interconnexions 6a à 6d.
On forme ensuite une seconde pellicule isolante inter-couche
4b. On peut ainsi fabriquer la structure représentée sur la figure 9. Bien que la pellicule d'oxyde de silicium 43 ne soit pas représentée sur la fi5 gure 9, la formation de la pellicule d'oxyde de silicium 43 est facultative.
Sur la figure 9, si seulement la pellicule de nitrure de silicium 41 est formée sous la résistance 30, une contrainte est appliquée aux surfaces du substrat semiconducteur 1 et de la région d'isolation 2 dans certains cas.
Par conséquent, les figures 10 à 15 montrent simplement le cas dans le10 quel la pellicule d'oxyde de silicium est formée comme une couche sousjacente pour la pellicule de nitrure de silicium dans le but de relaxer la contrainte. Dans le mode de réalisation présent, il est également possible d'employer la résistance 31 formée par une pellicule de silicium amorphe 15 sur la figure 1, et une combinaison de la résistance 30 formée par une pellicule de silicium polycristallin et de la couche de silicium amorphe 33, sur la figure 2, à la place de la résistance 30 formée par une pellicule de
silicium polycristallin.
<Troisième Mode de Réalisation> Le mode de réalisation présent procure un dispositif à semiconducteur dans lequel une résistance est formée par une pellicule de silicium et une surface inférieure de celle-ci est couverte par une pellicule
de silicium-germanium.
La figure 16 est une représentation montrant un dispositif à se25 miconducteur conforme au mode de réalisation présent. Comme représenté sur la figure 16, dans le dispositif à semiconducteur, une résistance 30 est formée par une pellicule de silicium polycristallin et est placée sur une région d'isolation 2 avec interposition d'une pellicule de siliciumgermanium 44.
Du fait que d'autres structures sont les mêmes que celles du
dispositif à semiconducteur conforme au premier mode de réalisation, la description sera omise. De plus, sur la figure 16, une pellicule isolante de
paroi latérale 36a n'est pas formée.
La pellicule de silicium-germanium a pour fonction d'activer une 35 impureté dans la résistance 30. Par conséquent, conformément au dispo-
sitif à semiconducteur du mode de réalisation présent, la pellicule de silicium-germanium 44 est formée en contact avec une surface inférieure de la résistance 30. Il est donc possible de réduire une valeur de la résistance 30 formée par une pellicule de silicium. Ainsi, il est possible d'obte5 nir un dispositif à semiconducteur dans lequel la valeur de la résistance
est difficilement changée.
<Quatrième Mode de Réalisation> Le mode de réalisation présent procure un dispositif à semiconducteur dans lequel une résistance est formée par une pellicule de 10 silicium, et une région d'une surface de la résistance qui est interposée entre des interconnexions et des plots de contact est recouverte par un
plot de contact fictif isolé de la résistance.
La figure 17 est une vue de dessus montrant le dispositif à semiconducteur conforme au mode de réalisation présent. En outre, les figu15 res 18 et 19 sont des coupes faites respectivement selon des lignes de
coupe XVIII - XVIII et XIX - XIX sur la figure 17.
Comme représenté sur les figures 17 à 19, dans le dispositif à semiconducteur, une résistance 30 est formée par une pellicule de silicium polycristallin et est placée sur une région d'isolation 2. En outre, une 20 pellicule d'oxyde de silicium 45 et une pellicule de nitrure de silicium 46 sont formées de façon à recouvrir une surface supérieure et une surface latérale de la résistance 30. Un plot de contact fictif 5e, isolé de la résistance 30 par l'intermédiaire de la pellicule d'oxyde de silicium 45 et de la pellicule de nitrure de silicium 46, et une interconnexion fictive 6e formée 25 sur le plot de contact fictif 5e, sont en outre placées sur la pellicule de
nitrure de silicium 46. Il est préférable que le plot de contact fictif 5e soit formé par exemple par un plot de tungstène, de la même manière que les plots de contact 5a et 5b, et que l'interconnexion fictive 6e soit formée par exemple par une interconnexion en aluminium, de la même manière 30 que les interconnexions 6a et 6b.
Du fait que d'autres structures sont les mêmes que celles du
dispositif à semiconducteur conforme au second mode de réalisation représenté sur la figure 9, la description sera omise. Sur les figures 18 et
19, une pellicule isolante de paroi latérale 36a est formée.
Conformément au dispositif à semiconducteur du mode de réali-
sation présent, une région dans une partie de surface de la résistance 30 qui est interposée entre les interconnexions 6a et 6b et les plots de contact 5a et 5b, est recouverte par le plot de contact fictif 5e et l'interconnexion fictive 6e qui sont formés par un matériau différent du matériau 5 des première et seconde pellicules isolantes inter-couches 4a et 4b recouvrant la résistance 30, et qui sont isolées de la résistance 30. Par conséquent, le plot de contact fictif 5e et l'interconnexion fictive 6e sont formés par un matériau différent du matériau des première et seconde pellicules isolantes inter-couches 4a et 4b. Il est donc possible de préve10 nir l'entrée d'un atome d'hydrogène dans la résistance 30. En particulier, si le plot de contact fictif 5e et/ou l'interconnexion fictive 6e sont formés d'un métal tel que le tungstène ou l'aluminium, la fonction de prévention peut être renforcée davantage. En outre, le plot de contact fictif 5e et/ou l'interconnexion fictive 6e peuvent être formés aisément en métal. Il est 15 donc possible d'obtenir un dispositif à semiconducteur dans lequel une
valeur de la résistance 30 formée par une pellicule de silicium est difficilement changée.
En outre, le plot de contact fictif 5e et l'interconnexion fictive 6e
sont isolés de la résistance 30. Par conséquent, la valeur de la résistance 20 30 formée par la pellicule de silicium n'est pas influencée et est plus difficilement changée.
La pellicule de nitrure de silicium 46 conforme au mode de réalisation présent a pour fonction d'empêcher que l'atome d'hydrogène entre dans la résistance 30, de la même manière que la pellicule de nitrure 25 de silicium 42 conforme au second mode de réalisation. En outre, la pellicule d'oxyde de silicium 45 formée sous la pellicule de nitrure de silicium 46 a également pour fonction de relaxer une contrainte susceptible d'être appliquée à un transistor (non représenté), de la même manière que la
pellicule d'oxyde de silicium 43 représentée sur la figure 11.
Les figures 20 à 25 sont des représentations montrant un procédé de fabrication du dispositif à semiconducteur conforme au mode de
réalisation présent.
Comme représenté sur la figure 20, en premier lieu, on forme la région d'isolation 2 dans un substrat semiconducteur 1. Ensuite, on im35 plante un ion dans une région de canal d'un transistor MOS adjacent (non représenté). Ensuite, on forme une pellicule isolante sur une partie d'une
région de canal, par oxydation thermique ou un procédé semblable.
Ensuite, on forme une pellicule de silicium polycristallin sur une surface entière et on soumet la pellicule isolante et la pellicule de silicium 5 polycristallin à une opération de définition de motif, pour former une pellicule isolante de grille et une électrode de grille du transistor MOS qui n'est pas représenté, et la résistance 30. Il est préférable qu'un ion soit implanté dans la pellicule de silicium polycristallin à une énergie d'environ quelques dizaines à quelques centaines de keV, par exemple. Il est préfé10 rable qu'une concentration d'implantation ionique soit par exemple de
l'ordre de 1015 cm-2.
Ensuite, on forme une pellicule d'oxyde de silicium ou autre sur la surface entière et on effectue une gravure de réduction d'épaisseur pour former une pellicule isolante de paroi latérale 36a autour de la résis15 tance 30, comme représenté sur la figure 21. Ensuite, on implante un ion
dans le substrat semiconducteur 1 pour former des régions actives la et lb. En outre, on forme sur la résistance 30 une pellicule isolante (par exemple une pellicule d'oxyde de silicium) 4a1 pour empêcher la formation d'un siliciure.
Ensuite, comme représenté sur la figure 22, on transforme en siliciure chaque surface du substrat semiconducteur 1, une électrode de grille du transistor MOS qui n'est pas représenté, les régions actives la et lb et une partie de la résistance 30 qui n'est pas recouverte par la pellicule isolante 4a1, pour former des siliciures 1las, lbs, 32a et 32b. En25 suite, on forme la pellicule d'oxyde de silicium 45 et la pellicule de nitrure
de silicium 46 sur la surface entière et on forme la première pellicule isolante inter-couche 4a.
Ensuite, comme représenté sur la figure 23, on forme une matière photosensible PR3 sur la première pellicule isolante inter-couche 4a 30 et on la soumet à une opération de définition de motif pour former le plot
de contact fictif 5e. Ensuite, on effectue une opération de gravure pour former un trou de contact OP1 dans la première pellicule isolante intercouche 4a.
Ensuite, comme représenté sur la figure 24, on forme une ma35 tière de réserve photosensible PR4 sur la surface entière et on la soumet
à une opération de définition de motif pour former les plots de contact 5a et 5b. On effectue ensuite l'opération de gravure pour former un trou de contact OP2 dans la première pellicule isolante inter-couche 4a, la pellicule de nitrure de silicium 46 et la pellicule d'oxyde de silicium 45.
Ensuite, comme représenté sur la figure 25, on forme une pellicule conductrice telle que du tungstène dans les trous de contact OP1 et OP2, pour accomplir un traitement de polissage mécano-chimique (CMP) sur une surface. Les plots de contact 5a et 5b et le plot de contact fictif 5e sont ainsi formés. Ensuite, on forme une pellicule conductrice, par 10 exemple en aluminium, et on la soumet à une opération de définition de motif de façon à former les interconnexions 6a et 6b et l'interconnexion
fictive 6e.
On forme ensuite une seconde pellicule isolante inter-couche
4b. On peut ainsi fabriquer la structure représentée sur les figures 17 à 15 19.
Dans le mode de réalisation présent, il est également possible d'employer la résistance 31 formée par une pellicule de silicium amorphe représentée sur la figure 1, et une combinaison de la résistance 30 formée par une pellicule de silicium polycristallin et de la couche de silicium 20 amorphe 33 de la figure 2, à la place de la résistance 30 formée par une
pellicule de silicium polycristallin.
En outre, pour des matériaux des plots de contact 5a et 5b, du
plot de contact fictif 5e, des interconnexions 6a et 6b et de l'interconnexion fictive 6e, il est également possible d'employer du cuivre, du ti25 tane, du nickel, du cobalt ou autres, à la place du tungstène et de l'aluminium, par exemple.
<Cinquième Mode de Réalisation> Le mode de réalisation présent est une variante du dispositif à semiconducteur conforme au quatrième mode de réalisation, dans laquelle 30 une partie de la première pellicule isolante inter-couche 4a est enterrée
dans le plot de contact fictif 5e représenté sur les figures 17 à 19.
Dans le cas du plot de contact fictif 5e, comme représenté sur
la figure 23, une ouverture d'un trou de contact OP1 est grande. Si l'ouverture est grande, une pellicule conductrice n'est pas parfaitement enter35 rée et une insuffisance d'enterrement se produit dans certains cas. Lors-
que l'insuffisance d'enterrement se produit, il y a une possibilité qu'une substance étrangère générée pendant le traitement de CMP puisse entrer dans une partie dans laquelle l'enterrement est insuffisant, pour influencer une caractéristique d'un élément. Dans le mode de réalisation pré5 sent, le dispositif à semiconducteur a une structure telle que l'insuffisance
d'enterrement se produit difficilement.
La figure 26 est une vue de dessus montrant le dispositif à semiconducteur conforme au mode de réalisation présent. En outre, les figures 27 et 28 sont respectivement des coupes selon des lignes de coupe 10 XXVII - XXVII et XXVIII - XXVIII sur la figure 26.
Comme représenté sur les figures 26 à 28, dans le'dispositif à semiconducteur, un plot de contact fictif 5f ayant une forme creuse est formé à la place du plot de contact fictif 5e ayant une grande ouverture du trou de contact, représenté sur les figures 17 à 19. Il est préférable que 15 le plot de contact fictif 5f soit également constitué d'un plot en tungstène,
par exemple, de la même manière que les plots de contact 5a et 5b. En outre, une partie de la première pellicule isolante inter-couche 4a est enterrée dans une partie creuse du plot de contact fictif 5f.
Du fait que d'autres structures sont les mêmes que celles du 20 dispositif à semiconducteur conforme au quatrième mode de réalisation
représenté sur les figures 17 et 19, la description sera omise.
Conformément au dispositif à semiconducteur du mode de réalisation présent, une partie de la première pellicule isolante inter-couche 4a est enterrée dans le plot de contact fictif 5f. Par conséquent, il est pré25 férable qu'une pellicule conductrice soit enterrée seulement dans une partie entourant une région de la première pellicule isolante intercouche 4a qui est enterrée. De ce fait, l'insuffisance d'enterrement se produit difficilement pendant la formation du plot de contact fictif 5f. Il est donc possible de réduire une possibilité qu'une substance étrangère entre dans le 30 plot de contact fictif 5f.
<Sixième Mode de réalisation> Le mode de réalisation présent est également une variante du
dispositif à semiconducteur conforme au quatrième mode de réalisation, et le plot de contact fictif 5e et l'interconnexion fictive 6e sur les figures 35 17 à 19 ont une structure multicouche.
La figure 29 est une coupe montrant un dispositif à semiconducteur conforme au mode de réalisation présent. Comme représenté sur la figure 29, dans le dispositif à semiconducteur, un plot de contact fictif 5g est en outre formé sur l'interconnexion fictive 6e dans une seconde pelli5 cule isolante inter-couche 4b. Une interconnexion fictive 6f est en outre formée sur le plot de contact fictif 5g et la seconde pellicule isolante inter-couche 4b. Des interconnexions 6g et 6h sont également formées sur
la seconde pellicule isolante inter-couche 4b.
Du fait que d'autres structures sont les mêmes que celles du 10 dispositif à semiconducteur conforme au quatrième mode de réalisation
représenté sur les figures 17 à 19, la description sera omise.
Conformément au dispositif à semiconducteur du mode de réalisation présent, le plot de contact fictif 5g est en outre formé sur l'interconnexion fictive 6e. Par conséquent, il est possible d'obtenir un dispositif 15 à semiconducteur dans lequel il est davantage possible d'empêcher l'entrée d'un atome d'hydrogène dans une résistance 30, et une valeur de la résistance 30 formée par une pellicule de silicium est plus difficilement changée. <Septième Mode de Réalisation> La présente invention procure un dispositif à semiconducteur dans lequel un plot de contact fictif est formé au voisinage d'une résistance formée par une pellicule de silicium sur un substrat SOI (Silicon On Insulator). Les figures 30 et 31 sont respectivement une vue de dessus et 25 une coupe qui montrent le dispositif à semiconducteur conforme au mode de réalisation présent. La figure 31 est une coupe selon une ligne de
coupe XXXI-XXXI sur la figure 30.
Comme représenté sur les figures 30 et 31, dans le dispositif à semiconducteur, un substrat semiconducteur est un substrat SOI incluant 30 une structure multicouche ayant un substrat de support 11 tel qu'un substrat en silicium, une pellicule isolante enterrée 12 telle qu'une pellicule
d'oxyde de silicium et une couche de silicium 13.
Une résistance 30 est formée par une pellicule de silicium polycristallin et est placée sur une région d'isolation 2 dans la couche de sili35 cium 13. Une pellicule isolante de paroi latérale 36a est formée sur une
surface latérale de la résistance 30, et un plot de contact 5h consistant en un plot en tungstène est connecté aux deux extrémités d'une surface, par exemple. Un siliciure 32b est formé dans une partie de connexion du plot de contact 5h, dans une partie de surface de la résistance 30. Chaque 5 plot de contact 5h est connecté à une interconnexion 6i consistant en une interconnexion en aluminium formée sur une première pellicule isolante inter-couche 4a, par exemple. Une seconde pellicule isolante inter-couche 4b est formée sur la première pellicule isolante inter-couche 4a et l'interconnexion 6i.
La région d'isolation 2 est formée par exemple par une pellicule d'oxyde de silicium. En outre, des régions actives la et lb ayant un ion d'impureté implanté avec une concentration élevée, sont formées sur une surface de la couche SOI 13. Des siliciures 1las et lbs sont également formés respectivement sur des surfaces des régions actives la et lb. Dans le mode de réalisation présent, des plots de contact fictifs j et 5k pénétrant à travers la première pellicule isolante inter-couche 4a, la pellicule isolante enterrée 12 et la région d'isolation 2 formée sur la couche de silicium 13, sont placés au voisinage de la résistance 30. En outre, des interconnexions fictives 6k et 6j devant être connectées res20 pectivement aux plots de contact fictifs 5j et 5k, sont également formées
sur la première pellicule isolante inter-couche 4a.
D'autres plots de contact fictifs 5i et 51 devant être connectés respectivement aux interconnexions fictives 6k et 6j sont également formés dans la seconde pellicule isolante inter-couche 4b. Une intercon25 nexion fictive 61 recouvrant une partie située au-dessus de la résistance
et connectée en commun aux plots de contact fictifs 5i et 51, est également formée sur la seconde pellicule isolante inter-couche 4b.
Il est préférable que les plots de contact fictifs 5i à 51 soient formés par exemple par des plots en tungstène, de la même manière que 30 le plot de contact 5h, et que les interconnexions fictives 6j à 61 soient formées par exemple par une interconnexion en aluminium, de la même manière que l'interconnexion 6i. En outre, les plots de contact fictifs 5i à 51 comprennent une multiplicité de conducteurs en forme de colonnes et
sont juxtaposés.
Conformément au dispositif à semiconducteur du mode de réali-
sation présent, les plots de contact fictifs 5i à 51 et les interconnexions fictives 6j à 61 sont formés par un matériau différent d'un matériau des première et seconde pellicules d'isolation intercouches 4a et 4b (un matériau tel qu'un métal ayant la fonction d'empêcher l'entrée d'un atome 5 d'hydrogène dans la résistance 30), au voisinage de la résistance 30. Par
conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel les plots de contact fictifs 5i à 51 et les interconnexions fictives 6j à 61 empêchent l'atome d'hydrogène d'entrer dans la résistance 30, et une valeur de la résistance 30 formée par une pellicule de silicium est diffici10 lement changée.
Si les plots de contact fictifs 5i à 51 et les interconnexions fictives 6j à 61 sont formés en métal, la fonction consistant à empêcher l'entrée de l'atome d'hydrogène dans la résistance 30 peut être encore renforcée. En outre, du fait que le métal est utilisé pour le matériau, les plots 15 de contact fictifs 5i à 51 et les interconnexions fictives 6j à 61 peuvent être
formés aisément.
En outre, le plot de contact fictif 5j pénètre à travers la pellicule isolante enterrée 12 du substrat SOI et la couche de silicium 13. Par conséquent, il est possible d'empêcher de façon plus fiable que l'atome 20 d'hydrogène entre dans la résistance 30 à partir d'un côté intérieur du
substrat SOI.
En outre, I'interconnexion fictive 61 recouvrant la partie située audessus de la résistance 30 est formée. Par conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel on peut empêcher de 25 façon plus fiable l'entrée de l'atome d'hydrogène dans la résistance 30 à partir du dessus, et la valeur de la résistance 30 formée par une pellicule
de silicium est difficilement changée.
En outre, les plots de contact fictifs 5i à 51 comprennent une multiplicité de conducteurs en forme de colonnes et sont juxtaposés. Si 30 on suppose que chacun des plots de contact fictifs n'est pas divisé en une multiplicité de conducteurs en forme de colonnes mais est intégré sur la figure 30, il est nécessaire d'enterrer une pellicule conductrice dans une grande ouverture. Dans ce cas, la pellicule conductrice n'est pas parfaitement enterrée et une insuffisance d'enterrement peut se produire, 35 comme décrit dans le cinquième mode de réalisation. Cependant, avec une structure dans laquelle les plots de contact fictifs 5i à 51 sont juxtaposés comme une multiplicité de conducteurs en forme de colonnes, chaque ouverture enterrée est rétrécie et l'insuffisance d'enterrement se produit difficilement pendant la formation des plots de contact fictifs 5i à 51. 5 Par conséquent, il y a une faible possibilité qu'une substance étrangère
puisse entrer dans les plots de contact fictifs 5i à 51.
<Huitième Mode de Réalisation> Le mode de réalisation présent est une variante du dispositif à
semiconducteur conforme au septième mode de réalisation. Les plots de 10 contact fictifs 5i à 51 sur les figures 30 et 31 sont remplacés par une multiplicité de conducteurs en forme de murs juxtaposés de façon qu'une résistance 30 soit interposée entre eux. En outre, une partie creuse est formée dans une région des conducteurs en forme de murs, et une région d'une première ou d'une seconde pellicule isolante inter-couche 4a ou 4b 15 est enterrée à l'intérieur.
Les figures 32 et 33 sont respectivement une vue de dessus et une coupe qui montrent un dispositif à semiconducteur conforme au mode de réalisation présent. La figure 33 est une coupe selon une ligne de
coupe XXXIII-XXXIII sur la figure 32.
Comme représenté sur les figures 32 et 33, dans le dispositif à
semiconducteur, des plots de contact fictifs 5m à 5p devant constituer les conducteurs en forme de murs, sont formés à la place des plots de contact fictifs 5i à 51 devant constituer les conducteurs en forme de colonnes sur les figures 30 et 31.
Les plots de contact fictifs 5n et 5p pénètrent à travers la première pellicule isolante inter-couche 4a, une pellicule isolante enterrée 12 et une région d'isolation 2 formée dans une couche de silicium 13. En outre, les plots de contact fictifs 5n et 5p sont juxtaposés de façon que la résistance 30 soit interposée entre elles. Les plots de contact fictifs 5m et 30 5o sont également juxtaposés de façon que la résistance 30 soit interposée entre elles.
En outre, les plots de contact fictifs 5n et 5p sont connectés à des interconnexions fictives 6k et 6j formées sur la première pellicule isolante inter-couche 4a, et les autres plots de contact fictifs 5m et 5o sont 35 respectivement connectés aux interconnexions fictives 6k et 6j dans la seconde pellicule isolante inter-couche 4b. Une interconnexion fictive 61 est connectée aux plots de contact fictifs 5m et 50 sur la seconde pellicule isolante inter-couche 4b. Il est préférable que les plots de contact fictifs 5m à 5p soient également formés par un plot en tungstène, par exemple, de la même manière que le plot de contact 5h. Dans le mode de réalisation présent, une multiplicité de parties creuses HL sont formées dans les plots de contact fictifs 5m et 5n, comme représenté sur la figure 32. Une région de la première ou de la seconde pellicule isolante inter-couche 4a ou 4b est enterrée dans les 10 parties creuses HL. Du fait que d'autres structures sont les mêmes que
celles du dispositif à semiconducteur conforme au septième mode de réalisation, la description sera omise.
Dans le dispositif à semiconducteur conforme au mode de réalisation présent, les plots de contact fictifs 5m à 5p comprennent une mul15 tiplicité de conducteurs en forme de murs et sont juxtaposés de façon que
la résistance 30 soit interposée entre eux. Par conséquent, il est possible d'empêcher de façon plus fiable qu'un atome d'hydrogène entre dans la résistance 30, en comparaison avec le cas du conducteur en forme de colonne conforme au septième mode de réalisation.
En outre, la partie creuse HL est formée dans les plots de contact fictifs 5m et 5n, et une partie de la première ou de la seconde pellicule isolante inter-couche 4a ou 4b est enterrée à l'intérieur. Par conséquent, il est préférable qu'une pellicule conductrice soit enterrée seulement dans une partie entourant la partie creuse HL. De ce fait, une insuf25 fisance d'enterrement se produit difficilement pendant la formation des
plots de contact fictives 5m et 5n. Il est donc possible de réduire une possibilité qu'une substance étrangère entre dans les plots de contact fictifs 5m et 5n.
<Neuvième Mode de Réalisation> Le mode de réalisation présent est une variante des dispositifs à semiconducteur conformes aux septième et huitième modes de réalisation, et un plot de contact fictif devant être connecté à une interconnexion 6i atteignant une résistance 30 est en outre formé dans une position dans
laquelle la résistance 30 n'est pas recouverte à son voisinage.
La figure 34 est une représentation montrant un problème du
dispositif à semiconducteur conforme au septième mode de réalisation.
Dans le cas du dispositif à semiconducteur conforme au septième mode de réalisation, les plots de contact fictifs 5i à 51 et les interconnexions fictives 6j et 6k sont formés dans les régions entre lesquelles la résis5 tance 30 est interposée, et l'interconnexion fictive 61 est formée audessus de la résistance 30. Par conséquent, il est possible d'empêcher qu'un atome d'hydrogène entre dans la résistance 30 dans ces directions.
Cependant, le plot de contact fictif n'est pas formé dans une région dans laquelle l'interconnexion 6i connectée à la résistance 30 par 10 l'intermédiaire d'un plot de contact 5h, est dirigée vers l'extérieur, comme dans une région AR de la figure 34. Il y a donc une possibilité que l'atome
d'hydrogène puisse entrer dans la résistance 30 par cette partie.
Pour cette raison, dans le mode de réalisation présent, un plot de contact fictif devant être connecté à une interconnexion placée au15 dessus de la résistance 30, est formé dans cette région. Les figures 35 et 36 sont respectivement une vue de dessus et une coupe qui montrent le dispositif à semiconducteur conforme au mode de réalisation présent. La figure 36 est une coupe selon une ligne de coupe XXXVI - XXXVI sur la
figure 35.
Comme représenté sur les figures 35 et 36, dans le dispositif à semiconducteur, une forme d'une interconnexion 6n connectée au plot decontact 5h formé au-dessus de la résistance 30 est agrandie au voisinage d'une partie d'extrémité de l'interconnexion fictive 61 (c'est-à-dire une position de la partie extérieure de l'interconnexion 6i dans laquelle la résis25 tance 30 n'est pas recouverte), et des plots de contact fictifs 5q et 5r sont en outre formés dans cette partie. Le plot de contact fictif 5q est formé sur une interconnexion 6n dans une seconde pellicule isolante intercouche 4b. En outre, le plot de contact fictif 5r est formé de façon à pénétrer à travers une première pellicule isolante inter- couche 4a, une pelli30 cule isolante enterrée 12 et une région d'isolation 2 formée dans une couche de silicium 13. Une interconnexion fictive 6m connectée au plot de contact fictif 5q est également formée sur la seconde pellicule isolante
inter-couche 4b.
Il est préférable que les plots de contact fictifs 5q et 5r soient 35 formés par exemple par un plot en tungstène, de la même manière que le plot de contact 5h. En outre, il est préférable que l'interconnexion fictive 6m soit formée par exemple par une interconnexion en aluminium, de la
même manière que l'interconnexion 6n.
Conformément au dispositif à semiconducteur du mode de réali5 sation présent, les plots de contact fictifs 5q et 5r connectés à l'interconnexion 6n atteignant la résistance 30, sont formés par un matériau qui est différent d'un matériau des première et seconde pellicules isolantes intercouches 4a et 4b, dans une position dans laquelle la résistance 30 n'est pas recouverte à son voisinage. Par conséquent, les plots de contact fic10 tifs 5q et 5r peuvent empêcher l'entrée d'un atome d'hydrogène dans la
résistance. De ce fait, il est possible d'empêcher de façon plus fiable que l'atome d'hydrogène entre dans la résistance 30, dans une direction dans laquelle l'interconnexion 6n s'étend. Il est donc possible d'obtenir un dispositif à semiconducteur dans lequel une valeur de la résistance 30 for15 mée par une pellicule de silicium est difficilement changée.
Si les plots de contact fictifs 5q et 5r sont formés en métal, la
fonction consistant à empêcher l'entrée de l'atome d'hydrogène dans la résistance 30 peut être renforcée davantage. En outre, du fait que le métal est utilisé pour le matériau, les plots de contact fictifs 5q et 5r peuvent 20 être formés aisément.
Le brevet des E.U.A. n 5 530 418 a décrit une invention ayant une structure qui est similaire à la vue de dessus de la figure 34 et utilise un substrat massif à la place d'un substrat SOl. Le mode de réalisation
présent peut également être appliqué à une telle structure.
La figure 37 est une coupe montrant une variante du dispositif à
semiconducteur conforme au mode de réalisation présent. Sur la figure 37, un substrat semiconducteur 1 qui est un substrat massif est employé à la place du substrat SOl sur la figure 36. Une région d'isolation 2 et une région active la sont formées dans le substrat semiconducteur 1. Un sili30 ciure 1as est également formé sur une surface de la région active la.
Du fait qu'on emploie le substrat massif, un plot de contact fictif s est formé en contact avec la région d'isolation 2 dans la première pellicule isolante inter-couche 4a, à la place du plot de contact fictif 5r pénétrant à travers la première pellicule isolante inter-couche 4a, la pellicule 35 isolante enterrée 12 et la région d'isolation 2. En outre, un plot de contact fictif 5t est formé en contact avec le siliciure 1as dans la première pellicule isolante inter-couche 4a, à la place du plot de contact fictif 5j pénétrant à travers la première pellicule isolante inter-couche 4a, la pellicule isolante enterrée 12 et la région d'isolation 2, de la même manière. Du 5 fait que d'autres structures sont les mêmes que celles de la figure 36, la
description sera omise.
De façon similaire, avec une telle structure, les plots de contact fictifs 5q et 5s devant être connectés à l'interconnexion 6n atteignant la résistance 30 empêchent de façon plus fiable que l'atome d'hydrogène 10 entre dans la résistance 30 dans la direction dans laquelle l'interconnexion 6n s'étend. Par conséquent, il est possible d'obtenir un dispositif à semiconducteur dans lequel une valeur de la résistance 30 formée par
une pellicule de silicium est difficilement changée.
Il va de soi que de nombreuses modifications peuvent être ap15 portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (9)
1. Dispositif à semiconducteur comprenant une résistance (30, 31) formée par une pellicule de silicium, caractérisé en ce qu'au moins une partie de la surface de la résistance (30, 31) consiste en silicium 5 amorphe, et un siliciure (32a, 32b) est formé dans une partie de
connexion d'un plot de contact (5a, 5b) dans ladite partie de surface.
2. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: une résistance (30) formée par une pellicule de silicium; et une pellicule de silicium-germanium (44) placée en contact avec la résistance 10 (30).
3. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: une résistance (30) formée par une pellicule de silicium; une pellicule isolante inter-couche (4a) recouvrant la résistance (30); et un plot de contact fictif (5e) formé par un matériau différent d'un matériau de la pel15 licule isolante inter-couche (4a), isolée de la résistance (30) et recouvrant au moins une région d'une partie supérieure de la résistance (30); et en ce que le matériau différent a pour fonction d'empêcher l'entrée d'un
atome d'hydrogène dans la résistance (30).
4. Dispositif à semiconducteur selon la revendication 3, caracté20 risé en ce qu'une région de la pellicule isolante inter-couche (4a) est enterrée dans le plot de contact fictif (5f).
5. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un substrat silicium sur isolant ou SOI (Silicon On Insulator) incluant une structure multicouche ayant un substrat de support (11), une 25 pellicule isolante enterrée (12) et une couche de silicium (13); une résistance (30) placée sur le substrat SOI et formée par une pellicule de silicium; une pellicule isolante inter-couche (4a) recouvrant la résistance (30); et un plot de contact fictif (5j, 5k) formé par un matériau différent d'un matériau de la pellicule isolante inter-couche (4a), au voisinage de la 30 résistance (30), et pénétrant à travers la pellicule isolante enterrée (12) et une région d'isolation (2) formée dans la couche de silicium; et en ce que le matériau différent a la fonction consistant à empêcher un atome
d'hydrogène d'entrer dans la résistance (30).
6. Dispositif à semiconducteur selon la revendication 5, caracté35 risé en ce qu'il comprend en outre: une interconnexion fictive (6j, 6k) formée par un matériau différent du matériau de la pellicule isolante intercouche (4a) et recouvrant une partie située au-dessus de la résistance (30); et en ce que le matériau différent a la fonction d'empêcher un atome
d'hydrogène d'entrer dans la résistance (30).
7. Dispositif à semiconducteur selon la revendication 5, caractérisé en ce que le plot de contact fictif (5j) comprend une multiplicité de
conducteurs en forme de colonnes qui sont juxtaposés.
8. Dispositif à semiconducteur selon la revendication 5, caractérisé en ce que le plot de contact fictif (5m - 5p) comprend une multiplicité 10 de conducteurs ayant la forme de murs qui sont juxtaposés avec la résistance (30) interposée entre eux; et une région de la pellicule isolante inter-couche (4a) est enterrée dans une région ou la totalité des conducteurs ayant la forme de murs.
9. Dispositif à semiconducteur, caractérisé en ce qu'il com15 prend: une résistance (30) formée par une pellicule de silicium; une pellicule isolante inter-couche (4a) recouvrant la résistance (30); un plot de contact (5a, 5b) formé par un matériau différent d'un matériau de la pellicule isolante inter-couche (4a) et connecté à la résistance (30); une interconnexion (6a, 6b) formée par un matériau différent du matériau de la pel20 licule isolante inter-couche (4a) et connectée au plot de contact (5a, 5b);
et un plot de contact fictif (5e) formé par un matériau différent du matériau de la pellicule isolante inter-couche (4a) et connectée à l'interconnexion (6e) dans une position dans laquelle la résistance (30) n'est pas recouverte à son voisinage; et en ce que le matériau différent a la fonc25 tion d'empêcher un atome d'hydrogène d'entrer dans la résistance (30).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002230999A JP2004071927A (ja) | 2002-08-08 | 2002-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2843484A1 true FR2843484A1 (fr) | 2004-02-13 |
Family
ID=30768026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0308988A Pending FR2843484A1 (fr) | 2002-08-08 | 2003-07-23 | Dispositif a semiconducteur comprenant une resistance formee par une pellicule de silicium |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20040026762A1 (fr) |
| JP (1) | JP2004071927A (fr) |
| KR (1) | KR20040014197A (fr) |
| CN (1) | CN1495900A (fr) |
| DE (1) | DE10334416A1 (fr) |
| FR (1) | FR2843484A1 (fr) |
| TW (1) | TWI223379B (fr) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456700B1 (ko) * | 2002-10-09 | 2004-11-10 | 삼성전자주식회사 | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 |
| WO2005096364A1 (fr) * | 2004-03-31 | 2005-10-13 | Nec Corporation | Dispositif semi-conducteur et procede de fabrication dudit dispositif |
| KR100672160B1 (ko) * | 2005-12-28 | 2007-01-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 레지스터 형성방법 |
| KR100841337B1 (ko) * | 2007-01-12 | 2008-06-26 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP2010283310A (ja) * | 2009-06-08 | 2010-12-16 | Panasonic Corp | 半導体装置およびその製造方法 |
| US9184226B2 (en) * | 2011-08-15 | 2015-11-10 | Texas Instruments Incorporated | Embedded tungsten resistor |
| JP5850671B2 (ja) * | 2011-08-15 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2013197311A (ja) * | 2012-03-19 | 2013-09-30 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| JP6075114B2 (ja) | 2013-02-27 | 2017-02-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US9768243B2 (en) | 2013-03-12 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure of resistor |
| JP2014216428A (ja) * | 2013-04-24 | 2014-11-17 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10249621B2 (en) * | 2016-12-15 | 2019-04-02 | Texas Instruments Incorporated | Dummy contacts to mitigate plasma charging damage to gate dielectrics |
| JP2019021659A (ja) * | 2017-07-11 | 2019-02-07 | キヤノン株式会社 | 半導体装置および機器 |
| DE102017212485A1 (de) | 2017-07-20 | 2019-01-24 | Robert Bosch Gmbh | Einrichtung zur Speicherung von verdichteten Fluiden |
| JP7390841B2 (ja) * | 2019-09-30 | 2023-12-04 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252169A (ja) * | 1990-02-28 | 1991-11-11 | Nippon Seiki Co Ltd | 歪抵抗装置及びその製造構造 |
| US6069063A (en) * | 1999-04-01 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Method to form polysilicon resistors shielded from hydrogen intrusion |
| US6340833B1 (en) * | 1998-09-14 | 2002-01-22 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100 % metal shielding from hydrogen intrusion |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3477624D1 (en) * | 1984-12-18 | 1989-05-11 | Ibm | Low temperature tunneling transistor |
| JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
| US5530467A (en) * | 1990-02-01 | 1996-06-25 | Kabushiki Kaisha Toshiba | Sputtering target, film resistor and thermal printer head |
| US5538915A (en) * | 1992-06-05 | 1996-07-23 | The Regents Of The University Of California | Process for forming synapses in neural networks and resistor therefor |
| US5530418A (en) * | 1995-07-26 | 1996-06-25 | Taiwan Semiconductor Manufacturing Company | Method for shielding polysilicon resistors from hydrogen intrusion |
| JP3719618B2 (ja) * | 1996-06-17 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| SE513116C2 (sv) * | 1998-11-13 | 2000-07-10 | Ericsson Telefon Ab L M | Polykiselresistor och sätt att framställa sådan |
| JP3722655B2 (ja) * | 1999-11-12 | 2005-11-30 | シャープ株式会社 | Ｓｏｉ半導体装置 |
| US6958523B2 (en) * | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| US6730984B1 (en) * | 2000-11-14 | 2004-05-04 | International Business Machines Corporation | Increasing an electrical resistance of a resistor by oxidation or nitridization |
-
2002
- 2002-08-08 JP JP2002230999A patent/JP2004071927A/ja active Pending
-
2003
- 2003-06-12 US US10/459,614 patent/US20040026762A1/en not_active Abandoned
- 2003-07-02 KR KR1020030044591A patent/KR20040014197A/ko not_active Application Discontinuation
- 2003-07-08 TW TW092118576A patent/TWI223379B/zh not_active IP Right Cessation
- 2003-07-23 FR FR0308988A patent/FR2843484A1/fr active Pending
- 2003-07-28 DE DE10334416A patent/DE10334416A1/de not_active Withdrawn
- 2003-07-30 CN CNA031436935A patent/CN1495900A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03252169A (ja) * | 1990-02-28 | 1991-11-11 | Nippon Seiki Co Ltd | 歪抵抗装置及びその製造構造 |
| US6340833B1 (en) * | 1998-09-14 | 2002-01-22 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100 % metal shielding from hydrogen intrusion |
| US6069063A (en) * | 1999-04-01 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Method to form polysilicon resistors shielded from hydrogen intrusion |
Non-Patent Citations (3)
| Title |
|---|
| CHEN C-H ET AL: "NITROGEN IMPLANTED POLYSILICON RESISTOR FOR HIGH-VOLTAGE CMOS TECHNOLOGY APPLICATION", IEEE ELECTRON DEVICE LETTERS, IEEE INC. NEW YORK, US, vol. 22, no. 11, November 2001 (2001-11-01), pages 524 - 526, XP001110350, ISSN: 0741-3106 * |
| LOW FREQUENCY NOISE IN BORON DOPED POLY-SIGE RESISTORS: "Kun-Ming Chen et al.", PROCEEDINGS OF 2002 INTERNATIONAL MICROWAVE SYMPOSIUM (MTT 2002) 2-7 JUNE 2002 SEATTLE, WA, USA, vol. 1, 2 June 2002 (2002-06-02) - 7 June 2002 (2002-06-07), 2002 IEEE MTT-S International Microwave Symposium Digest (Cat. No.02CH37278) IEEE Piscataway, NJ, USA, pages 405 - 408 vol.1, XP001099514, ISBN: 0-7803-7239-5 * |
| PATENT ABSTRACTS OF JAPAN vol. 016, no. 048 (E - 1163) 6 February 1992 (1992-02-06) * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004071927A (ja) | 2004-03-04 |
| US20040026762A1 (en) | 2004-02-12 |
| TW200402831A (en) | 2004-02-16 |
| KR20040014197A (ko) | 2004-02-14 |
| CN1495900A (zh) | 2004-05-12 |
| DE10334416A1 (de) | 2004-02-26 |
| TWI223379B (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2843484A1 (fr) | Dispositif a semiconducteur comprenant une resistance formee par une pellicule de silicium | |
| US7262117B1 (en) | Germanium integrated CMOS wafer and method for manufacturing the same | |
| USRE42097E1 (en) | Method of fabricating a semiconductor device | |
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| FR2795555A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| FR2831713A1 (fr) | Dispositif a semi-conducteur et procede de fabrication | |
| FR2638898A1 (fr) | Dispositif a semiconducteurs a structure empilee et procede de fabrication | |
| TW201207994A (en) | Graphene channel-based devices and methods for fabrication thereof | |
| FR2676308A1 (fr) | Transistor a effet de champ utilisant un effet tunnel resonnant et procede de fabrication. | |
| FR2682811A1 (fr) | Dispositif a semiconducteurs de type empile et procede de fabrication. | |
| FR2805394A1 (fr) | Dispositif a semiconducteur et procede de fabrication | |
| FR2924421A1 (fr) | Dispositif a circuit integre et n/mems encapsule et procede de realisation. | |
| FR2546664A1 (fr) | Procede de fabrication de transistors a effet de champ | |
| EP1722421A2 (fr) | Photodiode intégrée de type à substrat flottant | |
| FR2995134A1 (fr) | Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2685818A1 (fr) | Transistor a couches minces pour un dispositif formant memoire a semiconducteur et procede de fabrication de celui-ci. | |
| FR2744566A1 (fr) | Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication | |
| FR2818011A1 (fr) | Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication | |
| FR2894069A1 (fr) | Fabrication de transistors mos | |
| FR2638569A1 (fr) | Transistor josephson du type a effet de champ et procede de fabrication d'une jonction josephson | |
| EP3046143B1 (fr) | Procede de realisation d'un circuit electronique integre tridimensionnel | |
| FR2915318A1 (fr) | Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes | |
| EP2325873A1 (fr) | Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille |