CN113517336A - 一种mos型超结功率器件的终端结构 - Google Patents

一种mos型超结功率器件的终端结构 Download PDF

Info

Publication number
CN113517336A
CN113517336A CN202110793513.2A CN202110793513A CN113517336A CN 113517336 A CN113517336 A CN 113517336A CN 202110793513 A CN202110793513 A CN 202110793513A CN 113517336 A CN113517336 A CN 113517336A
Authority
CN
China
Prior art keywords
region
type
area
column
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110793513.2A
Other languages
English (en)
Inventor
赵建明
陈龙
张宜尧
陈彦旭
陈勇
徐开凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110793513.2A priority Critical patent/CN113517336A/zh
Publication of CN113517336A publication Critical patent/CN113517336A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于功率半导体技术领域，公开了一种MOS型超结功率器件的终端结构，从器件边缘向器件有源区方向依次为终端区、过渡区和元胞区，终端区、过渡区和元胞区共用第一导电类型半导体衬底以及位于第一导电类型半导体衬底上方的第一导电类型外延层；本发明提供的MOS型超结功率器件的终端结构，降低了终端区内电荷不平衡的影响，增强了终端区内部的电场强度，提升了终端区的耐压水平。本发明适用于各种电子产品。

Description

一种MOS型超结功率器件的终端结构
技术领域
本发明属于功率半导体技术领域，涉及功率器件，具体地说是一种MOS型超结功率器件的终端结构。
背景技术
超结器件是功率半导体技术领域中的一种十分重要的功率器件，它打破了传统的硅极限关系，在实现高耐压特性的同时，器件具有更低的导通电阻。想要实现高耐压特性还需要合适的终端结构，传统的MOS型超结功率器件的终端结构如图1所示，和超结元胞一样，均采用P柱和N柱交替排列，且同样遵循电荷平衡的基本原理。但是，遵循电荷平衡的基本原理也导致了超结终端的击穿电压对于电荷不平衡非常敏感，其可靠性受电荷不平衡影响较大，在N柱和P柱交替排列的终端区中，如果一些工艺偏差导致终端部分参数发生变化，如掺杂柱的宽度、间距及浓度等，均可能造成终端提前击穿，如图1所示，当内部某一掺杂柱宽度出现变化时，可能使原本的耗尽层a变短成耗尽层b，从而使耐压降低，所以，难以得到高耐压高可靠性的超结器件终端结构。
因此，有必要提出一种新的MOS型超结功率器件的终端结构，解决上述问题。
发明内容
本发明的目的，是要提供一种MOS型超结功率器件的终端结构，以解决现有技术中难以获得高耐压性高可靠性的超级器件终端结构。
本发明为实现上述目的，所采用的技术方法如下：
一种MOS型超结功率器件的终端结构，从器件边缘向器件有源区方向依次为终端区、过渡区和元胞区，终端区、过渡区和元胞区共用第一导电类型半导体衬底以及位于第一导电类型半导体衬底上方的第一导电类型外延层；
终端区包括截止环、多个相互独立的终端区第二导电类型第一柱区、多个相互独立的终端区第二导电类型第二柱区和终端区第二导电类型第三柱区；终端区第二导电类型第一柱区和终端区第二导电类型第二柱区均通过第一导电类型半导体外延层相隔离，终端区第二导电类型第一柱区上表面与外延层的上表面齐平，终端区第二导电类型第二柱区上表面与终端区第二导电类型第三柱区下表面连接，终端区第二导电类型第一柱区下表面与终端区第二导电类型第二柱区下表面齐平；终端区第二导电类型第三柱区位于第一导电类型外延层上层靠近过渡区的一端，终端区第二导电类型第三柱区上表面与第一导电类型外延层的上表面齐平；
元胞区包括一个或多个相互独立的元胞区第二导电类型柱区和元胞区第二导电类型体区，元胞区第二导电类型体区位于第一导电类型外延层上层，元胞区第二导电类型体区上表面与第一导电类型外延层上表面平齐，元胞区第二导电类型体区下表面与元胞区第二导电类型柱区上表面连接；元胞区第二导电类型柱区的下表面与终端区第二导电类型第一柱区的下表面齐平；
过渡区包括一个或多个相互独立的过渡区第二导电类型柱区和过渡区第二导电类型体区，过渡区第二导电类型体区位于第一导电类型外延层上层，由元胞区第二导电类型体区延伸而来，过渡区第二导电类型体区下表面与过渡区第二导电类型柱区上表面连接；过渡区第二导电类型柱区的下表面与终端区第二导电类型第一柱区的下表面齐平。
作为限定：终端区第二导电类型第一柱区的掺杂浓度与终端区第二导电类型第二柱区的掺杂浓度相同，终端区第二导电类型第三柱区掺杂浓度大于或等于终端区第二导电类型第一柱区的掺杂浓度，终端区第二导电类型第三柱区的宽度大于或等于终端区第二导电类型第二柱区宽度与邻近间距之和。
作为进一步限定：终端区第二导电类型第一柱区、终端区第二导电类型第二柱区、过渡区第二导电类型柱区和元胞区第二导电类型柱区的宽度相同，其邻近间距相同。
作为另一种限定：第一导电类型为N型,第二导电类型为P型；或第一导电类型为P型,第二导电类型为N型。
本发明由于采用了上述方案，与现有技术相比，所取得的有益效果是：
本发明提供的MOS型超结功率器件的终端结构，通过增加终端区第二导电类型第三柱区，根据电荷叠加原理，本发明提供的MOS型超结功率器件的终端结构就相当于传统超结终端叠加上一个PN结,当掺杂柱的宽度、间距及浓度等因工艺等发生变化时，改变的是叠加的 PN结的浓度与电场分布，降低了终端区内电荷不平衡的影响，另一方面，叠加的PN结所提供的电场增强了终端区内部的电场强度，从而提升了终端区的耐压水平；
本发明适用于各种电子产品。
附图说明
本下面结合附图及具体实施例对本发明作更进一步详细说明。
图1为传统的MOS型超结功率器件的终端结构示意图；
图2为传统的MOS型超结功率器件的终端结构中掺杂柱宽度变化后耗尽层边界变化示意图；
图3为本发明实施例MOS型超结功率器件的终端结构的结构示意图；
图4为本发明实施例的MOS型超结功率器件的终端结构中掺杂柱宽度变化后耗尽层边界变化示意图；
图5为电荷叠加原理图；
图6为本发明实施例MOS型超结功率器件的终端结构终端区的等效结构及其电场分布示意图；
图6(a)为本发明实施例终端区结构示意图；
图6(b)为本发明实施例终端区等效被叠加的PN结部分的结构示意图；
图6(c)为本发明实施例终端区等效被叠加的PN结部分沿虚线内部电场分布图；
图6(d)为本发明实施例终端区等效传统超结终端部分的结构示意图；
图6(e)为本发明实施例终端区等效传统超结终端部分沿虚线内部电场分布图。
图中：1、第一导电类型半导体衬底；2、第一导电类型外延层；3、P型柱区；31、终端区第二导电类型第一柱区；32、终端区第二导电类型第二柱区；33、终端区第二导电类型第三柱区；34、过渡区第二导电类型柱区；35、元胞区第二导电类型柱区；4、P型体区； 41、元胞区第二导电类型体区；42、过渡区第二导电类型体区；5、截止环。
具体实施方式
下面结合实施例对本发明作进一步说明，但本领域的技术人员应当理解，本发明并不限于以下实施例，任何在本发明具体实施例基础上做出的改进和等效变化，都在本发明权利要求保护的范围之内。
实施例MOS型超结功率器件的终端结构。
传统的MOS型超结功率器件的终端结构，如图1所示，从器件边缘向器件有源区方向依次为终端区、过渡区和元胞区，终端区、过渡区和元胞区共用N+衬底以及位于N+衬底上方的N型外延层。终端区包括位于N型外延层中的一个或多个相互独立的P型柱区3，位于N型外延层上层远离有源区一端的截止环5，终端区P型柱区3上表面与N型外延层的上表面平齐；元胞区包括位于N型外延层中的P型柱区3和元胞区P型体区4，P型体区4下表面与元胞区P型柱区3上表面平齐；过渡区包括位于N型外延层中的一个或多个相互独立的过渡区P型柱区3和N型外延层上层的过渡区P型体区4，过渡区P型体区4由元胞区P型体区4延伸而来，过渡区P型体区4的下表面与过渡区P型柱区3的上表面平齐；元胞区P型柱区3下表面与终端区P型柱区3和过渡区P型柱区3下表面均平齐。
本实施例的一种MOS型超结功率器件的终端结构，如图3所示，从器件边缘向器件有源区方向依次为终端区、过渡区和元胞区，终端区、过渡区和元胞区共用第一导电类型半导体衬底1以及位于第一导电类型半导体衬底1上方的第一导电类型外延层2。
终端区包括截止环5、多个相互独立的终端区第二导电类型第一柱区31、多个相互独立的终端区第二导电类型第二柱区32和终端区第二导电类型第三柱区33；终端区第二导电类型第一柱区31和终端区第二导电类型第二柱区32均通过第一导电类型半导体外延层相隔离，终端区第二导电类型第一柱区31上表面与外延层的上表面齐平，终端区第二导电类型第二柱区32上表面与终端区第二导电类型第三柱区33下表面连接，终端区第二导电类型第一柱区31下表面与终端区第二导电类型第二柱区32下表面齐平；终端区第二导电类型第三柱区33位于第一导电类型外延层2上层靠近过渡区的一端，终端区第二导电类型第三柱区33上表面与第一导电类型外延层2的上表面齐平；终端区第二导电类型第一柱区31的掺杂浓度与终端区第二导电类型第二柱区32的掺杂浓度相同，终端区第二导电类型第三柱区 33掺杂浓度大于或等于终端区第二导电类型第一柱区31的掺杂浓度，终端区第二导电类型第三柱区33的宽度大于或等于终端区第二导电类型第二柱区32宽度与邻近间距之和。
元胞区包括一个或多个相互独立的元胞区第二导电类型柱区35和元胞区第二导电类型体区41，元胞区第二导电类型体区41位于第一导电类型外延层2上层，元胞区第二导电类型体区41上表面与第一导电类型外延层2上表面平齐，元胞区第二导电类型体区41下表面与元胞区第二导电类型柱区35上表面连接；元胞区第二导电类型柱区35的下表面与终端区第二导电类型第一柱区31的下表面齐平。
过渡区包括一个或多个相互独立的过渡区第二导电类型柱区34和过渡区第二导电类型体区42，过渡区第二导电类型体区42位于第一导电类型外延层2上层，由元胞区第二导电类型体区41延伸而来，过渡区第二导电类型体区42下表面与过渡区第二导电类型柱区34上表面连接；过渡区第二导电类型柱区34的下表面与终端区第二导电类型第一柱区31的下表面齐平。
终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32、过渡区第二导电类型柱区34和元胞区第二导电类型柱区35的宽度相同，其邻近间距相同。
第一导电类型为N型,第二导电类型为P型；或第一导电类型为P型,第二导电类型为 N型；本实施例中的第一导电类型为N型,第二导电类型为P型。
电荷叠加原理如图5所示，当P型柱区受主杂质浓度NA和N型外延层的施主杂质浓度ND不同时，这对电荷不平衡的PN结可以认为是差分电荷分量和平衡电荷分量的叠加；NA<ND，此时这对PN结可以看成是一对平衡的掺杂均为(NA+ND)/2的P型柱区、N型柱区和一对掺杂均为(ND-NA)/2的N型柱区相叠加，这对PN结整体相当于一对杂质浓度等于 (ND-NA)/2的均匀N型掺杂柱。
当终端区处于正常耐压状态下时，如图2所示，掺杂柱内虚线表示掺杂柱的宽度发生变化后，传统的MOS型超结功率器件的终端结构中曲线a为其内部某一掺杂柱宽度未发生变化的耗尽层边界，曲线b为其内部某一掺杂柱的宽度发生变化后的耗尽层边界；当终端区处于正常耐压状态下时，如图4所示，掺杂柱内虚线表示掺杂柱的宽度发生变化后，本实施例的MOS型超结功率器件的终端结构中曲线c为其内部某一掺杂柱宽度未发生变化的耗尽层边界，曲线d为其内部某一掺杂柱的宽度发生变化后的耗尽层边界；图4与图2的掺杂柱变化后的耗尽层边界相比，即曲线b与曲线d相比，本实施例耗尽层宽度减少的更少，也就是说电荷不平衡对本实施例的影响更小。
如图4所示，为本实施例MOS型超结功率器件的终端结构终端区的横向、纵向电场分布示意图，横向为沿AB的电场分布，纵向为沿CD的电场分布；终端区中，当终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32和终端区第二导电类型第三柱区 33的掺杂NA等于第一导电类型外延层2的掺杂ND，由于终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32宽度大于其邻近间隔，根据电荷叠加原理，则可以将终端区内终端区第二导电类型第一柱区31、终端区第二导电类型第二柱区32及第一导电类型外延层2等效为一个低掺杂浓度的P型区域，降低了终端区内电荷不平衡的影响，再加上终端区第二导电类型第三柱区33，则终端区可等效为一系列平衡的PN柱与具有类似穿通结构的二极管叠加，从而提高了终端区内部场强，增强了耐压能力。
如图6所示，为本实施例MOS型超结功率器件的终端结构终端区的等效结构及其电场分布示意图，根据电荷叠加原理，图6(a)为本实施例的MOS型超结功率器件的终端结构终端区，可等效为图6(d)的传统MOS型超结功率器件的终端结构终端区叠加一个图6 (b)的PN结，图6(b)中36为终端区第二导电类型等效掺杂区域。以图6(a)虚线部分电场分布为例，图6(c)为等效被叠加的PN结部分沿虚线内部电场，图6(e)为等效传统超结终端部分沿虚线内部电场，也是传统超结终端内部电场分布，图6(a)内部虚线部分电场强度分布可以看成图6(b)内部虚线部分电场强度分布和图6(d)内部虚线部分电场强度分布的叠加，也就是图6(c)和图6(e)的叠加，因此，图6(a)有着更高的电场强度，提升了击穿电压。

Claims (5)

1.一种MOS型超结功率器件的终端结构，其特征在于，从器件边缘向器件有源区方向依次为终端区、过渡区和元胞区，终端区、过渡区和元胞区共用第一导电类型半导体衬底以及位于第一导电类型半导体衬底上方的第一导电类型外延层；
终端区包括截止环、多个相互独立的终端区第二导电类型第一柱区、多个相互独立的终端区第二导电类型第二柱区和终端区第二导电类型第三柱区；终端区第二导电类型第一柱区和终端区第二导电类型第二柱区均通过第一导电类型半导体外延层相隔离，终端区第二导电类型第一柱区上表面与外延层的上表面齐平，终端区第二导电类型第二柱区上表面与终端区第二导电类型第三柱区下表面连接，终端区第二导电类型第一柱区下表面与终端区第二导电类型第二柱区下表面齐平；终端区第二导电类型第三柱区位于第一导电类型外延层上层靠近过渡区的一端，终端区第二导电类型第三柱区上表面与第一导电类型外延层的上表面齐平；
元胞区包括一个或多个相互独立的元胞区第二导电类型柱区和元胞区第二导电类型体区，元胞区第二导电类型体区位于第一导电类型外延层上层，元胞区第二导电类型体区上表面与第一导电类型外延层上表面平齐，元胞区第二导电类型体区下表面与元胞区第二导电类型柱区上表面连接；元胞区第二导电类型柱区的下表面与终端区第二导电类型第一柱区的下表面齐平；
过渡区包括一个或多个相互独立的过渡区第二导电类型柱区和过渡区第二导电类型体区，过渡区第二导电类型体区位于第一导电类型外延层上层，由元胞区第二导电类型体区延伸而来，过渡区第二导电类型体区下表面与过渡区第二导电类型柱区上表面连接；过渡区第二导电类型柱区的下表面与终端区第二导电类型第一柱区的下表面齐平。
2.根据权利要求1所述的MOS型超结功率器件的终端结构，其特征在于，终端区第二导电类型第一柱区的掺杂浓度与终端区第二导电类型第二柱区的掺杂浓度相同，终端区第二导电类型第三柱区掺杂浓度大于或等于终端区第二导电类型第一柱区的掺杂浓度，终端区第二导电类型第三柱区的宽度大于或等于终端区第二导电类型第二柱区宽度与邻近间距之和。
3.根据权利要求1或2所述的MOS型超结功率器件的终端结构，其特征在于，终端区第二导电类型第一柱区、终端区第二导电类型第二柱区、过渡区第二导电类型柱区和元胞区第二导电类型柱区的宽度相同，其邻近间距相同。
4.根据权利要求1或2所述的MOS型超结功率器件的终端结构，其特征在于，第一导电类型为N型,第二导电类型为P型；或第一导电类型为P型,第二导电类型为N型。
5.根据权利要求3所述的MOS型超结功率器件的终端结构，其特征在于，第一导电类型为N型,第二导电类型为P型；或第一导电类型为P型,第二导电类型为N型。
CN202110793513.2A 2021-07-13 2021-07-13 一种mos型超结功率器件的终端结构 Pending CN113517336A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110793513.2A CN113517336A (zh) 2021-07-13 2021-07-13 一种mos型超结功率器件的终端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110793513.2A CN113517336A (zh) 2021-07-13 2021-07-13 一种mos型超结功率器件的终端结构

Publications (1)

Publication Number Publication Date
CN113517336A true CN113517336A (zh) 2021-10-19

Family

ID=78067115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110793513.2A Pending CN113517336A (zh) 2021-07-13 2021-07-13 一种mos型超结功率器件的终端结构

Country Status (1)

Country Link
CN (1) CN113517336A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138543A1 (en) * 2005-12-20 2007-06-21 Kabushiki Kaisha Toshiba Semiconductor device
US20090101974A1 (en) * 2007-10-22 2009-04-23 Kabushiki Kaisha Toshiba Semiconductor device
US20100123186A1 (en) * 2008-11-20 2010-05-20 Kabushiki Kaisha Toshiba Power semiconductor device
US20110057256A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Semiconductor device and method for manufacturing the same
US20150187873A1 (en) * 2007-09-21 2015-07-02 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN104952910A (zh) * 2015-05-19 2015-09-30 上海先进半导体制造股份有限公司 超结半导体器件的终端结构及其制造方法
CN108598152A (zh) * 2018-05-29 2018-09-28 电子科技大学 一种超结器件终端结构
CN109037310A (zh) * 2018-08-08 2018-12-18 电子科技大学 一种超结功率器件终端结构及其制备方法
US20210066494A1 (en) * 2019-08-30 2021-03-04 Power Master Semiconductor Co., Ltd. Semiconductor device
CN113345954A (zh) * 2021-06-18 2021-09-03 上海道之科技有限公司 一种全超结mosfet器件结构及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138543A1 (en) * 2005-12-20 2007-06-21 Kabushiki Kaisha Toshiba Semiconductor device
US20150187873A1 (en) * 2007-09-21 2015-07-02 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20090101974A1 (en) * 2007-10-22 2009-04-23 Kabushiki Kaisha Toshiba Semiconductor device
US20100123186A1 (en) * 2008-11-20 2010-05-20 Kabushiki Kaisha Toshiba Power semiconductor device
US20110057256A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Semiconductor device and method for manufacturing the same
CN104952910A (zh) * 2015-05-19 2015-09-30 上海先进半导体制造股份有限公司 超结半导体器件的终端结构及其制造方法
CN108598152A (zh) * 2018-05-29 2018-09-28 电子科技大学 一种超结器件终端结构
CN109037310A (zh) * 2018-08-08 2018-12-18 电子科技大学 一种超结功率器件终端结构及其制备方法
US20210066494A1 (en) * 2019-08-30 2021-03-04 Power Master Semiconductor Co., Ltd. Semiconductor device
CN113345954A (zh) * 2021-06-18 2021-09-03 上海道之科技有限公司 一种全超结mosfet器件结构及其制造方法

Similar Documents

Publication Publication Date Title
CN101969073B (zh) 快速超结纵向双扩散金属氧化物半导体管
US8828809B2 (en) Multi-drain semiconductor power device and edge-termination structure thereof
CN102683408B (zh) 超结高压功率器件结构
CN101552291B (zh) N沟道超结纵向双扩散金属氧化物半导体管
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
CN102969245B (zh) 一种逆导型集成门极换流晶闸管制作方法
CN104332494A (zh) 一种绝缘栅双极晶体管及其制造方法
CN113838937A (zh) 一种深槽超结mosfet功率器件及其制备方法
CN109119460A (zh) 一种超结功率器件终端结构及其制备方法
CN108110057B (zh) 超结金属氧化物场效应晶体管
CN108376713B (zh) 一种具有超结结构的半导体器件及其制作方法
US6914270B2 (en) IGBT with PN insulation and production method
CN209981223U (zh) 一种高压深沟槽型超结mosfet的结构
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
CN115224113B (zh) 横向超结器件、横向绝缘栅双极晶体管及制造方法
CN114843334B (zh) 一种平面式功率mosfet器件的闸汲端夹止结构
CN108063159B (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
CN103367396B (zh) 一种超级结肖特基半导体装置及其制备方法
CN113517336A (zh) 一种mos型超结功率器件的终端结构
CN201749852U (zh) 快速超结纵向双扩散金属氧化物半导体管
CN112216744B (zh) 高可靠性宽窗口的超结mosfet结构及制造方法
CN102969315B (zh) 一种逆导型集成门极换流晶闸管
CN104332488A (zh) 半导体器件、半导体器件终端及其制造方法
CN108258052B (zh) 超级结器件的工艺方法
CN107863378B (zh) 超结mos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211019

WD01 Invention patent application deemed withdrawn after publication