CN104332488A - 半导体器件、半导体器件终端及其制造方法 - Google Patents

半导体器件、半导体器件终端及其制造方法 Download PDF

Info

Publication number
CN104332488A
CN104332488A CN201310308143.4A CN201310308143A CN104332488A CN 104332488 A CN104332488 A CN 104332488A CN 201310308143 A CN201310308143 A CN 201310308143A CN 104332488 A CN104332488 A CN 104332488A
Authority
CN
China
Prior art keywords
semiconductor device
limiting ring
surface enhanced
district
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310308143.4A
Other languages
English (en)
Other versions
CN104332488B (zh
Inventor
钟圣荣
王根毅
邓小社
周东飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310308143.4A priority Critical patent/CN104332488B/zh
Publication of CN104332488A publication Critical patent/CN104332488A/zh
Application granted granted Critical
Publication of CN104332488B publication Critical patent/CN104332488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件、半导体器件终端及其制造方法，所述半导体器件终端位于形成有半导体器件单元的原胞外侧，其包括：具有第一主面和第二主面的第一导电类型的终端区基板；形成于所述终端区基板的第一主面侧的第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔。其中所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度。

Description

半导体器件、半导体器件终端及其制造方法
【技术领域】
本发明涉及半导体设计及制造技术领域，特别涉及一种半导体器件、半导体器件终端及其制造方法。
【背景技术】
半导体器件，特别是功率半导体器件，比如，绝缘栅双极晶体管（InsulatedGate Bipolar Transistor，简称IGBT），主要由并联排列的器件原胞区和外围终端区构成。如果没有外围终端区，在外加电压Vce时，虽然并联的各器件原胞区的电压大致相同，但是最外围的器件原胞区由于PN结的曲率效应，沿着表面水平方向会有很大的电场，从而使得器件的击穿电压只有平面结的20%，甚至更低。外围终端结构的主要作用就是，把竖向外加电压沿着水平方向比较均匀地分散到终端结构之中，降低各处的电场密度，从而提高器件的击穿电压以致于达到或者接近原胞区平面结的击穿电压。因此，终端技术是IGBT等功率器件的关键技术之一。
终端技术普遍面临的技术问题为器件的耐压可靠性问题，具体为，器件在高温条件下，漏电流偏大甚至出现持续增大不能稳定，恢复常温后击穿电压降低甚至出现短路的现象，器件击穿电压越高，所需衬底掺杂浓度越低，该现象越明显。
一般认为，该问题主要是由器件内部和外部引入的可动电荷引起的。实际工作中，可动电荷在外部应力条件下移动，将会改变原来稳定的表面电场，从而使的耐压发生改变，甚至出现漏电流增大的问题。为了定量表征外界电荷对终端表面电场的影响，定义影响因子：
α = ΔQ ΔQ + Q f - - - ( 1 )
其中，ΔQ为有效可动电荷，Qf为衬底表面电荷。α越大表征可动电荷影响越大，器件耐压可靠性越差，反之亦然。
解决该问题的技术方法主要从两个方面出发：一方面，尽量减少芯片制造过程和封装过程引入可动电荷的因素，比如采用特殊的表面钝化技术或采用高可靠性合成树脂进行封装，以降低外部电荷及水汽等沾污的引入，这对降低高温下器件漏电流具有显著的效果，但是该方法对封装技术要求很高且工艺成本较高；另一方面，采用特殊设计结构以加强芯片本身对可动电荷的屏蔽作用，从而改善器件在高温高压应力条件下的漏电表现，比如，采用SIPOS（半绝缘多晶硅）结构，它是利用半绝缘薄膜电阻一端连接主结，一端连接截止环，在高压反偏条件下，半绝缘电阻两端将会产生电场，该电场能够屏蔽可动电荷对终端表面电场的影响，从而改善器件在高温高压条件下测试后的击穿表现。半绝缘薄膜一般是通过对多晶硅进行掺氧或氮形成的，电阻率要求在107～1010之间，因此，采用SIPOS结构，工艺过程复杂，薄膜电阻质量必须根据设计精确控制；该结构采用半绝缘电阻直接跨接在高压和地之间，正常工作条件下将会产生不可忽略的功耗；同时，薄膜电阻具有较高的温度系数，也存在一定的稳定性问题。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种半导体器件的终端及其制造方法，其可以降低该半导体器件高温下的漏电流，增强该半导体器件的耐压可靠性。
为了解决上述问题，根据本发明的一个方面，本发明提供一种半导体器件终端，其位于形成有半导体器件单元的原胞外侧，其包括：具有第一主面和第二主面的第一导电类型的终端区基板；形成于所述终端区基板的第一主面侧的第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔，其中，所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度。
作为本发明的一个优选的实施例，所述半导体器件终端还包括位于所述场限环和表面增强区上方并与所述场限环电性接触的金属场板。
作为本发明的一个优选的实施例，所述半导体器件终端还包括自所述场限环的边缘部分的第一主面和所述表面增强区的第一主面上形成的场氧化层；在所述场氧化层上表面形成的介质层。
作为本发明的一个优选的实施例，所述半导体器件终端还包括覆盖于形成有场限环和表面增强区的终端区基板上方的氮化硅钝化层和形成于所述氮化硅钝化层上方的聚酰亚胺钝化层。
作为本发明的一个优选的实施例，所述第一导电类型为N型，所述第二导电类型为P型，所述终端区基板为N-型终端区基板，所述表面增强区为N+型表面增强区。
根据本发明的一个方面，本发明提供一种半导体器件终端的制造方法，其包括：提供具有第一主面和第二主面的第一导电类型的终端区基板；在所述终端区基板的第一主面侧形成第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔，其中，所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度。
作为本发明的一个优选的实施例，所述半导体器件终端的制造方法还包括在所述场限环和表面增强区上方形成与所述场限环电性接触的金属场板。
作为本发明的一个优选的实施例，先在所述终端区基板的第一主面侧形成间隔的表面增强区，然后在所述终端区基板的第一主面侧形成与所述表面增强区相互间隔的场限环。
作为本发明的一个优选的实施例，所述制造方法还包括在形成有场限环和表面增强区的终端区基板上方依次形成氮化硅钝化层和聚酰亚胺钝化层。
根据本发明的一个方面，本发明提供一种半导体器件，其包括半导体器件单元及位于所述半导体器件单元外侧的终端，所述终端包括：具有第一主面和第二主面的第一导电类型的终端区基板；形成于所述终端区基板的第一主面侧的第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔，其中，所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度；位于所述场限环和表面增强区上方并与所述场限环电性接触的金属场板。
与现有技术相比，本发明中的半导体器件的终端及其制造方法，通过离子注入提高了终端表面的杂质浓度，降低了可动电荷对终端表面电场的影响，从而降低该半导体器件高温下的漏电流，增强该半导体器件的耐压可靠性。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的具有终端结构的半导体器件的纵剖面图；
图2至图10为图1中的具有终端结构的半导体器件在一个具体实施例中的各个制造工序的纵剖面图；
图11为图1中的半导体器件终端的制造方法在一个实施例中的流程图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
请参考图1所示，其为本发明在一个实施例中的具有终端结构的半导体器件的纵剖面图。
在该实施例中，所述半导体器件为二极管100，所述二极管100包括形成有二极管单元的原胞110和位于所述原胞110外侧的终端120。
所述终端120包括具有第一主面1S1和第二主面1S2的第一导电类型的终端区基板121；形成于所述终端区基板121的第一主面1S1侧的第二导电类型的场限环122和第一导电类型的表面增强区123，所述场限环122和表面增强区123相互间隔，其中，所述表面增强区123的掺杂浓度高于所述终端区基板121的掺杂浓度。
下面以所述第一导电类型为N型，所述第二导电类型为P型为例，结合图1对本发明中的二极管的终端结构进行具体介绍。
在图1所示的实施例中，所述第一导电类型的终端区基板121为N-型终端区基板，所述第二导电类型的场限环122为P型场限环，所述第一导电类型的表面增强区123为N+型表面增强区。
在本实施例中，所述终端120为场限环加场板终端结构，除了形成于所述N-终端区基板121的第一主面1S1侧的P型场限环122和N+型表面增强区123，所述终端120还包括位于所述P型场限环122和N+表面增强区123上方并与所述P型场限环122电性接触的金属场板124。所述终端120还包括自所述P型场限环122的边缘部分的第一主面和所述N+表面增强区123的第一主面1S1上形成的场氧化层130和在所述场氧化层130上表面形成的介质层140。所述终端120还包括位于所述终端区基板121边缘部分的第一主面侧的截止环，所述截止环包括形成于所述终端区基板121边缘部分的第一主面侧的N+型截止区125，以及形成于所述N+型截止区125的第一主面上且与所述N+型截止区127电性连接的金属接触极126。
在图1所示的实施例中，所述形成有二极管单元的原胞110包括：位于所述终端区基板121内侧的具有所述第一主面1S1和第二主面1S2的第一导电类型的原胞区基板111，实际上，N-型终端区基板121和所述N-型原胞区基板111可以为同一块基板的两个区域，该N-型基板101包括终端区基板121和位于所述终端区基板121内侧的原胞区基板111；在所述原胞区基板111的第一主面1S1侧选择性形成的P型阳极区112；自所述P型阳极区112的边缘部分的第一主面和所述N-型原胞区基板111未形成所述P型阳极区112的第一主面上形成的场氧化层130和在所述场氧化层130上表面形成的介质层140。所述原胞110的二极管单元由P型阳极区112和P型阳极区112下方的N-型原胞区基板111构成。
图1中的二极管还包括：在原胞区基板111的第一主面1S1上覆盖所述介质层140形成的金属化阳极150，所述金属化阳极150与P型阳极区112电性接触；在所述终端区基板121的第二主面1S2和原胞区基板111的第二主面1S2上形成的金属化阴极160，所述金属化阴极160与所述终端区基板121和原胞区基板111电性接触。其中，在本文中，N-、N+中的“+”表示掺杂浓度较高，“-”表示掺杂浓度较低。
此外，图1中的二极管还包括覆盖于所述金属化阳极150、金属场板124和介质层140上的氮化硅（SIN）钝化层170，以及形成于所述氮化硅钝化层170上的聚酰亚胺（Polyimide）钝化层180。也可以说，所述终端120还包括覆盖于所述金属场板124和介质层140上的氮化硅（SIN）钝化层170，以及形成于所述氮化硅钝化层170上的聚酰亚胺（Polyimide）钝化层180。优选的，所述聚酰亚胺钝化层180采用厚度为4um～18um的光敏Polyimide。相对单纯采用Polyimide钝化层，除了可以阻挡外界可动离子、水汽等沾污的优点外，该结构还可以有效地屏蔽工艺制备过程中引入芯片内部的可动电荷、表面态影响，具有更宽的工艺窗口。
与现有技术相比，本发明中的终端120通过离子注入增强终端场限环之间区域的表面浓度，从而使终端表面等效电荷Qf增大，（参照背景技术部分的公式（1）），从而降低了可动电荷对终端表面电场的影响，进而降低器件高温下的漏电流，提高了器件的耐压可靠性。
以下介绍本发明中的半导体终端的制造方法，该方法包括：提供具有第一主面1S1和第二主面1S2的第一导电类型的基板101，其中，所述基板101包括原胞区基板111和位于所述原胞区基板111外侧的终端区基板121；在所述终端区基板121的第一主面侧形成第二导电类型的场限环122和第一导电类型的表面增强区123，所述场限环122和表面增强区123相互间隔，其中，所述表面增强区123的掺杂浓度高于所述终端区基板121的掺杂浓度。在一个进一步的实施例中，所述方法还包括：在所述场限环和表面增强区上方形成与所述场限环电性接触的金属场板；在形成有场限环和表面增强区的终端区基板上方依次形成氮化硅钝化层和聚酰亚胺钝化层。
接下来，以所述第一导电类型为N型，所述第二导电类型为P型为例，结合图2-11详细介绍图1中的半导体器件二极管的制造方法。
步骤310，提供具有第一主面1S1和第二主面1S2的N-型基板101，所述N-型基板101包括终端区基板121和位于所述终端区基板121内侧的原胞区基板111。
步骤320，如图2所示，在所述N-型基板101的第一主面1S1上形成预氧层1301，所述预氧层1301的厚度可以为
步骤330，如图2所示，透过所述预氧层1301进行选择性N型杂质注入，以在所述N-型终端区基板121的第一主面1S1侧形成间隔的N+层1231，且在所述N-型终端区基板121的边缘部分的第一主面1S1侧形成N+层1251。具体为，经过涂胶、曝光、硬烘等步骤，在所述预氧层上选择性的制得N型杂质离子注入窗口，并通过该窗口注入剂量为2e11～1e13cm-2，能量为60KEV～120KEV的N型杂质，从而在所述N-型终端区基板121的第一主面1S1侧形成N+层1231和N+层1251。
步骤340，如图3所示，高温推阱，以在所述N-型终端区基板121的第一主面1S1侧形成间隔的N+表面增强区123，且在所述N-型终端区基板121的边缘部分的第一主面1S1侧形成N+型截止区125，同时，在所述预氧层1301上形成场氧层130。具体为，经过去胶、清洗等步骤，进行1100C°～1200C°有氧环境推阱，以在所述N-型终端区基板121的第一主面1S1侧形成N+表面增强区123和N+型截止区125，同时生长场氧层130。在一个优选的实施例中，形成的N+表面增强区123的方块电阻为400ohm/sp～6000ohm/sp。
步骤350，如图4所示，选择性的刻蚀所述场氧层130，以刻蚀出P型杂质注入窗口，并自刻蚀出的该注入窗口向所述N-型基板101内注入P型杂质，以在所述终端区基板121的第一主面1S1侧形成与所述N+表面增强区123相互间隔的P型层1221，在所述原胞区基板111的第一主面1S1侧选择性形成P型层1121。具体为，经过涂胶、曝光、湿法腐蚀、去胶等步骤，在所述场氧层130上刻蚀出P型场限环122的注入窗口和P型阳极区112的注入窗口，并自刻蚀出的该窗口向所述基板101内注入剂量为1e13～1e15cm-2，能量为60KEV～120KEV的P型杂质，从而在所述终端区基板121的第一主面侧形成与所述N+表面增强区123相互间隔的P型层1221，在所述原胞区基板111的第一主面侧选择性形成P型层1121。
步骤360，如图5所示，高温推阱，以在所述终端区基板121的第一主面侧形成与所述N+表面增强区123相互间隔的P型场限环区122，在所述原胞区基板111的第一主面侧选择性形成P型阳极区112。具体为，经过清洗等步骤，进行1100C°～1200C°有氧环境推阱，以在所述基板101的第一主面1S1侧形成P型场限环区122和P型阳极区112。在一个优选的实施例中，形成的P型场限环122的方块电阻可以为10ohm/sp～1200ohm/sp。
可以看出，在步骤310至步骤360中，先在所述终端区基板121的第一主面侧形成间隔的表面增强区123，然后，在所述终端区基,121的第一主面侧形成与所述表面增强123区相互间隔的场限环122。在其他实施例中，也先形成限环122，然后再形成表面增强区123。
步骤370，如图6所示，在所述场氧层130上形成介质层140。具体为，在所述场氧层130上淀积的BPSG(硼磷硅玻璃，boro-phospho-silicate-glass，BPSG)，经过850C°～950C°回流，形成介质层140。
步骤380，如图7所示，通过光刻、刻蚀工艺在原胞区基板111的第一主面上方刻蚀出电性连接P型阳极区112的接触孔，在终端区基板121的第一主面上方刻蚀出电性连接P型场限环区122的接触孔和电性连接N+型截止区125的接触孔；在所述基板101的第一主面上形成覆盖介质层140的金属层190。具体为，采用Cont（接触孔）光刻版先后进行孔刻蚀，溅射金属层190。
步骤390，如图8所示，通过光刻、刻蚀工艺选择性的刻蚀去金属层190中的部分金属，以在所述原胞区基板111上方形成覆盖介质层140且电性连接P型阳极区112的金属化阳极150，在所述终端区基板121上方形成部分覆盖介质层140且电性连接P型场限环区122的金属场板124，在所述终端区基板121边缘部分的第一主面1S1上方形成部分覆盖介质层140且电性连接N+型截止区125的金属接触极126。具体为，采用Metal(金属)光刻版刻蚀金属层，形成金属化阳极150、金属场板124和金属接触极126。
可以看出，在步骤390中形成有金属场板124，具体为，在所述场限环122和表面增强区123上方形成与所述场限环122电性接触的金属场板124。
步骤400，如图8所示，在所述基板101的第一主面上方淀积覆盖所述金属化阳极150、金属场板124和介质层140的氮化硅钝化层170。具体为，经过涂胶、曝光、湿法腐蚀、去胶等步骤，淀积氮化硅钝化层170。
步骤410，如图9所示，在所述氮化硅钝化层170上形成Polyimide钝化层180。具体为，经过涂胶、曝光、去胶、380C°～450C°退火固化等步骤，在所述氮化硅钝化层170上形成Polyimide钝化层180。在一个优选的实施例中，采用厚度为4um～18um的光敏Polyimide作为Polyimide钝化层180。
步骤420，如图10所示，在所述终端区基板121的第二主面1S2和原胞区基板111的第二主面1S2上形成的金属化阴极160，所述金属化阴极160与所述终端区基板121和原胞区基板111电性接触。
这样就可以制造出图1中的二极管，上述步骤包括形成原胞110的部分和形成终端120的部分，除去形成原胞110的部分，即为本发明中的半导体器件的终端的制造方法。
在上述实施例中，以所述第一导电类型为N型，所述第二导电类型为P型为例进行介绍，在其他改变的实施例中，也可以使得第一导电类型为P型，所述第二导电类型为N型，此时，所述终端120采用P-型的基板101，场限环122为N型场限环，表面增强区123为P+型表面增强区1，具体结构和原理与上文的中二极管相似，这里不在赘述。
本发明中的半导体器件的终端及其制造方法是采用二极管阐述相关原理，其同样适用于DMOS（Double-diffused Metal Oxide Semiconductor）、IGBT(Insulated Gate Bipolar Transistor)等功率半导体器件。上述实施例中，是以NPT(Non Punch Through)型绝缘栅双极晶体管进行阐述，本发明同样适用于场阻型绝缘栅双极晶体管。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种半导体器件终端，其位于形成有半导体器件单元的原胞外侧，其特征在于，其包括：
具有第一主面和第二主面的第一导电类型的终端区基板；
形成于所述终端区基板的第一主面侧的第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔，
其中，所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度。
2.根据权利要求1所述的半导体器件终端，其特征在于，其还包括位于所述场限环和表面增强区上方并与所述场限环电性接触的金属场板。
3.根据权利要求2所述的半导体器件终端，其特征在于，其还包括自所述场限环的边缘部分的第一主面和所述表面增强区的第一主面上形成的场氧化层；在所述场氧化层上表面形成的介质层。
4.根据权利要求2所述的半导体器件终端，其特征在于，其还包括覆盖于形成有场限环和表面增强区的终端区基板上方的氮化硅钝化层和形成于所述氮化硅钝化层上方的聚酰亚胺钝化层。
5.根据权利要求2所述的半导体器件终端，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述终端区基板为N-型终端区基板，所述表面增强区为N+型表面增强区。
6.一种半导体器件终端的制造方法，其特征在于，其包括：
提供具有第一主面和第二主面的第一导电类型的终端区基板；
在所述终端区基板的第一主面侧形成第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔，
其中，所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度。
7.根据权利要求6所述的半导体器件终端的制造方法，其特征在于，其还包括在所述场限环和表面增强区上方形成与所述场限环电性接触的金属场板。
8.根据权利要求6所述的半导体器件终端的制造方法，其特征在于，先在所述终端区基板的第一主面侧形成间隔的表面增强区，然后在所述终端区基板的第一主面侧形成与所述表面增强区相互间隔的场限环。
9.根据权利要求6所述的半导体器件终端的制造方法，其特征在于，其还包括在形成有场限环和表面增强区的终端区基板上方依次形成氮化硅钝化层和聚酰亚胺钝化层。
10.一种半导体器件，其包括半导体器件单元及位于所述半导体器件单元外侧的终端，其特征在于，所述终端包括：
具有第一主面和第二主面的第一导电类型的终端区基板；
形成于所述终端区基板的第一主面侧的第二导电类型的场限环和第一导电类型的表面增强区，所述场限环和表面增强区相互间隔，其中，所述表面增强区的掺杂浓度高于所述终端区基板的掺杂浓度；
位于所述场限环和表面增强区上方并与所述场限环电性接触的金属场板。
CN201310308143.4A 2013-07-22 2013-07-22 半导体器件终端、半导体器件及其制造方法 Active CN104332488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310308143.4A CN104332488B (zh) 2013-07-22 2013-07-22 半导体器件终端、半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310308143.4A CN104332488B (zh) 2013-07-22 2013-07-22 半导体器件终端、半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104332488A true CN104332488A (zh) 2015-02-04
CN104332488B CN104332488B (zh) 2017-07-07

Family

ID=52407183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310308143.4A Active CN104332488B (zh) 2013-07-22 2013-07-22 半导体器件终端、半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104332488B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347628A (zh) * 2013-08-01 2015-02-11 无锡华润上华半导体有限公司 功率半导体器件及其制作方法
CN104600103A (zh) * 2013-10-30 2015-05-06 无锡华润上华半导体有限公司 高压半导体器件、高压半导体器件终端及其制造方法
CN114725188A (zh) * 2022-04-01 2022-07-08 无锡市谷峰半导体有限公司 一种减小场限环宽度的igbt终端及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096464A1 (en) * 2001-11-21 2003-05-22 Frederic Lanois Method for forming a schottky diode on a silicon carbide substrate
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN102683408A (zh) * 2012-01-13 2012-09-19 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
CN102856356A (zh) * 2012-09-28 2013-01-02 中国科学院微电子研究所 用于半导体功率器件的终端
CN102931217A (zh) * 2011-08-10 2013-02-13 株式会社东芝 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030096464A1 (en) * 2001-11-21 2003-05-22 Frederic Lanois Method for forming a schottky diode on a silicon carbide substrate
JP2008227236A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN102931217A (zh) * 2011-08-10 2013-02-13 株式会社东芝 半导体装置
CN102683408A (zh) * 2012-01-13 2012-09-19 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
CN102856356A (zh) * 2012-09-28 2013-01-02 中国科学院微电子研究所 用于半导体功率器件的终端

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347628A (zh) * 2013-08-01 2015-02-11 无锡华润上华半导体有限公司 功率半导体器件及其制作方法
CN104600103A (zh) * 2013-10-30 2015-05-06 无锡华润上华半导体有限公司 高压半导体器件、高压半导体器件终端及其制造方法
CN114725188A (zh) * 2022-04-01 2022-07-08 无锡市谷峰半导体有限公司 一种减小场限环宽度的igbt终端及其制备方法

Also Published As

Publication number Publication date
CN104332488B (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
CN104332494A (zh) 一种绝缘栅双极晶体管及其制造方法
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN103035732B (zh) 一种vdmos晶体管及其制备方法
CN104600103A (zh) 高压半导体器件、高压半导体器件终端及其制造方法
CN108091573B (zh) 屏蔽栅沟槽mosfet esd结构的制造方法
CN102969245B (zh) 一种逆导型集成门极换流晶闸管制作方法
CN105448997B (zh) 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
CN110854180B (zh) 终端结构的制造方法、终端结构及半导体器件
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN104332488A (zh) 半导体器件、半导体器件终端及其制造方法
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN103531620B (zh) 一种基于n型注入层的igbt芯片及其制造方法
CN109346512B (zh) 一种半导体器件的终端结构及其制造方法
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN209000917U (zh) 一种半导体器件的终端结构
CN107994067B (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN103839978B (zh) 一种中高压沟槽型功率器件的终端结构及其制作方法
CN106847923B (zh) 超结器件及其制造方法
CN211017082U (zh) 一种超结型mosfet器件
CN114203824A (zh) 一种超结功率半导体器件及其制造方法
CN102969315B (zh) 一种逆导型集成门极换流晶闸管
CN103378140A (zh) 一种绝缘栅双极晶体管
CN208336233U (zh) 能提高耐压能力的半导体器件终端结构
CN202633315U (zh) 一种绝缘栅双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.