CN102683408A - 超结高压功率器件结构 - Google Patents

Abstract

本发明涉及一种超结高压功率器件结构。功率半导体器件会受到结曲率效应的影响而导致电场在结附近聚集，使器件极易发生击穿，需要改善器件的耐压程度。本发明包括有源区和终端区，终端区在衬底层上设置第一导电类型材料的外延层，在外延层上形成复合缓冲层，复合缓冲层中含有交替排列的第一种导电类型材料构成的第一半导体区和第二种导电类型材料构成的第二半导体区；第二导电类型的阱区位于第二半导体区的表面，处于两个第一半导体区之间或最后一个第一半导体区与截止环之间。本发明可以提高超结器件终端的耐压和可靠性，能使终端承受与元胞区相近的耐压，并且这种结构可以用传统的超结半导体制造工艺实现，不会增加工艺的难度及生产成本。

Description

超结高压功率器件结构

技术领域

本发明涉及一种超结高压功率器件结构。

背景技术

器件的导通电阻Ron和器件的击穿电压（breakdown voltage）是衡量器件性能的重要因素，在许多功率半导体器件中，需要具有高的击穿电压和低的导通电阻，传统的功率器件，加在n+衬底和p+阱间的反向电压是由一个掺杂较轻而较厚的半导体层来承受的，通常将此层称为耐压区（n-外延），对于高压功率器件，导通电阻Ron(或导通压降)也主要由耐压区（n-外延）来决定，此区域掺杂愈轻，或厚度愈大，或两者都是，则击穿电压愈高，而随着击穿电压的提高,导通电阻以2. 5 次方增长，所以击穿电压与导通电阻的关系成为功率半导体制造的重要难点。

中国发明专利ZL91101845.X及美国发明专利5216275 解决了上述问题。其解决方法是在n+衬底和p+阱之间用一个复合缓冲层( Composite Buffer Layer ，或简称CB 层)来耐压，在CB 层中含有两种导电类型相反的区域（Pcolumn和Ncolumn），这两种区域从平行于CB 层与n+衬底界面的任一剖面来讲，都是相间排列的，我们将这种结构称为超结结构，而在此之前所用的耐压层都是单一导电类型的半导体，在该发明中还公布了具有超结结构的MOSFET，单位面积的导通电阻Ron正比于击穿电压凡的1.3次方，这代表对通常耐压层关系的一个突破，而MOSFET 其它的电性能也很好。

功率半导体器件的元胞区（有源区）是由多个重复排列的元胞构成的，在耗尽的状态下，元胞区的电场在耐压层中分布是处处相等的，因此元胞区中不会发生因电场集中导致的击穿。但是在元胞区的边界处，器件通常会受到结曲率效应的影响而导致电场在结附近聚集，使器件极易发生击穿，所以需要特殊的terminal（终端结构）来改善结曲率效应对器件耐压的影响。

目前，传统的高压功率器件中有许多的终端技术来改善器件终端的耐压：例如，场限环，场板技术、JTE(junction terminal extension)等。但是传统的终端结构不适用于具有超结结构的器件，因为外延层浓度很高时，击穿会在低电压下的终端提前发生。

若要利用现有的终端技术设计超结器件的终端,则在器件边缘终止区域中需要形成轻掺杂外延区域(典型地为n型，写作n-)以获得高击穿电压，制造商被迫从轻掺杂外延层或外延工艺开始将有源区中使用不同的掺杂技术将外延层转变成更高掺杂的区域，这无疑增加了工艺的复杂程度及制造成本。

如果使超结器件的终端也具有超结结构，一般为了改善终端结曲率效应，获得良好的终端电场分布，终端Pcolumn(或Ncolumn)的浓度将会不同于有源区Pcolumn(或Ncolumn)浓度；或者，终端Pcolumn(或Ncolumn)的宽度将会不同于有源区Pcolumn(或Ncolumn)的宽度；或者，终端各个Pcolumn(或Ncolumn)之间的间距将会各不相同。所以，为了获得所需的耐压，一般需要调整Pcolumn(或Ncolumn)的宽度，浓度或间距才能达到器件所需的耐压，此种做法会增加工艺的难度，并使制造成本增加。

发明内容

本发明所解决的技术问题是提供一种以使器件终端承受足够高的耐压即与元胞区相近的耐压，并且这种结构可以用传统的半导体制造工艺实现，不会增加工艺的难度及生产成本的超结高压功率器件结构。

为解决上述的技术问题，本发明采取的技术方案：

一种超结高压功率器件结构，其特殊之处在于：包括有源区和有源区外围的终端区：

有源区由重复排列的元胞构成的,单个元胞包括源区n+、栅氧化层、栅电极、漏极、BPSG层、源极、一个第一导电类型材料的衬底层；在衬底层上设置第一导电类型材料的外延层；每一个元胞的器件特征区域的器件特征层与外延层之间设置有一个复合缓冲层，复合缓冲层中含有第一种导电类型材料构成的第一半导体区和第二种导电类型材料构成的第二半导体区；

终端区包括位于半导体材料上的场氧化层、位于有源区与终端过渡区域的主结、位于器件最外围的截止环、BPSG层、一个第一导电类型材料的衬底层、至少一个第二导电类型的阱区、位于主结处氧化层之上的第一金属场板、位于截止环上的第二金属场板、位于主结场板与截止环场板之间的第三金属场板，在衬底层上设置第一导电类型材料的外延层，在外延层上形成复合缓冲层，复合缓冲层中含有交替排列的第一种导电类型材料构成的第一半导体区和第二种导电类型材料构成的第二半导体区；第二导电类型的阱区位于第二半导体区的表面，处于两个第一半导体区之间或最后一个第一半导体区与截止环之间。

上述的终端区的第一半导体区和相邻第二半导体区的宽度和浓度与元胞区的宽度和浓度完全相同或者任意宽度和浓度。

上述的第二导电类型的阱区的宽度及相邻第二导电类型的阱区之间的间距根据器件终端的击穿电压及电场分布情况调整设置。

上述的第二导电类型的阱区的个数根据器件终端的击穿电压及电场分布情况设置。

与现有技术相比，本发明的有益效果：

本发明可以提高超结器件终端的耐压和可靠性，能使终端承受与元胞区相近的耐压，并且这种结构可以用传统的超结半导体制造工艺实现，不会增加工艺的难度及生产成本。

附图说明

图1为本发明的结构示意图；

图2为本发明的整体俯视图；

图3为没有设置第二导电类型阱区的700v超结MOSFET的终端结构示意图；

图4为没有设置第二导电类型阱区的700v超结MOSFET的终端击穿电压曲线；

图5为设置有第二导电类型阱区的700v超结MOSFET的终端结构示意图；

图6为设置有第二导电类型阱区的700v超结MOSFET的终端击穿电压曲线。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

参见图1、图2，本发明的由重复排列的元胞构成的,单个元胞包括源区n+、栅氧化层、栅电极、漏极、BPSG层、源极、一个第一导电类型材料的衬底层，第一导电类型材料的衬底层是n型半导体也可以是p型半导体，但在n型半导体来加以说明，称其为n+衬底，在n+衬底上生长第一导电类型材料的外延层，它可以是n型半导体也可以是p型半导体，以n型半导体来加以说明，称其为n外延层，在n外延层上造有许多个元胞，每一个元胞具有一个含器件特征区域的器件特征层，器件特征层起第二种导电类型材料的作用，它可以起n型半导体的作用，也可以起p型半导体的作用，以p+型半导体来加以说明，称其为p+阱，在p+阱与n外延层之间有一个复合缓冲层(Composi te Buffer Layer) ，简称CB 层，CB 层中含有第一种导电类型材料构成的第一半导体区，此第一种导电类型的材料可以是n 型半导体也可以是p 型半导体，以n 型导电材料来说明，CB 层中还含有第二种导电类型材料构成的第二半导体区，此第二种导电类型的材料可以是p 型半导体也可以是n 型半导体，以p 型导电材料来说明，CB 层中的第一种半导体区和第二种半导体区是交替排列的，将CB层中的第一种半导体区称为Ncolumn，将CB层中的第二种半导体区成为Pcolumn。若以MOSFET为例，如图五所示，有源区部分：除了包含Pcolumn、Ncolumn、p+阱外，在有源区硅片的表面还需要形成：源区n+、栅氧化层（gate oxide）、栅电极（poly）、漏极（drain）、BPSG层、源极（source）。

如图1所示，本发明的器件的终端包括位于半导体材料上的场氧化层、位于有源区与终端过渡区域的主结、位于器件最外围的截止环、BPSG层、一个第一导电类型材料的衬底层、至少一个第二导电类型的阱区、位于主结处氧化层之上的第一金属场板、位于截止环上的第二金属场板、位于主结场板与截止环场板之间的第三金属场板，在衬底层上设置第一导电类型材料的外延层，第一导电类型材料的衬底层，它可以是n型半导体也可以是p型半导体，在此发明中以n型半导体来加以说明，称其为n+衬底，在N+衬底上形成外延层，可以是n型半导体也可以是p型半导体，此发明中以n型半导体来加以说明，称其为n外延层；第二导电类型的阱区可以起n型半导体的作用，也可以起p型半导体的作用，但在本发明中用p+型半导体来加以说明，称其为p+环；在外延层上形成复合缓冲层，复合缓冲层简称CB 层，CB 层中含有第一种导电类型材料构成的第一半导体区，此第一种导电类型的材料可以是n 型半导体也可以是p 型半导体，以n 型导电材料来说明，CB 层中还含有第二种导电类型材料构成的第二半导体区，此第二种导电类型的材料可以是p 型半导体也可以是n 型半导体，以p 型导电材料来说明，CB 层中的第一种半导体区和第二种半导体区是交替排列的，将CB层中的第一种半导体区称为Ncolumn，将CB层中的第二种半导体区称为Pcolumn，p+环位于Ncolumn的表面，处于两个Pcolumn之间，也可位于最后一个Pcolumn与n+截止环之间，该终端结构还包含：位于半导体材料上的氧化层，还包括位于主结处氧化层之上的第一金属场板；位于截止环上的第二金属场板；也可以包括位于主结场板与截止环场板之间的第三金属场板；各个场板之间都是断开的；也可以用多晶硅来做场板。  

在本发明中终端终端区的Ncolumn、Pcolumn的宽度和浓度可以和与元胞区的宽度和浓度完全相同，也可以做成任意制造商容易实现的宽度和浓度；

利用注入第二导电类型的阱区来实现终端电场的优化；在本发明中，第二导电类型的阱区利用有源区的p+阱的光刻版来实现，不会增加额外的制造费用；

第二导电类型的阱区的宽度及相邻第二导电类型的阱区之间的间距可根据器件终端的击穿电压及电场分布情况，使用仿真软件进行优化调节；

第二导电类型的阱区的个数也可根据器件终端的击穿电压及电场分布情况，使用仿真软件进行优化调节。

实施例：

用具有超结结构的MOSFET来说明，但本发明不局限于MOSFET。

一、 在晶圆上形成超结结构；

二、 形成场氧化层；

三、 形成栅氧化层，形成多晶硅层；

四、 注入p+阱，形成p+环；

五、 形成n+source区、n+截止环、淀积BPSG层、并刻蚀引线孔；

六、 淀积金属层，并刻蚀。

在本发明中p+环的形成与p阱是同一层光刻版，并不限制与本实施例中所述的顺序。

以700v超结mosfet为例：

在本例中第一导电类型的半导体用n型半导体表示，第二导电类型的半导体用p型半导体表示。

n型衬底电阻率为0.05ohm；n型外延电阻率为4.5ohm； Ncolumn的宽度取12um、浓度取9e14；Pcolumn的宽度取5um、浓度取2.5e15、p+阱注入剂量取5e13。上述工艺条件下的器件元胞仿真击穿电压可达到720v。我们对上述工艺件下器件终端做仿真：如图3为没有设置第二导电类型阱区的终端结构，如图4为没有设置第二导电类型阱区的终端结构的击穿电压曲线，从图中可以看重这种没有加第二导电类型的阱区的结构的击穿电压比较低，约为640v，这种结构的终端不能满足器件耐药达到700v的要求。如图5应用了本发明的终端结构，即设置了第二导电类型的阱区的结构，在本例中第二导电类型的阱区利用元胞区的p+阱的光刻版来实现；图6为设置了第二导电类型的阱区的结构的击穿电压曲线，从中可以看出这种加了第二导电类型的阱区的结构的击穿电压可以达到705v；通过图4与图6的仿真结果对比可知，本发明的终端结构可以提高超结器件终端的耐压和可靠性，能使终端承受与元胞区相近的耐压，并且这种结构可以用传统的超结半导体制造工艺实现，不会增加工艺的难度及生产成本。

Claims (4)

1.一种超结高压功率器件结构，其特征在于：包括有源区和有源区外围的终端区：

有源区由重复排列的元胞构成的,单个元胞包括源区n+、栅氧化层、栅电极、漏极、BPSG层、源极、一个第一导电类型材料的衬底层；在衬底层上设置第一导电类型材料的外延层；每一个元胞的器件特征区域的器件特征层与外延层之间设置有一个复合缓冲层，复合缓冲层中含有第一种导电类型材料构成的第一半导体区和第二种导电类型材料构成的第二半导体区；

终端区包括位于半导体材料上的场氧化层、位于有源区与终端过渡区域的主结、位于器件最外围的截止环、BPSG层、一个第一导电类型材料的衬底层、至少一个第二导电类型的阱区、位于主结处氧化层之上的第一金属场板、位于截止环上的第二金属场板、位于主结场板与截止环场板之间的第三金属场板，在衬底层上设置第一导电类型材料的外延层，在外延层上形成复合缓冲层，复合缓冲层中含有交替排列的第一种导电类型材料构成的第一半导体区和第二种导电类型材料构成的第二半导体区；第二导电类型的阱区位于第二半导体区的表面，处于两个第一半导体区之间或最后一个第一半导体区与截止环之间。

2.根据权利要求1所述的超结高压功率器件结构，其特征在于：所述的终端区的第一半导体区和相邻第二半导体区的宽度和浓度与元胞区的宽度和浓度完全相同或者任意宽度和浓度。

3.根据权利要求1或2所述的超结高压功率器件结构，其特征在于：所述的第二导电类型的阱区的宽度及相邻第二导电类型的阱区之间的间距根据器件终端的击穿电压及电场分布情况调整设置。

4.根据权利要求3所述的超结高压功率器件结构，其特征在于：所述的第二导电类型的阱区的个数根据器件终端的击穿电压及电场分布情况设置。

Images