CN115602709A - 一种超结器件终端保护的版图结构 - Google Patents

一种超结器件终端保护的版图结构 Download PDF

Info

Publication number
CN115602709A
CN115602709A CN202211304615.4A CN202211304615A CN115602709A CN 115602709 A CN115602709 A CN 115602709A CN 202211304615 A CN202211304615 A CN 202211304615A CN 115602709 A CN115602709 A CN 115602709A
Authority
CN
China
Prior art keywords
region
conductive type
pillars
layout structure
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211304615.4A
Other languages
English (en)
Other versions
CN115602709B (zh
Inventor
柴展
栗终盛
罗杰馨
徐大朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Gongcheng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Gongcheng Semiconductor Technology Co Ltd filed Critical Shanghai Gongcheng Semiconductor Technology Co Ltd
Priority to CN202211304615.4A priority Critical patent/CN115602709B/zh
Publication of CN115602709A publication Critical patent/CN115602709A/zh
Application granted granted Critical
Publication of CN115602709B publication Critical patent/CN115602709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种超结器件终端保护的版图结构，所述版图结构包括过渡区及终端区；所述终端区划分为第一侧边区域、第二侧边区域及角部区域；所述第一侧边区域、所述第二侧边区域及所述角部区域均包括交替排布的第一导电类型柱和第二导电类型柱；其中，所述角部区域内的所述第一导电类型柱和所述第二导电类型柱均与所述第二方向呈一定夹角斜向延伸，并且，至少一条所述第二导电类型柱斜向延伸至位于所述过渡区内的第二导电类型基区。本发明提供的超结器件终端保护的版图结构能够解决现有超结器件，在其终端区的角部区域耗尽层耗尽状态不理想，影响器件的漏源击穿电压的问题。

Description

一种超结器件终端保护的版图结构
技术领域
本发明涉及功率半导体器件领域，特别是涉及一种超结器件终端保护的版图结构。
背景技术
常规的功率半导体器件的导通电阻随耐压增长导致功耗急剧增加。以超结(Super-Junction)器件为代表的电荷平衡类器件的出现打破了这一限制，改善了导通电阻和耐压之间的制约关系，可同时实现低通态功耗和高阻断电压，因此迅速在各种高能效场合取得应用，市场前景非常广泛。
在超结器件中，其采用交替相间的P型柱和N型柱结构替代传统功率器件中单一导电类型材料作为电压维持层，在漂移区中引入了横向电场；且P型柱、N型柱满足电荷平衡条件，在反向偏压下，P型柱和N型柱将完全耗尽，只有外部电压大于内部的横向电场，才能将此区域击穿，所以，这个区域(有源区，并且有源区又分为电荷流动区及位于电荷流动区四周的过渡区)的耐压极高，能够达到提高击穿电压并降低导通电阻的目的。
目前应用最广泛的超结器件的终端结构是采用和有源区相同的结构，如图1所示，为其中应用最广泛的超结器件(N型沟道器件)的版图结构，可以看出，终端区内也具有多个交替的P型柱和N型柱，并且，与有源区内的P型柱和N型柱的延伸方向相同，都是沿第二方向延伸；但是，如图1所示，位于有源区上侧及下侧的终端区31内的P型柱和N型柱可以视为由有源区内的P型柱和N型柱列向延伸形成，在这些N型柱和P型柱的上端形成有P基区(图中斜线阴影代表P基区，也即P-body)，与之相对比的是，位于有源区左侧及右侧的终端区32内的P型柱和N型柱的上端未形成有P基区，因此位于有源区左侧及右侧的终端区32未有P型基区的保护，使得终端区32与终端区31的场电压零点不一致，耗尽层耗尽状态不理想，易发生提前击穿，影响器件的漏源击穿电压(BVdss耐压)。
对于改进型的超结器件终端的版图结构，如图2所示，位于有源区左侧及右侧的终端区22内的P型柱和N型柱的延伸方向沿第一方向延伸，第一方向延伸的N型柱及P型柱延伸至有源区内，受到P型基区的保护，使得位于有源区左侧及右侧的终端区22与位于有源区上侧及下侧的终端区21的场电压零点一致；但是，对于位于拐角处的终端区23，其内部的N型柱及P型柱由于无法延伸至有源区内，还是存在场电压零点不一致，易发生提前击穿，影响器件的击穿电压的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超结器件终端保护的版图结构，用于解决现有超结器件，在其终端区的角部区域耗尽层耗尽状态不理想，影响器件的漏源击穿电压的问题。
为实现上述目的，本发明提供一种超结器件终端保护的版图结构，所述版图结构包括过渡区及终端区，所述终端区设置于所述过渡区的外周；
所述终端区划分为第一侧边区域、第二侧边区域及角部区域，所述第一侧边区域沿第一方向设置，所述第二侧边区域沿第二方向设置，所述第一方向和所述第二方向是互为垂直的两个方向，所述角部区域位于相邻所述第一侧边区域和所述第二侧边区域的交汇处；
所述第一侧边区域、所述第二侧边区域及所述角部区域均包括交替排布的第一导电类型柱和第二导电类型柱；其中，所述角部区域内的所述第一导电类型柱和所述第二导电类型柱均与所述第二方向呈一定夹角斜向延伸，并且，至少一条所述第二导电类型柱斜向延伸至位于所述过渡区内的第二导电类型基区。
可选地，所述角部区域内的所有柱中存在一长度最大的柱，其他柱分布于所述长度最大的柱的两侧，并且长度沿远离所述长度最大的柱的方向逐渐减小。
可选地，所述长度最大的柱为所述第二导电类型柱，所述角部区域内有(2N-1)条所述第二导电类型柱斜向延伸至所述过渡区内的第二导电类型基区，其中，N为正整数。
可选地，所述角部区域内的所有柱均与所述第二方向呈45°夹角。
可选地，所述第一侧边区域、所述第二侧边区域及所述角部区域中的所述第一导电类型柱的宽度均相同，所述第一侧边区域、所述第二侧边区域及所述角部区域中的所述第二导电类型柱的宽度均相同。
可选地，所述第一侧边区域内的所述第一导电类型柱及所述第二导电类型柱沿第二方向延伸至位于所述过渡区内的第二导电类型基区；所述第二侧边区域内的所述第一导电类型柱及所述第二导电类型柱沿第一方向延伸至位于所述过渡区内的第二导电类型基区。
可选地，所述过渡区内的第一导电类型柱及第二导电类型柱交替排布，且所述第一导电类型柱及所述第二导电类型柱上方形成有所述第二导电类型基区。
可选地，所述版图结构还包括电荷流动区，所述过渡区位于所述电荷流动区与所述终端区之间，所述电荷流动区内的第一导电类型柱及第二导电类型柱交替排布，且所述第二导电类型柱上方形成有所述第二导电类型基区。
可选地，所述第一导电类型为N型，所述第二导电类型为P型。
可选地，所述版图结构还包括截止环，所述截止环位于所述终端区的外周。
如上所述，本发明的超结器件终端保护的版图结构，角部区域至少存在一条第二导电类型柱直接斜向延伸至过渡区内，也即直接连接到过渡区内的第二导电类型基区，能够确保角部区域的场电压零点与第一侧边区域的场电压零点及第二侧边区域的场电压零点一致，使得角部区域不会提前击穿，提高了器件的击穿电压。
附图说明
图1显示为背景技术中所述终端区内的P型柱及N型柱全部沿第二方向延伸的超结器件终端保护的版图结构。
图2显示为背景技术中所述位于有源区左侧及右侧的终端区内的P型柱及N型柱沿第一方向延伸的超结器件终端保护的版图结构。
图3显示为发明所述超结器件终端保护的版图结构。
图4显示为发明所述超结器件终端保护的版图结构的四分之一等份。
图5显示为发明所述角部区域的立体结构示意图。
组件标号说明
10 超结器件终端保护的版图结构
C-C’，D-D’ 超结器件终端保护的版图结构的两条中心轴线
100 超结器件终端保护的版图结构的四分之一等份
110 电荷流动区
120 过渡区
130 终端区
131 第一侧边区域
132 第二侧边区域
133 角部区域
210 N型柱(第一导电类型柱)
220 P型柱(第二导电类型柱)
230 P基区(第二导电类型基区)
300 截止区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个结构或特征与其他结构或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参阅图3至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种超结器件终端保护的版图结构10，如图3所示，所述版图结构10包括过渡区120及终端区130，进一步的，还包括电荷流动区110；所述过渡区120设置于所述电荷流动区110与所述终端区130之间，所述终端区130设置于所述过渡区120的外周。本实施例版图结构10的不同区内都存在有交替排布的第一导电类型柱210和第二导电类型柱220，并且，在不同的区内，这些第一导电类型柱210和第二导电类型柱220仅有柱长的不同、浓度的不同及排布方向的不同。其中，为了方便说明，如图3所示，沿超结器件终端保护的版图结构10的两条中心轴线(轴线C-C’及轴线D-D’，其中所述C-C’的方向即为第二方向，所述D-D’的方向即为第一方向，斜向表示与第一方向呈一定夹角的方向，并且斜向表示的方向不与第二方向相同)，将超结器件终端保护的版图结构10划分为4个等份区域；由于4等份区域中的任一个可以由另一个旋转或者镜像复制形成，因此仅描述其中一个等份并不会构成对本发明的限制；此后将基于位于左上角的四分之一等份100作为示例对超结器件的版图结构10进行说明。
具体的，所述电荷流动区110内的第一导电类型柱210及第二导电类型柱220交替排布，且所述第二导电类型柱220上方形成有所述第二导电类型基区230。
本实施例中，第一导电类型柱210既可以是N型柱也可以是P型柱，第二导电类型柱220既可以是N型柱也可以是P型柱，并且，第一导电类型柱210的导电类型与第二导电类型柱220的导电类型相反；作为示例，本实施例以沟道区为N型的超结器件作为示例对超结器件终端保护的版图结构10进行说明，也即第一导电类型N型，第二导电类型P型；如图3所示，图中斜线阴影区域即为P型基区230，其中，在电荷流动区110内，所有的P型柱220及N型柱210都是沿第二方向延伸，并且仅在P型柱220上方形成有P型基区230；需要说明的是，在电荷流动区110上的P型基区也可以比P型柱的宽度稍宽，P型基区有一部分是形成在N型柱上，但是由于需要预先为超结器件预留出足够的沟道区宽度，因此，P型基区不会宽至完全覆盖N型柱。
具体的，所述过渡区120内的第一导电类型柱210及第二导电类型柱220交替排布，且所述第一导电类型柱210及所述第二导电类型柱220上方形成有所述第二导电类型基区230。
本实施例中，如图3所示，位于过渡区120内的P型基区230形成在若干个P型柱220及若干个N型柱210的上方；并且，由图3可知，终端区130内未形成有P型基区230。
具体的，所述终端区130划分为第一侧边区域131、第二侧边区域132及角部区域133，所述第一侧边区域131沿第一方向设置，所述第二侧边区域132沿第二方向设置，所述第一方向和所述第二方向是互为垂直的两个方向，所述角部区域133位于相邻所述第一侧边区域131和所述第二侧边区域132的交汇处。
本实施例中，第一侧边区域131位于过渡区120的正下方及正上方，第二侧边区域132位于过渡区120的正左方及正右方，角部区域位于第一侧边区域131及第二侧边区域132延伸的交汇区域，角部区域133将第一侧边区域131及第二侧边区域132间隔开来。
更具体的，所述第一侧边区域131内的所述第一导电类型柱210及所述第二导电类型柱220沿第二方向延伸至位于所述过渡区120内的第二导电类型基区230；所述第二侧边区域132内的所述第一导电类型柱210及所述第二导电类型柱220沿第一方向延伸至位于所述过渡区120内的第二导电类型基区230。
本实施例中，如图4及图5所示，过渡区120内的P型柱220及N型柱210既有沿第一方向延伸的，也有沿第二方向延伸的；其中，过渡区120上侧区域及下侧区域内的，P型柱220及N型柱210沿第二方向延伸形成了第一侧边区域131内的P型柱220及N型柱210；过渡区120左侧区域及右侧区域内的，P型柱及N型柱沿第一方向延伸形成了第二侧边区域132内的P型柱220及N型柱210，其中，过渡区120内的P型柱的上方形成有P型基区；这就使得第一侧边区域131及第二侧边区域132内的P型柱110与过渡区内的P型基区230直接连接，这有利于确保第一侧边区域131的场电压零点与第二侧边区域132的场电压零点保持一致。需要额外说明的是，过渡区内沿第一方向延伸的P型柱220及N型柱210的首端及尾端，与沿第二方向延伸的P型柱220及N型柱210的首端及尾端互不接触，他们之间至少存在一定的间距，该间距小于等于P型柱220或N型柱210的宽度。
具体的，所述第一侧边区域131、所述第二侧边区域132及所述角部区域133均包括交替排布的第一导电类型柱210和第二导电类型柱220；其中，所述角部区域133内的所述第一导电类型柱210和所述第二导电类型柱220均与所述第一方向呈一定夹角斜向延伸，并且，至少一条所述第二导电类型柱220斜向延伸至位于所述过渡区120内的第二导电类型基区230。
本实施例中，角部区域133内存在至少一条P型柱220斜向延伸至过渡区120内，也即直接连接到过渡区120内的P型基区230内，因此，即使角部区域133的临界击穿电压相对第一侧边区域131及第二侧边区域132较低，在P型基区230的保护下，也能够确保角部区域133的场电压零点与第一侧边区域131的场电压零点及第二侧边区域132的场电压零点一致，在耗尽层耗尽时，耗尽能够从同一位置出发，使得角部区域133不会提前击穿，并使得超结器件的耐压更加均匀，提高了超结器件的击穿电压。
同时，在超结器件内，耗尽层扩展时，是近似球形扩展，由于角部区域133内的P型柱220及N型柱210斜向排列延伸，当耗尽层扩展至角部区域133时，可以沿斜向向角部区域133内扩展，使得耗尽层扩展更加平滑，提高超结器件的击穿电压。
更具体的，所述角部区域133内的所有柱中存在一长度最大的柱，其他柱分布于所述长度最大的柱的两侧，并且长度沿远离所述长度最大的柱的方向逐渐减小。
本实施例中，附图3显示的是最长的柱为P型柱的情况，在其两侧，N型柱及P型柱交替排布，且与其距离愈远，柱长愈短，并且如图4所示，位于最长的P型柱左侧的区域内的N型柱的数量与位于其右侧的区域内的N型柱的数量相同，位于最长的P型柱左侧的区域内的P型柱的数量与位于其右侧的区域内的P型柱的数量也相同，因此，当最长的柱为P型柱时，P型柱的数量为奇数条，N型柱的数量为偶数条。需要说明的是，最长的柱也可以是N型柱(未有图示)，同样在最长的柱的两侧，N型柱及P型柱交替排布，且与其距离愈远，柱长愈短。
更具体的，所述角部区域133内的所有柱均与所述第一方向呈45°夹角。
本实施例中，如图4及图5所示，角部区域133内的P型柱220及N型柱210与第一方向呈45°夹角斜向延伸，并且，角部区域133的斜对角线与长度最长的一条P型柱220的中心轴线重叠，角部区域133内的版图图形以其斜对角线为对称轴，对称分布。需要补充说明的是，延伸至过渡区内的P型柱220的数量愈多，愈有利于确保角部区域133的场电压零点与第一侧边区域131的场电压零点及第二侧边区域132的场电压零点一致。
更具体的，在所述第一侧边区域131、所述第二侧边区域132及所述角部区域133中所述第一导电类型柱210的宽度均相同，所述第一侧边区域131、所述第二侧边区域132及所述角部区域133中所述第二导电类型柱220的宽度均相同。
本实施例中，超结器件终端保护的版图结构10内的N型柱210的宽度及浓度都相同，超结器件终端保护的版图结构10内的P型柱220的宽度及浓度也都相同；并且，N型柱210的宽度和浓度的乘积与P型柱220的宽度和浓度的乘积相等，这能够使得每条N型柱210都会被位于其两侧的P型柱220完全耗尽，显示出本征特性，有利于提高超结器件的击穿电压。
具体的，所述版图结构还包括截止环300，所述截止环300位于所述终端区130的外周。
本实施例中，在终端区130的外侧还设置有截止环300，截止环300的导电类型为N型，相对于N型衬底，其为N+掺杂，掺杂浓度大于1e16cm-3。
综上所述，本发明提供的超结器件终端保护的版图结构，角部区域至少存在一条第二导电类型柱直接斜向延伸至过渡区内，也即直接连接到过渡区内的第二导电类型基区，能够确保角部区域的场电压零点与第一侧边区域的场电压零点及第二侧边区域的场电压零点一致，使得角部区域不会提前击穿，提高了器件的击穿电压。因此，本发明具有极大的产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种超结器件终端保护的版图结构，其特征在于，所述版图结构包括过渡区及终端区，所述终端区设置于所述过渡区的外周；
所述终端区划分为第一侧边区域、第二侧边区域及角部区域，所述第一侧边区域沿第一方向设置，所述第二侧边区域沿第二方向设置，所述第一方向和所述第二方向是互为垂直的两个方向，所述角部区域位于相邻所述第一侧边区域和所述第二侧边区域的交汇处；
所述第一侧边区域、所述第二侧边区域及所述角部区域均包括交替排布的第一导电类型柱和第二导电类型柱；其中，所述角部区域内的所述第一导电类型柱和所述第二导电类型柱均与所述第一方向呈一定夹角斜向延伸，并且，至少一条所述第二导电类型柱斜向延伸至位于所述过渡区内的第二导电类型基区。
2.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述角部区域内的所有柱中存在一长度最大的柱，其他柱分布于所述长度最大的柱的两侧，并且长度沿远离所述长度最大的柱的方向逐渐减小。
3.根据权利要求2所述的超结器件终端保护的版图结构，其特征在于，所述长度最大的柱为所述第二导电类型柱，所述角部区域内有(2N-1)条所述第二导电类型柱斜向延伸至所述过渡区内的第二导电类型基区，其中，N为正整数。
4.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述角部区域内的所有柱均与所述第一方向呈45°夹角。
5.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述第一侧边区域、所述第二侧边区域及所述角部区域中的所述第一导电类型柱的宽度均相同，所述第一侧边区域、所述第二侧边区域及所述角部区域中的所述第二导电类型柱的宽度均相同。
6.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述第一侧边区域内的所述第一导电类型柱及所述第二导电类型柱沿第二方向延伸至位于所述过渡区内的第二导电类型基区；所述第二侧边区域内的所述第一导电类型柱及所述第二导电类型柱沿第一方向延伸至位于所述过渡区内的第二导电类型基区。
7.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述过渡区内的第一导电类型柱及第二导电类型柱交替排布，且所述第一导电类型柱及所述第二导电类型柱上方形成有所述第二导电类型基区。
8.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述版图结构还包括电荷流动区，所述过渡区位于所述电荷流动区与所述终端区之间，所述电荷流动区内的第一导电类型柱及第二导电类型柱交替排布，且所述第二导电类型柱上方形成有所述第二导电类型基区。
9.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
10.根据权利要求1所述的超结器件终端保护的版图结构，其特征在于，所述版图结构还包括截止环，所述截止环位于所述终端区的外周。
CN202211304615.4A 2022-10-24 2022-10-24 一种超结器件终端保护的版图结构 Active CN115602709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211304615.4A CN115602709B (zh) 2022-10-24 2022-10-24 一种超结器件终端保护的版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211304615.4A CN115602709B (zh) 2022-10-24 2022-10-24 一种超结器件终端保护的版图结构

Publications (2)

Publication Number Publication Date
CN115602709A true CN115602709A (zh) 2023-01-13
CN115602709B CN115602709B (zh) 2023-12-19

Family

ID=84848253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211304615.4A Active CN115602709B (zh) 2022-10-24 2022-10-24 一种超结器件终端保护的版图结构

Country Status (1)

Country Link
CN (1) CN115602709B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122222A1 (en) * 2001-12-27 2003-07-03 Hideki Okumura Semiconductor device having vertical metal insulator semiconductor transistor and method of manufacturing the same
US20090236697A1 (en) * 2008-03-24 2009-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN102623504A (zh) * 2012-03-29 2012-08-01 无锡新洁能功率半导体有限公司 具有新型终端结构的超结半导体器件及其制造方法
CN102683408A (zh) * 2012-01-13 2012-09-19 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
US20130292761A1 (en) * 2012-05-04 2013-11-07 Great Power Semiconductor Corp. Trench power mosfet and fabrication method thereof
CN104332489A (zh) * 2014-10-23 2015-02-04 吉林华微电子股份有限公司 半导体器件的具有表面超级结结构的终端
CN206471335U (zh) * 2017-02-14 2017-09-05 无锡新洁能股份有限公司 具有终端保护区的超结半导体器件
WO2017187856A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122222A1 (en) * 2001-12-27 2003-07-03 Hideki Okumura Semiconductor device having vertical metal insulator semiconductor transistor and method of manufacturing the same
US20090236697A1 (en) * 2008-03-24 2009-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN102683408A (zh) * 2012-01-13 2012-09-19 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
CN102623504A (zh) * 2012-03-29 2012-08-01 无锡新洁能功率半导体有限公司 具有新型终端结构的超结半导体器件及其制造方法
US20130292761A1 (en) * 2012-05-04 2013-11-07 Great Power Semiconductor Corp. Trench power mosfet and fabrication method thereof
CN104332489A (zh) * 2014-10-23 2015-02-04 吉林华微电子股份有限公司 半导体器件的具有表面超级结结构的终端
WO2017187856A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置
CN206471335U (zh) * 2017-02-14 2017-09-05 无锡新洁能股份有限公司 具有终端保护区的超结半导体器件

Also Published As

Publication number Publication date
CN115602709B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US9577087B2 (en) Semiconductor apparatus
JP2021108380A (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
TWI502628B (zh) 用於電荷平衡功率元件的周邊設計
TWI495085B (zh) 用於超級接面裝置的拐角佈局
US6894319B2 (en) Semiconductor device
JP6139356B2 (ja) 半導体装置
US8076672B2 (en) Passivation structure with voltage equalizing loops
US10020388B2 (en) Insulated gate bipolar transistor including charge injection regions
TWI407568B (zh) 半導體元件
CN113345965B (zh) 一种具有电场屏蔽结构的沟槽栅mosfet器件
JP2003008014A (ja) 半導体装置
JP2024060027A5 (zh)
CN115602709B (zh) 一种超结器件终端保护的版图结构
WO2024001779A1 (zh) 超级结功率器件
CN115440796B (zh) 一种超结器件终端保护的版图结构
EP4128362B1 (en) Power semiconductor device
US20240038837A1 (en) Super junction mosfet device
CN113327982B (zh) 超结mosfet器件及芯片
CN115497934A (zh) 一种超结器件终端保护的版图结构
JP4882212B2 (ja) 縦型半導体装置
JPH02154468A (ja) 絶縁ゲート電界効果トランジスタ
CN208478344U (zh) 超接面半导体结构与具有其的金氧半导体元件
TW201701476A (zh) 半導體元件
CN113517354A (zh) 一种高压jfet器件
CN115881819A (zh) 晶体管器件和用于产生晶体管器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant