TWI502628B - 用於電荷平衡功率元件的周邊設計 - Google Patents

用於電荷平衡功率元件的周邊設計 Download PDF

Info

Publication number
TWI502628B
TWI502628B TW096107642A TW96107642A TWI502628B TW I502628 B TWI502628 B TW I502628B TW 096107642 A TW096107642 A TW 096107642A TW 96107642 A TW96107642 A TW 96107642A TW I502628 B TWI502628 B TW I502628B
Authority
TW
Taiwan
Prior art keywords
conductivity type
interval
pillars
semiconductor power
charge balancing
Prior art date
Application number
TW096107642A
Other languages
English (en)
Other versions
TW200739680A (en
Inventor
Chanho Park
Joseph A Yedinak
Christopher Boguslaw Kocon
Jason Higgs
Jaegil Lee
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200739680A publication Critical patent/TW200739680A/zh
Application granted granted Critical
Publication of TWI502628B publication Critical patent/TWI502628B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

用於電荷平衡功率元件的周邊設計 相關申請案之交叉參考
本申請案係與於2004年12月29日提出申請的共同讓與美國專利申請案第11/026,276號有關，其之揭示內容於此以全文引用方式併入本案以為參考資料。
發明領域
本發明係有關於半導體功率元件技術，更特定言之，係有關於用於電荷平衡功率元件的周邊設計。
發明背景
一垂直半導體功率元件其之一結構中電極係配置位在二相對平面上。當打開垂直功率元件時，一漂移電流於裝置中垂直地流動。當關掉垂直功率元件時，由於對裝置施以一逆向偏壓(reverse bias voltage)，在裝置中構成一在水平方向上延伸的空乏區(depletion region)。為達到一高的崩潰電壓(breakdown voltage)，配置位在電極之間的一漂移層係以一具有高電阻率的材料構成，並且增加漂移層之厚度。然而，如此導致裝置中導通電阻(on-resistance Rdson)增加，依次地降低導電率及裝置切換速度，從而使裝置之性能劣化。
為解決此議題，已提出具有包含以一交替方式配置垂直延伸的n區域(n支柱)及p區域(p支柱)之一漂移層的電荷平衡功率元件。第1A圖係為該一裝置100的一佈局圖。裝置 100包括一係由一包含一p環120及一外終端區域130的非主動周圍區域所圍繞的主動區域110。5周圍p環120係為具有圓滑角落的一矩形形狀。視設計而定，終端區域130可包括相似形狀的可交替p及n環。主動區域110包括交替地配置的p支柱110P及n支柱110N，其係為以帶條形式垂直地延伸並沿著周圍環120處的頂部及底部而終止。位於主動區域中交替的p及n支柱的實體結構於第1B圖中更為清楚可見，其中係為沿著第1A圖中線A-A所取的陣列區域110的一橫截面視圖。
第1B圖中所圖示之功率元件係為一傳統式平面閘極垂直金屬氧化半導體場效電晶體(MOSFET)，其具有一漂移層16包含交替的p支柱110P及n支柱110N。源極金屬28沿著頂側與源極區域20及井區域18電接觸，以及汲極金屬14沿著裝置之底側與汲極區域12電接觸。當打開裝置時，構成一電流路徑通過交替的導電率型式漂移層16。n及p支柱的摻雜濃度及實體尺寸係經設計用以達到相鄰支柱間的電荷平衡，從而確保當關掉裝置時漂移層16係完全地空乏。
參考第1A圖，為達到一高崩潰電壓，於主動區域110以及介於主動區域與非主動周圍區域之間的界面處，位在n支柱中的n電荷數量及p支柱中的p電荷數量必需平衡。然而，由於不同區域之幾何形狀的改變，所以於所有界面區域處達到電荷平衡，特別是沿著其中p及n支柱終止於周圍環120中的頂部及底部界面區域，以及n及p支柱具有變化的長度的角落區域中，係為困難的。此係於第1C圖中更為清 楚地圖示，其中顯示第1A圖中功率元件100的左上角落的一放大視圖。
於第1C圖中，位於主動區域110中的一單位晶胞(unit cell)係標示為S1。作用p支柱111(其係劃分成一左半部分111-1及一右半部分111-2)以及作用p支柱113(其係劃分成一左半部分113-1及一右半部分113-2)係藉由一n支柱112分開。於單位晶胞S1中，位於作用p支柱111之右半部分111-2中p電荷之數量Qp1以及位於作用p支柱113之左半部分113-1中p電荷之數量Qp2的總合(Qp1+Qp2)，等於作用n支柱112中n電荷之數量Qn1。因而於主動區域110之所有部分中達到一最佳的崩潰電壓，其中維持該電荷之平衡。
如圖所示，非主動周圍區域之角落部分包括周圍p環120以及具有以一交替方式配置的n環131及p環132的終端區域130。周圍p環120(其係劃分成一下半部分121及一上半部分122)以及終端區域p環132(其係劃分成一下半部分132-1及一上半部分132-2)係藉由一n環131分開。於單位晶胞S2中，位於p環132之下半部分132-1中p電荷之數量Qpt1以及位於環120之上半部分122中p電荷之數量Qpe的總合(Qpt1+Qpe)，等於作用n環131中n電荷之數量Qnt。因而於非主動周圍區域之所有部分中達到一最佳的崩潰電壓，其中維持該電荷之平衡。
然而，由於幾何形狀限制，特別是在角落區域C中作用n及p支柱之長度逐漸地減小，於區域C與非主動周圍區域之間的界面處p電荷數量與n電荷數量不平衡，以致存在過 剩的p電荷。在該等角落區域電荷不平衡導致裝置之崩潰特性惡化。因此，具有對於電荷平衡技術的需求，能夠排除先前技術之電荷不平衡問題，從而導致較高的額定崩潰電壓。
發明概要
根據本發明之一具體實施例，一電荷平衡半導體功率元件包括一主動區域，其包含以一交替形式配置的第一導電型支柱之帶條及第二導電型支柱之帶條。第一導電型支柱之帶條及第二導電型支柱之帶條沿著主動區域之一長度延伸。一非主動周圍區域環繞著主動區域，並包括至少一第一導電型環環繞著主動區域。第一導電型支柱之帶條的最後一帶條的一端部緊鄰著主動區域之一邊緣延伸，其終止於一大體上直線處，第一導電型支柱的每一剩餘之帶條之一端部亦於該處終止。直線係垂直於主動區域之長度延伸，第一及第二導電型支柱之帶條沿著該直線延伸。
於一具體實施例中，第一導電型支柱的每二相鄰帶條係以一第一間隔相互隔開。直線界定主動區域的一第一邊緣，致使主動區域之第一邊緣係與第一導電型之至少一環隔開一第二間隔。
於另一具體實施例中，第二間隔係小於第一間隔。
於另一具體實施例中，第二間隔係等於約第一間隔的一半。
於另一具體實施例中，第一導電型支柱的帶條及第二導電型支柱的帶條於一端部處與第一導電型之至少一環鄰接。
根據本發明之另一具體實施例，一電荷平衡半導體功率元件包括一主動區域，其包含以一交替形式配置之垂直延伸的第一導電型支柱之帶條以及垂直延伸的第二導電型支柱之帶條。第一導電型支柱的每二相鄰帶條係以一第一間隔相互隔開。一非主動周圍區域環繞主動區域，並包括至少二水平延伸的第一導電型支柱之帶條及至少二垂直延伸的第一導電型支柱之帶條。至少二水平延伸的第一導電型支柱之帶條係以一第二間隔相互隔開，以及位在非主動周圍區域中至少二垂直延伸的第一導電型支柱之帶條係以一間隔相互隔開，該一間隔大體上等於第二間隔。至少二水平延伸的第一導電型支柱之帶條的每一帶條之一端部係與位在非主動周圍區域中至少二垂直延伸的第一導電型支柱之帶條的其中之一相對應者以一第三間隔隔開，其中第二間隔係大於第三間隔。
於一具體實施例中，第二間隔大體上係等於第一間隔。
於另一具體實施例中，位於主動區域中垂直延伸的第一導電型支柱之帶條的一端部係與至少二水平延伸的第一導電型支柱之帶條的其中之一者以一大體上等於第三間隔的間隔隔開。
於另一具體實施例中，位於非主動周圍區域中至少二垂直延伸的第一導電型支柱之帶條的每一者延伸通過至少二水平延伸的第一導電型支柱之帶條的一相對應者之一端部一段預定距離。
於另一具體實施例中，第三間隔大體上等於一半的第 二間隔。
藉由參考說明書之剩餘部分及附加圖式能夠實現於此揭示的本發明之本質及優點的進一步瞭解。
圖式簡單說明
第1A圖係為一傳統式電荷平衡功率元件的一簡化佈局圖；第1B圖係為第1A圖之功率元件中沿著線A-A所取的一橫截面視圖；第1C圖係為第1A圖中功率元件之左上角落的一放大視圖；第2A圖係為根據本發明之一示範具體實施例位在晶粒之一主動區域與晶粒之一非主動周圍區域之間的一界面區域處的一示範佈局圖；第2B圖係顯示針對第2A圖中複數示範尺寸的模擬崩潰電壓值；第3圖係為一簡化的佈局圖，顯示根據本發明之一示範具體實施例針對電荷平衡功率元件的一角落設計；第4圖係為一簡化的佈局圖，顯示根據本發明之另一示範具體實施例針對電荷平衡功率元件的一角落設計；第5圖係為一簡化的佈局圖，顯示根據本發明之另一示範具體實施例針對電荷平衡功率元件的一角落設計；以及第6圖係為一簡化的佈局圖，顯示根據本發明之另一示範具體實施例針對電荷平衡功率元件的一角落設計。
較佳實施例之詳細說明
第2A圖係為根據本發明之一示範具體實施例位在晶粒之一主動區域與晶粒之一非主動周圍區域之間的一界面區域處的一示範佈局圖。交替的p支柱210P及n支柱210N於裝置之主動區域中延伸。作用支柱210N、210P於一非主動周圍n帶條220處終止。一第一非主動周圍p帶條230在周圍n帶條220之外側上延伸。於第2A圖中所示之示範電荷平衡裝置中，作用p支柱210P及非主動周圍p帶條230係藉由使用該等如選擇性磊晶成長(SEG)的技術在矽中產生槽溝並以p型矽填注而構成。因此，相鄰作用p支柱210P之間的間隔係標示為作用槽溝間隔ActTS，以及介於主動區域之邊緣與第一周圍p帶條230之間的間隔係標示為第一槽溝間隔TS1。
於此所使用“主動區域”一詞係用以識別其中構成能夠傳導電流的作用晶胞的裝置之區域，以及所使用“非主動周圍區域”一詞係用以識別其中構成非傳導結構的裝置之區域。
第2B圖係顯示針對第2A圖中複數示範尺寸的模擬崩潰電壓值。針對間隔為3微米的作用槽溝間隔ActTS繪製崩潰電壓對第一槽溝間隔TS1。如圖所見，當TS1小於ActTS(亦即，TS1<ActTS)時達到較高的崩潰電壓，以及當作用支柱210N、210P緊鄰第一周圍p帶條230(亦即，TS1=0)時，達到最大的崩潰電壓。
第3-6圖係為簡化的佈局圖，顯示根據本發明之示範具體實施例針對電荷平衡功率元件的不同角落設計。於第3圖中，標示主動區域之垂直及水平外邊界。如圖所示，主動 區域包含以一交替方式配置的p支柱310P及n支柱310N。位於裝置之非主動外周圍中的一第一p環320P係與主動區域之水平邊緣隔開一第一槽溝間隔TS1。終端區域330包含以一交替方式配置的p環332P、334P及n環331N、333N。位於主動區域中介於相鄰p支柱310P之間的作用槽溝間隔係標示為ActTS。儘管本發明並非如此限定(亦即，非主動周圍區域與主動區域中所使用的槽溝間隔不同)，但位於非主動周圍區域中介於相鄰p環之間的間隔亦等於ActTS。
第3圖中的角落設計有利地結合針對獲得源自於第2A、2B圖的高崩潰電壓之設計基準，亦即，第3圖中間隔TS1與ActTS之間的關係為TS1<ActTS。第3圖設計之另一重要特性在於與先前技術第1C圖中沿著主動區域110之左邊緣的最後少數p支柱110P及n支柱110N不同，其中於不同的高度終止並因而於主動區域中與其餘的支柱之長度不同，於第3圖具體實施例之主動區域中所有n支柱310N及p支柱310P在大體上與第3圖中標示為“主動區域之邊緣”的水平尺寸相符合的相同高度處終止，並因此具有大體上相同長度。如此不僅提供主動區域之角落處的一改良電荷平衡，同時導致主動區域延伸涵蓋一較大部分的有效矽區域，因而達到更有效率地使用矽。
第4圖之具體實施例係與第3圖之具體實施例相似，所不同之處在於與第3圖中該等環相較，非主動周圍環420P、431N、432P、433N、434P於晶粒之角落處在一較尖稜角度下轉彎。儘管圖中顯示環具有一尖稜的90度，但於實務上 在角落處該等環係稍微圓滑。如於第3圖之具體實施例中，主動區域中的所有p支柱410P及n支柱410N具有大體上相同的長度，以及TS1小於ActTS。於一具體實施例中，TS1等於約ActTS的一半。
第5圖之具體實施例係與第4圖之具體實施例相似，所不同之處在於TS1係設定為零，因此作用支柱510N、510P係終止於第一非主動周圍p環520P處且緊鄰。再次，讓所有作用支柱具有相同的長度，在晶粒之角落處獲得一改良的電荷平衡結構，並使矽效用最大化。
第6圖顯示一與第4圖相似的具體實施例，所不同之處在於周圍環係以一特別的方式構成為不連續並相互偏移，俾便在主動區域與非主動外周圍之間的界面處以及角落區域中達到最佳的電荷平衡。於第6圖中，如同先前的具體實施例，間隔TS1一般地小於間隔ActTS，以及於一具體實施例中，間隔TS1係約為間隔ActTS的一半。於角落處將周圍p環構成為不連續，能夠使周圍環之不連續橫向及水平段偏移。如圖所示，水平p段620P-1及垂直p段620P-2(其於先前具體實施例中構成為一連續環)係以一間隔S1相互隔開。此外，垂直p段620P-2係延伸通過水平p段620P-1，並係與下一水平p段632P-1隔開一段等於S1的距離。其他的周圍垂直及水平p段係同樣地配置。
水平周圍p段620P-1、632P-1、634P-1係相互隔開一段距離S2，並且同樣地垂直周圍p段620P-2、632P-2、634P-2係相互隔開一段距離S2。一般地，S1係小於S2。於一具體 實施例中，S2等於ActTS，S1等於TS1，並且S1等於S2的一半(亦即，S1=TS1=S2/2=ActTS/2)。此具體實施例於晶粒之角落處達到最佳的電荷平衡。
於此揭示的不同電荷平衡技術可與第1C圖中所示之垂直平面閘極MOSFET、以及其他的電荷平衡MOSFET種類諸如槽溝閘極或屏蔽閘極結構、以及其他電荷平衡功率元件諸如整合閘雙極電晶體(IGBT)、雙極電晶體、二極體及肖特基裝置整合。例如，本發明之不同具體實施例可與於2004年12月29日提出申請的上述參考之美國專利申請案第11/026,276號之第14、21-24、28A-28D、29A-29C、61A、62A、62B、63A圖中所示的任一裝置整合，該申請案之揭示內容於此以全文引用方式併入本案以為參考資料。
儘管上述內容提供本發明之不同具體實施例的詳細說明，但能夠作複數之選擇方案、修改及等效方案。同時，應瞭解的是於此所提供用以說明不同具體實施例的所有數值的實例及材料類型，係僅供說明之目的並且不意欲具限定性。例如，於上述說明的具體實施例中不同區域的極性能夠相反用以獲得相反型式的裝置。就此與其他原因而言，因此，上述說明內容不應作為限定由申請專利範圍所界定的本發明之範疇。
12‧‧‧汲極區域
14‧‧‧汲極金屬
16‧‧‧漂移層
18‧‧‧井區域
20‧‧‧源極區域
28‧‧‧源極金屬
100‧‧‧裝置
110‧‧‧主動區域
110N、112、210N、310N、410N‧‧‧n支柱
110P、210P、310P、410P‧‧‧p支柱
111、113、210P‧‧‧作用p支柱
111-1、113-1‧‧‧左半部分
111-2、113-2‧‧‧右半部分
120、132、332P，334P‧‧‧p環
121、132-1‧‧‧下半部分
122、132-2‧‧‧上半部分
130‧‧‧外終端區域
131、331N，333N‧‧‧n環
220‧‧‧非主動周圍n帶條
230‧‧‧非主動周圍p帶條
320P‧‧‧第一p環
330‧‧‧終端區域
420P，431N，432P，433N，434P‧‧‧非主動周圍環
510N，510P‧‧‧作用支柱
520P‧‧‧非主動周圍p環
620P-1，632P-1‧‧‧水平p段
620P-2‧‧‧垂直p段
620P-1，632P-1，634P-1‧‧‧水平周圍p段
620P-2，632P-2，634P-2‧‧‧垂直周圍p段
ActTS‧‧‧作用槽溝間隔
C‧‧‧角落區域
Qp1，Qpt1，Qpe‧‧‧p電荷之數量
Qn1，Qnt‧‧‧n電荷之數量
S1，S2‧‧‧單位晶胞/間隔
TS1‧‧‧第一槽溝間隔
第1A圖係為一傳統式電荷平衡功率元件的一簡化佈局圖；第1B圖係為第1A圖之功率元件中沿著線A-A所取的一 橫截面視圖；第1C圖係為第1A圖中功率元件之左上角落的一放大視圖；第2A圖係為根據本發明之一示範具體實施例位在晶粒之一主動區域與晶粒之一非主動周圍區域之間的一界面區域處的一示範佈局圖；第2B圖係顯示針對第2A圖中複數示範尺寸的模擬崩潰電壓值；第3圖係為一簡化的佈局圖，顯示根據本發明之一示範具體實施例針對電荷平衡功率元件的一角落設計；第4圖係為一簡化的佈局圖，顯示根據本發明之另一示範具體實施例針對電荷平衡功率元件的一角落設計；第5圖係為一簡化的佈局圖，顯示根據本發明之另一示範具體實施例針對電荷平衡功率元件的一角落設計；以及第6圖係為一簡化的佈局圖，顯示根據本發明之另一示範具體實施例針對電荷平衡功率元件的一角落設計。
210P‧‧‧p支柱
210N‧‧‧n支柱
220‧‧‧非作用周圍n帶條
230‧‧‧非作用周圍p帶條
ActTS‧‧‧作用槽溝間隔
TS1‧‧‧第一槽溝間隔

Claims (19)

  1. 一種電荷平衡半導體功率元件，其包含：一主動區域，其包括以交替形式配置且於其間界定PN接面的一第一導電型之支柱及一第二導電型之支柱，該第一導電型之該等支柱及該第二導電型之該等支柱係沿著該主動區域之一長度而延伸；以及一非主動周圍區域，其環繞著至少一部分的該主動區域，該非主動周圍區域包括該第一導電型之一環狀體，其中該第一導電型之所有支柱，包括自緊鄰著該主動區域之一第一邊緣延伸之該第一導電型之該等支柱之至少一支柱，終止於沿著界定該主動區之一第二邊緣之一直線，該直線係垂直於該主動區域之該長度延伸，該第一導電型之各支柱具有結構上相同的一端部，該主動區域中之該第一導電型之兩相鄰支柱係以一第一間隔隔開，該主動區域之該第二邊緣係與該第一導電型之該環狀體以一第二間隔隔開，該第二間隔係小於該第一間隔。
  2. 如請求項1之電荷平衡半導體功率元件，其中該第二間隔係等於約該第一間隔的一半。
  3. 如請求項1之電荷平衡半導體功率元件，其中該非主動周圍區域包含複數之該第一導電型之環狀體，至少二相鄰的該第一導電型之環狀體係隔開一段實質上等於該第一間隔的距離。
  4. 如請求項1之電荷平衡半導體功率元件，其中該第一導電型之該環狀體係為具有圓角的矩形或是正方形形狀。
  5. 如請求項1之電荷平衡半導體功率元件，其中該第一導電型之該環狀體係為矩形或是正方形形狀。
  6. 如請求項1之電荷平衡半導體功率元件，其中該第一導電型之各該支柱之端部緊鄰該第一導電型之該環狀體，且該第二導電型之各該支柱之端部緊鄰該第一導電型之該環狀體。
  7. 如請求項1之電荷平衡半導體功率元件，其中該電荷平衡半導體功率元件係為一垂直傳導功率元件。
  8. 如請求項1之電荷平衡半導體功率元件，其中該第一導電型係為p型以及該第二導電型係為n型。
  9. 如請求項1之電荷平衡半導體功率元件，其中該第二間隔係小於或等於該第一間隔的一半。
  10. 一種電荷平衡半導體功率元件，其包含：一主動區域，其包括以一交替形式配置之垂直延伸的一第一導電型之支柱以及垂直延伸的一第二導電型之支柱，該第一導電型之每二相鄰支柱係以一第一間隔隔開；以及一非主動周圍區域，其環繞至少一部份之該主動區域，該非主動周圍區域包括至少二水平延伸的該第一導電型之支柱及至少二垂直延伸的該第一導電型之支柱，該等至少二水平延伸的該第一導電型之支柱係以一第二間隔隔開，且位在該非主動周圍區域中之該等至少 二垂直延伸的該第一導電型之支柱係以等於該第二間隔的一第三間隔隔開，該等至少二水平延伸的第一導電型之支柱中之各支柱之一端部係與位在該非主動周圍區域中之該等至少二垂直延伸的該第一導電型之支柱的一相對應者以一第四間隔隔開，其中該第二間隔係大於該第四間隔。
  11. 如請求項10之電荷平衡半導體功率元件，其中該第二間隔等於該第一間隔。
  12. 如請求項10之電荷平衡半導體功率元件，其中該位於該主動區域中該垂直延伸的該第一導電型之支柱的一端部係與該等至少二水平延伸的該第一導電型之支柱的一者以等於該第四間隔的一第五間隔隔開。
  13. 如請求項10之電荷平衡半導體功率元件，其中位於該非主動周圍區域中之該等至少二垂直延伸的該第一導電型之支柱的每一者，延伸通過該等至少二水平延伸的該第一導電型之支柱的一相對應者之一端部之一段預定距離。
  14. 如請求項10之電荷平衡半導體功率元件，其中該第四間隔等於該第二間隔的一半。
  15. 如請求項10之電荷平衡半導體功率元件，其中該第一導電型係為p型以及該第二導電型係為n型。
  16. 一種電荷平衡半導體功率元件，其包含：一主動區域，其包含以一交替形式配置之垂直延伸的第一導電型之支柱以及垂直延伸的第二導電型之支 柱；一非主動周圍區域，其環繞至少一部份之該主動區域，該非主動周圍區域包括至少二水平延伸的該第一導電型之支柱及至少二垂直延伸的該第一導電型之支柱，該等至少二水平延伸的該第一導電型之各支柱之一端部係與位在該非主動周圍區域中之該等至少二垂直延伸的該第一導電型之支柱的一相對應者以一間隔隔開。
  17. 如請求項16之電荷平衡半導體功率元件，其中該間隔包含一第一間隔，以及其中位在該非主動周圍區域中之該等至少兩垂直延伸的該第一導電型之各支柱之一端部係與位在該非主動周圍區域中之該等至少二水平延伸的該第一導電型之支柱的一相對應者以相等於該第一間隔之一第二間隔隔開。
  18. 如請求項16之電荷平衡半導體功率元件，其中該間隔包含一第一間隔，以及其中該水平延伸的該第一導電型之支柱之至少兩個以大於該第一間隔之一第二間隔隔開。
  19. 如請求項16之電荷平衡半導體功率元件，其中該間隔包含一第一間隔，以及其中位在該非主動周圍區域中之該垂直延伸的該第一導電型支柱之至少兩個以大於該第一間隔之一第二間隔隔開。
TW096107642A 2006-03-13 2007-03-06 用於電荷平衡功率元件的周邊設計 TWI502628B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/375,683 US7595542B2 (en) 2006-03-13 2006-03-13 Periphery design for charge balance power devices

Publications (2)

Publication Number Publication Date
TW200739680A TW200739680A (en) 2007-10-16
TWI502628B true TWI502628B (zh) 2015-10-01

Family

ID=38478042

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096107642A TWI502628B (zh) 2006-03-13 2007-03-06 用於電荷平衡功率元件的周邊設計

Country Status (9)

Country Link
US (1) US7595542B2 (zh)
JP (1) JP2009530829A (zh)
KR (1) KR101355230B1 (zh)
CN (1) CN101401205B (zh)
AT (1) AT505809A2 (zh)
DE (1) DE112007000577B4 (zh)
MY (1) MY146465A (zh)
TW (1) TWI502628B (zh)
WO (1) WO2007106658A2 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592668B2 (en) 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5571306B2 (ja) * 2008-12-17 2014-08-13 ローム株式会社 半導体装置
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102315247B (zh) * 2010-07-08 2013-04-24 上海华虹Nec电子有限公司 具有沟槽型终端结构的超级结半导体器件
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
US9576978B2 (en) 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
CN103824884A (zh) * 2012-11-19 2014-05-28 比亚迪股份有限公司 一种超级结mosfet、该超级结mosfet的形成方法
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP2015070185A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
JP5872621B2 (ja) * 2014-05-09 2016-03-01 ルネサスエレクトロニクス株式会社 半導体装置
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
CN105529363A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 超级结及其制造方法
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028548A (en) * 1985-04-26 1991-07-02 U.S. Philips Corp. Method of manufacturing a planar semiconductor device having a guard ring structure
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US20040026735A1 (en) * 2000-12-18 2004-02-12 Takashi Suzuki Semiconductor device having a vertical type semiconductor element
US6696728B2 (en) * 2001-03-15 2004-02-24 Fuji Electric Co., Ltd. Super-junction semiconductor device
TW200527701A (en) * 2003-12-30 2005-08-16 Fairchild Semiconductor Power semiconductor devices and methods of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
WO2004032244A1 (ja) * 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
CN1823421B (zh) * 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028548A (en) * 1985-04-26 1991-07-02 U.S. Philips Corp. Method of manufacturing a planar semiconductor device having a guard ring structure
US20040026735A1 (en) * 2000-12-18 2004-02-12 Takashi Suzuki Semiconductor device having a vertical type semiconductor element
US6696728B2 (en) * 2001-03-15 2004-02-24 Fuji Electric Co., Ltd. Super-junction semiconductor device
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
TW200527701A (en) * 2003-12-30 2005-08-16 Fairchild Semiconductor Power semiconductor devices and methods of manufacture

Also Published As

Publication number Publication date
DE112007000577T5 (de) 2009-01-15
WO2007106658A2 (en) 2007-09-20
CN101401205B (zh) 2012-06-20
US7595542B2 (en) 2009-09-29
WO2007106658A3 (en) 2007-12-27
JP2009530829A (ja) 2009-08-27
MY146465A (en) 2012-08-15
TW200739680A (en) 2007-10-16
CN101401205A (zh) 2009-04-01
DE112007000577B4 (de) 2018-03-29
US20070210341A1 (en) 2007-09-13
KR101355230B1 (ko) 2014-01-28
AT505809A2 (de) 2009-04-15
KR20080109744A (ko) 2008-12-17

Similar Documents

Publication Publication Date Title
TWI502628B (zh) 用於電荷平衡功率元件的周邊設計
TWI455307B (zh) 用於功率元件之電荷平衡技術
JP5741567B2 (ja) 半導体装置
US8957502B2 (en) Semiconductor device
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
JP6139356B2 (ja) 半導体装置
US8742500B2 (en) Semiconductor device
TWI538162B (zh) 超接合半導體裝置
JP5701802B2 (ja) 電力用半導体装置
JP5701913B2 (ja) 半導体装置
TWI534987B (zh) 用於高壓半導體器件的拐角佈局及其製備方法
US20080014693A1 (en) Silicon carbide vertical mosfet design for fast switching applications
US10325988B2 (en) Vertical transistor device structure with cylindrically-shaped field plates
KR20060014044A (ko) 종형 반도체 장치
JP2002368215A (ja) 半導体装置
CN105448961A (zh) 超结器件的终端保护结构
JP2007157799A (ja) 半導体装置
KR101976914B1 (ko) 변조된 초 접합 파워 mosfet 디바이스들
JP2015115611A (ja) 円柱形領域をもつ縦型トランジスタ装置構造
JP3731523B2 (ja) 半導体素子
EP3291305B1 (en) High voltage vertical semiconductor device with multiple silicon pillars in a racetrack arrangement