DE112007000577T5 - Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen - Google Patents

Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen Download PDF

Info

Publication number
DE112007000577T5
DE112007000577T5 DE112007000577T DE112007000577T DE112007000577T5 DE 112007000577 T5 DE112007000577 T5 DE 112007000577T5 DE 112007000577 T DE112007000577 T DE 112007000577T DE 112007000577 T DE112007000577 T DE 112007000577T DE 112007000577 T5 DE112007000577 T5 DE 112007000577T5
Authority
DE
Germany
Prior art keywords
conductivity type
columns
distance
charge balance
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112007000577T
Other languages
English (en)
Other versions
DE112007000577B4 (de
Inventor
Chanho Sandy Park
Joseph Andrew Yedinak
Christopher Boguslaw Kocon
Jason Higgs
Jaegil Pu-chon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112007000577T5 publication Critical patent/DE112007000577T5/de
Application granted granted Critical
Publication of DE112007000577B4 publication Critical patent/DE112007000577B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Rectifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

Ladungsgleichgewichts-Halbleiterleistungsvorrichtung, die umfasst:
einen aktiven Bereich, der Streifen von Säulen eines ersten Leitfähigkeitstyps und Streifen von Säulen eines zweiten Leitfähigkeitstyps umfasst, die auf abwechselnde Weise angeordnet sind, wobei die Streifen von Säulen vom ersten Leitfähigkeitstyp und die Streifen von Säulen vom zweiten Leitfähigkeitstyp entlang eines Teilstücks des aktiven Bereichs verlaufen; und
ein nicht aktives Umfangsgebiet, das den aktiven Bereich umgibt und das wenigstens einen Ring des ersten Leitfähigkeitstyps umfasst, der den aktiven Bereich umgibt,
wobei ein Ende wenigstens eines der Streifen von Säulen vom ersten Leitfähigkeitstyp, die unmittelbar benachbart zu einem Rand des aktiven Bereichs verlaufen, in einer im Wesentlichen geraden Linie endet, bei der ein Ende jedes der restlichen Streifen von Säulen vom ersten Leitfähigkeitstyp ebenfalls endet, wobei die gerade Linie senkrecht zu dem Teilstück des aktiven Bereichs verläuft, entlang dessen die Streifen der Säulen vom ersten und vom zweiten Leitfähigkeitstyp verlaufen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung ist verwandt mit der an den Rechtsinhaber der vorliegenden Erfindung übertragenen US-Anmeldung Nr. 11/026,276, eingereicht am 29. Dezember 2004, deren Offenbarung hier in ihrer Gesamtheit für alle Zwecke durch Bezugnahme mit aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf die Halbleiterleistungsvorrichtungstechnologie und insbesondere auf den Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen.
  • Eine vertikale Halbleiterleistungsvorrichtung weist eine Struktur auf, in der die Elektroden auf zwei gegenüberliegenden Ebenen angeordnet sind. Wenn die vertikale Leistungsvorrichtung eingeschaltet wird, fließt vertikal in der Vorrichtung ein Driftstrom. Wenn die vertikale Leistungsvorrichtung ausgeschaltet wird, werden in der Vorrichtung wegen einer an die Vorrichtung angelegten Sperrspannung Verarmungsgebiete gebildet, die in der horizontalen Richtung verlaufen. Um eine hohe Durchbruchspannung zu erhalten, wird eine zwischen den Elektroden angeordnete Driftschicht aus einem Material mit hohem spezifischen Widerstand ausgebildet und wird eine Dicke der Driftschicht erhöht. Allerdings führt dies zu einer Zunahme des Vorrichtungseinschaltwiderstands Rdson, was wiederum die Leitfähigkeit und die Vorrichtungsschaltgeschwindigkeit verringert und dadurch die Leistungsfähigkeit der Vorrichtung verschlechtert.
  • Um dieses Problem zu behandeln, sind Ladungsgleichgewichts-Leistungsvorrichtungen mit einer Driftschicht vorgeschlagen worden, die vertikal verlaufende n-Gebiete (n-Säule) und p-Gebiete (p-Säule) umfassen, die auf abwechselnde Weise angeordnet sind. 1A ist ein Anordnungsdiagramm einer solchen Vorrichtung 100. Die Vorrichtung 100 enthält einen aktiven Bereich 110, der von einem nicht aktiven Umfangsgebiet umgeben ist, das einen p-Ring 120 und ein äußeres Abschlussgebiet 130 enthält. Der Umfangs-p-Ring 120 weist eine rechteckige Form mit abgerundeten Ecken auf. Das Abschlussgebiet 130 kann je nach Entwurf ähnlich geformte abwechselnde p- und n-Ringe enthalten. Der aktive Bereich 110 enthält abwechselnd angeordnete p-Säulen 110P und n-Säulen 110N, die in Form von Streifen vertikal verlaufen und entlang des oberen und des unteren Endes des Umfangsrings 120 enden. Die physikalische Struktur der abwechselnden p- und n-Säulen in dem aktiven Bereich ist deutlicher in 1B zu sehen, die eine Querschnittsansicht im Anordnungsgebiet 110 längs der Linie A-A' in 1A zeigt.
  • Die in 1B gezeigte Leistungsvorrichtung ist ein herkömmlicher vertikaler Planar-Gate-MOSFET mit einer Driftschicht 16, die abwechselnde p-Säulen 110P und n-Säulen 110N umfasst. Das Source-Metall 28 steht entlang der Oberseite elektrisch in Kontakt mit den Source-Gebieten 20 und mit den Wannengebieten 18 und das Drain-Metall 14 steht entlang der Unterseite der Vorrichtung elektrisch in Kontakt mit dem Drain-Gebiet 12. Wenn die Vorrichtung eingeschaltet wird, wird durch die Driftschicht 16 vom Typ mit abwechselnder Leitfähigkeit ein Stromweg ausgebildet. Die Dotierungskonzentration und die physikalischen Abmessungen der n- und p-Säulen sind so ausgelegt, dass zwischen benachbarten Säulen ein Ladungsgleichgewicht erhalten wird und dadurch sichergestellt wird, dass die Driftschicht 16 vollständig verarmt ist, wenn die Vorrichtung im Aus-Zustand ist.
  • Wieder anhand von 1A muss die Menge der n-Ladungen in den n-Säulen und die Menge der p-Ladungen in den p-Säulen sowohl in dem aktiven Bereich 110 als auch an der Grenzfläche zwischen dem aktiven Bereich und dem nicht aktiven Umfangsgebiet im Gleichgewicht sein, um eine hohe Durchbruchspannung zu erzielen. Allerdings ist das Erzielen eines Ladungsgleichgewichts in allen Grenzflächengebieten, insbesondere entlang des oberen und des unteren Grenzflächengebiets, wo die p- und n-Säulen im Umfangsring 120 enden, sowie in den Eckgebieten, wo die n- und p-Säulen verschiedene Längen aufweisen, wegen der Änderung der Geometrie der verschiedenen Gebiete schwierig. Dies ist deutlicher in 1C veranschaulicht, die eine vergrößerte Ansicht der linken oberen Ecke der Leistungsvorrichtung 100 in 1A zeigt.
  • In 1C ist eine Einheitszelle im aktiven Bereich 110 als S1 gekennzeichnet. Die aktive p-Säule 111 (die in einen Abschnitt 111-1 der linken Hälfte und in einen Abschnitt 111-2 der rechten Hälfte geteilt ist) und die aktive p-Säule 113 (die in einen Abschnitt 113-1 der linken Hälfte und in einen Abschnitt 113-2 der rechten Hälfte geteilt ist) sind durch eine n-Säule 112 getrennt. Die Summe (Qp1 + Qp2) der Menge der p-Ladungen Qp1 in dem Abschnitt 111-2 der rechten Hälfte der aktiven p-Säule 111 und der Menge der p-Ladungen Qp2 in dem Abschnitt 113-1 der linken Hälfte der aktiven p-Säule 113 in der Einheitszelle S1 ist gleich der Menge der n-Ladungen Qn1 in der aktiven n-Säule 112. Somit wird in allen Teilen des aktiven Bereichs 110, in denen ein solches Gleichgewicht der Ladung aufrechterhalten wird, eine optimale Durchbruchspannung erzielt.
  • Wie gezeigt ist, enthält der Eckabschnitt des nicht aktiven Umfangsgebiets den Umfangs-p-Ring 120 und das Abschlussgebiet 130 mit dem n-Ring 131 und mit dem p-Ring 132, die auf abwechselnde Weise angeordnet sind. Der Umfangs-p-Ring 120 (der in einen Abschnitt 121 der unteren Hälfte und in einen Abschnitt 122 der oberen Hälfte geteilt ist) und der Abschlussgebiet-p-Ring 132 (der in einen Abschnitt 132-1 der unteren Hälfte und in einen Abschnitt 132-2 der oberen Hälfte geteilt ist) sind durch einen n-Ring 131 getrennt. Die Summe (Qpt1 + Qpe) der Menge der p-Ladungen Qpt1 in dem Abschnitt 132-1 der unteren Hälfte des p-Rings 132 und der Menge der p-Ladungen Qpe in dem Abschnitt 122 der oberen Hälfte des Rings 120 in der Einheitszelle S2 ist gleich der Menge der n-Ladungen Qnt im n-Ring 131. Somit wird in allen Teilen des nicht aktiven Umfangsgebiets, wo dieses Gleichgewicht der Ladung aufrecht erhalten werden kann, eine optimale Durchbruchspannung erzielt.
  • Allerdings sind wegen der geometrischen Beschränkungen insbesondere in dem Eckgebiet C, wo sich die Länge der aktiven n- und p-Säulen allmählich verringert, die Menge der p-Ladungen und die Menge der n-Ladungen an der Grenzfläche zwischen dem Gebiet C und dem nicht aktiven Umfangsgebiet im Ungleichgewicht, sodass es überschüssige p-Ladungen gibt. Das Fehlen des Ladungsgleichgewichts in diesen Eckgebieten führt zu einer Verschlechterung der Durchbrucheigenschaften der Vorrichtung. Somit besteht ein Bedarf an Ladungsgleichgewichtstechniken, die die Ladungsungleichgewichtsprobleme des Standes der Technik beseitigen und dadurch zu höheren Durchbruchnennspannungen führen.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • In Übereinstimmung mit einer Ausführungsform der Erfindung enthält eine Ladungsgleichgewichts-Halbleiterleistungsvorrichtung einen aktiven Bereich, der Streifen von Säulen eines ersten Leitfähigkeitstyps und Streifen von Säulen eines zweiten Leitfähigkeitstyps umfasst, die auf abwechselnde Weise angeordnet sind. Die Streifen von Säulen vom ersten Leitfähigkeitstyp und die Streifen von Säulen vom zweiten Leitfähigkeitstyp verlaufen entlang eines Teilstücks des aktiven Bereichs. Ein nicht aktives Umfangsgebiet umgibt den aktiven Bereich und enthält wenigstens einen Ring des ersten Leitfähigkeitstyps, der den aktiven Bereich umgibt. Ein Ende wenigstens eines der Streifen von Säulen vom ersten Leitfähigkeitstyp, die unmittelbar benachbart zu einem Rand des aktiven Bereichs verlaufen, endet in einer im Wesentlichen geraden Linie, bei der ein Ende jedes der restlichen Streifen von Säulen vom ersten Leitfähigkeitstyp ebenfalls endet. Die gerade Linie verläuft senkrecht zu dem Teilstück des aktiven Bereichs, entlang dessen die Streifen der Säulen vom ersten und vom zweiten Leitfähigkeitstyp verlaufen.
  • In einer Ausführungsform sind jeweils zwei benachbarte Streifen von Säulen vom ersten Leitfähigkeitstyp durch einen ersten Abstand voneinander beabstandet. Die gerade Linie definiert einen ersten Rand des aktiven Bereichs in der Weise, dass der erste Rand des aktiven Bereichs von dem wenigstens einen Ring des ersten Leitfähigkeitstyps durch einen zweiten Abstand beabstandet ist.
  • In einer weiteren Ausführungsform ist der zweite Abstand kleiner als der erste Abstand.
  • In einer weiteren Ausführungsform ist der zweite Abstand etwa gleich der Hälfte des ersten Abstands.
  • In einer nochmals weiteren Ausführungsform grenzen die Streifen der Säulen vom ersten Leitfähigkeitstyp und die Streifen der Säulen vom zwei ten Leitfähigkeitstyp an einem Ende an den wenigstens einen Ring des ersten Leitfähigkeitstyps an.
  • In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung enthält eine Ladungsgleichgewichts-Halbleiterleistungsvorrichtung einen aktiven Bereich, der vertikal verlaufende Streifen von Säulen vom ersten Leitfähigkeitstyp und vertikal verlaufende Streifen von Säulen vom zweiten Leitfähigkeitstyp umfasst, die auf abwechselnde Weise angeordnet sind. Jeweils zwei benachbarte Streifen von Säulen vom ersten Leitfähigkeitstyp sind durch einen ersten Abstand voneinander beabstandet. Ein nicht aktives Umfangsgebiet umgibt den aktiven Bereich und enthält wenigstens zwei horizontal verlaufende Streifen von Säulen vom ersten Leitfähigkeitstyp und wenigstens zwei vertikal verlaufende Streifen von Säulen vom ersten Leitfähigkeitstyp. Die wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp sind durch einen zweiten Abstand voneinander beabstandet und die wenigstens zwei vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp sind in dem nicht aktiven Umfangsgebiet durch einen Abstand, der im Wesentlichen gleich dem zweiten Abstand ist, voneinander beabstandet. Ein Ende jedes der wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp ist von einem entsprechenden der wenigstens zwei vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp in dem nicht aktiven Umfangsgebiet durch einen dritten Abstand beabstandet, wobei der zweite Abstand größer als der dritte Abstand ist.
  • In einer Ausführungsform ist der zweite Abstand im Wesentlichen gleich dem ersten Abstand.
  • In einer weiteren Ausführungsform ist ein Ende der vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp in dem aktiven Gebiet von einem der wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp durch einen Abstand beabstandet, der im Wesentlichen gleich dem dritten Abstand ist.
  • In einer weiteren Ausführungsform verläuft jeder der wenigstens zwei vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp in dem nicht aktiven Umfangsgebiet um eine vorgegebene Strecke über ein Ende eines entsprechenden der wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp hinaus.
  • In einer nochmals weiteren Ausführungsform ist der dritte Abstand im Wesentlichen gleich der Hälfte des zweiten Abstands.
  • Ein weiteres Verständnis des Wesens und der Vorteile der hier offenbarten Erfindung kann unter Bezugnahme auf die restlichen Abschnitte der Beschreibung und auf die beigefügten Zeichnungen erreicht werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A zeigt ein vereinfachtes Anordnungsdiagramm einer herkömmlichen Ladungsgleichgewichts-Leistungsvorrichtung;
  • 1B zeigt eine Querschnittsansicht längs der Linie A-A' in der Leistungsvorrichtung in 1C;
  • 1C zeigt eine vergrößerte Ansicht der linken oberen Ecke der Leistungsvorrichtung in 1A;
  • 2A zeigt ein vereinfachtes Anordnungsdiagramm bei dem Grenzflächengebiet zwischen einem aktiven Bereich des Chips und einem nicht aktiven Umfangsgebiet des Chips in Übereinstimmung mit einer beispielhaften Ausführungsform der Erfindung.
  • 2B zeigt simulierte Durchbruchspannungswerte für verschiedene beispielhafte Abmessungen in 2A.
  • 3 ist ein vereinfachtes Anordnungsdiagramm, das einen Eckentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen in Übereinstimmung mit einer beispielhaften Ausführungsform der Erfindung zeigt;
  • 4 ist ein vereinfachtes Anordnungsdiagramm, das einen Eckentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen in Übereinstimmung mit einer weiteren beispielhaften Ausführungsform der Erfindung zeigt;
  • 5 ist ein vereinfachtes Anordnungsdiagramm, das einen Eckentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen in Übereinstimmung mit einer abermals weiteren beispielhaften Ausführungsform der Erfindung zeigt; und
  • 6 ist ein vereinfachtes Anordnungsdiagramm, das einen Eckentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen in Übereinstimmung mit einer abermals weiteren beispielhaften Ausführungsform der Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • 2A zeigt ein vereinfachtes Anordnungsdiagramm bei einem Grenzflächengebiet zwischen einem aktiven Bereich des Chips und einem nicht aktiven Umfangsgebiet des Chips, in dem eine Ladungsgleichgewichts-Leistungsvorrichtung untergebracht ist, in Übereinstimmung mit einer beispielhaften Ausführungsform der Erfindung. In dem aktiven Bereich der Vorrichtung verlaufen abwechselnde p-Säulen 210P und n-Säulen 210N. Die aktiven Säulen 210N, 210P enden bei einem nicht aktiven Umfangs-n-Streifen 220. An der Außenseite des Umfangs-n-Streifens 220 verläuft ein erster nicht aktiver Umfangs-p-Streifen 230. In der in 2A gezeigten beispielhaften Ladungsgleichgewichtsvorrichtung werden die aktiven p-Säulen 210P und der nicht aktive Umfangs-p-Streifen 230 dadurch ausgebildet, dass in dem Silicium Gräben erzeugt und sie unter Verwendung solcher Techniken wie selektive Epitaxie (SEG) mit p-Silicium gefüllt werden. Dementsprechend ist der Abstand zwischen benachbarten aktiven p-Säulen 220P als Abstand ActTS aktiver Gräben gekennzeichnet und ist der Abstand zwischen dem Rand des aktiven Gebiets und dem ersten Umfangs-p-Streifen 230 als erster Grabenabstand TS1 gekennzeichnet.
  • Der Begriff "aktiver Bereich" ist hier zum Identifizieren eines Gebiets der Vorrichtung verwendet, in dem aktive Zellen ausgebildet sind, die Strom leiten können, und der Begriff "nicht aktives Umfangsgebiet" ist zum Identifizieren eines Gebiets der Vorrichtung verwendet, in denen nicht leitende Strukturen ausgebildet sind.
  • 2B zeigt für verschiedene beispielhafte Abmessungen in 2A simulierte Durchbruchspannungswerte. Die Durchbruchspannung in Anhängigkeit von dem ersten Grabenabstand TS1 ist für den Abstand ActTS aktiver Gräben von 3 μm dargestellt. Wie zu sehen ist, werden höhere Durchbruchspannungen erhalten, wenn TS1 kleiner als ActTS ist (d. h. TS1 < ActTS), wobei die höchste Durchbruchspannung erhalten wird, wenn die aktiven Säulen 210N, 210P an den ersten Umfangs-p-Streifen 230 angrenzen (d. h. TS1 = 0).
  • 3–6 sind vereinfachte Anordnungsdiagramme verschiedener Eckentwürfe für Ladungsgleichgewichts-Leistungsvorrichtungen in Übereinstimmung mit beispielhaften Ausführungsformen der Erfindung. In 3 sind die vertikalen und horizontalen Außengrenzen des aktiven Bereichs gekennzeichnet. Der aktive Bereich umfasst p-Säulen 310P und n-Säulen 310N, die wie gezeigt auf abwechselnde Weise angeordnet sind. Ein erster p-Ring 320P in dem nicht aktiven Außenumfang der Vorrichtung ist durch einen ersten Grabenabstand TS1 von dem horizontalen Rand des aktiven Bereichs beabstandet. Das Abschlussgebiet 330 umfasst p-Ringe 332P, 334P und n-Ringe 331N, 333N, die auf abwechselnde Weise angeordnet sind. Ein Abstand aktiver Gräben zwischen benachbarten p-Säulen 310P in dem aktiven Bereichs ist als ActTS gekennzeichnet. Der Abstand zwischen benachbarten p-Ringen in dem nicht aktiven Umfangsgebiet ist ebenfalls gleich ActTS, obgleich die Erfindung darauf nicht beschränkt ist (d. h., in dem nicht aktiven Umfangsgebiet kann ein anderer Grabenabstand als in dem aktiven Bereich verwendet werden).
  • Der Eckentwurf in 3 enthält vorteilhaft das aus 2A, 2B abgeleitete Entwurfskriterium zum Erhalten einer hohen Durchbruchspannung, d. h. die Beziehung zwischen den Abständen TS1 und ActTs in 3 ist TS1 < ActTS. Ein weiteres wichtiges Merkmal des Entwurfs in 3 ist, dass, anders als die wenigen letzten p-Säulen 110P und n-Säulen 110N entlang des linken Rands des aktiven Bereichs 110 in 1C des Standes der Technik, die in verschiedenen Höhen enden und somit andere Langen als der Rest der Säulen in dem aktiven Bereich haben, alle n-Säulen 310N und p-Säulen 310P in dem aktiven Bereich in der Ausführungsform aus 3 im Wesentlichen in derselben Höhe enden, die der in 3 als der "Rand des aktiven Bereichs" gekennzeichneten horizontalen Abmessung entspricht, und somit im Wesentlichen dieselbe Länge aufweisen. Dies si chert nicht nur ein verbessertes Ladungsgleichgewicht an den Ecken des aktiven Bereichs, sondern führt auch dazu, dass der aktive Bereich über einen größeren Abschnitt der verfügbaren Siliciumfläche verläuft und erzielt somit eine effizientere Verwendung des Siliciums.
  • Abgesehen davon, dass die nicht aktiven Umfangsringe 420P, 431N, 432P, 433N, 434P an den Ecken des Chips in einem schärferen Winkel als in 3 schwenken, ist die Ausführungsform in 4 ähnlich der in 3. Obgleich die Ringe in der Weise gezeigt sind, dass sie einen scharfen 90°-Winkel aufweisen, sind diese Ringe in der Praxis leicht abgerundet. Wie in der Ausführungsform in 3 weisen alle p-Säulen 410P und n-Säulen 410N in dem aktiven Bereich im Wesentlichen dieselbe Länge auf und ist TS1 kleiner als ActTS. In einer Ausführungsform ist TS1 gleich der Hälfte von ActTS.
  • Abgesehen davon, dass TS1 null gesetzt ist und die aktiven Säulen 510N, 510P somit an dem ersten nicht aktiven Umfangs-p-Ring 520P enden und an ihn angrenzen, ist die Ausführungsform in 5 ähnlich. der in 4. Noch einmal wird an den Ecken des Chips bei allen aktiven Säulen mit derselben Länge eine verbesserte Ladungsgleichgewichtsstruktur erhalten und der Siliciumnutzen maximal gemacht.
  • 6 zeigt eine Ausführungsform, die abgesehen davon, dass die Umfangsringe unterbrochen hergestellt sind und auf besondere Weise gegeneinander versetzt sind, um sowohl an der Grenzfläche zwischen dem aktiven Bereich und dem nicht aktiven Außenumfang als auch in dem Eckgebiet ein optimales Ladungsgleichgewicht zu erhalten, ähnlich der in 4 ist. Der Abstand TS1 ist in 6 allgemein kleiner als der Abstand ActTS wie in früheren Ausführungsformen, wobei der Abstand TS1 in einer Ausführungsform etwa die Hälfte des Abstands ActTS ist. Wenn die Umfangs- p-Ringe an den Ecken unterbrochen hergestellt werden, ermöglicht dies, die unterbrochenen seitlichen und horizontalen Segmente der Umfangsringe zu versetzen. Wie gezeigt ist, sind das horizontale p-Segment 620P-1 und das vertikale p-Segment 620P-2 (die in früheren Ausführungsformen einen ununterbrochenen Ring bildeten) durch einen Abstand 51 voneinander beabstandet. Außerdem ist das vertikale p-Segment 620P-2 über das horizontale p-Segment 620P-1 hinaus verlängert und von dem nächsten horizontalen p-Segment 632P-1 durch eine Strecke gleich S1 beabstandet. Die anderen vertikalen und horizontalen Umfangs-p-Segmente sind ähnlich angeordnet.
  • Die horizontalen Umfangs-p-Segmente 620P-1, 632P-1, 634P-1 sind eine weitere Strecke S2 voneinander beabstandet und die vertikalen Umfangs-p-Segmente 620P-2, 632P-2, 634P-2 sind voneinander ähnlich durch eine Strecke S2 beabstandet. Im Allgemeinen ist S1 kleiner als S2. In einer Ausführungsform ist S2 gleich ActTS, ist S1 gleich TS1 und ist S1 gleich der Hälfte von S2 (d. h. S1 = TS1 = S2/2 = ActTs/2). Diese Ausführungsform erzielt an der Ecke des Chips ein optimales Ladungsgleichgewicht.
  • Die verschiedenen hier offenbarten Ladungsgleichgewichtstechniken können mit dem in 1C gezeigten vertikalen Planar-Gate-MOSFET und mit anderen Ladungsgleichgewichts-MOSFET-Arten wie etwa Trench-Gate-Strukturen oder Shielded-Gate-Strukturen sowie weiteren Ladungsgleichgewichts-Leistungsvorrichtungen wie etwa IGBTs, Bipolartransistoren, Dioden und Schottky-Vorrichtungen integriert werden. Zum Beispiel können die verschiedenen Ausführungsformen der vorliegenden Erfindung mit irgendwelchen der Vorrichtungen integriert werden, die z. B. in den 14, 21–24, 28A–28D, 29A–29C, 61A, 62A, 62B, 63A der oben erwähnten US-Patentanmeldung Nr. 11/026,276, eingereicht am 29. Dezember 2004, deren Offenbarung hier in ihrer Gesamtheit für alle Zwecke durch Bezugnahme mit aufgenommen ist, gezeigt sind.
  • Obgleich das Obige eine ausführliche Beschreibung verschiedener Ausführungsformen der Erfindung bietet, sind viel Alternativen, Änderungen und Entsprechungen möglich. Außerdem dienen selbstverständlich alle Zahlenbeispiele und Materialtypen, die hier zur Beschreibung verschiedener Ausführungsformen gegeben werden, nur zu Veranschaulichungszwecken und nicht zur Beschränkung. Zum Beispiel kann die Polarität verschiedener Gebiete in den oben beschriebenen Ausführungsformen umgekehrt werden, um Vorrichtungen vom entgegengesetzten Typ zu erhalten. Aus diesen und aus anderen Gründen ist die obige Beschreibung somit nicht als Beschränkung des Umfangs der wie durch die Ansprüche definierten Erfindung zu verstehen.
  • Zusammenfassung
  • Eine Ladungsgleichgewichts-Halbleiterleistungsvorrichtung umfasst einen aktiven Bereich mit Streifen von p-Säulen und mit Streifen von n-Säulen, die auf abwechselnde Weise angeordnet sind, wobei die Streifen von p- und n-Säulen entlang eines Teilstücks des aktiven Bereichs verlaufen. Ein nicht aktives Umfangsgebiet umgibt den aktiven Bereich und enthält wenigstens einen p-Ring, der den aktiven Bereich umgibt. Ein Ende wenigstens eines der Streifen von p-Säulen, die unmittelbar benachbart zu einem Rand des aktiven Bereichs verlaufen, endet bei einer im Wesentlichen geraden Linie, bei der ein Ende jedes des restlichen Streifen von p-Säulen ebenfalls endet. Die gerade Linie verläuft senkrecht zu dem Teilstück des aktiven Bereichs, entlang dessen die Streifen von n- und p-Säulen verlaufen.

Claims (16)

  1. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung, die umfasst: einen aktiven Bereich, der Streifen von Säulen eines ersten Leitfähigkeitstyps und Streifen von Säulen eines zweiten Leitfähigkeitstyps umfasst, die auf abwechselnde Weise angeordnet sind, wobei die Streifen von Säulen vom ersten Leitfähigkeitstyp und die Streifen von Säulen vom zweiten Leitfähigkeitstyp entlang eines Teilstücks des aktiven Bereichs verlaufen; und ein nicht aktives Umfangsgebiet, das den aktiven Bereich umgibt und das wenigstens einen Ring des ersten Leitfähigkeitstyps umfasst, der den aktiven Bereich umgibt, wobei ein Ende wenigstens eines der Streifen von Säulen vom ersten Leitfähigkeitstyp, die unmittelbar benachbart zu einem Rand des aktiven Bereichs verlaufen, in einer im Wesentlichen geraden Linie endet, bei der ein Ende jedes der restlichen Streifen von Säulen vom ersten Leitfähigkeitstyp ebenfalls endet, wobei die gerade Linie senkrecht zu dem Teilstück des aktiven Bereichs verläuft, entlang dessen die Streifen der Säulen vom ersten und vom zweiten Leitfähigkeitstyp verlaufen.
  2. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 1, bei der jeweils zwei benachbarte Streifen von Säulen vom ersten Leitfähigkeitstyp durch einen ersten Abstand voneinander beabstandet sind, wobei die gerade Linie einen ersten Rand des aktiven Bereichs definiert, wobei der erste Rand des aktiven Bereichs von dem wenigstens einen Ring des ersten Leitfähigkeitstyps durch einen zweiten Abstand beabstandet ist.
  3. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 2, bei der der zweite Abstand kleiner als der erste Abstand ist.
  4. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 2, bei der der zweite Abstand etwa gleich der Hälfte des ersten Abstands ist.
  5. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 2, bei der das nicht aktive Umfangsgebiet mehrere Ringe des ersten Leitfähigkeitstyps umfasst, wobei jeweils zwei benachbarte Ringe des ersten Leitfähigkeitstyps voneinander durch eine Strecke beabstandet sind, die im Wesentlichen gleich dem ersten Abstand ist.
  6. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 1, bei der der wenigstens eine Ring des ersten Leitfähigkeitstyps rechteckig oder quadratisch geformt mit abgerundeten Ecken ist.
  7. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 1, bei der der wenigstens eine Ring des ersten Leitfähigkeitstyps rechteckig oder quadratisch geformt mit im Wesentlichen scharfen Ecken ist.
  8. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die Streifen der Säulen vom ersten Leitfähigkeitstyp und die Streifen der Säulen vom zweiten Leitfähigkeitstyp an ein Ende des wenigstens einen Rings des ersten Leitfähigkeitstyps angrenzen.
  9. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die Ladungsgleichgewichts-Halbleiterleistungsvorrichtung eine vertikal leitende Leistungsvorrichtung ist.
  10. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 1, bei der der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist.
  11. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung, die umfasst: einen aktiven Bereich, der vertikal verlaufende Streifen von Säulen vom ersten Leitfähigkeitstyp und vertikal verlaufende Streifen von Säulen vom zweiten Leitfähigkeitstyp umfasst, die auf abwechselnde Weise angeordnet sind, wobei jeweils zwei benachbarte Streifen von Säulen vom ersten Leitfähigkeitstyp durch einen ersten Abstand voneinander beabstandet sind; und ein nicht aktives Umfangsgebiet, das den aktiven Bereich umgibt und das wenigstens zwei horizontal verlaufende Streifen von Säulen vom ersten Leitfähigkeitstyp und wenigstens zwei vertikal verlaufende Streifen von Säulen vom ersten Leitfähigkeitstyp umfasst, wobei die wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp durch einen zweiten Abstand voneinander beabstandet sind und die wenigstens zwei vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp in dem nicht aktiven Umfangsgebiet durch einen Abstand, der im Wesentlichen gleich dem zweiten Abstand ist, voneinander beabstandet sind, wobei ein Ende jedes der wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp von einem entsprechenden der wenigstens zwei vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp in dem nicht aktiven Umfangsgebiet durch einen dritten Abstand beabstandet ist, wobei der zweite Abstand größer als der dritte Abstand ist.
  12. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 11, bei der der zweite Abstand im Wesentlichen gleich dem ersten Abstand ist.
  13. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 11, bei der ein Ende der vertikal verlaufenden Streifen von Säulen vorn ersten Leitfähigkeitstyp in dem aktiven Gebiet von einem der wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp durch einen Abstand beabstandet ist, der im Wesentlichen gleich dem dritten Abstand ist.
  14. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 11, bei der jeder der wenigstens zwei vertikal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp in dem nicht aktiven Umfangsgebiet um eine vorgegebene Strecke über ein Ende eines entsprechenden der wenigstens zwei horizontal verlaufenden Streifen von Säulen vom ersten Leitfähigkeitstyp hinaus verläuft.
  15. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 11, bei der der dritte Abstand im Wesentlichen gleich der Hälfte des zweiten Abstands ist.
  16. Ladungsgleichgewichts-Halbleiterleistungsvorrichtung nach Anspruch 11, bei der der erste Leitfähigkeitstyp der p-Typ ist und der zweite Leitfähigkeitstyp der n-Typ ist.
DE112007000577.7T 2006-03-13 2007-02-26 Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen Active DE112007000577B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/375,683 US7595542B2 (en) 2006-03-13 2006-03-13 Periphery design for charge balance power devices
US11/375,683 2006-03-13
PCT/US2007/062817 WO2007106658A2 (en) 2006-03-13 2007-02-26 Periphery design for charge balance power devices

Publications (2)

Publication Number Publication Date
DE112007000577T5 true DE112007000577T5 (de) 2009-01-15
DE112007000577B4 DE112007000577B4 (de) 2018-03-29

Family

ID=38478042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000577.7T Active DE112007000577B4 (de) 2006-03-13 2007-02-26 Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen

Country Status (9)

Country Link
US (1) US7595542B2 (de)
JP (1) JP2009530829A (de)
KR (1) KR101355230B1 (de)
CN (1) CN101401205B (de)
AT (1) AT505809A2 (de)
DE (1) DE112007000577B4 (de)
MY (1) MY146465A (de)
TW (1) TWI502628B (de)
WO (1) WO2007106658A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115759A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592668B2 (en) 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5571306B2 (ja) * 2008-12-17 2014-08-13 ローム株式会社 半導体装置
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102315247B (zh) * 2010-07-08 2013-04-24 上海华虹Nec电子有限公司 具有沟槽型终端结构的超级结半导体器件
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
US9576978B2 (en) 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
CN103824884A (zh) * 2012-11-19 2014-05-28 比亚迪股份有限公司 一种超级结mosfet、该超级结mosfet的形成方法
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP2015070185A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
JP5872621B2 (ja) * 2014-05-09 2016-03-01 ルネサスエレクトロニクス株式会社 半導体装置
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
CN105529363A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 超级结及其制造方法
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2581252B1 (fr) * 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
KR100958561B1 (ko) * 2002-10-04 2010-05-17 신덴겐코교 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법
WO2005020275A2 (ja) * 2003-08-20 2005-03-03 Denso Corporation 縦型半導体装置
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115759A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102016115759B4 (de) 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung

Also Published As

Publication number Publication date
JP2009530829A (ja) 2009-08-27
CN101401205B (zh) 2012-06-20
WO2007106658A3 (en) 2007-12-27
DE112007000577B4 (de) 2018-03-29
WO2007106658A2 (en) 2007-09-20
MY146465A (en) 2012-08-15
TW200739680A (en) 2007-10-16
CN101401205A (zh) 2009-04-01
US7595542B2 (en) 2009-09-29
KR101355230B1 (ko) 2014-01-28
KR20080109744A (ko) 2008-12-17
US20070210341A1 (en) 2007-09-13
TWI502628B (zh) 2015-10-01
AT505809A2 (de) 2009-04-15

Similar Documents

Publication Publication Date Title
DE112007000577B4 (de) Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen
DE10303335B4 (de) Halbleiterbauteil
DE112007000803T5 (de) Ladungsgleichgewichtstechniken für Leistungsvorrichtungen
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102010061189B4 (de) Halbleiterbauelemente
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102008032711B4 (de) Halbleitervorrichtung
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE10153739B4 (de) Halbleiterbauelement
DE102008023349B4 (de) Halbleitervorrichtung
DE10225864B4 (de) Halbleiterbauteil
DE102006047489B9 (de) Halbleiterbauelement
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112013005788B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112015005000T5 (de) Halbleitervorrichtung
DE112014004357T5 (de) Halbleitereinrichtung
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE102005059534A1 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE102014218903A1 (de) Halbleitereinrichtung
DE60222094T2 (de) Halbleiterbauelemente und ihr peripherieabschluss
DE102010016371A1 (de) Halbleitervorrichtung
DE102013216011B4 (de) Halbleitervorrichtungen
DE112017002113B4 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029760000

Ipc: H01L0029060000

R012 Request for examination validly filed

Effective date: 20140225

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029760000

Ipc: H01L0029060000

Effective date: 20140310

R016 Response to examination communication
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final