JP2009530829A - チャージバランスパワーデバイスの外周デザイン - Google Patents

チャージバランスパワーデバイスの外周デザイン Download PDF

Info

Publication number
JP2009530829A
JP2009530829A JP2009500543A JP2009500543A JP2009530829A JP 2009530829 A JP2009530829 A JP 2009530829A JP 2009500543 A JP2009500543 A JP 2009500543A JP 2009500543 A JP2009500543 A JP 2009500543A JP 2009530829 A JP2009530829 A JP 2009530829A
Authority
JP
Japan
Prior art keywords
conductivity type
power device
charge balance
strips
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009500543A
Other languages
English (en)
Inventor
チャンホ パーク
ジョセフ アンドリュー イェディナック
クリストファー ボグスロー ココン
ジェイソン ヒッグス
ジェジル リー
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2009530829A publication Critical patent/JP2009530829A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

交互に配されるpピラーであるストリップ及びnピラーであるストリップを有するアクティブ領域を含むチャージバランス半導体パワーデバイスであり、当該p及びnピラーであるストリップが当該アクティブ領域の長さに沿って伸長している。非アクティブ外周領域が当該アクティブ領域を囲み、当該アクティブ領域を囲む少なくとも1つのpリングを含む。pピラーである当該アクティブ領域のエッジに直接隣接するよう伸長する最後のストリップの一端が、pピラーである各々の残りのストリップの一端が終端している実質的に直線であるラインにおいて終端する。当該ラインは、当該n及びpピラーであるストリップが沿って伸長しているアクティブ領域の長さと垂直に伸長する。

Description

本願は、本願と同一出願人による米国特許出願番号第11/026,276号(出願日2004年12月29日)に関連しており、当該出願の開示内容は全体として本明細書に含まれている。
本発明は半導体パワーデバイス技術に関し、特にチャージバランスパワーデバイスの外周デザインに関する。
縦型の半導体パワーデバイスは電極が2つの対向する平面上に配されている構造を有する。当該縦型パワーデバイスがターンオンとき、ドリフト電流が前記デバイス内を垂直方向に流れる。当該縦型パワーデバイスがターンオフしたとき、当該デバイスに逆バイアスの電圧が加わる故、水平方向に伸長する空乏領域が当該デバイス内に形成される。高いブレークダウン電圧を得るために、電極間に並べられたドリフト層が高い抵抗を有する材料によって形成され、当該ドリフト層の厚さは増大させられる。しかし、このことは当該デバイスのオン抵抗Rdsonの増加を引き起こし、導電性及び当該デバイスのスイッチングスピードを低下させ、それによって当該デバイスの性能は低下する。
この問題を解決するために、縦方向に伸長しかつ交互に配されるn領域(nピラー)及びp領域(pピラー)を含むドリフト領域を備えたチャージバランスパワーデバイスが提案される。図1Aはかかるデバイス100のレイアウト図である。デバイス100は、pリング120及び外側終端領域130を含む非アクティブ外周領域に囲まれたアクティブ領域110を含む。当該外周pリング120は丸められた角部をもつ長方形形状を有している。終端領域130は、当該デザインに応じて、類似の形状の交互に並ぶpリングとnリングを含んでいても良い。アクティブ領域110は、ストリップ状に垂直方向に伸長し、外周リング120における頂部と底部にそって終端しておりかつ交互に配されたpピラー110P及びnピラー110Nを含む。アクティブエリア内の交互に並ぶp及びnピラーの物理的構造は、アレイ領域110の図1Aの線分A−A’に沿った断面図を示す図1Bにおいてさらに明確に見ることができる。
図1Bに示されている当該パワーデバイスは、交互に並んだpピラー110P及びnピラー110Nを含むドリフト層16を備える従来のプレーナゲート縦型MOSFETである。ソースメタル28はソース領域20及びウェル領域18と当該デバイスの頂部サイドに沿って電気的に接触しており、ドレインメタル14はドレイン領域12と当該デバイスの底部サイドに沿って電気的に接続している。当該デバイスがターンオンしたとき、電流経路が、当該交互の導電タイプのドリフト層を介して形成される。当該nピラー及びpピラーのドーピング濃度及び物理的寸法は、隣り合うピラー間のチャージバランスを得るようデザインされ、それによって当該デバイスがオフ状態にあるときにドリフト層16が完全に空乏化することを確実にする。
図1Aに戻って、高いブレークダウン電圧を得るために、当該nピラー内のnチャージの量及びpピラー内のpチャージの量は、アクティブ領域110及び当該アクティブ領域と当該非アクティブ外周領域との間の界面においてバランスされるべきである。しかし、すべての界面領域においてチャージバランスを得ること、特にp及びnピラーが外周リング120内で終端している頂部及び底部界面領域に沿っており、pピラー及びnピラーが異なった長さを有する当該角部領域においてチャージバランスを得ることは、当該種々の領域の形状の変化の故困難である。このことは図1Aのパワーデバイス100の左上角部の拡大図を示した図1Cにおいてさらに明確に図示されている。
図1Cにおいて、アクティブ領域110内のユニットセルにS1と記号が付されている。アクティブpピラー111(左半分部111−1と右半分部111−2に区切られている)及びアクティブpピラー113(左半分部113−1と右半分部113−2に区切られている)がnピラー112によって分離せしめられている。ユニットセルS1内における、アクティブpピラー111の右半分部111−2内のpチャージ量Qp1とアクティブpピラー113の左半分部113−1内のpチャージ量Qp2との合計(Qp1+Qp2)はアクティブnピラー112内のnチャージ量Qn1と等しい。従って、最適なブレークダウン電圧がこの様なチャージバランスが保たれているアクティブ領域の全ての部分で得ることができる。
示されているように、当該非アクティブ外周領域の角部は、外周pリング120並びに交互に配されるnリング131及びpリング132を含む終端領域130を含む。外周pリング120(下半分部121と上半分部122に区切られている)及び終端領域pリング132(下半分部132−1と上半分部132−2に区切られている)はnリングによって分離せしめられている。セルS2内における、pリング132の下半分部132−1p内のチャージ量Qpt1とリング120の上半分部122内のpチャージ量Qpeの合計(Qpt1+Qpe)はnリング131内のnチャージ量Qntと等しい。従って、最適なブレークダウン電圧はこの様なチャージバランスが保たれている当該非アクティブ外周領域の全ての部分で得ることができる。
しかし、形状的な制限の故に、特に当該アクティブn及びpピラーがだんだん減る角領域Cにおいて領域Cと当該非アクティブ外周領域の間の界面における当該pチャージ量及び当該nチャージ量はアンバランスになり、余剰のpチャージが存在する。これらの角部におけるチャージバランスの欠如は当該デバイスのブレークダウン特性の悪化を引き起こす。従って、従来技術のチャージアンバランスを取り除くチャージバランス技術が必要であり、それによってさらに高い定格ブレークダウン電圧をもたらす必要がある。
本発明の実施例によれば、チャージバランス半導体パワーデバイスは、交互に配された第1導電タイプのピラーのストリップと第2導電タイプのピラーのストリップとを含むアクティブ領域を含む。当該第1導電タイプのピラーのストリップ及び第2導電タイプのピラーのストリップは当該アクティブ領域の長さに沿って伸長している。非アクティブ外周領域は当該アクティブ領域を囲み、当該アクティブ領域を囲む当該第1導電タイプの少なくとも1つのリングを含む。第1導電タイプのピラーの当該アクティブ領域に直接隣接するよう伸長する最後のストリップの一端は、第1導電タイプのピラーの残りのストリップの各々の一端が終端している実質的に直線であるラインにおいて終端している。当該ラインは第1及び第2導電タイプのピラーのストリップが沿って伸長している当該アクティブ領域の長さと垂直に伸長している。
1つの実施例において、第1導電タイプのピラーの隣接する2つのストリップの各々が第1間隔だけ互いに離間している。当該ラインは、当該アクティブ領域の第1端が当該第1導電タイプの少なくとも1つのリングから第2間隔だけ離間されるように、当該アクティブ領域の第1エッジを画定する。
他の実施例において、当該第2間隔は当該第1間隔よりも小さい。
他の実施例において、当該第2間隔は当該第1間隔の約2分の1と等しい。
さらに異なる実施例において、第1導電タイプのピラーのストリップ及び第2導電タイプのピラーのストリップは当該第1導電タイプの少なくとも1つのリング一端において当接する。
本発明の他の実施例によれば、チャージバランス半導体パワーデバイスは、交互に配される第1導電タイプのピラーの垂直に伸長するストリップ及び第2導電タイプのピラーの垂直に伸長するストリップを含むアクティブ領域を含む。第1導電タイプのピラーの2つの隣接するストリップの各々は第1間隔だけ互いに離間されている。非アクティブ外周領域がアクティブ領域を囲み、第1導電タイプのピラーの少なくとも2つの水平に伸長するストリップ及び第1導電タイプのピラーの垂直に伸長する少なくとも2つのストリップを含む。当該第1導電タイプのピラーの少なくとも2つの水平に伸長するストリップは第2間隔だけ互いに離間されており、当該非アクティブ外周領域内の当該第1導電タイプのピラーの少なくとも2つの垂直に伸長するストリップは当該第2間隔と実質的に等しい間隔だけ互いに離間されている。当該第1導電タイプのピラーの少なくとも2つの水平方向に伸長するストリップの各々の端部は、当該非アクティブ領域内の第1導電タイプのピラーの少なくとも2つの垂直に伸長するストリップの対応する1つと第3間隔で離間されている。ここにおいて、当該第2間隔は当該第3間隔よりも大きい。
1つの実施例において、当該第2間隔は当該第1間隔と実質的に等しい。
他の実施例において、当該アクティブ領域内の第1導電タイプのピラーの垂直方向に伸長するストリップの端部は、当該第1導電タイプのピラーの少なくとも2つの水平方向に伸長するストリップの1つから当該第3間隔に実質的に等しい間隔だけ離間されている。
他の実施例において、当該非アクティブ外周領域内の当該第1導電タイプのピラーの少なくとも2つの垂直方向に伸長するストリップの各々は、当該第1導電タイプのピラーの少なくとも2つの水平方向に伸長するストリップの対応する1つの端部を越えて予め定められた長さだけ伸長している。
さらに他の実施例において、当該第3間隔は実質的に当該第2間隔の2分の1と等しい。
本明細書で開示されている本発明の特徴及び利点は、明細書の残りの部分及び添付の図面を参照することによってさらに理解されるだろう
発明を実施するための形態
図2Aは、チャージバランスパワーデバイスを収容するダイのアクティブ領域と非アクティブ外周領域との間の界面領域の簡略化されたレイアウト図を示していて、本発明の例示的実施例に従っている。交互に並ぶpピラー210P及びnピラー210Nが当該デバイスのアクティブエリア内に伸長している。アクティブピラー210N、210Pは非アクティブ外周nストリップ220において終端している。第1非アクティブ外周pストリップ230が当該外周nストリップの外側に伸長している。図2Aに示されたチャージバランスデバイスの例において、アクティブpピラー210P及び非アクティブ外周pストリップ230は、シリコン内にトレンチを形成して、選択的エピタキシャル成長(SEG)のような技術を使用して当該トレンチにpタイプシリコンを充填することによって形成される。従って、隣接するアクティブpピラー220Pの間の間隔がアクティブトレンチ間隔(active trench spacing)ActTSと記号を付され、当該アクティブ領域のエッジと第1外周pストリップ230との間の間隔が第1トレンチ間隔(first trench spacing)TS1と記号を付される。
「アクティブ領域」という用語は本明細書中では、当該デバイス内の導電可能なアクティブセルが形成されている領域を特定するために用いられていて、「非アクティブ外周領域」という用語は、当該デバイス内の非導電の構造が形成されている領域を特定するために用いられている。
図2Bは、図2Aにおける様々な例示的寸法においてシュミレーションされたブレークタウン電圧値を示している。第1トレンチ間隔TS1に対するブレークダウン電圧は、3μmのアクティブトレンチ間隔ActTSに対してプロットされている。図から明らかなように、さらに高いブレークダウン電圧はTS1がActTSよりも小さいとき(すなわち、TS1<ActTSのとき。)に得られ、アクティブピラー210N、210Pが第1外周pストリップ230に当接するとき(すなわち、TS1=0のとき。)に最大のブレークダウン電圧が得られる。
図3から図6は、本発明の実施例に従ったチャージパワーデバイスの様々な角部デザインの簡略化されたレイアウト図である。図3において、当該アクティブ領域の垂直及び水平外側境界が示されている。当該アクティブ領域は、示されたように交互に配されているpピラー310P及びnピラー310Nを含む。当該デバイスの当該非アクティブ外側外周部内の第1pリング320Pは、当該アクティブ領域の水平エッジから第1トレンチ間隔TS1だけ離間されている。終端領域330は、交互に配されているpリング332P、334P及びnリング331N、333Nを含んでいる。アクティブ領域内の隣接するpピラー310P間のアクティブトレンチ間隔はActTSと記号が付されている。当該非アクティブ外周領域内の隣接するpリング間の間隔もActTSと等しい。しかし、本発明はこの様なものに限定されるわけではない(すなわち、当該アクティブ領域内と異なるトレンチ間隔が当該非アクティブ外周領域において用いられても良い。)。
図3の角部デザインは、図2A、図2Bから導かれる高いブレークダウン電圧を得るデザイン基準、主に図3における間隔TS1とActTSの関係がTS1<ActTSとなる基準を有利に組み込む。図3のデザインの他の重要な特徴は、従来技術の図1Cのアクティブ領域の左端に沿っていて、異なった高さで終端しているために当該アクティブエリアの残りのピラーと異なった長さを有している最後のいくつかのpピラー110P及びnピラー110Nと違い、図3の実施例の当該アクティブエリア内のすべてのnピラー310N及びpピラー310Pが図3に「アクティブ領域のエッジ」として示された水平のディメンションに対応した同じ高さで実質的に終端しているために実質的に同じ長さを有することである。このことは当該アクティブ領域の角部における改良されたチャージバランスを提供するだけではなく、当該アクティブ領域が利用可能なシリコン領域のさらに大きな部分に伸長し、シリコンのさらに有効性のある利用の達成をもたらす。
図4の実施例は、非アクティブ外周リング420P、431N、432P、433N434Pがダイの角部において図3よりも鋭い角度で曲がっていることを除いて図3の実施例と同様である。当該リングが鋭い90度の角を有しているように示されているが、実際これらのリングは角部でわずかに丸みを持っている。図3の実施例においてのように、アクティブ領域内のすべてのpピラー410P及びnピラー410Nは実質的に同じ長さを有していて、TS1はActTSよりも小さい。1つの実施例において、TS1はActTSの2分の1とほぼ等しい。
図5の実施例は、TS1が0に設定され、従ってアクティブピラー510N、510Pが第1非アクティブ外周pリング520Pにおいて終端しかつpリング520と当接することを除けば図4の実施例と同様である。さらに、すべてのアクティブピラーが同じ長さを有することで、ダイの角部で改良されたチャージバランス構造が得られ、シリコンの有用性が最大化される。
図6は、外周リングが不連続に形成されかつ特別な規則において互いにオフセットしていることによって、アクティブ領域と非アクティブ外側外周部との間の界面において及び角部領域内で最適なチャージバランスを得ることを除いて図4の実施例と同様な実施例を示している。図6において間隔TS1は、前述の実施例のように間隔ActTSよりも通常小さく、1つの実施例において間隔TS1は間隔ActTSの約2分の1である。角部において不連続な当該外周pリングの形成によって、当該外周リングの不連続でラテラルかつ水平なセグメントをオフセットさせることができる。図示されているように、水平pセグメント620p−1及び垂直pセグメント620P−2(前述の実施例では連続したリングを形成していた。)がお互いに間隔S1によって離間されている。さらに、垂直pセグメント632P−2が水平pセグメント620P−1を越えて伸長し、次の水平pセグメント632P−1からS1に等しい距離だけ離間されている。他の外周垂直及び水平pセグメントが同様に配される。
水平外周pセグメント620P−1、632P−1、634P−1がお互いに距離S2だけ離間され、同様に垂直外周pセグメント620P−2、632P−2、634P−2が互いにS2だけ離間されている。通常、S1はS2より小さい。1つの実施例において、S2はActTSと等しく、S1はTS1と等しく、S1はS2の2分の1と等しい(すなわちS1=TS1=S2/2=ActTS/2)。この実施例は、ダイの角部において最適なチャージバランスを達成する。
本明細書で開示されている様々なチャージバランス技術は、図1Cに示されている縦型プレーナゲートMOSFET、トレンチゲートまたはシールドゲート構造のような他の多様なチャージバランスMOSFET並びにIGBT、バイポーラトランジスタ、ダイオード及びショットキーデバイスのような他のチャージバランスパワーMOSFETと組み合わされ得る。例えば、本発明の様々な実施例は、上述で参照し、全体として本明細書に含まれている米国特許出願番号第11/026,276号(出願日2004年12月29日)の図14、21−24、28A−28D、29A−29C、61A、62A、62B、63Aに例示されている任意のデバイスと組み合わされても良い。
前述において本発明の様々な実施例の詳細な説明をしたが、多くの代替、変形、及び均等が可能である。様々な実施例を説明するために本明細書で提案したすべての数値的な例示及び材料タイプは説明の目的だけであって、限定することを意図するものではないことも理解されるべきである。例えば、上述の実施例の様々な領域の極性は逆にすることができ、反対のタイプのデバイスを得ることができる。従って、これら及び他の理由のために、上述で説明したことは特許請求の範囲によって定義される発明の範囲を制限するものではない。
図1Aは従来のチャージバランスパワーデバイスの簡略化されたレイアウト図である。 図1Bは図1Cのパワーデバイス内の線分A−A’に沿った断面図である。 図1Cは図1Aのパワーデバイスの左上角部の拡大図である。 図2Aはダイのアクティブ領域とダイの非アクティブ外周領域との間の界面領域における簡略化されたレイアウト図であって、本発明の実施例に従っている。 図2Bは図2Aの様々な例示寸法に対してシュミレーションされたブレークダウン電圧を示した図である。 図3はチャージバランスパワーデバイスの角部デザインを示した簡略化されたレイアウト図であって本発明の実施例に従っている。 図4はチャージバランスパワーデバイスの角部デザインを示した簡略化されたレイアウト図であって本発明の他の実施例に従っている。 図5はチャージバランスパワーデバイスの角部デザインを示した簡略化されたレイアウト図であって本発明のさらに他の実施例に従っている。 図6はチャージバランスパワーデバイスの角部デザインを示した簡略化されたレイアウト図であって本発明のさらに他の実施例に従っている。

Claims (16)

  1. チャージバランス半導体パワーデバイスであって、
    交互に配される第1導電タイプのピラーのストリップ及び第2導電タイプのピラーのストリップを含むアクティブ領域と、
    前記アクティブ領域を囲む少なくとも1つの前記第1導電タイプのリングを含む前記アクティブ領域を囲む非アクティブ外周領域と、を含み、
    前記第1導電タイプのピラーのストリップ及び第2導電タイプのピラーのストリップが前記アクティブ領域の長さに沿って伸長し、
    前記第1導電タイプのピラーの前記アクティブ領域のエッジに直接隣接するよう伸長しているストリップの最後の1つの一端が、前記第1導電タイプのピラーの残りのストリップが終端する実質的に直線であるラインにおいて終端し、前記ラインが前記第1及び第2導電タイプのピラーが沿って伸長する前記アクティブ領域の長さと垂直に伸長することを特徴とする半導体パワーデバイス。
  2. 請求項1記載のチャージバランス半導体パワーデバイスであって、第1導電タイプのピラーの2つの隣接するストリップの各々が第1間隔だけお互いに離間されており、前記ラインが前記アクティブ領域の第1エッジを決定し、前記アクティブ領域の第1エッジが第2間隔だけ前記少なくとも1つの第1導電タイプのリングから離間されていることを特徴とするデバイス。
  3. 請求項2記載のチャージバランス半導体パワーデバイスであって、前記第2間隔が前記第1間隔よりも小さいことを特徴とするデバイス。
  4. 請求項2記載のチャージバランス半導体パワーデバイスであって、前記第2間隔が前記第1間隔の約2分の1と等しいことを特徴とするデバイス。
  5. 請求項2記載のチャージバランス半導体パワーデバイスであって、前記非アクティブ外周領域が複数の前記第1導電タイプのリングを含み、2つの隣り合う前記第1導電タイプのリングの全てが各々前記第1間隔と実質的に等しい距離だけ離間されていることを特徴とするデバイス。
  6. 請求項1記載のチャージバランス半導体パワーデバイスであって、前記少なくとも1つの前記第1導電タイプのリングが丸みのある角をもつ長方形または正方形であることを特徴とするデバイス。
  7. 請求項1記載のチャージバランス半導体パワーデバイスであって、前記少なくとも1つの前記第1導電タイプのリングが実質的にとがった角を有する長方形または正方形であることを特徴とするデバイス。
  8. 請求項1記載のチャージバランス半導体パワーデバイスであって、前記第1導電タイプピラーのストリップ及び前記第2導電タイプのピラーのストリップが一端において前記少なくとも1つの前記第1導電タイプのリングと当接することを特徴とするデバイス。
  9. 請求項1記載のチャージバランス半導体パワーデバイスであって、前記チャージバランス半導体パワーデバイスが縦導電パワーデバイスであることを特徴とするデバイス。
  10. 請求項1記載のチャージバランス半導体パワーデバイスであって、前記第1導電タイプがnタイプであることを特徴とするデバイス。
  11. チャージバランス半導体パワーデバイスであって、
    交互に配される第1導電タイプのピラーの垂直に伸長するストリップと第2導電タイプのピラーの垂直に伸長するストリップを含むアクティブ領域と、
    前記アクティブ領域を囲む非アクティブ外周領域と、を含み、
    第1導電タイプのピラーの2つの隣接するストリップの各々が互いに第1間隔だけ離間されており、
    前記非アクティブ外周領域が、第1導電タイプのピラーの水平方向に伸長する少なくとも2つのストリップと第1導電タイプのピラーの垂直に伸長する少なくとも2つストリップとを含み、前記第1導電タイプのピラーの垂直に伸長する少なくとも2つのストリップが互いに第2間隔だけ離間されており、前記非アクティブ外周領域内の第1導電タイプのピラーの少なくとも2つの垂直に伸長するストリップが前記第2間隔に実質的に等しい間隔だけ離間されており、前記第1導電タイプのピラーの水平に伸長する少なくとも2つストリップ各々の端部が、前記非アクティブ外周領域内で対応する前記第1導電タイプのピラーの垂直に伸長する少なくとも2つのストリップから第3間隔だけ離間されており、前記第2間隔は前記第3間隔よりも大きいことを特徴とするデバイス。
  12. 請求項11記載のチャージバランス半導体パワーデバイスであって、前記第2間隔は実質的に前記第1間隔と等しいことを特徴とするデバイス。
  13. 請求項11記載のチャージバランス半導体パワーデバイスであって、前記アクティブ領域内の第1導電タイプのピラーの垂直に伸長するストリップの一端が、前記第1導電タイプのピラーの水平方向に伸長する少なくとも2つのストリップの1つから前記第3間隔と実質的に等しい間隔だけ離間されていることを特徴とするデバイス。
  14. 請求項11記載のチャージバランス半導体パワーデバイスであって、前記非アクティブ外周領域内の第1導電タイプのピラーの垂直に伸長する少なくとも2つのストリップが、前記第1導電タイプのピラーの水平方向に伸長する少なくとも2つのストリップの対応する1つを越えて予め定められた距離だけ伸長していることを特徴とするデバイス。
  15. 請求項11記載のチャージバランス半導体パワーデバイスであって、前記第3間隔が前記第2間隔の2分の1と実質的に等しいことを特徴とするデバイス。
  16. 請求項11記載のチャージバランス半導体パワーデバイスであって、前記第1導電タイプがpタイプかつ前記第2導電タイプがnタイプであることを特徴とするデバイス。
JP2009500543A 2006-03-13 2007-02-26 チャージバランスパワーデバイスの外周デザイン Withdrawn JP2009530829A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/375,683 US7595542B2 (en) 2006-03-13 2006-03-13 Periphery design for charge balance power devices
PCT/US2007/062817 WO2007106658A2 (en) 2006-03-13 2007-02-26 Periphery design for charge balance power devices

Publications (1)

Publication Number Publication Date
JP2009530829A true JP2009530829A (ja) 2009-08-27

Family

ID=38478042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009500543A Withdrawn JP2009530829A (ja) 2006-03-13 2007-02-26 チャージバランスパワーデバイスの外周デザイン

Country Status (9)

Country Link
US (1) US7595542B2 (ja)
JP (1) JP2009530829A (ja)
KR (1) KR101355230B1 (ja)
CN (1) CN101401205B (ja)
AT (1) AT505809A2 (ja)
DE (1) DE112007000577B4 (ja)
MY (1) MY146465A (ja)
TW (1) TWI502628B (ja)
WO (1) WO2007106658A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108906A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置
JP2014160866A (ja) * 2014-05-09 2014-09-04 Renesas Electronics Corp 半導体装置
JP2015070185A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592668B2 (en) 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5571306B2 (ja) * 2008-12-17 2014-08-13 ローム株式会社 半導体装置
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
CN102315247B (zh) * 2010-07-08 2013-04-24 上海华虹Nec电子有限公司 具有沟槽型终端结构的超级结半导体器件
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
US9576978B2 (en) 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9184277B2 (en) 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
CN103824884A (zh) * 2012-11-19 2014-05-28 比亚迪股份有限公司 一种超级结mosfet、该超级结mosfet的形成方法
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
CN105529363A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 超级结及其制造方法
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2581252B1 (fr) * 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
WO2004032244A1 (ja) * 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
CN1823421B (zh) * 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108906A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8786046B2 (en) 2009-11-19 2014-07-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US9093288B2 (en) 2009-11-19 2015-07-28 Renesas Electronics Corporation Power superjunction MOSFET device with resurf regions
US9269767B2 (en) 2009-11-19 2016-02-23 Renesas Electronics Corporation Power superjunction MOSFET device with resurf regions
US9660070B2 (en) 2009-11-19 2017-05-23 Renesas Electronics Corporation Power superjunction MOSFET device with resurf regions
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置
JP2015070185A (ja) * 2013-09-30 2015-04-13 サンケン電気株式会社 半導体装置及びその製造方法
JP2014160866A (ja) * 2014-05-09 2014-09-04 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
DE112007000577T5 (de) 2009-01-15
WO2007106658A2 (en) 2007-09-20
CN101401205B (zh) 2012-06-20
US7595542B2 (en) 2009-09-29
WO2007106658A3 (en) 2007-12-27
MY146465A (en) 2012-08-15
TW200739680A (en) 2007-10-16
TWI502628B (zh) 2015-10-01
CN101401205A (zh) 2009-04-01
DE112007000577B4 (de) 2018-03-29
US20070210341A1 (en) 2007-09-13
KR101355230B1 (ko) 2014-01-28
AT505809A2 (de) 2009-04-15
KR20080109744A (ko) 2008-12-17

Similar Documents

Publication Publication Date Title
JP2009530829A (ja) チャージバランスパワーデバイスの外周デザイン
JP2009532879A (ja) パワーデバイスのチャージバランス技術
JP5741567B2 (ja) 半導体装置
JP5718627B2 (ja) 半導体装置
US8957502B2 (en) Semiconductor device
JP5578183B2 (ja) 半導体装置
EP1959499A2 (en) Semiconductor device with vertical field-effect transistor and current-sensing field-effect transistor
JP6907233B2 (ja) パワー半導体デバイス
US20190393314A1 (en) Vertical Transistor Device Structure with Cylindrical-Shaped Field Plates
KR20160055821A (ko) 반도체 장치
US9543396B2 (en) Vertical transistor device structure with cylindrically-shaped regions
JP2013201167A (ja) 電力用半導体装置
JP2005093696A (ja) 横型mosトランジスタ
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
JP2013201287A (ja) パワー半導体装置
US11101383B2 (en) Semiconductor device with reduced electric field crowding
JP3731523B2 (ja) 半導体素子
KR20110128419A (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
EP3291305B1 (en) High voltage vertical semiconductor device with multiple silicon pillars in a racetrack arrangement
JP2024009372A (ja) 超接合半導体装置
KR20160117964A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100129

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100129