JP5571306B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5571306B2
JP5571306B2 JP2008321295A JP2008321295A JP5571306B2 JP 5571306 B2 JP5571306 B2 JP 5571306B2 JP 2008321295 A JP2008321295 A JP 2008321295A JP 2008321295 A JP2008321295 A JP 2008321295A JP 5571306 B2 JP5571306 B2 JP 5571306B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
main surface
semiconductor regions
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008321295A
Other languages
English (en)
Other versions
JP2010147176A (ja
Inventor
祥史 東田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008321295A priority Critical patent/JP5571306B2/ja
Priority to US13/140,316 priority patent/US9231099B2/en
Priority to CN200980151001.3A priority patent/CN102257620B/zh
Priority to PCT/JP2009/070015 priority patent/WO2010071015A1/ja
Priority to EP09833319A priority patent/EP2378558A1/en
Publication of JP2010147176A publication Critical patent/JP2010147176A/ja
Application granted granted Critical
Publication of JP5571306B2 publication Critical patent/JP5571306B2/ja
Priority to US14/987,729 priority patent/US9640612B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors

Description

本発明は、低オン抵抗と高耐圧が要求される半導体装置に関する。
低オン抵抗と高耐圧が要求される電力用半導体装置として、半導体基板の両主面に電極がそれぞれ配置された縦型半導体装置が使用されている。例えば、縦型のパワーMOS電界効果トランジスタ(MOSFET)では、半導体基板の両主面にそれぞれ形成されたソース領域とドレイン領域に挟まれたドリフト領域を電流が流れる。パワーMOSFETのオン時にはドリフト領域は電流経路となり、オフ時にはドリフト領域は空乏化して耐圧を高める。
パワーMOSFETのオン抵抗を下げるには、ドリフト領域の不純物濃度を高くしてドリフト領域の電気抵抗を下げることが有効である。しかし、ドリフト領域の不純物濃度を高くすると、空乏層の延びが不十分になって耐圧が低下する。つまり、高耐圧と低オン抵抗の間にはトレードオフの関係がある。
このため、スーパージャンクション構造のドリフト領域を有するパワーMOSFETが提案されている(例えば、特許文献1参照。)。スーパージャンクション構造のドリフト領域は、柱状のp型半導体領域と柱状のn型半導体領域を半導体基板の主面に沿って交互に配置した構造である。これらのp型半導体領域とn型半導体領域により形成されるpn接合から延びる空乏層によりドリフト領域は空乏化され、パワーMOSFETの耐圧が保持される。したがって、低オン抵抗のために不純物濃度を高くすることにより空乏層の延びが小さくなっても、柱状のp型半導体領域とn型半導体領域の幅を狭くすることにより、ドリフト領域を完全に空乏化できる。これにより、パワーMOSFETの低オン抵抗と高耐圧を実現できる。
特開2002−83962号公報
上記のスーパージャンクション構造のドリフト領域を実現するために、半導体基板にディープトレンチを形成し、このディープトレンチを半導体基板と異なる導電型のエピタキシャル層で埋め込む方法が採用される。ここで「ディープトレンチ」は、深さが数十μm、例えば20μm〜100μm程度の溝である。しかしながら、ディープトレンチ内において側面からの距離が他の領域と異なる領域がある場合に、エピタキシャル層によるディープトレンチの埋め込みが均一に行われずに、ディープトレンチ内の側面からの距離が大きい領域で空洞が形成される場合がある。ドリフト領域に発生した空洞に起因して、半導体装置の耐圧低下やリーク電流の増大等による品質劣化が生じるという問題があった。
上記問題点を鑑み、本発明は、ドリフト領域での空洞の発生が抑制された半導体装置を提供することを目的とする。
本発明の一態様によれば、(イ)第1の主面を有する第1導電型の半導体基板であって、前記半導体基板内に形成された溝を有する半導体基板と、(ロ)前記第1の主面上に形成された第2導電型のベース領域と、(ハ)その上端で前記ベース領域に接し、一定の間隔で互いに離間して前記第1の主面の広がり方向に平行な方向にそれぞれ延伸し、且つ前記第1の主面の前記広がり方向に垂直な方向に延伸して前記半導体基板内に形成された複数の溝に、それぞれ埋め込まれた第2導電型の複数の半導体領域と、(ニ)前記複数の半導体領域と前記複数の半導体領域間の前記半導体基板とを含むドリフト領域とを備え、前記半導体基板と前記複数の半導体領域によりそれぞれ形成される複数のpn接合から前記第1の主面の前記広がり方向に平行な方向に延びる空乏層によって前記ドリフト領域が空乏化されるとともに、前記第2導電型の半導体領域が延伸する前記第1の主面の前記広がり方向に平行な方向は、少なくとも第1の方向と、前記第1の方向に直交する第2の方向とを含み、前記複数の半導体領域のうちの少なくとも1つは、前記第1の方向に延伸して形成され、残りの前記半導体領域のうちの少なくとも1つは、前記第2の方向に延伸して形成され、前記複数の半導体領域のそれぞれの幅は、すべて一定であるとともに、同一の方向に延伸して形成された前記半導体領域同士の間隔と、前記第1の方向に延伸して形成された前記半導体領域と前記第2の方向に延伸して形成された前記半導体領域との間隔は、すべて一定である半導体装置が提供される。
本発明によれば、ドリフト領域に空洞が形成されない半導体装置を提供できる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体装置は、図1に示すように、第1導電型の半導体基板10と、半導体基板10の第1の主面101と平行に行方向又は列方向にそれぞれ延伸し、且つ一定の間隔で互いに離間して半導体基板10内に形成された複数のストライプ状の溝に、それぞれ埋め込まれた第2導電型の複数の半導体領域21、31〜3nとを備え(n:2以上の整数)、半導体基板10と半導体領域21、31〜3nによりそれぞれ形成される複数のpn接合から第1の主面101と平行な方向に延びる空乏層が互いに接することによって半導体基板10と半導体領域21、31〜3nが空乏化される。なお、図1には行方向に延伸する第2導電型の半導体領域が半導体領域21のみである例を示したが、行方向に延伸するストライプ状の第2導電型の半導体領域が複数であってもよい。
第1導電型と第2導電型とは互いに反対導電型である。すなわち、第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。以下では、半導体基板10がn型半導体であり、半導体領域21、31〜3nがp型半導体である場合について例示的に説明する。ただし、半導体基板10がp型半導体であり、半導体領域21、31〜3nがn型半導体であってもよい。
図1に示すように、行方向に並列配置され列方向に延伸する半導体領域31〜3nの互いの間隔は距離dで一定である。また、半導体領域31〜3nの各端部と行方向に延伸する半導体領域21との間隔も距離dで一定である。更に、延伸する方向に垂直な方向の幅wは、半導体領域21、31〜3nで同一である。例えば、半導体領域21、31〜3nの幅wは3〜5μmであり、距離dは10μm以下、例えばd=1μmである。
図2に、半導体領域31の延伸する方向と垂直な方向(行方向)に沿った、半導体領域31及び半導体領域31周辺の半導体基板10の断面構造を示す。図2に示すように、半導体領域31の形状は柱状である。図2は半導体領域31周辺の断面構造を示すが、他の半導体領域21、32〜3n周辺の断面構造も半導体領域31の場合と同様である。つまり、半導体領域21、31〜3nの形状は柱状であり、半導体領域21、31〜3nに挟まれた半導体基板10の領域の形状は柱状である。p型半導体の半導体領域21、31〜3nと、半導体領域21、31〜3n間のn型半導体の半導体基板10とが、第1の主面101と平行な方向に交互に配置されて、スーパージャンクション構造を形成する。
図1では図示を省略したが、図2に示すように、半導体基板10の第1の主面101近傍にソース領域41及びベース領域43が形成され、半導体基板10の第2の主面102上にドレイン領域42が形成されている。つまり、図2に示した半導体装置は、半導体領域21、31〜3nと半導体領域21、31〜3n間の半導体基板10とをドリフト領域100とする縦型のパワーMOSFETである。図2に示したパワーMOSFETのオフ時には、半導体基板10と半導体領域21、31〜3nにより形成されるpn接合から延びる空乏層によって半導体領域21、31〜3n、及び半導体領域21、31〜3n間の半導体基板10が完全に空乏化され、パワーMOSFETの耐圧が保持される。
図2に示すように、周辺部435が第1の主面101に面するp型のベース領域43は半導体領域31の上方に配置され、第1の主面101と平行な行方向の幅は、ベース領域43の方が半導体領域31より広い。ベース領域43の周辺部435と中央部との間に、第1の主面101に面する2つのn+型のソース領域41がそれぞれ形成されている。また、ソース領域41間にp+型のコンタクト領域45が第1の主面101に面して形成されている。
ベース領域43の周辺において第1の主面101上にゲート絶縁膜51が配置され、ゲート絶縁膜51上にゲート電極層430が配置されている。ベース領域43の周辺部435は、チャネル領域として機能する。ゲート電極層430を覆うように層間絶縁膜52が配置され、層間絶縁膜52上にソース電極層410が配置されている。ソース電極層410は、層間絶縁膜52の開口部において第1の主面101と接し、ソース領域41及びコンタクト領域45と接続する。図2に示すように、ソース電極層410は、第1の主面101でソース領域41及びコンタクト領域45に接続する。
半導体基板10及び半導体領域21、31〜3nは、第2の主面102でn+型のドレイン領域42に接する。第2の主面102と接する主面と対向するドレイン領域42の主面上に、ドレイン電極層420が配置されている。
以下に、図2に示したパワーMOSFETの動作を説明する。ここで、ドレイン領域42にはドレイン電極層420を介して所定の正電圧が印加され、ソース領域41及びベース領域43は接地されているとする。
パワーMOSFETをオンさせる場合、ゲート電極層430を介して所定の正電圧をベース領域43に印加する。その結果、ベース領域43の周辺部435に、n型反転層のチャネル領域が形成される。この反転層を経由して、ソース領域41からキャリア(電子)がドリフト領域100を構成するn型の半導体基板10に注入される。そして、ドリフト領域100を通過したキャリアがドレイン領域42に到達する。これにより、ソース領域41とドレイン領域42間に主電流(ドレイン電流)が流れる。
パワーMOSFETをオフさせる場合は、ソース領域41の電位より低くなるようにゲート電極層430の電位を設定する。これにより、周辺部435に形成されたチャネル領域が消滅し、ソース領域41からドリフト領域100へのキャリアの注入が停止する。このため、ソース領域41とドレイン領域42間には電流が流れない。半導体領域21、31〜3nはベース領域43及びソース領域41を介してソース電極層410と電気的に接続されているため、逆バイアス電圧を大きくすると、半導体基板10と半導体領域21、31〜3nにより形成されるpn接合から第1の主面101と平行な方向に空乏層が延びる。この空乏層によりドリフト領域100が完全に空乏化され、パワーMOSFETの耐圧が保持される。
ドリフト領域100を完全に空乏化するために、半導体領域21、31〜3nは一定の間隔で互いに離間して配置され、且つ半導体領域21、31〜3nと半導体領域21、31〜3n間に配置された半導体基板10の幅を同一にする。半導体領域21、31〜33間の距離がチップ内において一定ではない場合は、チップ内の領域に耐圧のばらつきが生じる。距離dは、半導体基板10と半導体領域21、31〜3nとによって形成されるpn接合から延びる空乏層の幅を考慮して設定される。
半導体領域21、31〜3nは、半導体基板10の第1の主面101から基板厚み方向に形成した溝をエピタキシャル成長させた半導体膜で埋め込むことにより形成される。図1に示したように、半導体領域21、31〜3nはストライプ状であり、かつ互いに離間して配置される。つまり、第1の主面101の法線方向から見た形状が図3(a)に示すようなT字型や図3(b)に示すようなL字型である半導体領域300は、半導体基板10に形成されない。
従来、特にチップ周辺領域では、第1の主面101上に形成される開口部の形状がT字型やL字型であるように、スーパージャンクション構造を構成する半導体領域が配置される場合があった。開口部をT字型やL字型にした溝では、交差部や角度がつけられた領域において、側面からの距離が他の領域より大きくなる。
例えば、図3(a)に破線で囲んで示した交差領域Aや、図3(b)に破線で囲んで示した曲がり領域Bでは、他の領域に比べて一方の側面からの距離が大きくなる。エピタキシャル成長させた半導体膜で溝を埋め込んで半導体領域300を形成する場合は、溝の側面から半導体膜が成長する。このため、一方の側面からの距離が大きい交差領域Aや曲がり領域Bでは半導体領域300に空洞が形成されることが多い。図3(a)及び図3(b)のIVA−IVA方向に沿った断面図を図4(a)に、図3(a)及び図3(b)のIVB−IVB方向に沿った断面図を図4(b)に、それぞれ示す。溝の両側の側面から成長する半導体膜で溝が埋め込まれる図4(a)に示した領域では半導体領域300内に空洞ができないが、溝の一方の側面のみから半導体膜が成長する図4(b)に示した交差領域Aや曲がり領域Bでは、半導体領域300内に空洞Cが形成されやすい。
また、図5に示すように、半導体領域21、31〜3nを形成する溝を、その開口部が曲線であるように形成した場合は、溝の側面の結晶面が一様ではなくなる。このため、エピタキシャル成長させた半導体膜で溝内を埋め込む際に、溝側面の結晶面の変化に依存してエピタキシャル成長レートが不均一になり、半導体領域300に図6に示すような空洞Cが形成されやすい。図6は、図5のVI−VI方向に沿った断面図である。
一方、図1に示した半導体装置では、半導体領域21、31〜3nが形成される溝は直線であり、且つ互いに離間して形成されるために交差領域や曲がり領域が存在しない。このため、溝の幅wを常に一定にでき、且つ溝側面に現れる結晶面は常に同一である。このため、溝内をエピタキシャル成長による半導体膜で埋め込んで形成される半導体領域21、31〜3nには空洞が生じない。つまり、本発明の実施の形態に係る半導体装置によれば、行方向又は列方向にそれぞれ延伸し、且つ一定の間隔で互いに離間して第1導電型の半導体基板10内に形成された第2導電型のストライプ状の半導体領域21、31〜3nを有することにより、ドリフト領域100での空洞の発生が抑制された半導体装置を提供することができる。
図1には、行方向に並列配置されたストライプ状の半導体領域31〜3nの例を示した。互いに離間した複数のストライプ状の半導体領域によりドリフト領域100が形成されるのであれば、半導体領域の配置例は図1に示した配置に限らない。例えば図7に示すように、列方向に延伸し、且つ行方向に並列配置されたストライプ状の半導体領域31〜33と、行方向に延伸し、且つ列方向に並列配置されたストライプ状の半導体領域21〜23によって、ドリフト領域100を形成してもよい。図7に示した半導体装置では、図1に示した半導体装置と同様に、半導体領域21〜23、31〜33の幅wは一定であり、半導体領域21〜23、31〜33間の距離dは一定である。
図8〜図11を用いて、本発明の実施の形態に係る半導体装置の製造方法を説明する。図8〜図11は、図2と同様に図1のII−II方向に沿った断面図である。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
(イ)例えばn型の不純物濃度が1×1019cm-3以上のn+型半導体膜であるドレイン領域42の全面に、n型の不純物濃度が1×1012〜1×1013cm-3程度のn型半導体膜をエピタキシャル成長法により成長させて、半導体基板10を形成する。その後、フォトリソグラフィ技術等を用いて、図8に示すように、第1の主面101から第2の主面102まで基板厚さ方向に半導体基板10を選択的にエッチングして、半導体領域31が形成される溝310を形成する。溝310の深さは例えば25μm程度である。このとき、図示を省略するが、半導体領域21、32〜3nがそれぞれ形成される複数のストライプ状の溝が、行方向又は列方向にそれぞれ延伸し、且つ互いに離間して半導体基板10内に形成される。
(ロ)次に、p型の不純物濃度が1×1013〜1×1014cm-3程度の半導体膜(シリコン膜)で溝310を埋め込んで、半導体領域31を形成する。半導体領域31は、例えばシランガスと塩素系ガスとの混合ガスを用いて、溝310の側面からエピタキシャル成長させた半導体膜により溝310を埋め込んで形成される。このとき、図示を省略するが、半導体領域21、32〜3nも半導体領域31と同様に形成される。その後、化学的機械的研磨(CMP)法により第1の主面101を平坦化し、図9に示す断面形状を得る。
(ハ)フォトリソグラフィ技術により形成されるフォトレジスト膜601をマスクにして半導体基板10及び半導体領域21、31〜3nの上部の一部にイオンを選択的に注入し、図10に示すようにp型のベース領域43を形成する。
(ニ)フォトレジスト膜601を除去した後、酸化性の高温の雰囲気下で、ゲート絶縁膜51となるシリコン酸化膜を半導体基板10及びベース領域43の全面に形成する。このシリコン酸化膜上に、ゲート電極層430となる電極層を形成する。電極層には、例えば化学気相成長(CVD)法等によって形成されるポリシリコン膜が採用可能である。電極層及びシリコン酸化膜をパターニングしてベース領域43の一部を露出させ、図11に示すようにゲート電極層430及びゲート絶縁膜51を形成する。
(ホ)その後、公知の方法等を用いて、ソース領域41、コンタクト領域45、層間絶縁膜52、ソース電極層410、ドレイン電極層420を形成し、図2に示した半導体装置が完成する。
上記のような本発明の実施の形態に係る半導体装置の製造方法によれば、行方向又は列方向にそれぞれ延伸し、且つ一定の間隔で互いに離間して第1導電型の半導体基板10内に形成された第2導電型の複数のストライプ状の半導体領域21、31〜3nが形成される。これにより、ドリフト領域100での空洞の発生が抑制された半導体装置を提供することができる。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた実施の形態の説明においてはパワーMOSFETの例を示したが、他の縦型半導体装置、例えば半導体基板10の第1の主面101上と第2の主面102上にアノード電極とカソード電極をそれぞれ配置した電力用ダイオードに本発明を適用することができる。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体装置の構成を示す模式的な上面図である。 図1のII−II方向に沿った断面図である。 図3(a)はT字型形状を含む半導体領域の上面図であり、図3(b)はL字型形状を含む半導体領域の上面図である。 図4(a)は、図3(a)及び図3(b)のIVA−IVA方向に沿った断面図であり、図4(b)は、図3(a)及び図3(b)のIVB−IVB方向に沿った断面図である。 曲線形状の半導体領域を示す上面図である。 図5のVI−VI方向に沿った断面図である。 本発明の実施の形態に係る半導体装置の他の構成を示す模式的な上面図である。 本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である(その1)。 本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である(その2)。 本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である(その3)。 本発明の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である(その4)。
符号の説明
C…空洞
10…半導体基板
21〜23…半導体領域
31〜3n…半導体領域
41…ソース領域
42…ドレイン領域
43…ベース領域
45…コンタクト領域
51…ゲート絶縁膜
52…層間絶縁膜
100…ドリフト領域
101…第1の主面
102…第2の主面
300…半導体領域
310…溝
410…ソース電極層
420…ドレイン電極層
430…ゲート電極層
435…周辺部

Claims (9)

  1. 第1の主面を有する第1導電型の半導体基板であって、前記半導体基板内に形成された溝を有する半導体基板と、
    前記第1の主面上に形成された第2導電型のベース領域と、
    その上端で前記ベース領域に接し、一定の間隔で互いに離間して前記第1の主面の広がり方向に平行な方向にそれぞれ延伸し、且つ前記第1の主面の前記広がり方向に垂直な方向に延伸して前記半導体基板内に形成された複数の溝に、それぞれ埋め込まれた第2導電型の複数の半導体領域と
    前記複数の半導体領域と前記複数の半導体領域間の前記半導体基板とを含むドリフト領域と
    を備え、前記半導体基板と前記複数の半導体領域によりそれぞれ形成される複数のpn接合から前記第1の主面の前記広がり方向に平行な方向に延びる空乏層によって前記ドリフト領域が空乏化されるとともに、
    前記第2導電型の半導体領域が延伸する前記第1の主面の前記広がり方向に平行な方向は、少なくとも第1の方向と、前記第1の方向に直交する第2の方向とを含み、
    前記複数の半導体領域のうちの少なくとも1つは、前記第1の方向に延伸して形成され、残りの前記半導体領域のうちの少なくとも1つは、前記第2の方向に延伸して形成され、
    前記複数の半導体領域のそれぞれの幅は、すべて一定であるとともに、同一の方向に延伸して形成された前記半導体領域同士の間隔と、前記第1の方向に延伸して形成された前記半導体領域と前記第2の方向に延伸して形成された前記半導体領域との間隔は、すべて一定であることを特徴とする半導体装置。
  2. 前記半導体基板の前記第1の主面上に配置された第1の主電極と、
    前記半導体基板の第2の主面上に配置された第2の主電極と
    を更に備え、前記半導体基板を介して前記第1の主電極と前記第2の主電極間に主電流が流れることを特徴とする請求項1に記載の半導体装置。
  3. 前記複数の半導体領域が、エピタキシャル成長により前記溝内に形成されることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記複数の半導体領域のそれぞれの幅と、前記複数の半導体領域間に配置された領域の前記半導体基板の幅が同一であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記溝の深さが20μm以上であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
  6. 前記第1の主面の前記広がり方向に平行な前記複数の半導体領域間の距離が10μm以下であることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  7. 前記半導体領域は、前記一定の間隔で互いに離間して前記第1の方向にストライプ状に複数形成される請求項1に記載の半導体装置。
  8. 前記半導体領域は、更に、前記第2の方向にもストライプ状に複数形成される請求項7に記載の半導体装置。
  9. 前記第1の方向に延伸する前記ストライプの短手端と、前記第2の方向に延伸する前記ストライプの長手端とは面一とされる請求項8に記載の半導体装置。
JP2008321295A 2008-12-17 2008-12-17 半導体装置 Expired - Fee Related JP5571306B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008321295A JP5571306B2 (ja) 2008-12-17 2008-12-17 半導体装置
US13/140,316 US9231099B2 (en) 2008-12-17 2009-11-27 Semiconductor power MOSFET device having a super-junction drift region
CN200980151001.3A CN102257620B (zh) 2008-12-17 2009-11-27 半导体装置
PCT/JP2009/070015 WO2010071015A1 (ja) 2008-12-17 2009-11-27 半導体装置
EP09833319A EP2378558A1 (en) 2008-12-17 2009-11-27 Semiconductor device
US14/987,729 US9640612B2 (en) 2008-12-17 2016-01-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008321295A JP5571306B2 (ja) 2008-12-17 2008-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2010147176A JP2010147176A (ja) 2010-07-01
JP5571306B2 true JP5571306B2 (ja) 2014-08-13

Family

ID=42268688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008321295A Expired - Fee Related JP5571306B2 (ja) 2008-12-17 2008-12-17 半導体装置

Country Status (5)

Country Link
US (2) US9231099B2 (ja)
EP (1) EP2378558A1 (ja)
JP (1) JP5571306B2 (ja)
CN (1) CN102257620B (ja)
WO (1) WO2010071015A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
DE102013112887B4 (de) * 2013-11-21 2020-07-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
US9929284B1 (en) 2016-11-11 2018-03-27 Cree, Inc. Power schottky diodes having local current spreading layers and methods of forming such devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP4774586B2 (ja) * 1999-10-21 2011-09-14 富士電機株式会社 半導体素子の製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP2003101022A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
JP2003086800A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体装置及びその製造方法
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
DE10137676B4 (de) * 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4825424B2 (ja) 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP5369372B2 (ja) * 2005-11-28 2013-12-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US8106453B2 (en) 2006-01-31 2012-01-31 Denso Corporation Semiconductor device having super junction structure
JP5076335B2 (ja) * 2006-03-09 2012-11-21 株式会社デンソー 半導体装置およびスーパージャンクション構造を有する半導体基板の製造方法
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
US9640612B2 (en) 2017-05-02
CN102257620B (zh) 2015-06-03
US20110248335A1 (en) 2011-10-13
US9231099B2 (en) 2016-01-05
US20160141356A1 (en) 2016-05-19
WO2010071015A1 (ja) 2010-06-24
JP2010147176A (ja) 2010-07-01
CN102257620A (zh) 2011-11-23
EP2378558A1 (en) 2011-10-19

Similar Documents

Publication Publication Date Title
USRE47641E1 (en) Semiconductor device with super junction region
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US8884364B2 (en) Semiconductor device with field-plate electrode
JP5198030B2 (ja) 半導体素子
US6861702B2 (en) Semiconductor device
US8829608B2 (en) Semiconductor device
US7692241B2 (en) Semiconductor device
WO2012105613A1 (ja) 半導体装置およびその製造方法
US8680608B2 (en) Power semiconductor device with a low on resistence
US9640612B2 (en) Semiconductor device
JP2008182054A (ja) 半導体装置
US10651270B2 (en) Semiconductor device having a trench structure
JP2012169385A (ja) 炭化珪素半導体装置
JP6696450B2 (ja) 炭化珪素半導体装置
JP2002100772A (ja) 電力用半導体装置及びその製造方法
JP2015228513A (ja) 半導体装置およびその製造方法
US20110284923A1 (en) Semiconductor device and manufacturing method of the same
JP2013077854A (ja) 半導体素子
US9391190B2 (en) Field effect transistor incorporating a Schottky diode
JP4997715B2 (ja) 半導体装置およびその製造方法
US8399915B2 (en) Semiconductor device
JP7288827B2 (ja) 半導体装置の製造方法
US20050116283A1 (en) Semiconductor device
JP2006279064A (ja) 半導体装置の製造方法
JP2022182509A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees