DE102008032711B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102008032711B4
DE102008032711B4 DE102008032711.5A DE102008032711A DE102008032711B4 DE 102008032711 B4 DE102008032711 B4 DE 102008032711B4 DE 102008032711 A DE102008032711 A DE 102008032711A DE 102008032711 B4 DE102008032711 B4 DE 102008032711B4
Authority
DE
Germany
Prior art keywords
semiconductor
region
layer
type
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008032711.5A
Other languages
English (en)
Other versions
DE102008032711A1 (de
Inventor
Yasushi Niimura
Takashi Kobayashi
Masanori Inoue
Yasuhiko Onishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102008032711A1 publication Critical patent/DE102008032711A1/de
Application granted granted Critical
Publication of DE102008032711B4 publication Critical patent/DE102008032711B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung, enthaltend:
einen aktiven Abschnitt mit wenigstens einer Wannenregion (2) eines zweiten Leitfähigkeitstyps, die selektiv in einer Oberflächenschicht einer Halbleiterschicht (1) eines ersten Leitfähigkeitstyps gebildet ist; und
eine Struktur (27) zum Aufrechterhalten der Durchbruchspannung, die den aktiven Abschnitt (26) umgibt, welche Struktur zum Aufrechterhalten der Durchbruchspannung enthält:
eine schleifenförmige erste Halbleiterregion (11) des zweiten Leitfähigkeitstyps, die als eine Oberflächenschicht der Halbleiterschicht (1) mit einer Störstellenkonzentration gebildet ist, die niedriger ist als diejenige der Wannenregionen (2), und höher als diejenige der Halbleiterschicht (1), so dass sie eine äußerste Wannenregion (2) umgibt und mit dieser in Kontakt ist;
eine schleifenförmige zweite Halbleiterregion (12) des zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die erste Halbleiterregion (11) gebildet ist, so dass sie die erste Halbleiterregion (11) umgibt und mit dieser in Kontakt ist;
mehrere schleifenförmige dritte Halbleiterregionen (12) des zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die zweite Halbleiterregion (12) gebildet sind, wobei sie die zweite Halbleiterregion (12) umgeben und mit dieser in Kontakt sind oder von dieser getrennt sind;
eine schleifenförmige erste Leiterschicht (17), die über der ersten Halbleiterregion (11) mit einem dazwischen gelegten Isolierfilm (16) so gebildet ist, dass sie mit der äußersten Wannenregion (2) in Kontakt ist;
eine schleifenförmige zweite Leiterschicht (17), die über der zweiten Halbleiterregion (12) mit einem dazwischen gelegten Isolierfilm (16) gebildet ist; und
eine oder mehrere schleifenförmige dritte Leiterschichten (17), die über den jeweiligen dritten Halbleiterregionen (12) mit einem dazwischen gelegten Isolierfilm (16) gebildet sind, wobei die zweite Leiterschicht (17) mit der zweiten Halbleiterregion (12) in Kontakt ist und die dritten Leiterschichten (17) mit den jeweiligen dritten Halbleiterregionen (12) in Kontakt sind,
wobei die erste Leiterschicht (17) und die zweite Leiterschicht (17) voneinander getrennt sind, ein innerer Endabschnitt der zweiten Leiterschicht (17) über die erste Halbleiterregion (11) vorragt, die zweite Leiterschicht (17) und die dritte Leiterschicht (17) voneinander getrennt sind und ein innerer Endabschnitt der dritten Leiterschicht (17) über die zweite Halbleiterregion (12) vorragt,
dadurch gekennzeichnet, dass
ein gekrümmter Abschnitt (14) an einer Grenze zwischen jeder der ersten, der zweiten und der mehreren dritten Halbleiterregionen (11, 12) und der Halbleiterschicht (1) gebildet ist und Endabschnitte der benachbarten gekrümmten Abschnitte (14) eine Überlappung (13) haben, wobei mit der Entfernung der Position von der ersten Halbleiterregion (11) die Überlappung (13) kleiner wird.

Description

  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen, wie zum Beispiel einen Leistungs-MOSFET und einen Leistungs-IGBT (Bipolartransistor mit isoliertem Gate), und insbesondere eine Struktur zum Aufrechterhalten der Durchbruchspannung, die in einem Peripherieabschnitt eines Halbleitersubstrats gebildet ist.
  • Um eine hohe Durchbruchspannung aufrechtzuerhalten, haben Halbleitervorrichtungen mit hoher vertikaler Durchbruchspannung, wie zum Beispiel Leistungs-MOSFETs und Leistungs-IGBTs eine Struktur zum Aufrechterhalten der Durchbruchspannung in einem Peripherieabschnitt eines Halbleitersubstrats. Es gibt verschiedene Typen von Strukturen zum Aufrechterhalten der Durchbruchspannung; beispielsweise sind eine Feldplattenstruktur, eine Mesastruktur, eine Schutzringstruktur, eine mehrstufige Feldplattenstruktur und eine RESURF-Struktur (Reduced Surface Field-Feld mit reduzierter Oberfläche) bekannt.
  • Die Schutzringstruktur, auf die sich die Erfindung bezieht, wird nachfolgend beschrieben. 4A ist eine Draufsicht, die die Konfiguration eines wichtigen Teiles eines Vertikal-Leistungs-MOSFET mit einer herkömmlichen Schutzringstruktur beschreibt. 4B ist eine vergrößerte Schnittansicht des Teiles G in 4A. Zunächst wird ein aktiver Abschnitt 26 des MOSFET beschrieben.
  • Eine p-Wannenregion 2 ist als Oberflächenschichten eines Halbleitersubstrats 1 gebildet, und n-Typ-Source-Regionen 3 sind als Oberflächenschichten der p-Wannenregion 2 gebildet. Jede Gate-Elektrode 5 ist, zwischen einen Abschnitt des Halbleitersubstrats 1 und n-Typ-Source-Regionen 3 gesetzt, über Abschnitten der p-Wannenregion 2 mit einem dazwischenliegenden Gate-Oxidfilm 4 gebildet. Ein Zwischenschicht-Isolierfilm 6 ist auf jeder Gate-Elektrode 5 gebildet und eine Source-Elektrode 7 ist auf den n-Typ-Source-Regionen 3 und den Zwischenschicht-Isolierfilmen 6 gebildet. Eine n-Typ-Drain-Region (nicht dargestellt) ist auf der Seite der Rückfläche des n-Typ-Halbleitersubstrats 1 gebildet und eine Drain-Elektrode (nicht dargestellt) ist auf der n-Typ-Drain-Region gebildet.
  • Nachfolgend wird eine Struktur zum Aufrechterhalten der Durchbruchspannung beschrieben, die in einem um den aktiven Abschnitt 26 angeordneten Peripherieabschnitt gebildet ist. Schleifenförmige p-Typ-Schutzringe 51 sind als Oberflächenschichten des n-Typ-Halbleitersubstrats 1 mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die p-Wannenregion 2 so gebildet, dass sie von der äußersten p-Wannenregion 2 getrennt sind. Ein Isolierfilm 54 ist auf den p-Typ-Schutzringen 51 gebildet und ein schleifenförmiger Metallfilm 55 (Al-Si-Film) ist auf dem Isolierfilm 54 so gebildet, dass er mit jedem zweiten p-Typ-Schutzring 51 verbunden ist. Eine p-Typ-Kontaktregion 53 ist in jedem zweiten p-Typ-Schutzring 51 an den Ecken (das heißt an den den Chip-Ecken entsprechenden Positionen) gebildet und mit dem entsprechenden Metallfilm 55 durch ein Kontaktloch 56 verbunden. Eine p-Typ-Stopper Region 57 ist als eine Oberflächenschicht des n-Typ-Halbleitersubstrats 1 am vollständigen Umfang dem äußeren Umfang des Chips benachbart gebildet. Eine p-Typ-Kontaktregion 53 ist als eine Oberflächenschicht der p-Typ-Stopperregion 57 gebildet und ist mit einem Metallfilm 55 durch ein Kontaktloch 56 verbunden, das durch den Isolierfilm 54 gebildet ist. Der aktive Abschnitt 26 ist in der Mitte des Chips angeordnet und die Struktur zum Aufrechterhalten der Durchbruchspannung ist um den aktiven Abschnitt 26 angeordnet. Die Struktur zum Aufrechterhalten der Durchbruchspannung ist aus einem einen p-Typ-Schutzring bildenden Abschnitt 58 aufgebaut, der um den aktiven Abschnitt 26 und eine Endstruktur angeordnet ist. Die p-Typ-Kontaktregionen 53 und die Kontaktlöcher 56 sind an den Ecken der Struktur zum Aufrechterhalten der Durchbruchspannung gebildet, das heißt an den Positionen, die den Chip-Ecken entsprechen. In bestimmten Fällen sind die p-Typ-Kontaktregionen 53 und die Kontaktlöcher 56 über den vollen Umfang der Struktur zum Aufrechterhalten der Durchbruchspannung gebildet.
  • 5, die eine vergrößerte Ansicht von Teil E in 4B zeigt, ist ein Äquipotenziallinien-Diagramm des Schutzringbildungsabschnitts 58. Äquipotenziallinien 59, die zwischen Metallfilmen 55 durchtreten und nach außen treten, sind in einer Region F, das heißt bei einem gekrümmten Abschnitt 52 an der Innenseite des p-Typ-Schutzrings 51 dicht und die elektrische Feldstärke ist hier hoch. Der Schutzringbildungsabschnitt 58 ist so gestaltet, dass Spitzenwerte der elektrischen Feldstärke der jeweiligen p-Typ-Schutzringe 51 annähernd identisch werden.
  • Bei den herkömmlichen p-Typ-Schutzringen 51 ist der p-Typ-Schutzringbildungsabschnitt 58 länglich, um die Spitzenwerte der elektrischen Feldstärke auf beispielsweise etwa 2 × 105 V/cm oder weniger zu reduzieren.
  • Die JP H08 - 306 937 A zeigt eine Struktur zum Aufrechterhalten der Durchbruchspannung auf, bei der es sich um eine Kombination einer RESURF-Struktur mit niedriger Störstellenkonzentration und einer Schutzringstruktur handelt und verwendet keine Feldplatte, deren Leitfähigkeit bei niedriger Temperatur abnimmt.
  • Wie 4A zeigt, nimmt dann, wenn der p-Typ-Schutzringbildungsabschnitt 58 länger wird, die Chipfläche zu und somit steigen die Herstellungskosten. Um dieses Problem zu vermeiden, wird beispielsweise eine RESURF-Struktur verwendet.
  • 6 ist eine Schnittansicht eines wesentlichen Teils eines Vertikal-Leistungs-MOSFET mit einer RESURF-Struktur. Der aktive Abschnitt wird nicht beschrieben, weil er gleich dem in 4B gezeigten ist.
  • Eine p-Typ-Region 61 (RESURF-Region) wird als eine Oberflächenschicht eines n-Typ-Halbleitersubstrats 1 so gebildet, dass sie mit einer äußersten p-Wannenregion 2 verbunden ist, und eine Feldplatte 66 wird über der p-Typ-Region 61 mit einem dazwischenliegenden Isolierfilm 64 gebildet.
  • Die Feldplatte 66 wird durch Erweiterung einer Source-Elektrode 7 gebildet.
  • Eine Struktur zum Aufrechterhalten der Durchbruchspannung, die aus der p-Typ-Region 61 und einer Endstruktur zusammengesetzt ist, wird um den aktiven Abschnitt 26 gebildet. Eine p-Typ-Stopperregion 62 wird über den vollen Umfang dem äußeren Umfang des Chips benachbart gebildet. Die Störstellenkonzentration der p-Typ-Stopperregion 62 ist niedrig, da sie zur gleichen Zeit wie die p-Typ-Region 61 gebildet wird. Daher wird als eine Oberflächenschicht der p-Typ-Stopperregion 62 über den vollen Umfang eine p-Typ-Kontaktregion 63 mit hoher Störstellenkonzentration gebildet. Ein Teil des Isolierfilms 64 wird auf der p-Typ-Kontaktregion 63 gebildet. Die p-Typ-Kontaktregion 63 ist durch eine durch den Isolierfilm 64 über den vollen Umfang gebildete Kontaktöffnung 65 mit einem Metallfilm 67 verbunden.
  • In dieser RESURF-Struktur ist die Ausdehnung einer Verarmungsschicht für externe Ladung empfänglich, da die Störstellenkonzentration der p-Typ-Region 61 so niedrig wie diejenige des n-Typ-Halbleitersubstrats 1 ist. Um dieses Problem zu vermeiden, ist es erforderlich, einen dicken Isolierfilm 64 auf der p-Typ-Region 61 zu bilden. Die Bildung eines dicken Isolierfilms 64 erhöht die Herstellungszeit und die Kosten.
  • Die JP H08- 306 937 A hat keine dahingehende Aussage, dass der auf einem Schutzring gebildete Metallfilm (Al-Elektrode) über das unmittelbare Innere des Schutzrings vorragt. In dieser Schutzringstruktur ist, obgleich die Schutzringe eine gleichmäßige elektrische Feldstärke haben, die elektrische Feldstärke selbst hoch und somit ist es erforderlich, einen langen Schutzringbildungsabschnitt zu bilden.
  • Die zeigt EP 0 360 036 B1 einen planaren pn-Übergang, der eine hohe Spannungsfestigkeit aufweist, wobei der pn-Übergang auf einer relativ kleinen Halbleiterfläche realisierbar ist und in seinem Randbereich ein hoher Durchbruchsspannungswert erreicht wird.
  • Die US 2003 / 0 218 220 A1 zeigt eine Halbleitervorrichtung, die in der Lage ist, Schwankungen oder Erniedrigungen der Durchbruchspannung zu verhindern.
  • Die EP 0 615 291 A1 zeigt eine Halbleitervorrichtung mit hoher Durchbruchspannung, wobei die Halbleitervorrichtung eine Schicht aufweist, die einen Widerstandswert zwischen dem eines Halbleitermaterials und dem eines Isoliermaterials aufweist.
  • Es ist Aufgabe der Erfindung, durch Lösung der vorstehend beschriebenen Probleme eine Halbleitervorrichtung zu schaffen, die eine kleine Chipfläche hat und für externe Ladung weniger empfindlich ist.
  • Die Lösung der Aufgabe ergibt sich aus Patentanspruch 1. Unteransprüche beziehen sich auf bevorzugte Ausführungsformen der Erfindung. Dabei sind auch andere Kombinationen von Merkmalen als in den Ansprüchen beansprucht möglich.
  • Ein erster Aspekt der Erfindung schafft eine Halbleitervorrichtung, enthaltend einen aktiven Abschnitt mit einer Wannenregion eines zweiten Leitfähigkeitstyps, die selektiv in einer Oberflächenschicht einer Halbleiterschicht eines ersten Leitfähigkeitstyps gebildet ist; und eine Struktur zum Aufrechterhalten der Durchbruchspannung, die den aktiven Abschnitt umgibt, welche Struktur zum Aufrechterhalten der Durchbruchspannung eine schleifenförmige erste Halbleiterregion des zweiten Leitfähigkeitstyps, die in einer Oberflächenschicht der Halbleiterschicht mit einer Störstellenkonzentration gebildet ist, die niedriger ist als diejenige Wannenregionen, und höher als diejenige der Halbleiterschicht, so dass sie eine äußerste Wannenregion umgibt und mit dieser in Kontakt ist; eine schleifenförmige zweite Halbleiterregion des zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die erste Halbleiterregion gebildet ist, so dass sie die erste Halbleiterregion umgibt und mit dieser in Kontakt ist; mehrere schleifenförmige dritte Halbleiterregionen des zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die zweite Halbleiterregion gebildet sind, wobei sie die zweite Halbleiterregion umgeben und mit dieser in Kontakt sind oder von dieser getrennt sind; eine schleifenförmige erste Leiterschicht, die über der ersten Halbleiterregion mit einem dazwischen gelegten Isolierfilm so gebildet ist, dass sie mit der äußersten Wannenregion in Kontakt ist; eine schleifenförmige zweite Leiterschicht, die über der zweiten Halbleiterregion mit einem dazwischen gelegten Isolierfilm gebildet ist; und eine oder mehrere schleifenförmige dritte Leiterschichten enthält, die über den jeweiligen dritten Halbleiterregionen mit einem dazwischen gelegten Isolierfilm gebildet sind, wobei die zweite Leiterschicht mit der zweiten Halbleiterregion in Kontakt ist und die dritten Leiterschichten mit den jeweiligen dritten Halbleiterregionen in Kontakt sind, wobei die erste Leiterschicht und die zweite Leiterschicht voneinander getrennt sind, ein innerer Endabschnitt der zweiten Leiterschicht über die erste Halbleiterregion vorragt, die zweite Leiterschicht und die dritte Leiterschicht voneinander getrennt sind und ein innerer Endabschnitt der dritten Leiterschicht über die zweite Halbleiterregion vorragt, und ein gekrümmter Abschnitt an einer Grenze zwischen jeder der ersten, der zweiten und der mehreren dritten Halbleiterregionen und der Halbleiterschicht gebildet ist und Endabschnitte der benachbarten gekrümmten Abschnitte eine Überlappung haben, wobei mit der Entfernung der Position von der ersten Halbleiterregion die Überlappung kleiner wird. In dieser Konfiguration sind, da jede Leiterschicht über die Halbleiterregion vorragt, die unmittelbar innerhalb der der Leiterschicht entsprechenden Halbleiterregion angeordnet ist, die Intervalle zwischen Äquipotenziallinien, die durch die Leiterschichten verlaufen und nach außen gehen, in den Verbindungsabschnitten der benachbarten zweiten und dritten Halbleiterregionen erhöht und eine Konzentration des elektrischen Feldes wird dadurch dort verhindert.
  • Es ist bevorzugt, dass die zweite und die dritte Halbleiterregion Schutzringe sind.
  • Es ist bevorzugt, dass ein gekrümmter Abschnitt an einer Grenze zwischen jeder der ersten, der zweiten und der dritten Halbleiterregionen und der Halbleiterschicht gebildet ist und Endabschnitte der benachbarten gekrümmten Abschnitte, die keine Überlappung miteinander aufweisen, einen Zwischenraum haben, wobei mit zunehmender Entfernung der Position von der ersten Halbleiterregion der Zwischenraum breiter wird. Durch diese Maßnahme variieren die Intervalle zwischen Äquipotenziallinien von einem gekrümmten Abschnitt zu einem anderen nicht sehr viel.
  • Es ist bevorzugt, dass ein innerer Endabschnitt jeder der Vielzahl von dritten Leiterschichten, die über den jeweiligen dritten Halbleiterregionen so gebildet sind, dass sie voneinander getrennt sind, über eine unmittelbar innerhalb gelegene dritte Halbleiterregion vorragen. Dies ermöglicht es, die Intervalle zwischen Äquipotenziallinien in dem gekrümmten Abschnitt jeder dritten Halbleiterregion zu erhöhen.
  • Es ist bevorzugt, dass die mehreren dritten Halbleiterregionen voneinander getrennt sind und Zwischenräume haben, die mit zunehmender Entfernung der Position von der zweiten Halbleiterregion breiter werden. Durch diese Maßnahme variieren die Intervalle zwischen Äquipotenziallinien und somit der Spitzenwert der elektrischen Feldstärke von einem gekrümmten Abschnitt zu einem anderen nicht.
  • Es ist bevorzugt, dass die Struktur zum Aufrechterhalten der Durchbruchspannung ferner Kontaktregionen enthält, die als Oberflächenschichten der zweiten und der dritten Halbleiterregionen mit einer Störstellenkonzentration gebildet sind, die höher als diejenige von jeweils in Kontakt mit der zweiten und der dritten Leiterschicht stehenden Abschnitten der zweiten und der dritten Region ist. Dies ermöglicht es, einen Ohmschen Kontakt jeweils zwischen der zweiten und der dritten Leiterschicht und der zweiten und der dritten Halbleiterregion zu schaffen.
  • Es ist bevorzugt, dass eine Kontaktregion über den vollen Umfang als eine Oberflächenschicht einer äußersten der dritten Halbleiterregionen gebildet wird, so dass sie in Kontakt mit der zugehörigen Leiterschicht ist. Dies ermöglicht es, das Potenzial der äußersten dritten Halbleiterregion über den gesamten Umfang zu stabilisieren.
  • Es ist bevorzugt, dass die erste, die zweite und die dritte Leiterschicht Schichten mit niedrigem spezifischen Widerstand, Metallfilme oder Schichtfilme aus einer Schicht mit niedrigem spezifischen Widerstand und einem Metallfilm sind. Die Verwendung eines Materials mit niedrigem spezifischem Widerstand zur Bildung dieser Leiterschichten macht es möglich, die Potenziale der jeweiligen Halbleiterregionen festzulegen.
  • Es ist bevorzugt, dass die Schichten mit niedrigem spezifischem Widerstand Polysiliziumschichten sind. Die Bildung von Polysiliziumschichten macht es möglich, einen gewöhnlichen Halbleiterherstellungsprozess zu verwenden.
  • Wo eine Oberflächenkonzentration der Wannenregionen mehr als 100 mal höher als die Störstellenkonzentration der Halbleiterschicht (einer Schicht zum Aufrechterhalten der Durchbruchspannung eines Halbleitersubstrats) ist, ist es bevorzugt, dass die Oberflächenkonzentrationen der ersten, der zweiten und der dritten Halbleiterregion 10 bis 100 mal höher als die Störstellenkonzentration der Halbleiterschicht sind. Das Einstellen der Oberflächenkonzentration der ersten Halbleiterregion auf diese Weise kann sie weniger anfällig für externe Ladung machen.
  • Ferner könnte ein zweiter Aspekt eine Halbleitervorrichtung schaffen, enthaltend einen aktiven Abschnitt, der wenigstens eine Wannenregion des zweiten Leitfähigkeitstyps hat, die selektiv in einer Oberflächenschicht einer Halbleiterschicht des ersten Leitfähigkeitstyps gebildet ist; und eine Struktur zum Aufrechterhalten der Durchbruchspannung, die den aktiven Abschnitt umgibt, welche Struktur zum Aufrechterhalten der Durchbruchspannung eine schleifenförmige erste Halbleiterregion des zweiten Leitfähigkeitstyps, die als eine Oberflächenschicht der Halbleiterschicht mit einer Störstellenkonzentration gebildet ist, die niedriger als diejenige der Wannenregionen und höher als diejenige der Halbleiterschicht ist, so dass sie eine äußerste der Wannenregionen umgibt und mit dieser in Kontakt ist; eine schleifenförmige zweite Halbleiterregion eines zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die erste Halbleiterregion so gebildet ist, dass sie die erste Halbleiterregion umgibt; eine schleifenförmige erste Leiterschicht, die über der ersten Halbleiterregion mit einem dazwischen gelegten ersten Isolierfilm gebildet ist; und eine erste Feldplatte enthält, die über der ersten Leiterschicht mit einem dazwischen gelegten zweiten Isolierfilm so gebildet ist, dass sie mit der äußersten Wannenregion in Kontakt ist und mit der ersten Leiterschicht dergestalt verbunden ist, dass ein äußeres Ende der ersten Feldplatte außerhalb eines äußeren Endes der ersten Leiterschicht angeordnet ist. Diese Konfiguration ermöglicht es, in jeder Halbleiterregion die Intervalle zwischen Äquipotenziallinien zu erhöhen, das heißt zu verhindern, dass die Äquipotenziallinien übermäßig dicht werden.
  • Der zweite Aspekt kann derart weitergebildet werden, dass die Struktur zum Aufrechterhalten der Durchbruchspannung eine zweite Halbleiterregion enthält und ferner eine schleifenförmige zweite Leiterschicht enthält, die über einem außerhalb einer äußersten der zweiten Halbleiterregionen angeordneten Abschnitt der Halbleiterschicht mit dem dazwischen gelegten ersten Isolierfilm gebildet ist; und eine zweite Feldplatte, die über der zweiten Leiterschicht mit dem dazwischen gelegten zweiten Isolierfilm so gebildet ist, dass sie mit der äußersten zweiten Halbleiterregion in der Weise verbunden ist, dass ein äußeres Ende der zweiten Feldplatte außerhalb eines äußeren Endes der äußersten zweiten Leiterschicht angeordnet ist. Dies ermöglicht es, in stabiler Weise die Intervalle zwischen Äquipotenziallinien zu erhöhen, die außerhalb der äußersten zweiten Halbleiterregion vorliegen, und dadurch eine Konzentration des elektrischen Feldes dort zu verhindern.
  • Ferner kann es vorteilhaft sein, dass die zweite Halbleiterregion beziehungsweise -regionen Schutzringe sind.
  • Auch kann es im Rahmen einer möglichen Weiterbildung des zweiten Aspektes vorteilhaft sein, dass die Leiterschicht beziehungsweise -schichten Schichten mit niedrigem elektrischen Widerstand, Metallfilme oder Schichtfilme aus einer Schicht mit niedrigem elektrischen Widerstand und einem Metallfilm sind.
  • Dies kann zudem dahingehend weitergebildet werden, dass die Schichten mit niedrigem elektrischem Widerstand Polysiliziumschichten sind.
  • In der Erfindung sind Leiterschichten über jeweiligen Schutzringen mit einem dazwischen gelegten Isolierfilm gebildet. Ein innerer Endabschnitt jeder Leiterschicht ragt über den Schutzring vor, der unmittelbar an der Innenseite des entsprechenden Schutzrings angeordnet ist, und die Störstellenkonzentration der Schutzringe ist zwischen der Störstellenkonzentration der Wannenregionen und der eines Halbleitersubstrats eingestellt. Als Resultat kann ein Schutzringbildungsabschnitt kürzer ausgeführt werden, was es wiederum ermöglicht, die Größe des Chips zu reduzieren.
  • Die Leiterschichten sind über den jeweiligen Schutzringen gebildet und die Störstellenkonzentration der Schutzringe ist höher eingestellt als diejenige des Halbleitersubstrats, wodurch die Vorrichtung für externe Ladung weniger anfällig gemacht werden kann. Als Resultat kann der auf den Schutzringen gebildete Isolierfilm dünner ausgeführt werden.
  • Da wie vorstehend beschrieben die Chipgröße reduziert werden kann und der Isolierfilm dünner gemacht werden kann, können die Herstellungskosten reduziert werden.
  • Ein dritter Aspekt kann sein, dass eine Halbleiterregion (p-Typ-Region), die lang wie eine RESURF-Region ist, als eine Oberflächenschicht eines Halbleitersubstrats mit einer höheren Oberflächenkonzentration so gebildet ist, dass sie mit einer äußersten Wannenregion verbunden ist. Eine Leiterschicht kann über der Halbleiterregion mit einem dazwischen gelegten Isolierfilm gebildet sein. Eine Feldplatte kann zudem über der Leiterschicht mit einem dazwischen gelegten Isolierfilm dergestalt gebildet sein, dass das äußere Ende der Feldplatte außerhalb des äußeren Endes der Leiterschicht angeordnet ist. Mehrere Schutzringe können außerhalb der p-Typ-Halbleiterregion gebildet sein und eine zweite Leiterschicht kann ferner über einem außerhalb des äußersten Schutzrings gebildeten Abschnitt des Halbleitersubstrats mit einem dazwischen gelegten Isolierfilm gebildet sein. Eine zweite Feldplatte kann über der zweiten Leiterschicht mit einem dazwischen gelegten Isolierfilm dergestalt gebildet sein, dass das äußere Ende der zweiten Feldplatte außerhalb des äußeren Endes der zweiten Leiterschicht angeordnet ist. Mit dieser Konfiguration können die Intervalle zwischen Äquipotenziallinien, die sich in der Halbleiterregion und dem Halbleitersubstrat entwickeln, erhöht werden und somit kann die Struktur zum Aufrechterhalten der Durchbruchspannung verkürzt werden. Als Resultat kann die Chipgröße reduziert werden.
    • 1 ist eine Schnittansicht eines wichtigen Teils einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung;
    • 2 ist ein Äquipotenziallinien-Diagramm eines p-Typ-Schutzringbildungsabschnitts;
    • 3 ist eine Schnittansicht eines wichtigen Teils einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
    • 4A ist eine Draufsicht, die die Konfiguration eines wichtigen Teils eines Vertikal-Leistungs-MOSFET mit einer herkömmlichen Schutzringstruktur zeigt;
    • 4B ist eine vergrößerte Schnittansicht von Teil G in 4A;
    • 5 ist ein Äquipotenziallinien-Diagramm eines herkömmlichen Schutzringbildungsabschnitts; und
    • 6 ist eine Schnittansicht eines wichtigen Teils eines Vertikal-Leistungs-MOSFET mit einer RESURF-Struktur.
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend beschrieben. Obgleich in der folgenden Beschreibung der erste und der zweite Leitfähigkeitstyp der n-Typ beziehungsweise der p-Typ sind, können sie entgegengesetzte Typen sein. Ferner werden Abschnitte, die Abschnitten in den herkömmlichen Strukturen entsprechen, mit denselben Bezugszeichen bezeichnet.
  • Ausführungsform 1
  • 1 ist eine Schnittansicht eines wichtigen Teils einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung, bei der es sich um einen Vertikal-Leistungs-MOSFET handelt.
  • Zunächst wird ein aktiver Abschnitt 26 des MOSFET beschrieben. Eine p-Wannenregion 2 ist in einer Oberflächenschicht eines n-Typ-Halbleitersubstrats 1 gebildet und n-Typ-Source-Regionen 3 sind als Oberflächenschichten der p-Wannenregion 2 gebildet. Jede Gate-Elektrode 5 ist zwischen einem Abschnitt des Halbleitersubstrats 1 und n-Typ-Source-Regionen 3 gelegt über Abschnitten der p-Wannenregion 2 mit einem dazwischen gelegten Gate-Oxidfilm 4 gebildet. Ein Zwischenschicht-Isolierfilm 6 ist auf jeder Gate-Elektrode 5 gebildet und eine Source-Elektrode 7 ist auf den n-Typ-Source-Regionen 3 und den Zwischenschicht-Isolierfilmen 6 gebildet. Eine n-Typ-Drain-Region (nicht dargestellt) ist auf der Seite der Rückfläche des n-Typ-Halbleitersubstrats 1 gebildet und eine Drain-Elektrode (nicht dargestellt) ist auf der n-Typ-Drain-Region gebildet. Diese Struktur des aktiven Abschnitts 26 entspricht der in 4B gezeigten.
  • Nachfolgend wird ein p-Typ-Schutzringbildungsabschnitt 27 beschrieben, der Teil einer Struktur zum Aufrechterhalten der Durchbruchspannung ist, die um die aktive Schicht 26 gebildet ist. Eine schleifenförmige p-Typ-Region 11 ist als Oberflächenschicht des n-Typ-Halbleitersubstrats 1 mit einer niedrigeren Störstellenkonzentration und mit einer größeren Diffusionstiefe als die p-Wannenregion 2 so gebildet, dass sie mit der äußersten p-Wannenregion 2 verbunden ist und diese umgibt. Schleifenförmige p-Typ-Schutzringe 12 sind mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die p-Typ-Region 11 in der Weise gebildet, dass der innerste p-Typ-Schutzring 12 die p-Typ-Region 11 umgibt und sein innerster Endabschnitt mit der p-Typ-Region 11 verbunden ist. In dem Beispiel aus 1 sind vier p-Typ-Schutzringe 12 gebildet. Und die Überlappung 13 zwischen benachbarten p-Typ-Schutzringen 12 wird allmählich kleiner, während sich die Position dem äußeren Umfang des Chips (der Endstruktur) annähert, und der äußerste p-Typ-Schutzring 12 ist von dem unmittelbar innerhalb liegenden getrennt. Die Anordnung der p-Typ-Schutzringe 12 auf diese Weise erzeugt gleichmäßige Spitzenwerte der elektrischen Feldstärke in den gekrümmten Abschnitten 14 der jeweiligen p-Typ-Schutzringe 12.
  • Eine p-Typ-Stopperregion 77 ist als Oberflächenschicht des n-Typ-Halbleitersubstrats 1 dem äußeren Umfang des Chips benachbart gebildet. Eine p-Typ-Kontaktregion 73 ist als eine Oberflächenschicht der p-Typ-Stopperregion 77 gebildet und mit einem äußersten Metallfilm 20 durch eine Kontaktöffnung 76 verbunden, die durch die Isolierfilme 16 und 19 gebildet ist.
  • In einer Draufsicht von oberhalb des Chips gesehen, wie im Fall von 4A, ist der aktive Abschnitt 26 in der Mitte des Chips angeordnet und die Struktur zum Aufrechterhalten der Durchbruchspannung ist um den aktiven Abschnitt 26 angeordnet. Die Struktur zum Aufrechterhalten der Durchbruchspannung ist aus dem p-Typ-Schutzringbildungsabschnitt 27 zusammengesetzt, der um den aktiven Abschnitt 26 und eine Endstruktur angeordnet ist. In der Struktur zum Aufrechterhalten der Durchbruchspannung sind die p-Typ-Stopperregion 77, die p-Typ-Kontaktregion 73 und die Kontaktöffnung 76 der Endstruktur über den vollen Umfang dem äußeren Umfang des Chips benachbart gebildet, so dass sie den p-Typ-Schutzringbildungsabschnitt 27 umgeben.
  • Es folgt eine Beschreibung von bestimmten herstellungsspezifischen technischen Daten der p-Wannenregion 2, der p-Typ-Region 11 und der p-Typ-Schutzringe 12. Die Diffusionstiefe der p-Wannenregion 2 beträgt beispielsweise etwa 3 µm. Die Diffusionstiefe der p-Typ-Region 11 und der p-Typ-Schutzringe 12 ist größer als die der p-Wannenregion 2 und beträgt beispielsweise etwa 5µm. Die Oberflächenkonzentration der p-Wannenregion 2 ist beispielsweise auf etwa 2 × 1017 cm-3 eingestellt und die der p-Typ-Region 11 und der p-Typ-Schutzringe 12 ist beispielsweise auf etwa 2 × 1015 cm-3 eingestellt.
  • Eine p-Typ-Kontaktregion 15 ist als eine Oberflächenschicht jedes p-Typ-Schutzrings 12 gebildet. Die p-Typ-Kontaktregionen 15 sind grundsätzlich an den Ecken der Schutzringe 12 gebildet, das heißt an den Positionen, die den Chip-Ecken entsprechen. In dem äußersten p-Typ-Schutzring 12 ist jedoch die p-Typ-Kontaktregion 15 über den vollen Umfang mit einer höheren Störstellenkonzentration als der p-Typ-Schutzring 12 gebildet und ist mit einer Leiterschicht 17 und einem Metallfilm 20 durch ein Kontaktloch 21 verbunden, das über den vollen Umfang gebildet ist (ein über den vollen Umfang gebildetes Kontaktloch wird auch als „Kontaktöffnung“ bezeichnet). Der Isolierfilm 16 ist auf der p-Typ-Region 11 und den p-Typ-Schutzringen 12 gebildet und Leiterschichten 17 sind auf dem Isolierfilm 16 gebildet. Die Leiterschichten 17 sind Schichten mit niedrigem spezifischem Widerstand, hergestellt aus Polysilizium, Metallfilmen oder Schichtfilmen aus einer Schicht mit niedrigem spezifischen Widerstand und einem Metallfilm. Der Isolierfilm 19 ist auf den Leiterschichten 17 gebildet und Metallfilme 20, wie zum Beispiel Al-Si-Filme, sind auf dem Isolierfilm 19 gebildet. Die p-Typ-Kontaktregion 15 jedes p-Typ-Schutzrings 12 ist mit dem zugehörigen Metallfilm 20 und der Leiterschicht 17 durch das zugehörige Kontaktloch 21 elektrisch verbunden, das durch die Isolierfilme 16 und 19 gebildet ist. Da Metallfilme 20 vorgesehen sind, um die p-Typ-Schutzringe 12 mit den Leiterschichten 17 zu verbinden, sind die Metallfilme 20 nicht immer erforderlich, wenn die p-Typ-Schutzringe 12 zuverlässig mit den Leiterschichten 17 elektrisch verbunden sind.
  • Die über jedem p-Typ-Schutzring 12 gebildete Leiterschicht 17 ragt über den unmittelbar innerhalb liegenden p-Typ-Schutzring 12 vor und der Zwischenraum 18 zwischen jedem benachbarten Paar von Leiterschichten 17 ist über einem p-Typ-Schutzring 12 angeordnet. Dies ist einer der wesentlichen Punkte der Erfindung.
  • Die Oberflächenkonzentration der p-Typ-Schutzringe 12 ist niedriger eingestellt als die der p-Wannenregion 2 und höher als die Störstellenkonzentration des n-Typ-Halbleitersubstrats 1. Wenn die Oberflächenkonzentration der p-Typ-Schutzringe 12 höher wäre als die der p-Wannenregion 2, wäre es äußerst schwer, Verarmungsschichten in den p-Typ-Schutzringen 12 zu entwickeln, was eine Konzentration des elektrischen Feldes in gekrümmten Abschnitten 14 verursacht. Um andererseits eine hohe Durchbruchspannung durch die p-Typ-Schutzringe 12 sicherzustellen, deren Oberflächenkonzentration annähernd gleich der Störstellenkonzentration des n-Typ-Halbleitersubstrats 1 ist, ist es erforderlich, die Tiefe der p-Typ-Schutzringe 12 zu erhöhen, was nicht bevorzugt ist, da Zeitdauer und Schwankungen der Diffusion erhöht werden.
  • Genauer ausgedrückt ist dort, wo die Oberflächenkonzentration der p-Wannenregion 2 mehr als 100 mal höher als die Störstellenkonzentration des n-Typ-Halbleitersubstrats 1 ist, ein angemessener Bereich der Oberflächenkonzentration der p-Typ-Schutzringe 12 das 10- bis 100-fache der Störstellenkonzentration des n-Typ-Halbleitersubstrats 1. Wenn beispielsweise die Störstellenkonzentration des n-Typ-Halbleitersubstrats 1 etwa 1 × 1014 cm-3 beträgt und die Oberflächenkonzentration der p-Wannenregion 2 etwa 1 × 1018 cm-3 beträgt, sollte die Oberflächenkonzentration der p-Typ-Region 11 und der p-Typ-Schutzringe 12 in einem Bereich von annähernd 1 × 1015 cm-3 to 1 × 1017 cm-3 eingestellt werden.
  • Da die Oberflächenkonzentration einer herkömmlichen RESURF-Region annähernd gleich der Störstellenkonzentration des n-Typ-Halbleitersubstrats 1 ist, ist die Oberflächenkonzentration der p-Typ-Region 11 und der p-Typ-Schutzringe 12 höher als die der herkömmlichen RESURF-Region. Daher sind die p-Typ-Region 11 und die p-Typ-Schutzringe 12 für externe Ladung weniger empfindlich und somit können die Isolierfilme 16 und 19 auf oder über der p-Typ-Region 11 und den p-Typ-Schutzringen 12 dünner ausgeführt werden. Die geringere Empfindlichkeit für externe Ladung resultiert nicht nur aus der Tatsache, dass die über den p-Typ-Schutzringen 12 gebildeten Leiterschichten 17 als Abschirmungen zur Vermeidung des Einflusses von externer Ladung dienen, sondern auch aus der Tatsache, dass, da die Oberflächenkonzentration der p-Typ-Schutzringe 12 hoch ist, nahe an den Oberflächen liegende Regionen der p-Typ-Schutzringe 12 nicht ohne weiteres verarmt werden und somit die elektrischen Oberflächenfelder schwach sind.
  • Da die p-Typ-Schutzringe 12 für externe Ladung weniger empfindlich sind, können die Isolierfilme 16 und 19, die auf oder über den p-Typ-Schutzringen 12 gebildet sind, dünner ausgeführt werden, was es ermöglicht, die Zeit zur Bildung der Isolierfilme 16 und 19 zu verkürzen und dadurch die Herstellungskosten zu senken.
  • In einer RESURF-Struktur ist es erforderlich, eine tiefe RESURF-Region mit niedriger Störstellenkonzentration zu bilden, was eine Langzeit-Ansteuerung zum Einführen von Störstellen tief in das Substrat erfordert. Da im Gegensatz dazu bei der Erfindung die Störstellenkonzentration der p-Typ-Schutzringe 12 hoch ist und ihre Diffusionstiefe kleiner als die einer RESURF-Region gemacht werden kann, ist keine Langzeit-Ansteuerung erforderlich und die Herstellungskosten können entsprechend reduziert werden. Da ferner die Schwankung im Ausmaß der horizontalen Diffusion bei der Bildung der p-Typ-Schutzringe 12 reduziert werden kann und somit ihre Formen exakt gesteuert werden können, ist die Ausbeute hinsichtlich der Formen erhöht und die Herstellungskosten können entsprechend reduziert werden.
  • Es ist bevorzugt, dass die Diffusionstiefe der p-Typ-Region 11 und der p-Typ-Schutzringe 12 größer als die der p-Wannenregion 2 ist und kleiner als etwa 1/10 der Dicke (etwa 60µm im Fall von Vorrichtungen der 600-Volt-Klasse) der die vertikale Durchbruchspannung aufrechterhaltenden Region ist (allgemein als Drift-Schicht bezeichnet; der nicht diffundierte Abschnitt, dessen Dicke die Dicke des n-Typ-Halbleitersubstrats 1 minus der Tiefe der p-Wannenregion 2 und der Diffusionstiefe einer n-Typ-Drain-Region ist).
  • Wenn die gesamte Oberfläche der Leiterschichten 17 etwa 80% bis 90% der Oberfläche der p-Typ-Region 11 und der p-Typ-Schutzringe 12 ausmacht, wird der Effekt der Vermeidung des Einflusses externer Ladung verbessert. Wenn bei einer Vorrichtung mit einer Durchbruchsspannung von 700 V die Breite der Struktur zum Aufrechterhalten der Durchbruchspannung beispielsweise 180 µm ist und die Anzahl von p-leitenden Schutzringen 12 4 beträgt, dann sind die Zwischenräume 18 der Leiterschichten 17 sind 3 µm bis 7 µm, vorzugsweise 5 µm. Es ist anzumerken, dass nicht bevorzugt ist, dass die gesamte Oberfläche der Leiterschichten 17 90% der p-Typ-Region 11 und der p-Typ-Schutzringe 12 übersteigt, da Äquipotenziallinien, die durch die Zwischenräume zwischen den Leiterschichten 17 treten und nach außen verlaufen, in den p-Typ-Schutzringen 12 dicht werden und die Neigung entsteht, dass in den gekrümmten Abschnitten 14 eine Konzentration des elektrischen Feldes auftritt, was in einer Reduzierung der Durchbruchspannung resultiert.
  • Weiterhin ist bevorzugt, dass die Fläche, die von den Leiterschichten 17 und der p-leitend Region 11 und den p-leitenden Schutzringen 12 bedeckt wird, wenn die Struktur zum Aufrechterhalten der Durchbruchspannung in der Draufsicht von oben betrachtet wird, 70% oder mehr beträgt.
  • Ferner ist bevorzugt, dass der Abstand t (µm) der Zwischenräume zwischen den benachbarten Leiterschichten 17 den folgenden Ausdruck erfüllt: p × 100 ÷ Vbr < t < p × 350 ÷ Vbr, wobei p (Ω·cm) der spezifische Widerstand des n-leitenden Halbleitersubstrats 1 ist, das einen Hauptteil der die Durchbruchsspannung aufrechterhaltenden Schicht ist, und Vbr (V) die Durchbruchsspannung der Halbleitervorrichtung ist.
  • Wenn ein Abschnitt zur Beschränkung (Bestimmung) der Durchbruchspannung in dem aktiven Abschnitt 26 durch eine Konstruktion angeordnet wird, dass die Durchbruchspannung der p-Typ-Region 11 und der p-Typ-Schutzringe 12 5% höher als diejenige des aktiven Abschnitts 26 ist, kann eine ausreichende Durchbruchspannung auch dann sichergestellt werden, wenn eine Reduzierung der Durchbruchspannung von weniger als 5% aufgrund des Einflusses einer externen Ladung auftritt.
  • 2 ist ein Äquipotenziallinien-Diagramm des p-Typ-Schutzringbildungsabschnitts und ist eine vergrößerte Version von Teil A in 1. Äquipotenziallinien 28 sind der Krümmung des gekrümmten Abschnitts 14 des inneren p-Typ-Schutzrings 12 entsprechend gekrümmt und treten durch den Zwischenraum 18 zwischen den über den p-Typ-Schutzringen 12 gebildeten Leiterschichten 17 nach außen. In den gekrümmten Abschnitten 14 nimmt die Störstellenkonzentration allmählich zu dem n-Typ-Halbleitersubstrat 1 hin ab und der pn-Übergang dieses Abschnitts ist ein allmählicher Übergang. Daher treten die Äquipotenziallinien 28 in die gekrümmten Abschnitte 14 (Abschnitte mit niedriger Störstellenkonzentration) der p-Typ-Schutzringe 12 ein und werden gebogen und gehen durch den Zwischenraum 18 zwischen den Leiterschichten 17 nach außen. Damit die Äquipotenziallinien 28 gebogen werden und das n-Typ-Halbleitersubstrat 1 verlassen, ist es erforderlich, dass die p-Typ-Schutzringe 12 voneinander getrennt sind oder ihre gekrümmten Abschnitte 14 (Abschnitte mit niedriger Störstellenkonzentration) in dem Fall miteinander verbunden sind, in dem die p-Typ-Schutzringe 12 miteinander verbunden sind.
  • Insbesondere wenn die Störstellenkonzentration der p-Typ-Schutzringe 12 so hoch wie mehr als das Zehnfache des n-Typ-Halbleitersubstrats 1 ist, ist es erforderlich, dass ihre Verbindungsabschnitte gekrümmte Abschnitte mit niedriger Störstellenkonzentration sind.
  • Da wie in 1 gezeigt jede Leiterschicht 17 dergestalt gebildet ist, dass ihr innerer Endabschnitt über dem p-Typ-Schutzring 12 angeordnet ist, der unmittelbar innerhalb des entsprechenden p-Typ-Schutzrings 12 angeordnet ist, wölben sich Äquipotenziallinien 28, die durch den Zwischenraum 18 zwischen der betreffenden Leiterschicht 17 und der unmittelbar innerhalb liegenden Leiterschicht 17 in einer Region B nach außen verlaufen, nach außen und ihre Intervalle werden dort vergrößert. Daher wird dort die elektrische Feldstärke schwächer gemacht als in der herkömmlichen Schutzringstruktur, wodurch der p-Typ-Schutzringbildungsabschnitts 27 verkürzt werden kann.
  • Obgleich bei der ersten Ausführungsform die Struktur zum Aufrechterhalten der Durchbruchspannung gemäß der Erfindung an dem Leistungs-MOSFET angewandt ist, bei dem es sich um eine vertikale Vorrichtung handelt, kann sie an einem Leistungs-IGBT angewandt werden. In letzterem Fall werden die n-Typ-Source-Regionen 3 und die n-Drain-Region (nicht dargestellt) durch n-Typ-Emitter-Regionen und eine p-Typ-Kollektor-Region jeweils ersetzt. Als weitere Alternative kann die Struktur zum Aufrechterhalten der Durchbruchspannung gemäß der Erfindung an einer Diode oder einem Thyristor angewandt werden. Im Fall einer Diode sind die MOS-Gate-Abschnitte und die p-Wannenregion 2 nicht erforderlich und die n-Typ-Source-Regionen 3 und die n-Drain-Region (nicht dargestellt) werden durch n-Typ-Katoden-Regionen beziehungsweise eine p-Typ-Anoden-Region ersetzt. Im Fall eines Thyristors sind die MOS-Gate-Abschnitte nicht erforderlich, die n-Typ-Source-Regionen 3 und die n-Drain-Region (nicht dargestellt) werden durch n-Typ-Katoden-Regionen beziehungsweise eine p-Typ-Anoden-Region ersetzt und die p-Wannenregion 2 werden durch p-Typ-Basis-Regionen ersetzt (in den p-Typ-Basis-Regionen werden Gate-Elektroden gebildet).
  • Ausführungsform 2
  • 3 ist eine Schnittansicht eines wichtigen Teils einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung, bei der es sich um einen Vertikal-Leistungs-MOSFET handelt.
  • Diese Halbleitervorrichtung unterscheidet sich von derjenigen aus 1 insofern, als eine lange p-Typ-Region 31 gebildet wird, eine Leiterschicht 36 über der p-Typ-Region 31 mit einem dazwischen gelegten Isolierfilm 35 gebildet ist, und über der Leiterschicht 36 eine Feldplatte 41 mit einem dazwischen gelegten Isolierfilm 38 so gebildet ist, dass sie mit der Leiterschicht 36 verbunden ist, und eine zweite Feldplatte 42, die mit einem äußersten p-Typ-Schutzring 33 verbunden ist, und eine zweite Leiterschicht 37 über einem n-Typ-Halbleitersubstrat 1 mit dem dazwischen gelegten Isolierfilm 35 gebildet sind. Der aktive Abschnitt 26 entspricht dem in 1 gezeigten und wird somit nicht erläutert. Die Struktur zum Aufrechterhalten der Durchbruchspannung wird nachfolgend beschrieben.
  • Die p-Typ-Region 31 ist als eine Oberflächenschicht des n-Typ-Halbleitersubstrats 1 mit einer Störstellenkonzentration gebildet, die niedriger ist als die Störstellenkonzentration der p-Wannenregion 2 und höher als die Störstellenkonzentration des n-Typ-Halbleitersubstrats 1 mit einer größeren Diffusionstiefe als die p-Wannenregion 2, so dass sie mit der äußersten p-Wannenregion 2 in Kontakt ist. Ein p-Typ-Schutzring 32 ist der p-Typ-Region 31 benachbart gebildet. Die p-Typ-Region 31 ist lang, wie eine RESURF-Region. Der Isolierfilm 35 ist auf der p-Typ-Region 31 und dem p-Typ-Schutzring 32 gebildet und die Leiterschicht 36 ist über der p-Typ-Region 31 mit dem dazwischen gelegten Isolierfilm 35 gebildet. Die Leiterschicht 36 ist ein Polysiliziumfilm oder ein Metallfilm. Der Isolierfilm 38 ist auf der Leiterschicht 36 gebildet und die Feldplatte 41, die mit der äußersten p-Wannenregion 2 verbunden ist, ist durch Erweiterung der Source-Elektrode 7 nach außen gebildet und mit der Leiterschicht 36 verbunden. Das äußere Ende b der Leiterschicht 36 ist innerhalb des äußeren Endes a der Feldplatte 41 angeordnet.
  • Da die Feldplatte 41 sich so erstreckt, dass sie einen inneren Endabschnitt der p-Typ-Region 31 bedeckt, und das äußere Ende b der Leiterschicht 36 innerhalb des äußeren Endes a der Feldplatte 41 liegt, werden Äquipotenziallinien 45 so gebogen, dass sie in einer Region C schräg verlaufen und dadurch eine breite Region in der p-Typ-Region 31 einnehmen. Dies ermöglicht es, die Struktur zum Aufrechterhalten der Durchbruchspannung zu verkürzen. Da ferner die Störstellenkonzentration der p-Typ-Region 31 höher eingestellt ist als diejenige der RESURF-Struktur, kann sie für externe Ladung weniger empfindlich gemacht werden.
  • Der andere p-Typ-Schutzring 33 ist außerhalb des vorstehend beschriebenen p-Typ-Schutzrings 32 gebildet. Die zweite Feldplatte 42, die mit dem p-Typ-Schutzring 33 verbunden ist, und die zweite Leiterschicht 37 sind über dem n-Typ-Halbleitersubstrat 1 mit dazwischen gelegtem Isolierfilm 35 gebildet, und das äußere Ende d der zweiten Leiterschicht 37 ist innerhalb des äußeren Endes c der zweiten Feldplatte 42 angeordnet. Als Resultat werden Äquipotenziallinien 46, die sich außerhalb des zweiten Schutzrings 33 entwickeln, so gebogen, dass sie in einer Region D schräg verlaufen und dadurch eine breite Region in dem n-Typ-Halbleitersubstrat 1 einnehmen. Die Struktur zum Aufrechterhalten der Durchbruchspannung kann auf diese Weise kurz ausgeführt werden, wie in einem Fall, in dem eine RESURF-Struktur verwendet wird. Die Äquipotenziallinien 47 entsprechen einem Fall, in dem Nennspannungen der Vorrichtung angelegt werden.
  • Hinsichtlich der herstellungsspezifischen technischen Daten sind beispielsweise die Störstellenkonzentration und die Diffusionstiefe der p-Wannenregion 2 etwa 2 × 1017 cm-3 beziehungsweise etwa 3 to 5 µm. Die Störstellenkonzentration der p-Typ-Region 31 und der p-Typ-Schutzringe 32 und 33 ist etwa 5 × 1015 cm-3. Da die Störstellenkonzentration der p-Typ-Region 31 und der p-Typ-Schutzringe 32 und 33 niedrig ist, sind ihre pn-Übergänge allmähliche Übergänge. Wenn eine Umkehrspannung angelegt wird, entwickeln sich breite Verarmungsschichten in der p-Typ-Region 31 und den p-Typ-Schutzringen 32 und 33 und eine Konzentration des elektrischen Feldes kann dadurch verhindert werden. Bezugszeichen 34 in 3 bezeichnet eine p-Typ-Kontaktregion.

Claims (10)

  1. Halbleitervorrichtung, enthaltend: einen aktiven Abschnitt mit wenigstens einer Wannenregion (2) eines zweiten Leitfähigkeitstyps, die selektiv in einer Oberflächenschicht einer Halbleiterschicht (1) eines ersten Leitfähigkeitstyps gebildet ist; und eine Struktur (27) zum Aufrechterhalten der Durchbruchspannung, die den aktiven Abschnitt (26) umgibt, welche Struktur zum Aufrechterhalten der Durchbruchspannung enthält: eine schleifenförmige erste Halbleiterregion (11) des zweiten Leitfähigkeitstyps, die als eine Oberflächenschicht der Halbleiterschicht (1) mit einer Störstellenkonzentration gebildet ist, die niedriger ist als diejenige der Wannenregionen (2), und höher als diejenige der Halbleiterschicht (1), so dass sie eine äußerste Wannenregion (2) umgibt und mit dieser in Kontakt ist; eine schleifenförmige zweite Halbleiterregion (12) des zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die erste Halbleiterregion (11) gebildet ist, so dass sie die erste Halbleiterregion (11) umgibt und mit dieser in Kontakt ist; mehrere schleifenförmige dritte Halbleiterregionen (12) des zweiten Leitfähigkeitstyps, die mit der gleichen Störstellenkonzentration und mit der gleichen Diffusionstiefe wie die zweite Halbleiterregion (12) gebildet sind, wobei sie die zweite Halbleiterregion (12) umgeben und mit dieser in Kontakt sind oder von dieser getrennt sind; eine schleifenförmige erste Leiterschicht (17), die über der ersten Halbleiterregion (11) mit einem dazwischen gelegten Isolierfilm (16) so gebildet ist, dass sie mit der äußersten Wannenregion (2) in Kontakt ist; eine schleifenförmige zweite Leiterschicht (17), die über der zweiten Halbleiterregion (12) mit einem dazwischen gelegten Isolierfilm (16) gebildet ist; und eine oder mehrere schleifenförmige dritte Leiterschichten (17), die über den jeweiligen dritten Halbleiterregionen (12) mit einem dazwischen gelegten Isolierfilm (16) gebildet sind, wobei die zweite Leiterschicht (17) mit der zweiten Halbleiterregion (12) in Kontakt ist und die dritten Leiterschichten (17) mit den jeweiligen dritten Halbleiterregionen (12) in Kontakt sind, wobei die erste Leiterschicht (17) und die zweite Leiterschicht (17) voneinander getrennt sind, ein innerer Endabschnitt der zweiten Leiterschicht (17) über die erste Halbleiterregion (11) vorragt, die zweite Leiterschicht (17) und die dritte Leiterschicht (17) voneinander getrennt sind und ein innerer Endabschnitt der dritten Leiterschicht (17) über die zweite Halbleiterregion (12) vorragt, dadurch gekennzeichnet, dass ein gekrümmter Abschnitt (14) an einer Grenze zwischen jeder der ersten, der zweiten und der mehreren dritten Halbleiterregionen (11, 12) und der Halbleiterschicht (1) gebildet ist und Endabschnitte der benachbarten gekrümmten Abschnitte (14) eine Überlappung (13) haben, wobei mit der Entfernung der Position von der ersten Halbleiterregion (11) die Überlappung (13) kleiner wird.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die zweite und die dritte Halbleiterregion (12) Schutzringe sind.
  3. Halbleitervorrichtung nach Anspruch 1, bei der Endabschnitte aneinandergrenzender gekrümmter Abschnitte (14), die keine Überlappung miteinander aufweisen, einen Zwischenraum haben, wobei mit zunehmender Entfernung der Position von der ersten Halbleiterregion (11) der Zwischenraum breiter wird.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der ein innerer Endabschnitt jeder der Vielzahl von dritten Leiterschichten (17), die über den jeweiligen dritten Halbleiterregionen (12) so gebildet sind, dass sie voneinander getrennt sind, über eine unmittelbar innerhalb gelegene dritte Halbleiterregion (12) vorragt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die mehreren dritten Halbleiterregionen (12) voneinander getrennt sind und Zwischenräume haben, die mit zunehmender Entfernung der Position von der zweiten Halbleiterregion (12) breiter werden.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der die Struktur (27) zum Aufrechterhalten der Durchbruchspannung ferner Kontaktregionen (15) enthält, die als Oberflächenschichten der zweiten und der dritten Halbleiterregionen (12) mit einer Störstellenkonzentration gebildet sind, die höher als diejenige von jeweils in Kontakt mit der zweiten und der dritten Leiterschicht (17) stehenden Abschnitten der zweiten und der dritten Regionen (12) ist.
  7. Halbleitervorrichtung nach Anspruch 6, bei der eine Kontaktregion (15) über den vollen Umfang als eine Oberflächenschicht einer äußersten der dritten Halbleiterregionen (12) so gebildet ist, dass sie in Kontakt mit der zugehörigen Leiterschicht (17) ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der die erste, die zweite und die dritte Leiterschicht (17) Schichten mit niedrigem spezifischen Widerstand, Metallfilme oder Schichtfilme aus einer Schicht mit niedrigem spezifischen Widerstand und einem Metallfilm sind.
  9. Halbleitervorrichtung nach Anspruch 8, bei der die Schichten mit niedrigem spezifischen Widerstand Polysiliziumschichten sind.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der eine Oberflächenkonzentration der Wannenregionen (2) mehr als 100 mal höher als die Störstellenkonzentration der Halbleiterschicht (1) ist und Oberflächenkonzentrationen der ersten, der zweiten und der dritten Halbleiterregionen (11, 12) 10 bis 100 mal höher als die Störstellenkonzentration der Halbleiterschicht (1) sind.
DE102008032711.5A 2007-07-12 2008-07-11 Halbleitervorrichtung Active DE102008032711B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007183530 2007-07-12
JP2007-183530 2007-07-12

Publications (2)

Publication Number Publication Date
DE102008032711A1 DE102008032711A1 (de) 2009-01-15
DE102008032711B4 true DE102008032711B4 (de) 2019-01-03

Family

ID=40121729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008032711.5A Active DE102008032711B4 (de) 2007-07-12 2008-07-11 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US7911020B2 (de)
JP (1) JP5396756B2 (de)
CN (2) CN101345254A (de)
DE (1) DE102008032711B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
TWI381455B (zh) 2008-04-22 2013-01-01 Pfc Device Co 金氧半ｐ－ｎ接面二極體結構及其製作方法
CN102484073B (zh) 2009-07-31 2015-07-22 富士电机株式会社 半导体装置的制造方法以及半导体装置
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2013046908A1 (ja) * 2011-09-28 2013-04-04 三菱電機株式会社 半導体装置
JP2013098344A (ja) * 2011-10-31 2013-05-20 Toshiba Corp 半導体装置
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
JP2013187344A (ja) * 2012-03-08 2013-09-19 Hitachi Ltd 半導体装置及びその製造方法
DE112012006068B8 (de) 2012-03-22 2020-03-19 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP5949941B2 (ja) * 2012-11-29 2016-07-13 富士電機株式会社 半導体装置
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置
CN104332494B (zh) 2013-07-22 2018-09-21 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
JP6237064B2 (ja) * 2013-09-30 2017-11-29 サンケン電気株式会社 半導体装置
US9355958B2 (en) 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN104505401B (zh) * 2014-12-18 2017-12-01 电子科技大学 一种功率器件结终端结构
US9385195B1 (en) * 2015-03-31 2016-07-05 Stmicroelectronics, Inc. Vertical gate-all-around TFET
JP6425611B2 (ja) * 2015-04-17 2018-11-21 三菱電機株式会社 半導体装置及びその製造方法
CN105185698A (zh) * 2015-08-11 2015-12-23 上海华虹宏力半导体制造有限公司 减少沟道功率器件的源漏击穿电压蠕变的方法
CN107958939A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结肖特基二极管结构
US11063122B2 (en) * 2016-11-01 2021-07-13 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power conversion device
TWI635611B (zh) * 2017-09-25 2018-09-11 新唐科技股份有限公司 高壓半導體元件
CN118102503A (zh) * 2018-08-06 2024-05-28 三星电子株式会社 用于在移动通信系统中发送或接收信号的方法和装置
CN110620146B (zh) * 2019-09-24 2023-05-12 吉林华微电子股份有限公司 场板结构及半导体器件
CN112271211B (zh) * 2020-11-02 2024-01-09 龙腾半导体股份有限公司 分段式复合场板的终端结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360036B1 (de) 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
EP0615291A1 (de) 1993-03-10 1994-09-14 Hitachi, Ltd. Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US20030218220A1 (en) 2002-05-27 2003-11-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58108771A (ja) 1981-12-22 1983-06-28 Fujitsu Ltd 半導体装置
JPS58114434A (ja) 1981-12-28 1983-07-07 Fujitsu Ltd 高耐圧半導体装置
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
NL8401983A (nl) * 1984-06-22 1986-01-16 Philips Nv Halfgeleiderinrichting met verhoogde doorslagspanning.
JPH0563213A (ja) 1991-09-04 1993-03-12 Toshiba Corp 半導体装置
JP3185474B2 (ja) 1993-05-18 2001-07-09 株式会社日立製作所 半導体装置
US5345101A (en) * 1993-06-28 1994-09-06 Motorola, Inc. High voltage semiconductor structure and method
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP2002231944A (ja) * 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP2003197898A (ja) * 2001-12-25 2003-07-11 Shindengen Electric Mfg Co Ltd プレーナ型半導体装置
EP1487021A1 (de) * 2002-01-28 2004-12-15 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360036B1 (de) 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
EP0615291A1 (de) 1993-03-10 1994-09-14 Hitachi, Ltd. Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
US20030218220A1 (en) 2002-05-27 2003-11-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE102008032711A1 (de) 2009-01-15
CN101345254A (zh) 2009-01-14
US20090045481A1 (en) 2009-02-19
JP2009038356A (ja) 2009-02-19
CN101350365A (zh) 2009-01-21
JP5396756B2 (ja) 2014-01-22
US7911020B2 (en) 2011-03-22
CN101350365B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
DE102008032711B4 (de) Halbleitervorrichtung
DE10211688B4 (de) Halbleiterbauelement
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102015224428B4 (de) Halbleitervorrichtung
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102010043567B4 (de) Hochspannungshalbleitervorrichtung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112013005788B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112015006450T5 (de) Halbleitereinheit
DE3537004A1 (de) Vdmos-baustein
WO2000033385A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102010011112A1 (de) Halbleitervorrichtung
DE2536277A1 (de) Halbleiteranordnung
DE112015007172T5 (de) Siliciumcarbid-halbleitereinheit
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013216011B4 (de) Halbleitervorrichtungen
DE2406807A1 (de) Integrierte halbleiterschaltung
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE112018002359T5 (de) Halbleiterbauteil
DE102019129109A1 (de) Halbleitervorrichtung
DE102020203247B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

R012 Request for examination validly filed

Effective date: 20130122

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023620000

Ipc: H01L0029060000

R018 Grant decision by examination section/examining division
R020 Patent grant now final