DE10225864B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE10225864B4
DE10225864B4 DE10225864A DE10225864A DE10225864B4 DE 10225864 B4 DE10225864 B4 DE 10225864B4 DE 10225864 A DE10225864 A DE 10225864A DE 10225864 A DE10225864 A DE 10225864A DE 10225864 B4 DE10225864 B4 DE 10225864B4
Authority
DE
Germany
Prior art keywords
region
component according
guard ring
semiconductor component
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10225864A
Other languages
English (en)
Other versions
DE10225864A1 (de
Inventor
Tatsuhiko Fujihira
Takashi Kobayashi
Hitoshi Abe
Yasushi Niimura
Masanori Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Publication of DE10225864A1 publication Critical patent/DE10225864A1/de
Application granted granted Critical
Publication of DE10225864B4 publication Critical patent/DE10225864B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterbauteil, umfassend:
einen Halbleiterchip;
eine Schicht (11) mit niedrigem elektrischem Widerstand eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps im Bodenbereich des Halbleiterchips; eine die Durchbruchspannung stützende Schicht (12) des ersten Leitfähigkeitstyps über der Schicht (11) mit dem niedrigen elektrischen Widerstand;
eine Topfregion (13) des zweiten Leitfähigkeitstyps im Oberflächenteil der die Durchbruchspannung stützenden Schicht;
eine im Oberflächenteil (16) der Topfregion (13) gebildete Quellenregion (15) des ersten Leitfähigkeitstyps, die einen durch die Topfregion (13) bildeten Abstand von der die Durchbruchspannung stützenden Schicht (12) aufweist;
eine überhalb eines erstreckten Teils der Topfregion (13) mit dazwischen angeordnetem Steuerelektroden-Isolierfilm (17) befindliche Steuerelektrode (18), wobei der erstreckte Teil der Topfregion (13) sich an die Quellenregion (15) anschließt; Oberflächenabflußregionen (14) des ersten Leitfähigkeitstyps, die von der Topfregion (13) in der Oberfläche des Halbleiterchips umgeben sind; und
eine Flächenbemessung so, daß das Verhältnis zwischen der gesamten Außenfläche der Oberflächenabflußregionen (14), die von...

Description

  • Die Erfindung bezieht sich auf Halbleiterbauteile wie MOS-Feldeffekttransistoren (im folgenden bezeichnet als ”MOSFETs”) oder wie Bipolartransistoren mit isolierter Steuerelektrode (im folgenden bezeichnet als ”IGBTs” als Abkürzung für ”insulated-gate bipolar transistors”), die eine Steuerelektrodenstruktur aus einem Metall (M), einem Oxidfilm (O) und einer Halbleiterschicht (S) haben. Speziell betrifft die Erfindung Halbleiterbauteile mit vertikalem Aufbau, die Elektroden an den Hauptflächen eines Halbleiterchips haben und einen Strom vertikal zwischen den Elektroden fließen lassen, und die eine hohe Durchbruchspannung und niedrigen Verlust aufweisen.
  • Vertikale Halbleiterbauteile, in denen der Strom zwischen den an den Hauptflächen des Halbleiterchips angeordneten Elektroden fließt, werden verbreitet als Leistungs-Halbleiterbauteile verwendet. Die bekannten MOS-Halbleiterbauteile haben eine die Spannungsfestigkeit bewirkende Struktur, die üblicherweise um ihren aktiven Bereich gebildet ist, um die Durchbruchspannung des Bauteils zu stützen. Als Spannungsfestigkeitsstruktur wird eine Schutzringstruktur, eine Feldplattenstruktur oder eine Kombination eines Widerstandsfilms mit einer Feldplattenstruktur verwendet.
  • Bei den oben beschriebenen die Spannungsfestigkeit bewirkenden Strukturen wird jedoch tatsächlich nur eine Spannungsfestigkeit erzielt, die 90% oder weniger der idealen, aus dem verwendeten Halbleitersubstrat und der verwendeten Spannungsfestigkeitsstruktur berechneten Spannungsfestigkeit beträgt.
  • Zur Realisierung der Soll-Durchbruchspannung muß ein Halbleitersubstrat von hohem spezifischem Widerstand verwendet werden, oder muß ein dickes Halbleitersubstrat verwendet werden, oder muß eine die Durchbruchspannung erzielende Struktur mit ausreichendem Spielraum verwendet werden. Es wird hierdurch unvermeidlich ein hoher Ein-Widerstand bewirkt, selbst bei Halbleiterbauteilen, bei denen ein niedriger Ein-Widerstand gefordert wird.
  • Der hohe Ein-Widerstand ergibt sich von selbst aufgrund des hohen spezifischen Widerstands im Hauptteil des Halbleitersubstrats oder aufgrund der dicken verwendeten Halbleitersubstrate. Der spezifische Widerstand ρ (Ωcm) des Hauptteils einer Driftschicht unterhalb einer Topfregion – auch Topfbereich genannt – in den üblicherweise verwendeten Kristallen wird durch die folgende Beziehung beschrieben, unter Verwendung der Durchbruchspannung Vbr (V) des MOSFETs: –8,89 + 0,0526 Vbr < ρ < –11,86 + 0,0702 Vbr
  • Daß nur höchstens 90% der auf der Grundlage der Struktur des Halbleiterbauteils berechneten idealen Durchbruchspannung erzielt werden, ergibt sich erstens aus der planaren Anordnung des aktiven Bereichs und zweitens aus der nicht optimierten Durchbruchbeständigkeitsstruktur, die schon vor dem aktiven Bereich durchbricht.
  • Die US 4 593 302 A beschreibt ein Gegendotierverfahren, durch das man das Problem einer hohen Widerstandskomponente aufgrund des Effekts des Feldeffekttransistors mit Übergangsschicht, im folgenden bezeichnet als ”JFET-Widerstand”, vermeidet. Wenngleich die Gegendotierungstechnik die Unterdrückung der Erhöhung des JFET-Widerstands erleichtert, bewirkt die zum Reduzieren des JFET-Widerstands erhöhte Breite einer n–-leitenden Oberflächenregion eine Erniedrigung der Durchbruchspannung, und zur Vermeidung dieser Durchbruchspannungserniedrigung muß die Menge der gegendotierten Verunreinigung reduziert werden, was jedoch den Effekt der Verhinderung des Ansteigens des JFET-Widerstands dämpft. Jede der bekannten Techniken, durch die eines der Probleme gelöst werden soll, versagt jedoch beim Lösen eines anderen Problems, wodurch die Bemühungen ziellos im Kreise laufen.
  • US 4 974 059 A betrifft eine MOSFET-Struktur 20 und offenbart eine n+ Schicht 20 mit niedrigem Widerstand, eine darauf aufgebrachte n– Schicht 21 mit hohem spezifischen Widerstand sowie hexagonale p-dotierte Basisbereiche 22, 23, 24. Die Basisbereiche sind jeweils an deren Oberfläche von ringförmigen n+ Quellenbereichen 25, 26 bzw. 27 umgeben. Die Quellenbereiche 25, 26 und 27 definieren hexagonale Kanäle 28, 29 bzw. 30.
  • US 5 723 890 A betrifft ebenfalls eine MOS-Struktur. In den p-Typ Kanalbereichen 3 sind n+ Quellenbereiche 4 ausgebildet. Zwischen den Quellenbereichen 4 sind p+ Topfbereiche 2 ausgebildet. Die Struktur umfaßt ferner Steuerelektroden 5.
  • Eine Reduzierung der Steuerelektroden-Treiberladungsmenge Qg und die Reduzierung einer Kapazität Crss sind wirksam, um die Schaltverluste zu reduzieren. Die Steuerelektroden-Treiberladungsmenge Qg wird durch die nachfolgende Formel (1) berechnet, die die Ladungsmenge berechnet, mit der die Eingangskapazität Ciss des MOS-Halbleiterbauteils von 0 V bis zur Treiberspannung V1 (V) der Spannung Vgs zwischen der Steuerelektrode und der Quelle geladen wird.
  • Figure 00030001
  • Die Formel (1) zeigt, daß die Reduktion der Eingangskapazität Ciss zu einer Reduktion der Steuerelektroden-Treiberladungsmenge Qg führt, Die Eingangskapazität Ciss des MOS-Bauteils wird ausgedrückt durch die folgende Formel (2), einschließlich der Kapazität zwischen den Anschlüssen. Ciss = Cgs + Cgd (2)
  • Hier ist Cgs die Kapazität zwischen der Steuerelektrode und der Quelle und Cgd die Kapazität zwischen der Steuerelektrode und dem Abfluß (also Crss).
  • Durch die Erfindung soll ein Halbleiterbauteil geschaffen werden, das eine hohe Durchbruchspannung aufweist, erheblich das Kompromißverhältnis zwischen dem Ein-Widerstand und der Durchbruchspannung verbessert und sowohl den Ein-Widerstand als auch die Schaltungsverluste vermindert.
  • Dies wird durch die in den Ansprüchen gekennzeichnete Erfindung erreicht. Das erfindungsgemäße Bauteil umfaßt: Einen Halbleiterchip; im Bodenbereich des Halbleiterchips eine Schicht niedrigen elektrischen Widerstands eines ersten oder eines zweiten Leitfähigkeitstyps; eine die Durchbruchspannung stützende oder hakende Schicht des ersten Leitfäkigkeitstyps über der Schicht mit dem niedrigen Widerstand; eine Topfregion des zweiten Leitfähigkeitstyps im Oberflächenteil der die Durchbruchspannung stützenden Schicht; und einen unterhalb des Topfbereichs liegenden Hauptteil der die Durchbruchspannung stützenden Schicht, mit einem spezifischen Widerstand ρ (Ωcm) gemäß der folgenden Beziehung, die sich auf die Durchbruchspannung des Halbleiterbauteils stützt: –5,43 + 0,0316 Vbr < ρ < –8,60 + 0,0509 Vbr
  • Vorzugsweise ist der spezifische Widerstand ρ (Ωcm) des Hauptteils der die Durchbruchspannung haltenden Schicht unterhalb der Topfregion durch die folgende Beziehung gegeben: –5,43 + 0,0316 Vbr < ρ < –7,71 + 0,0456 Vbr beziehungsweise liegt in einem noch weiter bevorzugten Bereich: –5,43 + 0,0316 Vbr < ρ < –6,82 + 0,0404 Vbr
  • Wenn die Durchbruchspannung Vbr des Halbleiterbauteils 1000 V beträgt, ist der maximale spezifische Widerstand, der niedriger ist als –8,60 + 0,0509 Vbr, 42,3 Ωcm, bzw ist der maximale spezifische Widerstand, der niedriger ist als –7,71 + 0,0456 Vbr, 37,89 Ωcm, bzw ist der maximale spezifische Widerstand, der niedriger als –6,82 + 0,0404 Vbr ist, 33,58 Ωcm. Diese Werte des spezifischen Widerstands sind viel niedriger als der übliche spezifische Widerstand von 58,34 Ωcm, was die Möglichkeit anzeigt, Halbleiterbauteile zu realisieren, die einen niedrigen Ein-Widerstand aufweisen.
  • Es wird nun als Ergebnis von Simulationen und Untersuchungen, die später in Zusammenhang mit den Ausführungsformen der Erfindung beschrieben werden, möglich, Halbleitersubstrate zu verwenden, die den angegebenen Ein-Widerstand ergeben.
  • Vorteilhaft wird die Dicke t (μm) des Teils der die Durchbruchspannung haltenden Schicht zwischen der Topfregion und der Schicht mit dem niedrigen elektrischen Widerstand angegeben durch die folgende Beziehung auf der Basis der Durchbruchspannung des Halbleiterbauteils: 1,26 + 0,0589 Vbr < t < 1,96 + 0,0916 Vbr
  • Die Dicke t (μm) des Teils der die Durchbruchspannung haltenden Schicht zwischen der Topfregion und der Schicht mit dem niedrigen elektrischen Widerstand ergibt sich vorzugsweise aus der folgenden Beziehung: 1,26 + 0,0589 Vbr < t < 1,68 + 0,0785 Vbr
  • Wenn die Durchbruchspannung Vbr 1000 V beträgt, liegt die maximale Dicke, die geringer ist als 1,96 + 0,0916 Vbr, bei 93,56 μm, und die maximale Dicke, die geringer ist als 1,68 + 0,0785 Vbr, bei 80,18 μm.
  • Diese maximalen Dickenwerte liegen unter denen der üblichen Elemente, bei denen sie 100 μm betragen.
  • Zum Erzielen eines niedrigen Ein-Widerstands ist es sehr wirksam, den spezifischen Widerstand ρ und die Dicke t für den Bereich der Durchbruchspannung 100 V und 5000 V zu wählen. Und ein bemerkenswerter niedriger Ein-Widerstand wird erhalten durch Wahl des spezifischen Widerstands ρ und der Dicke t im Bereich der Durchbruchspannung zwischen 200 V und 2000 V.
  • Dem Erzielen eines niedrigen Ein-Widerstands und niedriger Schaltverluste dient das erfindungsgemäße MOS-Halbleiterbauteil, das folgende Teile umfaßt: einen Halbleiterchip, eine Schicht niedrigen elektrischen Widerstands eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps im Unterseitenteil des Halbleiterchips; eine die Durchbruchspannung haltende Schicht des ersten Leitfähigkeitstyps über der Schicht mit dem niedrigen elektrischen Widerstand; eine Topfregion des zweiten Leitfähigkeitstyps im Oberflächenteil der die Durchbruchspannung haltenden Schicht; eine Quellenregion des ersten Leitfähigkeitstyps im Oberflächenteil der Topfregion; eine Steuerelektrode über einem erstreckten Teil der Topfregion mit dazwischen angeordnetem Steuerelektroden-Isolierfilm, wobei der erstreckte Teil der Topfregion an die Quellenregion angrenzt; eine Quellenelektrode in elektrischem Kontakt sowohl mit der Topfregion als auch mit der Quellenregion; und eine Abflußelektrode an der Rückseitenfläche mit der Schicht mit dem niedrigen elektrischen Widerstand; und das mit den im folgenden beschriebenen spezifischen Eigenschaften versehen ist.
  • Die Oberflächenabflußregionen des ersten Leitfägkeitstyps, die die erstreckten Teile der die Durchbruchspannung stützenden oder haltenden Schicht sind, die sich bis zur Oberfläche des Halbleiterchips erstrecken, sind umgeben von der Topfregion des zweiten Leitfähigkeitstyps.
  • Anders als bei den Bauteilen nach dem Stand der Technik, bei denen die Topfregionen des zweiten Leitfähigkeitstyps umgeben sind von den Oberflächenabflußregionen des ersten Leitfähigkeitstyps, erleichtert das erfindungsgemäße Halbleiterbauteil das Verhindern des Anstiegs der elektrischen Feldstärke aufgrund des Formeffekts der Topfregion und das Erhalten einer hohen Durchbruchspannung selbst dann, wenn der Widerstand der die Durchbruchspannung haltenden Schicht niedrig ist. Wenn diese letztere Schicht einen niedrigen Widerstand hat, erleichtert dies die Reduzierung des Ein-Widerstands des Halbleiterbauteils.
  • Durch Verminderung des Verhältnisses zwischen der gesamten Oberfläche der Oberflächenabflußregionen, die von der Topfregion umgeben sind, und der Oberfläche der Topfregion einschließlich der Quellenregion und mit einer MOS-Struktur wird die Kapazität Crss zwischen der Oberflächenabflußregion und der Steuerelektrode, die einander über den Steuerelektroden-Isolierfilm gegenüberstehen, vermindert. Jedoch wird, wie oben beschrieben wurde, der Ein Widerstand hoch, wenn das angegebene Flächenverhältnis der Oberflächenabflußregionen reduziert wird.
  • Vorzugsweise ist jede Oberflächenabflußregion als ein langer Streifen gestaltet, und vorzugsweise ist der einzelne Streifen der Oberflächenabflußregion in seinem Hauptteil 0,1 μm bis 2 μm breit, um die Spannungsfestigkeit und die Kapazitätsverhältnisse zu optimieren.
  • Eine weitere Maßnahme zur Verbesserung der Spannungsfestigkeit ist eine in den Ansprüchen definierte Dimensionierung von Schutzringen um die Topfregion.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen und aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 eine Draufsicht auf die Oberfläche eines Halbleiterchips eines vertikalen n-Kanal-MOSFETs gemäß einer ersten Ausführungsform der Erfindung;
  • 2 einen Querschnitt durch einen Teil des aktiven Bereichs des vertikalen n-Kanal-MOSFETs gemäß 1;
  • 3 eine Draufsicht zur Darstellung der Anordnung der Metallelektroden des Halbleiterchips des MOSFETs gemäß 1;
  • 4 eine Draufsicht unter Darstellung der Anordnung von Streifen der Steuerelektrode und der Quellenelektrode des Halbleiterchips des MOSFETs gemäß 1;
  • 5 einen Querschnitt in einem Ebenenabschnitt A-A von 1 unter Darstellung der Verbindung der Steuerelektrode und deren Metallsteuerelektrode im Verbindungsabschnitt;
  • 6 ein Diagramm der Beziehungscharakteristik 1. des Oberseitenflächenverhältnisses zwischen n-leitenden Oberflächenabflußregionen und der Topfregion, 2. der Kapazität Crss zwischen der Steuerelektrode und dem Abfluß, und 3. dem Ein-Widerstand Ron, eines vertikalen Versuchs-n-Kanal-MOSFETs zueinander;
  • 7 ein Diagramm der Beziehungscharakteristik der Breite der n-leitenden Oberflächenabflußregionen, der Kapazität Crss und des Ein-Widerstands Ron des vertikalen Versuchs-n-Kanal-MOSFETs zueinander;
  • 8 ein Diagramm der Beziehungscharakteristik der Länge der n-leitenden Oberflächenabflußregionen und der Eingangskapazität Ciss des vertikalen Versuchs-n-Kanal-MOSFETs zueinander;
  • 9 ein weiteres Diagramm der Beziehungscharakteristik der Länge der n-leitenden Oberflächenabflußregionen und der Eingangskapazität Ciss des vertikalen Versuchs-n-Kanal-MOSFETs zueinander;
  • 10 ein Diagramm der Beziehungscharakteristik der Länge der n-leitenden Oberflächenabflußregionen und des Ein-Widerstands Ron des vertikalen Versuchs-n-Kanal-MOSFETs zueinander;
  • 11 ein weiteres Diagramm der Beziehungscharakteristik der Länge der n-leitenden Oberflächenabflußregionen und des Ein-Widerstands Ron des vertikalen Versuchs-n-Kanal-MOSFETs zueinander;
  • 12 eine Grafik bezüglich der Durchbruchspannung und des Ein-Widerstands RonA für die vertikale Versuchs-n-Kanal-MOSFETs gemäß der Erfindung und vertikale Vergleichs-n-Kanal-MOSFETs;
  • 13 eine Querschnittsansicht zur Darstellung der die Durchbruchspannungsfestigkeit bestimmenden Struktur des vertikalen n-Kanal-MOSFETs gemäß der ersten Ausführungsform;
  • 14 ein Diagramm der Beziehungscharakteristik zwischen der Zahl von Schutzringen und der Durchbruchspannung Vbr;
  • 15 eine grafische Darstellung der Beziehung der Durchbruchspannung Vbr zum Abstand zwischen der p-leitenden Topfregion und einem ersten Schutzring;
  • 16 eine grafische Darstellung der Beziehung zwischen der Durchbruchspannung Vbr und dem Abstand zwischen dem ersten und dem zweiten Schutzring;
  • 17 einen Querschnitt durch den aktiven Bereich eines vertikalen n-Kanal-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung;
  • 18 eine schematische perspektivische Ansicht des aktiven Bereichs des vertikalen n-Kanal-MOSFETs gemäß der zweiten Ausführungsform von 17;
  • 19 eine Querschnittsansicht zur Darstellung der die Durchbruchspannungsfestigkeit bestimmenden Region des vertikalen n-Kanal-MOSFETs gemäß der zweiten Ausführungsform;
  • 20 eine Querschnittsansicht zur Darstellung der die Durchbruchspannungsfestigkeit bestimmenden Region eines vertikalen n-Kanal-MOSFETs gemäß einer dritten Ausführungsform;
  • 21 eine Draufsicht unter Darstellung der Anordnung von Streifen der Steuerelektrode und der Quellenelektrode des Halbleiterchips eines vertikalen n-Kanal-MOSFETS gemäß einer vierten Ausführungsform der Erfindung;
  • 22 eine Draufsicht unter Darstellung der Halbleiterchipoberfläche eines vertikalen n-Kanal-MOSFETs gemäß einer fünften Ausführungsform der Erfindung;
  • 23 eine Draufsicht unter Darstellung der Streifen der Steuerelektrode und der Quellenelektrode am Halbleiterchip des MOSFETs gemäß der fünften Ausführungsform;
  • 24 eine Draufsicht unter Darstellung der Streifen der Steuerelektrode und der Quellenelektrode am Halbleiterchip des MOSFETs gemäß einer sechsten Ausführungsform der Erfindung;
  • 25 eine Draufsicht unter Darstellung der Halbleiterchipoberfläche eines vertikalen n-Kanal-MOSFETs gemäß einer siebten Ausführungsform der Erfindung;
  • 26 eine Draufsicht unter Darstellung der Streifen der Steuerelektrode und der Quellenelektrode am Halbleiterchip des MOSFETS gemäß der siebten Ausführungsform;
  • 27 einen Querschnitt in einem Ebenenabschnitt B-B von 25 unter Darstellung der Verbindung der Steuerelektrode mit deren Metallsteuerelektrode im Verbindungsabschnitt;
  • 28 eine Draufsicht unter Darstellung der Streifen der Steuerelektrode und der Quellenelektrode am Halbleiterchip des MOSFETS gemäß einer achten Ausführungsform;
  • 29 eine perspektivische Querschnittsdarstellung einer die Durchbruchspannung haltenden Schicht eines vertikalen n-Kanal-MOSFETS gemäß einer neunten Ausführungsform der Erfindung;
  • 30 eine perspektivische Querschnittsdarstellung einer die Durchbruchspannung haltenden Schicht eines vertikalen n-Kanal-MOSFETS gemäß einer zehnten Ausführungsform der Erfindung;
  • 31 einen Querschnitt durch den aktiven Bereich eines vertikalen n-Kanal-MOSFETS nach dem Stand der Technik;
  • 32 eine Draufsicht unter Darstellung eines planaren Anordnungsmusters der Steuerelektrode im vertikalen n-Kanal-MOSFET nach dem Stand der Technik,
  • 33 eine Draufsicht unter Darstellung eines anderen Planaren Anordnungsmusters der Steuerelektrode im vertikalen n-Kanal-MOSFET nach dem Stand der Technik;
  • 34 eine Draufsicht unter Darstellung eines noch weiteren bekannten Anordnungsmusters der Steuerelektrode im vertikalen n-Kanal-MOSFET nach dem Stand der Technik.
  • 35 einen Querschnitt durch einen weiteren vertikalen n-Kanal-MOSFET nach dem Stand der Technik.
  • 31 stellt einen Querschnitt durch den aktiven Bereich, in dem ein Hauptstrom fließt, eines Planaren vertikalen n-Kanal-MOSFETs nach dem Stand der Technik dar.
  • Der in 31 gezeigte bekannte vertikale MOSFET mit hoher Durchbruchspannung umfaßt eine Abflußelektrode 20 aus Metall, eine n+-leitende Abflußschicht 11 mit niedrigem elektrischem Widerstand in elektrischem Kontakt mit der Abflußelektrode 20, eine n–-leitende Driftschicht 12, die als Schicht zum Halten und Überstehen einer Spannung an der n+-leitenden Abflußschicht 11 dient, p-leitende Topfbereiche 13, die selektiv im Oberflächenteil der n–-leitenden Driftschicht 12 gebildet sind, und eine n+-leitende Quellenregion 15, die selektiv im Oberflächenteil der p-leitenden Topfbereiche 13 gebildet ist.
  • Ein Fortsatz 14 der Driftschicht 12 erstreckt sich in den Bereich zwischen den p-leitenden Topfregionen 13, und diese Topfregionen 13 erstrecken sich bis in den Bereich zwischen der n+-leitenden Quellenregion 15 und dem Fortsatz 14 der Driftschicht 12. Über diesem erstreckten Teil der Topfregion 13 liegt eine Steuerelektrode 18. (Im folgenden wird der Fortsatz 14 der Driftschicht 12 bezeichnet als ”Oberflächenabflußregion” oder als ”n–-leitende Oberflächenregion”). Zwischen dieser Region 14 und der Steuerelektrode 18 befindet sich ein Steuerelektroden-Isolierfilm 17.
  • Eine Quellenelektrode 19 hat Kontakt sowohl zur n+-leitenden Quellenregion 15 als auch zur p-leitenden Topfregion 13. Im Oberflächenteil der p-leitenden Topfregion 13 ist eine p+-leitende Kontaktregion 21 gebildet, die Kontakt zur Quellenelektrode 19 hat, um den Kontaktwiderstand zwischen der p-leitenden Topfregion 13 und der Quellenelektrode 19 zu erniedrigen oder die Sperr-Widerstandsfähigkeit zu verbessern.
  • Wenngleich man den Ein-Widerstand im leitenden Zustand des vertikalen MOSFETs durch den Gesamtwiderstand des Strompfads innerhalb des Bauteils angibt, macht doch der Widerstand der einen hohen spezifische Widerstand aufweisenden n–-leitenden Driftschicht 12 den größten Teil des Gesamtwiderstands des Halbleiterbauteils aus.
  • Man kann zur wirksamen Verminderung der Verluste des MOSFETs den spezifischen Widerstand der n–-leitenden Driftschicht 12, oder die Dicke dieser Schicht reduzieren. Da jedoch diese Schicht 12 im Sperrzustand des Bauteils so verarmt ist, daß die Spannung hauptsächlich an der Schicht 12 anliegt, hat eine starke Dotierung der Schicht 12 zur Reduzierung ihres spezifischen Widerstands oder eine niedrige Dimensionierung ihrer Dicke zur Widerstandsverminderung eine niedrige Durchbruchspannung zur Folge. Umgekehrt bewirkt eine zur Erhöhung der Durchbruchspannung dicker dimensionierte Schicht 12 einen hohen Ein-Widerstand und hohe Verluste.
  • Kurz dargestellt, muß ein Kompromiß gefunden werden zwischen dem Ein-Widerstand und der Durchbruchspannung. Bekanntlich existiert dieses Kompromißverhältnis zwischen dem Ein-Widerstand und der Durchbruchspannung nicht nur bei MOSFETs, sondern auch bei den anderen Leistungs-Halbleiterbauteilen wie den IGBTs, Bipolartransistoren und Dioden, obwohl dessen Bedeutung von Bauteil zu Bauteil unterschiedlich ist.
  • Da bei den oben beschriebenen Halbleiterbauteilen nach dem Stand der Technik die p-leitenden Topfregionen 13 üblicherweise hergestellt werden, indem man Verunreinigungsionen vorbei an der als Maske verwendeten Schicht der Steuerelektrode 18 einbringt, stellt das Planare Muster der p-leitenden Topfregionen 13 eine Inversion des Planaren Musters der Schicht der Steuerelektroden 18 dar. 32 und 33 zeigen in Draufsicht verschiedene Muster der Planaren Anordnung der Steuerelektroden bei einem vertikalen n-Kanal-MOSFET nach dem Stand der Technik.
  • Gemäß 32 hat die Steuerelektrode 18 quadratische Fenster, entsprechend der Beschreibung in JP 07-083 123 B7 einer geprüften Patentanmeldung. Die p-leitenden Topfregionen 13 sind quadratisch, da sie durch Einführung von Verunreinigungsionen durch die quadratischen Fenster der Steuerelektrode 18 hergestellt werden. Die n+-leitende Quellenregion 15 ist mit einem quadratischen Ring gestaltet, da sie durch Einführung von Verunreinigungsionen durch das Fenster der Steuerelektrode 18 hergestellt wird, das die Seiten der n+-leitenden Quellenregion bestimmt. Nach 32 sind in Kontakt mit den p-leitenden Topfregionen 13 und den n+-leitenden Quellenregionen 15 gebildete Kontaktregionen 24 der Quellenelektrode in den Fenstern der Steuerelektrode dargestellt. Die einzelne Kontaktregion 24 hat ebenso wie die p-leitende Topfregion 13 eine quadratische Form.
  • Gemäß 33 hat die Steuerelektrode 18 sechseckige Fenster, entsprechend dem Stand der Technik nach der US 4 593 302 A . In diesem Fall sind die p-leitenden Topfregionen 13 hexagonal. Die Quellenelektroden-Kontaktregion 24 hat ebenso wie die Topfregion 13 eine Sechseckform.
  • Beim üblichen aktiven Bereich dieser MOSFETs ergibt sich ein Problem. Wenn die Form der p-leitenden Topfregion 13 die in den 32 oder 33 gezeigte Form ist, wird die Form jedes p-leitenden Topfbereichs 13 bestimmt durch die n–-leitenden Oberflächenregionen 14 der n–-Driftschicht 12. Die p-leitenden Topfregionen 13 sind somit in Bezug zu den n–-leitenden Oberflächenbereichen 14 konvex. Aufgrund der konvexen Form der Topfbereiche 13 ist wegen des Formeffekts die elektrische Feldstärke über den p-Übergang zwischen der p-leitenden Topfregion 13 und den n–-leitenden Oberflächenregionen 14 hoch. Diese hohe elektrische Feldstärke bewirkt, daß die Durchbruchspannung im pn-Übergangsbereich niedriger ist als die durch die Verunreinigungskonzentrationen in der n–-leitenden Driftschicht 12 und der p-leitenden Topfregion 13 bestimmte Durchbruchspannung.
  • Zur Vermeidung des beschriebenen Problems ist es nach dem Stand der Technik notwendig, die n–-leitende Driftschicht 12 nur leicht zu dotieren. Die nur leicht dotierte Driftschicht 12 bewirkt aber einen hohen Ein-Widerstand.
  • Zum Zweck der Vermeidung einer niedrigen Durchbruchspannung aufgrund des Formeffekts der p-leitenden Topfregionen 13 beschreibt die US 5 723 890 A eine Steuerelektrode, deren Hauptteil aus einer Mehrzahl von Streifen gebildet ist, die sich in einer gemeinsamen Richtung erstrecken. 34 zeigt in Draufsicht das Muster der Planaren Anordnung der in der US 5 723 890 A beschriebenen Steuerelektrode 18. Demgemäß ist der Hauptteil der p-leitenden Topfregion 13 als Streifen geformt. Auch die Kontaktregion 24 ist als Streifen geformt. Jedoch ist auch der mit streifenförmiger Steuerelektrode 18 gebildete MOSFET nicht immer problemfrei.
  • Der Widerstand der Steuerelektrode mit quadratischen oder sechseckigen Fenstern bleibt auf einem niedrigen Wert, da das Steuersignal durch die Steuerelektrode fließt, die aufgrund ihrer Form wie ein Netz arbeitet. Der Widerstand der aus einer Vielzahl von Streifen bestehenden Steuerelektrode ist jedoch so hoch, daß ein später beschriebener Schaltverlust hoch wird, da das Steuersignal nur von den Enden der Streifen in einer Richtung fließt.
  • Zum Reduzieren der Verluste des MOSFETs muß man auch die Schaltverluste reduzieren, zusätzlich zur Reduzierung der vorn Ein-Widerstand im leitenden Zustand des Bauteils erzeugten Verluste. Allgemein ist es zum Reduzieren der Schaltverluste wichtig, die Schaltzeit zu verkürzen, insbesondere diejenige Schaltzeit, innerhalb derer das Bauteil vom Durchlaßzustand zum Sperrzustand wechselt.
  • Zum Verkürzen der Schaltzeit des in 31 dargestellten vertikalen MOSFETs muß man die Kapazität Crss zwischen der n–-leitenden Oberflächenregion 14 und der dieser Region 14 über den Steuerelektroden-Isolierfilm 17 gegenüberliegenden Steuerelektrode 18 vermindern. Hierzu dient in wirksamer Weise eine Verringerung der Breite der n–-leitenden Oberflächenregion 14 zwischen den p-leitenden Topfregionen 13.
  • Eine geringe Breite der n–-leitenden Oberflächenregion 14 zwischen den p-leitenden Topfregionen 13 hat jedoch eine hohe Widerstandskomponente zur Folge, und zwar aufgrund des Effekts des Feldeffekttransistors mit Übergangsschicht (bezeichnet als ”JFET-Widerstand”). Dieser Widerstand ist eine der Ein-Widerstands-Komponenten der MOSFETs. Ein hoher JFET-Widerstand bewirkt einen hohen Ein-Widerstand.
  • Außer der bekannten ( US 4 593 302 A ) Reduktion des beschriebenen JFET-Widerstands durch Anwendung einer Gegendotierung gibt es noch einen weiteren bekannten Weg der Reduktion der Kapazität Crss. 35 zeigt im Querschnitt einen weiteren vertikalen n-Kanal-MOSFET nach dem Stand der Technik, bei dem die Kapazität Crss vermindert ist. Gemäß 35 enthält ein solcher MOSFET einen dicken Steuerelektroden-Isolierfilm 25, der auf einem der n–-leitenden Oberflächenregion 14 gegenüberliegenden Teil des Isolierfilms 17 angeordnet ist, zur Reduktion der Kapazität Crss. Da jedoch zwischen dem Steuerelektroden-Isolierfilm 17 und dem dicken Steuerelektroden-Isolierfilm 25 Stufen gebildet werden, ist in den Stufenteilen die elektrische Feldstärke hoch, was eine niedrige Durchbruchspannung zur Folge hat.
  • Die schmälere Fläche der Steuerelektrode 18 kann zwar wirksam sein, um die Kapazität Cgs zwischen der Steuerelektrode und dem Abfluß zu vermindern, aber die geringere Breite der streifenförmigen Steuerelektrode, beispielsweise wie in 34 gezeigt, erhöht den Steuerelektrodenwiderstand innerhalb des Bauteils und bewirkt eine Erhöhung der Schaltverluste.
  • Es sei nun die Spannungsfestigkeitsstruktur betrachtet. Da der pn-Übergang zwischen der p-leitenden Topfregion 13 und der n–-leitenden Driftschicht 12 eine Krümmung im äußersten Umfangsteil der Topfregion 13 hat, steigt bei gleichem Potential wie dem der Quellenelektrode 19 auf der n–-leitenden Driftschicht 12 als der die Durchbruchspannung haltenden Schicht die elektrische Feldstärke im Bereich des gekrümmten pn-Übergangs schneller an als die elektrische Feldstärke an einem geraden pn-Übergang. Im gekrümmten pn-Übergang erreicht die elektrische Feldstärke die kritische Feldstärke bei einem Spannungswert, der niedriger liegt als die aus der Struktur der die Durchbruchspannung haltenden Schicht berechnete Durchbruchspannung, wodurch ein Durchbruch bewirkt wird.
  • Es werden nun im einzelnen Ausführungsformen der Erfindung beschrieben, bei denen durch besondere Maßnahmen und Dimensionierungen die Durchbruchspannung erhöht, der Ein-Widerstand erniedrigt und parasitäre Widerstände und Kapazitäten erniedrigt sind und eine sehr dichte Packung der Schaltungselemente ermöglicht ist.
  • Erste Ausführungsform
  • 1 zeigt als Draufsicht die Chip-Oberfläche, und 2 als Querschnitt durch einen Teil des aktiven Bereichs, in dem der Hauptstrom fließt, einen vertikalen n-Kanal-MOSFET gemäß einer ersten Ausführungsform der Erfindung. Eine die Durchbruchspannungsfestigkeit bestimmende Struktur wie ein Schutzring und eine Feldplatte, angeordnet im peripheren Teil des Halbleiterchips des MOSFETs, wird später beschrieben.
  • Gemäß 2 enthält der MOSFET gemäß der ersten Ausführungsform eine n+-leitende Abflußschicht 11 mit niedrigem Widerstand, auf dieser eine n–-leitende Driftschicht 12 mit hohem spezifischen Widerstand, eine selektiv im Oberflächenteil der Schicht 12 gebildete p-leitende Topfregion 13 und in der Topfregion 13 eine n+-leitende Quellenregion 15. Durch die p-leitende Topfregion 13 erstrecken sich zur Oberfläche des Halbleiterchips eine Mehrzahl von n–-leitenden Oberflächenregionen 14, die ein Teil der n–-leitenden Driftschicht 12 sind. Zur Verminderung des Kontaktwiderstands ist eine stark dotierte p+-leitende Kontaktregion 21 ausgebildet.
  • Eine Steuerelektrode 18 aus polykristallinem Silicium ist jeweils oberhalb der Oberfläche der p-leitenden Topfregion 13 angeordnet und erstreckt sich zwischen der n+-leitenden Quellenregion 15 und der n–-leitenden Oberflächenregion 14 mit dazwischen angeordnetem Isolierfilm 17. Eine Quellenelektrode 19 befindet sich im gemeinsamen Kontakt mit der n+-leitenden Quellenregion 15 und der p+-leitenden Kontaktregion 21. In vielen Fällen erstreckt sich die Quellenelektrode 19 über die Steuerelektrode 18 hinweg, mit dazwischen liegendem Zwischenschicht-Isolierfilm 22, der auf der Steuerelektrode 18 und um diese herum angeordnet ist. An der rückseitigen Fläche der n+-leitenden Abflußschicht 11 befindet sich eine Abflußelektrode 20.
  • Der Wirkungsmechanismus des MOSFETs von 2 ist, kurz dargestellt, folgender:
    Verarmungsschichten erstrecken sich von der Topfregion 13 zur Driftschicht 12, und das Potential dieser Verarmungsschichten ist das gleiche wie das Potential der Quellenelektrode 19, die üblicherweise im Rückwärts-Sperrzustand geerdet ist, wobei eine Durchbruchspannung gesichert ist, die durch die Breite der Verarmungsschichten und die elektrische Feldstärke in den Verarmungsschichten bestimmt wird. Die Ausdehnung der Verarmungsschichten wird bestimmt durch die Dicke und den spezifischen Widerstand der Driftschicht 12. Durch Erhöhen des spezifischen Widerstands und der Dicke der Driftschicht 12 wird eine hohe Durchbruchspannung erhalten.
  • Durch Belegen der Steuerelektrode 18 mit einem in Bezug zum Potential der Quellenelektrode 19 positiven Potential wird im Oberflächenteil 16 der Topfregion 13 eine Inversionsschicht erzeugt. Diese dient als Kanal, durch den Elektronen als Ladungsträger von der n+-leitenden Quellenregion 15 zur n–-leitenden Oberflächenregion 14 fließen. Die Elektronen fließen dann über die n–-leitende Driftschicht 12 und die n+-leitende Abflußschicht 11 zur Abflußelektrode 20, was den Ein-Zustand des MOSFETs darstellt.
  • Die Querschnittsdarstellung in 2 entspricht zwar weitgehend der Querschnittsdarstellung des bekannten MOSFET in 31, jedoch unterscheidet sich der MOSFET von 2 gemäß der ersten Ausführungsform der Erfindung vom MOSFET von 31 darin, daß die n–-leitenden Oberflächenregionen 14 in der p-leitenden Topfregion 13 gemäß 2 schmaler sind als die entsprechenden Regionen in 31.
  • In 1, die den Halbleiterchip des vertikalen n-KANAL-MOSFETs der ersten Ausführungsform in Draufsicht zeigt, ist die spezifische Eigenschaft dieser Ausführungsform deutlich dargestellt. Da die üblicherweise im Umfangsteil des Halbleiterbauteils ausgebildete Durchbruchspannungsfestigkeit-Struktur für das spezifische Merkmal der ersten Ausführungsform nicht pertinent ist, ist diese Struktur in 1 weggelassen.
  • Gemäß 1 umgibt die p-leitende Topfregion 13 viele n–-leitende Oberflächenregionen 14, die jeweils streifenförmig ausgebildet sind und sich in einer gemeinsamen Richtung erstrecken (in 1 sind einige der n–-leitenden Oberflächenregionen 14 nicht voll dargestellt, sondern nur durch Punkte angedeutet, um die Darstellung und Beschreibung zu vereinfachen). Es sind vier Arten von n–-leitenden Oberflächerregionen 14 dargestellt, die im Vergleich zueinander unterschiedlich lang sind, entsprechend der Anordnung der Quellenelektrode 19 und der metallenen Steuerelektrode 27, die in 3 dargestellt sind. Lange Oberflächenregionstreifen 14a befinden sich unterhalb des breiten Teils der Quellenelektrode 19, kurze Streifen 14b befinden sich unterhalb der Teile der Quellenelektrode 19, zwischen denen sich die metallene Steuerelektrode 27 erstreckt, und noch kürzere Streifen 14c der Oberflächenregionen befinden sich unterhalb der Teile der Quellenelektrode 19, zwischen denen eine Steuerelektroden-Anschlußfläche 29 gebildet ist.
  • Wie 3 zeigt, ist in der Quellenelektrode 19 zu deren Verbindung mit dem externen Anschluß eine Quellenelektroden-Anschlußfläche 28 gebildet. Die metallene Elektrode 27 umgibt die Quellenelektrode 19. Außerdem erstreckt sich in einen Ausschnitt der Quellenelektrode 19 ein Abzweig einer metallenen Steuerelektrode 27. Die Steuerelektroden-Anschlußfläche 29 zum Verbinden der metallenen Steuerelektrode 27 an den externen Anschluß ist auf einem Teil des Abzweigs der metallenen Steuerelektrode 27 angeordnet, der sich in den Ausschnitt der Quellenelektrode 19 erstreckt. Am Außenumfang der 3 ist noch eine periphere Elektrode 30 dargestellt, die auf das gleiche Potential gesetzt wird wie die Abflußelektrode 20. Die periphere Elektrode 30 ist eine Stopperelektrode, wie sie üblicherweise im äußeren Umfangsteil der die Durchbruchspannungsfestigkeit bestimmenden Struktur angeordnet ist, um eine Expansion der Verarmungsschichten zu verhindern.
  • 4 ist eine Draufsicht zur Darstellung der Form der Steuerelektroden 18, die als Maske zum Bilden jeder Region im Oberflächenteil des Halbleiterchips dient, und zeigt die relative Positionsbeziehung zwischen den Streifen der Steuerelektrode 18 und einer Quellenelektroden-Kontaktregion 24. 4 zeigt die Streifen der Steuerelektrode 18, die jeweils eine gewisse Länge haben, und die Streifen der Quellenelektroden-Kontaktregion 24, die ebenfalls jeweils eine gewisse Länge haben. Die Streifen der Steuerelektrode 18 und die streifenförmige Quellenelektroden-Kontaktregion 24 wechseln einander ab. Die Endteile jedes Streifens der Steuerelektrode 18, die sich in einer Richtung erstrecken, verengen sich einmal und erweitern sich dann wieder. Sie verengen sich einmal zum Zweck, die Steuerelektrodenfläche außerhalb des aktiven Bereichs zu minimieren und die Kapazität Crss zu reduzieren. Da die p-leitende Topfregion 13 hergestellt wird, indem man die Akzeptor-Verunreinigung unter Verwendung der Steuerelektrode 18 als Maske einbringt, wird die Kapazität Crss zwischen der Steuerelektrode 18 und den n–-leitenden Oberflächenregionen 14 reduziert durch Expandieren der p-leitenden Topfregion 13, soweit als möglich, zu den Teilen des Halbleiterchips unterhalb der verengten Teile der Steuerelektrodenstreifen derart, daß die Fläche der n–-leitenden Oberflächenregionen 14 schmal wird. Die Endteile jeder Steuerelektrode 18 sind wieder verbreitert und ergeben Anschlußabschnitte 26 zum Verbinden jeder Steuerelektrode 18 mit der metallenen Steuerelektrode 27, die wie 3 zeigt, über den Anschlußabschnitten 26 positioniert ist.
  • Wieder bezugnehmend auf 1, stehen den Endteilen der n–-leitenden Oberflächenregionen 14a, 14b und 14c hinsichtlich der p-leitenden Topfregion 13 kleine n–-leitende Oberflächenregionen 14d gegenüber, die sich unterhalb der Anschlußabschnitte 26 an den Endteilen der Streifen der Steuerelektrode 18 befinden. Wenn die Größe der Anschlußabschnitte 26 auf der Grundlage der Präzision der heute verfügbaren Bearbeitungstechnik bestimmt wird, verbleiben die kleinen n–-leitenden Oberflächenregionen 14d, die nicht vollständig durch die p-leitende Topfregion 13 überdeckt sind. Bei ausreichend präziser Bearbeitungstechnik sind solche kleinen n–-leitenden Oberflächenbereiche 14d, die vollständig von der p-leitenden Topfregion 13 bedeckt sind, nicht sichtbar.
  • 5 stellt einen Querschnitt in einem Ebenenabschnitt A-A in 1 dar und zeigt in vergrößertem Maßstab die Verbindung der Steuerelektrode 18 und der metallenen Steuerelektrode 27 im Anschlußabschnitt 26. In dieser Fig. sind der Steuerelektroden-Oxidfilm 17, ein dicker Feldoxidfilm 17a und die Quellenelektrode 19 zu sehen. Der Teil an der Oberflächenelektrode entlang dem Ebenenabschnitt A-A ist auch in 3 als gestrichelte Linie A-A eingezeichnet.
  • Die Dimensionen der konstituierenden Schichten und Regionen des MOSFETs gemäß der ersten erfindungsgemäßen Ausführungsform werden nachfolgend angegeben.
  • Die Streifen der Steuerelektrode 18 in 4 sind 5,6 μm breit und 3,6 mm lang. Diese Streifen haben einen gegenseitigen Abstand von 9,4 μm, was bedeutet, daß der Wiederholungsschritt, bei dem sich die Streifen der Steuerelektrode 18 wiederholen, 15 μm bemißt. Verunreinigungsionen zum Bilden der p-leitenden Topfregion 13 werden unter Verwendung der Steuerelektrode 18 als Maske eingeführt. Aufgrund dieses Schemas ist die n-leitende Oberflächenregion 14 in 1 1,6 μm breit. Die Breite der p-leitenden Topfregion 13 beträgt zwischen den n--leitenden Oberflächenbereichen 14 13,4 μm. Die Diffusionstiefe der p-leitenden Topfregion 13 beträgt nach 2 etwa 4 μm. Die n+-leitende Quellenregion 15 ist 2,5 μm breit und ihre Diffusionstiefe beträgt 0,3 μm. Die Quellenelektroden-Kontaktregion 24 von 4 ist 7 μm breit. Wenn die Dimensionen der konstituierenden Elemente die beschriebenen sind, beträgt das Verhältnis zwischen der Fläche der n–-leitenden Oberflächenregionen 14 und der Fläche der p-leitenden Topfregion 13 in der Oberfläche des Halbleiterchips 0,12.
  • Zum Zweck des Vergleichs sei angegeben, daß das Oberflächenverhältnis zwischen den n–-leitenden Oberflächenregionen 14 und der p-leitenden Topfregion 13 beim MOSFET nach dem Stand der Technik, der anhand der 32, 33 und 34 beschrieben wurde, etwa 3, 2 bzw 1 beträgt.
  • 13 zeigt in einer Querschnittsansicht die die Durchbruchspannungsfestigkeit bestimmende Struktur des vertikalen n-Kanal-MOSFETs gemäß der ersten Ausführungsform. Der aktive Bereich ist in der Figur links und die die Durchbruchspannungsfestigkeit bestimmende Struktur am rechten Ende der Figur dargestellt. Beispielsweise ist die Durchbruchspannungsklasse des in 13 dargestellten MOSFETs die 600 V Klasse.
  • Im Oberflächenendteil der n–-leitenden Driftschicht 12 befindet sich eine p-leitende Umfangsregion 33, auf der die periphere Elektrode 30 sitzt. Die Figur zeigt weiterhin einen Polyimidfilm 37 zum Oberflächenschutz.
  • Weiterhin zeigt 13 Schutzringe g1 bis g14. Es handelt sich um vierzehn Schutzringe, die zwischen der Quellenelektrode 19 und der peripheren Elektrode 30 angeordnet sind und auf das Potential der Abflußelektrode gesetzt werden. Die in der Zeichnung unterhalb der Zwischenräume zwischen benachbarten Schutzringen eingetragenen Zahlen bezeichnen Abstände I1, I2 ... zwischen der Topfregion und dem ersten Schutzring bzw. zwischen den benachbarten Schutzringen in der Einheit μm. Benachbarte Schutzringe sind umso weiter von einander beabstandet, je weiter ihr Abstand von der Quellenelektrode 19 ist.
  • Zum Erhalten der Durchbruchspannung Vbr von 600 V wird der spezifische Widerstand der n–-leitenden Driftschicht 12 auf 20 Ωcm und ihre Dicke auf 50 μm eingestellt. Der spezifische Widerstand von 20 Ωcm ist niedriger als der im Anspruch 1 definierte Maximalwert des spezifischen Widerstands, der 21,94 Ωcm beträgt, und ist höher als der im Anspruch 2 definierte Maximalwert des spezifischen Widerstands, der 19,65 Ωcm beträgt. Die Dicke von 50 μm liegt unter dem Maximalwert von 56,92 μm, der im Anspruch 4 definiert ist, und liegt über dem Wert von 48,78 μm, der im Anspruch 5 definiert ist.
  • Es wurden Versuchs-Bauteile hergestellt, bei denen das Flächenverhältnis der Oberflächen der Oberflächenabflußregionen 14 des ersten Leitfähigkeitstyps von Bauteil zu Bauteil unterschiedlich war, und die Beziehungen zwischen dem Oberflächenverhältnis, der Kapazität Crss zwischen der Steuerelektrode und dem Abfluß, und dem Ein-Widerstand, sind in 6 gezeigt. Hierin ist auf der horizontalen Achse das Verhältnis zwischen der gesamten Oberseitenfläche der Oberflächenabflußregionen und der Oberseitenfläche der Topfregion einschließlich der Quellenregion aufgetragen; auf der linksseitigen vertikalen Achse ist die Kapazität Crss aufgetragen und auf der rechtsseitigen vertikalen Achse der Ein-Widerstand Ron. Die Versuchs-Bauteile waren n-Kanal-MOSFETs gemäß der ersten Ausführungsform der Erfindung, und die Fläche ihres aktiven Bereichs betrug etwa 16 mm2. Der Oberflächenabflußbereich war etwa 3,6 mm lang.
  • 6 zeigt, daß die Kapazität Crss mit zunehmendem Oberseitenflächenverhältnis der Oberflächenabflußregion zunimmt. Es ist deshalb erwünscht, das Oberseitenflächenverhältnis soweit als möglich zu reduzieren. Zum Reduzieren der Kapazität Crss auf 15 pF oder weniger, was für das praktische Bauelement akzeptabel ist, darf das Oberseitenflächenverhältnis nicht mehr als 0,23 betragen.
  • Der Ein-Widerstand Ron ist am niedrigsten im Oberseitenflächenverhältnis-Bereich zwischen 0,15 und 0,2. Ron steigt allmählich an, wenn das Oberseitenflächenverhältnis den Wert 0,2 zur höheren Seite überschreitet, und steigt scharf an, wenn das Oberseitenflächenverhältnis 0,15 zur niedrigeren Seite hin überschreitet. Zum Reduzieren der Kapazität Crss auf den zweifachen Wert der Minimumkapazität, die für das praktische Bauteil akzeptabel ist, oder einen niedrigeren Wert muß das Oberseitenflächenverhältnis 0,01 oder mehr betragen.
  • Unter Beachtung dieser Ergebnisse ist es für das Oberseitenflächenergebnis zu bevorzugen, daß es im Bereich zwischen 0,01 und 0,2 liegt. Ein Oberseitenflächenverhältnis innerhalb dieses angegebenen Bereichs erleichtert das Erhalten eines MOS-Halbleiter-Bauteils, der gleichzeitig einen niedrigen Ein-Widerstand und eine niedrige Kapazität Crss zeigt.
  • Vorzugsweise ist jede Oberflächenabflußregion als ein langer Streifen gestaltet. Da die Streifen der Oberflächenabflußregionen des ersten Leitfähigkeitstyps durch die Topfregion des zweiten Leitfähigkeitstyps umgeben sind, kann der Anstieg der elektrischen Feldstärke, der vom Formeffekt der Topfregion bewirkt wird, unterdrückt und eine hohe Durchbruchspannung selbst dann erzielt werden, wenn der Widerstand der die Durchbruchspannung haltenden Schicht niedrig ist. Diese Effekte werden bei den Strukturen nach dem Stand der Technik nicht erzielt, bei denen die Abflußregionen des zweiten Leitfähigkeitstyps durch die Oberflächenabflußregion des ersten Leitfähigkeitstyps umgeben werden.
  • Vorzugsweise ist der einzelne Streifen der Oberflächenabflußregion in seinem Hauptteil 0,1 μm bis 2 μm breit.
  • Durch Reduzieren der Breite der Oberflächenabflußregion 14 wird es möglich, die Kapazität Crss zwischen der Oberflächenabflußregion und der Steuerelektrode, die einander über den Steuerelektroden-Isolierfilm gegenüberliegen, zu reduzieren. Der schmale Streifen der Oberflächenabflußregion bewirkt jedoch einen hohen Ein-Widerstand.
  • Es wurden auch Versuchs-Bauteile, bei denen die Breite der Streifen der Oberflächenabflußregion 14 von Bauteil zu Bauteil unterschiedlich war, hergestellt und die Beziehungen zwischen der Breite der Oberflächenabflußregionen, der Kapazität Crss und dem Ein-Widerstand sind in 7 dargestellt. In dieser Figur sind auf der horizontalen Achse die Breite der Oberflächenabflußregionen, auf der linksseitigen vertikalen Achse die Kapazität Crss und auf der rechtsseitigen vertikalen Achse der Ein-Widerstand Ron aufgetragen. Die Oberflächenabflußregionen waren 3,6 mm lang.
  • Wie 7 zeigt, steigt die Kapazität Crss proportional zur Breite der Oberflächenabflußregionen an. Es ist deshalb erwünscht, daß die Oberflächenabflußregionen so schmal als möglich sind. Zum Reduzieren der Kapazität Crss auf einen Wert von 15 pF oder weniger, was für das praktische Bauteil akzeptabel ist, darf die Breite der Oberflächenabflußregion höchstens 3 μm betragen.
  • Der Ein-Widerstand Ron ist am niedrigsten in dem Bereich, in dem die Streifenbreite der Oberflächenabflußregionen 14 zwischen 1,5 und 2,0 μm beträgt.
  • Er erhöht sich allmählich, wenn die Streifenbreite den Wert von 2,5 μm zur Seite der höheren Werte überschreitet, und steigt steil an, wenn die Streifenbreite 1 μm zur Seite der niedrigeren Werte überschreitet. Zum Reduzieren des Ein Widerstands auf einen Wert, der das Zweifache des Minimums beträgt und für das praktische Bauteil akzeptabel ist, oder auf einen niedrigeren Wert muß die Streifenbreite der Oberflächenabflußregionen mindestens 0,1 μm betragen.
  • Wie oben beschrieben, gibt es einen Kompromiß zwischen dem Ein-Widerstand und der Kapazität Crss in dem Bereich, in dem die Oberflächenabflußregion kurz ist. Zum Realisieren eines praktisch niedrigeren Ein-Widerstands und einer praktisch niedrigeren Kapazität Crss ist vorzugsweise die Kapazität nicht höher als 15 pF und der Ein-Widerstand nicht höher als 1,5 Ω. Die Breite der Oberflächenabflußregion des ersten Leitfähigkeitstyps ist deshalb beschränkt auf den Bereich zwischen 0,1 μm und 2 μm. Ist die Kapazität Crss niedrig, so ist der Schaltungsverlust reduziert.
  • Ist der Hauptteil der streifenförmigen Oberflächenabflußregionen 14 breit, so ist auch das elektrische Feld im Oberflächenteil des Halbleiterchips erhöht, mit der Folge einer erniedrigten Durchbruchspannung. Ist andererseits der Hauptteil der Oberflächenabflußregion schmal, so ist der JFET-Widerstand erhöht, mit der Folge eines hohen Ein Widerstands. Man kann jedoch ein Halbleiterbauteil, bei dem man eine Reduktion der Durchbruchspannung und einen Anstieg des Ein-Widerstands leichter verhindern kann, erhalten, indem man die Optimumbereiche der Dimensionierungen in der beschriebenen Weise bestimmt.
  • Wenn die Oberflächenabflußregionen des ersten Leitfähigkeitstyps als jeweilige Streifen geformt sind, wird es möglich, die Kapazität Crss zwischen den Oberflächenabflußregionen und der Steuerelektrode, die einander über den Steuerelektroden-Isolierfilm gegenüberliegen, zu reduzieren, indem das Verhältnis zwischen der Oberseitenfläche der Oberflächenabflußregionen, die von der Topfregion umgeben sind, und der Summe der Oberseitenflächen der Topfregion und der Quellenregion erniedrigt. Wenngleich der Ein-Widerstand in Verbindung mit der Reduktion der Kapazität Crss ansteigt, ist es doch möglich, ein Halbleiterbauteil zu erhalten, dessen Durchbruchspannung nicht reduziert ist, dessen Ein-Widerstand nur in akzeptablem Maß erhöht ist und dessen Kapazität Crss auf einen niedrigen Wert gedrückt ist, indem das Oberseitenflächenverhältnis der Oberflächenabflußregionen des ersten Leitfähigkeitstyps in der beschriebenen Weise begrenzt werden.
  • Mit Hilfe eines Aufbaus, der die Realisierung einer Mehrzahl von Mitteln im Bauteil erleichtert, kann man ein Haltleiterbauteil erhalten, bei dem die Verbesserung seiner Charakteristiken erleichtert ist.
  • Wenn die Streifen der Oberflächenabflußregionen lang sind, ist der Ein-Widerstand niedrig, da die Kanalbreite für die selbe Fläche größer ist. Andererseits ergibt sich, da diese langen Streifen einen hohen Steuerelektrodenwiderstand im Schaltelement bewirken, eine lange Schaltzeit und weiter ein hoher Schaltverlust.
  • Werden andererseits die Streifen der Oberflächenabflußregion wesentlich kürzer gemacht, indem die Steuerelektrode in den Mittelteilen davon angeordnet werden, so wird durch derartige Anordnungen der Steuerelektrodenwiderstand innerhalb des Bauteils reduziert, die Schaltzeit verkürzt und somit der Schaltverlust erniedrigt. Jedoch entsteht ein hoher Ein-Widerstand, da die Kanalbreite für die gleiche Fläche geringer wird.
  • Also soll die Länge der Oberflächenabflußregionen des ersten Leitfähigkeitstyps auf einen passenden Bereich begrenzt werden.
  • Es wurden Versuchs-Bauteile hergestellt, bei denen die Oberflächenabflußregionen unterschiedlich lang waren. Die Beziehung zwischen der Länge der Oberflächenabflußregion und der Eingangskapazität Ciss, die die Schaltzeit beeinflußt, ist in den 8 und 9 und die Beziehung zwischen der Länge der Oberflächenabflußregionen und dem Ein-Widerstand Ron ist in den 10 und 11 angegeben. In den 8 und 9 ist auf der horizontalen Achse die Länge der Oberflächenabflußregionen aufgetragen und auf der vertikalen Achse die Eingangskapazität Ciss aufgetragen. In den 10 und 11 sind auf der horizontalen Achse die Länge der Oberflächenabflußregionen angegeben und auf der vertikalen Achse der Ein-Widerstand Ron aufgetragen. Die Breite der Oberflächenabflußregionen betrug 1,6 μm und das Oberseitenflächenverhältnis der Oberflächenabflußregionen betrug 0,12.
  • Wie 8 zeigt, ist die Eingangskapazität Ciss im Bereich, in dem die Oberflächenabflußregionen mindestens 500 μm lang sind, nahezu konstant. Die Eingangskapazität Ciss steigt zunehmend an, wenn die Länge der Oberflächenabflußregionen den Wert von 500 μm zur Seite der niedrigeren Werte unterschreitet.
  • 9 zeigt einen vergrößerten Ausschnitt aus 8, in dem die Oberflächenabflußregionen nur bis zu 400 μm lang sind. Gemäß 9 steigt die Eingangskapazität Ciss steil an, wenn die Länge der Oberflächenabflußbereiche 100 μm zur Seite der niedrigeren Werte unterschreitet. Die 8 und 9 zeigen, daß die n–-leitenden Oberflächenabflußbereiche vorzugsweise mindestens 100 μm lang sind und noch mehr bevorzugt mindestens 500 μm lang sind, um die Schaltzeit zu verkürzen.
  • Die 10 und 11 zeigen die Beziehung zwischen der Länge der Oberflächenabflußregion und dem Ein-Widerstand. Gemäß 10 ist der Ein Widerstand nahezu konstant in dem Bereich, in dem die Oberflächenabflußregion 500 μm lang oder länger ist. Er steigt allmählich an, wenn die Länge der Oberflächenabflußregion den Wert von 500 μm zur Seite der kürzeren Werte unterschreitet. 11 zeigt einen Ausschnitt aus 10, mit den Langen der Oberflächenabflußregion bis 400 μm. Gemäß 11 steigt der Ein-Widerstand steil an, wenn die Länge dieser Region 100 μm unterschreitet. Die 10 und 11 zeigen, daß die n–-leitende Oberflächenabflußregion wenigstens 100 μm lang, vorzugsweise aber wenigstens 500 μm lang sein soll, um den Ein-Widerstand niedrig zu halten.
  • Durch Beachtung der Minimumvorgabe von 500 μm für die Länge der Oberflächenabflußregion werden der Ein-Widerstand und die Schaltverluste des so erhaltenen Halbleiterbauteils niedrig gehalten.
  • Die Steuerelektrode besteht vorteilhafterweise aus einer Mehrzahl von Streifen. Durch die Herstellung der Topfregion unter Verwendung der aus einer Mehrzahl von Streifen gebildeten Steuerelektrode als Maske werden zwangsläufig unter den Steuerelektroden streifenförmige Oberflächenabflußregionen geschaffen, die von der Topfregion umgeben sind.
  • Wie oben beschrieben, ist die Breite der Oberflächenabflußregionen vorzugsweise beschränkt auf den Bereich von 0,1 μm bis 2 μm. Diese Breite wird bestimmt durch die Streifenbreite der Steuerelektrode, die als Maske zum Bilden der Topfregion dient, und durch die seitliche Erstreckung der Diffusion der Verunreinigung zum Bilden der Topfregion. Die Breite der Steuerelektrodenstreifen beträgt zum Zweck der Beschränkung der Streifenbreite der Oberflächenabflußregionen innerhalb des oben angegebenen zweckmäßigen Bereichs 4 μm bis 8 μm und vorzugsweise 5 μm bis 7 μm, wobei angenommen wird, daß die seitliche Erstreckung der Diffusion der Verunreinigung etwas niedriger als 2 μm ist.
  • Da aus dem selben Grund die Länge der Oberflächenabflußregionen durch die Länge der Steuerelektrodenstreifen bestimmt wird, wird als Länge für die Steuerelektrodenstreifen vorteilhafterweise 100 μm oder mehr und vorzugsweise mindestens 500 μm vorgegeben, was die zweckmäßige Länge der Oberflächenabflußregionen ist.
  • Schmale Brücken, die die Steuerelektrodenstreifen verbinden, erleichtern die Reduzierung des Steuerelektrodenwiderstands. Vorzugsweise sind die Brücken der Steuerelektrode maximal 4 μm breit. Wenn die Brücken der Steuerelektrode schmaler als 4 μm sind und die seitliche Erstreckung der Diffusion der Verunreinigung auf etwa 2 μm eingestellt ist, erstreckt sich die Topfregion unter den Brücken durch die Diffusion von beiden Brückenseiten her so, daß die Topfregion die Oberflächenabflußregionen umgibt.
  • Vorzugsweise ist höchstens alle 50 μm, noch mehr bevorzugt alle 250 μm der Streifen der Steuerelektrode eine Brücke gebildet.
  • Zwar wird durch Anordnen vieler Brücken der Steuerelektrodenwiderstand erniedrigt, jedoch wird hierdurch die Schaltgeschwindigkeit niedrig und steigt der Schaltverlust, da die Kapazität Cgd zwischen der Steuerelektrode und dem Abfluß ansteigt. Die Topfregion erstreckt sich zwar durch die Diffusion von beiden Seiten der Brücken her auch in den Raum unter den Brücken, jedoch erstreckt sich die im Oberflächenteil der Topfregion gebildete Quellenregion nicht bis unter die Brücken, da die seitliche Diffusionserstreckung der Quellenregion aufgrund der geringen Diffusionstiefe dieser Region nur kurz ist. Da unter den Brücken kaum Kanäle erzeugt werden, verbleibt der Raum unter den Brücken als ineffektiver Bereich und ist die Kanalbreite für eine gleiche Fläche geringer. Hierdurch wird ein erhöhter Ein-Widerstand erzeugt. Es ist also nicht vorteilhaft, die Brücken unkritisch zu vermehren. In der Folge kann als vorteilhaft angegeben werden, daß eine Brücke alle 100 μm und vorzugsweise alle 500 μm der Streifen der Steuerelektrode angeordnet werden.
  • Vorteilhafterweise ist der spezifische Widerstand in den Teilen der Oberflächenabflußregionen, die flacher, also weniger tief sind als die Topfregion, niedriger als der spezifische Widerstand im Hauptteil der die Durchbruchspannung haltenden Schicht unterhalb der Topfregion. Diese Konfiguration ist wirksam, um einen niedrigeren Ein-Widerstand zu erhalten.
  • Die folgenden Konfigurationen werden zur Erhöhung der Durchbruchspannung des Bauteils in der die Durchbruchspannungsfestigkeit bestimmenden Struktur angewandt:
    Vorteilhafterweise umfaßt das erfindungsgemäße Halbleiterbauteil gemäß einer in 13 dargestellten Ausführung: den Halbleiterchip; die Schicht 11 niedrigen elektrischen Widerstands eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps im unterseitigen Teil des Halbleiterchips; die die Durchbruchspannung stützende, haltende Schicht 12, die auch als Driftschicht bezeichnet wird, des ersten Leitfähigkeitstyps über der Schicht 11 mit dem niedrigen elektrischen Widerstand; die Topfregion 13 des zweiten Leitfähigkeitstyps im Oberflächenteil der die Durchbruchspannung haltenden Schicht 12; und die Schutzringe g1, g2, g3, ..., g14 des zweiten Leitfähigkeitstyps im Oberflächenteil des Halbleiterchips, die die Topfregion 13 umgeben; wobei die Zahl der Schutzringe gleich oder höher der Zahl n ist, die durch die folgende Gleichung berechnet wird, n = 1,0·Vbr/100, wobei Vbr (V) die Durchbruchspannung des Halbleiterbauteils ist. Vorzugsweise ist die Zahl der Schutzringe wenigstens gleich der Zahl n, die durch die folgende Gleichung berechnet wird: n = 1,5·Vbr/100.
  • 14 ist eine grafische Darstellung, die sich auf die Zahl n der Schutzringe g1, g2, g3, ..., gn und die Durchbruchspannung Vbr (V) bezieht. Sie wurde durch Simulation erhalten. Es wurde die Zahl n der Schutzringe g geändert und wurden die Versuchs-Bauteile geprüft, bei denen die Zahl n der Schutzringe von Bauteil zu Bauteil unterschiedlich war. Auf der horizontalen Achse ist die Durchbruchspannung Vbr (V) und auf der vertikalen Achse die Zahl n der Schutzringe aufgetragen.
  • Die Eigenschaften der n–-leitenden Versuchs-Driftschicht 12, die durch die Parameter des Siliciumwafers, der mit Phosphorionen dotiert ist, wiedergegeben werden, sind folgendermaßen: der spezifische Widerstand ρ = 18 Ωcm und die Dicke des Si-Wafers t = 58,5 μm (die Kurve b1); bzw. der spezifische Widerstand ρ = 32,5 Ωcm und die Dicke des Si-Wafers t = 76, 5 μm (die Kurve b2).
  • Bei jedem Wafer steigt die Durchbruchspannung Vbr (V) mit zunehmender Zahl von Schutzringen. Jedoch findet die Durchbruchspannung eine Sättigung bei einem Wert von 97 bis 98% der theoretischen Durchbruchspannung (654 V bzw. 1011 V), die für den ebenen Übergang berechnet wird, basierend auf den Eigenschaften des Siliciums in der n–-leitenden Driftschicht 12. Über den Wert von 97 bis 98% der theoretischen Durchbruchspannung steigt die Durchbruchspannung nicht an, selbst wenn die Zahl der Schutzringe weiter erhöht wird.
  • Was die Zahl der Schutzringe g1, g2, g3, ..., gn betrifft, wird als Grenze n, bei der der Bereich, in dem die Durchbruchspannung erheblich verbessert wird, endet, definiert durch die Gleichung n = 1,0·Vbr/100 (die Kurve b3). Die Gleichung n = 1,5·Vbr/100 (die Kurve b4) bestimmt die Zahl der Schutzringe, über die hinaus die Durchbruchspannung nicht verbessert wird, wenn mann die Zahl der Schutzringe noch weiter erhöht.
  • Während die die Durchbruchspannung bestimmenden Strukturen nach dem Stand der Technik eine Durchbruchspannung in der Höhe von 90% des auf den oben angegebenen Eigenschaften des Si beruhenden theoretischen Werts ergeben, kann durch eine Erhöhung der Zahl von Schutzringen über den durch obige Gleichungen berechneten Wert hinaus eine Erhöhung der Durchbruchspannung erwartet werden. Die obere Grenze der Zahl von Schutzringen ist jedoch bestimmt durch n = 6,0·Vbr/100.
  • Andererseits wird durch die Erhöhung der Zahl von Schutzringen die die Durchbruchspannung bestimmende Struktur verbreitert, und somit die Chipgröße des praktischen Bauteils erhöht. Da aber die Durchbruchspannung gemäß 14 zu einer Sättigung kommt, selbst wenn die Zahl der Schutzringe weiter erhöht wird, wird zweckmäßigerweise eine obere Grenze der Zahl von Schutzringen bestimmt. Unter Berücksichtigung der Spannungsfestigkeit gegen eine Ladungsanhäufung an der Oberfläche der die Durchbruchspannung bestimmenden Struktur, angenommen beim Durchführen von Beständigkeitstests der Bauteile, auf die die Erfindung angewandt wird, wird vorzugsweise die obere Grenze auf das Sechsfache der Zahl von Schutzringen festgesetzt, bei der die Effekte der Erfindung beginnen, spürbar zu werden. Kurz dargestellt, ist somit die obere Grenze der Zahl der Schutzringe bestimmt durch die Gleichung n = 6,0·Vbr/100.
  • Durch das Anordnen der Schutzringe g1, g2, ... in einer Zahl, die niedriger ist als die Zahl n gemäß der Gleichung n = 6,0·Vbr/100, wird gleichzeitig eine hohe Durchbruchspannung erhalten und verhindert, daß eine Ladungsanhäufung auf der Bauteiloberfläche bewirkt wird und daß die Chipgröße höher wird.
  • Der Abstand zwischen der Topfregion 13 des zweiten Leitfähigkeitstyps und dem ersten Schutzring g1 des zweiten Leitfähigkeitstyps, der der Topfregion 13 am nächsten liegt, beträgt 1 μm oder weniger und vorzugsweise maximal 0,5 μm.
  • Die Beziehungen zwischen der Durchbruchspannung und dem Abstand zwischen der Topfregion 13 und dem ersten Schutzring g1 wurden durch Simulation und durch Prüfen von Versuchs-Bauteilen bestimmt. Die Ergebnisse sind in 15 dargestellt. Auf der horizontalen Achse ist der Abstand (μm) und auf der vertikalen Achse die Durchbruchspannung Vbr (V) aufgetragen. Das Silicium der n–-leitenden Driftschicht hat unter anderem die Eigenschaften, daß der spezifische Widerstand ρ = 22,5 Ωcm und die Dicke des Si-Wafers t = 57,0 μm. Die Übergangsschichttiefe der p-leitenden Topfregion und die Übergangsschichttiefe des Schutzrings betragen 3,5 μm.
  • Wenn der Abstand zwischen der p-leitenden Topfregion 13 und dem ersten Schutzring g1 steigt, nimmt die Durchbruchspannung monoton ab. Beim Abstand von 3 μm ist die Durchbruchspannung die gleiche wie diejenige (die Kurve c2), die man durch die Kombination der n–-leitenden Driftschicht und der die Durchbruchspannungsfestigkeit bestimmenden Struktur nach dem Stand de Technik erhält.
  • Wie 15 zeigt, werden mindestens etwa 95% der Durchbruchspannung (die Kurve c1) der n–-leitenden Driftschicht erhalten. Die Durchbruchspannung wird also gegenüber der Durchbruchspannung der Struktur nach dem Stand der Technik (die Kurve c2) um 5% verbessert. Durch die Wahl des Abstands zwischen der Topfregion 13 und dem ersten Schutzring g1 auf 0,5 μm oder weniger wird die Durchbruchspannung gegenüber derjenigen der Struktur nach dem Stand der Technik um 7,5% verbessert.
  • Bekanntlich sind der Ein-Widerstand und die Durchbruchspannung zueinander durch die Beziehung Ron ∝ Vbr2,5 verknüpft. Wird der Abstand zwischen der Topfregion und dem ersten Schutzring auf nicht mehr als 0,5 μm festgesetzt, so wird der Ein-Widerstand um 20% reduziert, was einen epochenmachenden Effekt darstellt.
  • Zusätzlich wird, wenn die Topfregion 13 und der erste Schutzring g1 im Oberflächenteil des Halbleiterchips miteinander verbunden sind, die Erniedrigung oder Relaxation der elektrischen Feldstärke dann in maximalem Maß bewirkt, wenn der Verbindungsteil im Oberflächenteil verarmt ist, was das Ergebnis einer maximalen Durchbruchspannung bewirkt.
  • Gemäß 15 steigt die Durchbruchspannung weiter vom Abstand 0 μm, bei dem sich die Topfregion und der erste Schutzring berühren, zu einem Bereich negativen Abstands, in dem die Topfregion und der erste Schutzring einander überlappen, und kommt in eine Sättigung bei etwa –1 μm. Dies hat folgenden Grund. Die Durchbruchspannung wird niedriger mit zunehmendem Abstand zwischen der Topfregion und dem ersten Schutzring, da sich die elektrische Feldstärke aufgrund der Krümmung des pn-Übergangs der Topfregion zunehmend intensiviert. Die elektrische Feldstärke läßt mit Abnahme des Abstands zwischen der Topfregion und dem Schutzring nach, da die Krümmung des pn-Übergangs an Einfluß verliert. Und die Krümmung des pn-Übergangs spielt keine Rolle mehr, wenn sich die Topfregion und der erste Schutzring um etwa 1 μm überlappen.
  • Der Abstand zwischen dem ersten Schutzring g1, der der Topfregion 13 am nächsten liegt, und dem zweiten Schutzring g2, der der Topfregion 13 am zweitnächsten liegt, beträgt 1,5 μm oder weniger, vorzugsweise 1 μm und noch mehr bevorzugt maximal 0,5 μm.
  • Die Beziehungen zwischen der Durchbruchspannung und dem Abstand zwischen dem ersten Schutzring g1 und dem zweiten Schutzring g2 wurden erhalten durch Simulation und durch Prüfen von Versuchs-Bauteilen. Die Ergebnisse sind in 16 gezeigt. Auf der horizontalen Achse ist der Abstand (μm) zwischen dem ersten Schutzring und dem zweiten Schutzring aufgetragen und auf der vertikalen Achse ist die Durchbruchspannung Vbr (V) aufgetragen.
  • In 16 betreffen die Kurven d1, d2 und d3 den Abstand zwischen der p-leitenden Topfregion 13 und dem ersten Schutzring g1; bei der Kurve d1 beträgt der Abstand 0,5 μm, bei der Kurve d2 beträgt er 1,0 μm und bei der Kurve d3 beträgt er 1,5 μm. Ein wichtiger Gesichtspunkt ist, daß der Abstand zwischen dem ersten und dem zweiten Schutzring usw. so festgesetzt werden soll, daß nicht die Durchbruchspannung bereits durch den Abstand zwischen der Topfregion 13 und dem ersten Schutzring g1 beeinträchtigt wird. Etwa 98% oder mehr der bereits durch die Beziehung zwischen der p-leitenden Topfregion 13 und dem ersten Schutzring g1 gegebenen Durchbruchspannung wird aufrechterhalten durch Setzten des Abstands zwischen dem ersten und dem zweiten Schutzring g1, g2 auf 1,5 μm oder weniger. Etwa 99% oder mehr der schon durch die Beziehung zwischen der p-leitenden Topfregion 13 und dem ersten Schutzring g1 gegebenen Durchbruchspannung wird erhalten durch Festsetzen des Abstands zwischen dem ersten und dem zweiten Schutzring auf 1,0 μm oder weniger. Und durch Setzen des Abstands zwischen dem ersten und dem zweiten Schutzring auf 0,5 μm oder weniger wird eine die Durchbruchspannungsfestigkeit bestimmende Struktur erhalten, die etwa 99,5% oder mehr der bereits durch die Beziehung der p-leitenden Topfregion und dem ersten Schutzring gegebenen Durchbruchspannung aufrechterhält.
  • Aufgrund der oben beschriebenen Zusammenhänge wird die elektrische Feldstärke des pn-Übergangs zwischen der Topfregion 13 und der die Durchbruchspannung haltenden Schicht 12 mit einer Verringerung des Abstands zwischen dem ersten und dem zweiten Schutzring g1, g2, erniedrigt und damit eine höhere Durchbruchspannung realisiert.
  • Darüber hinaus wir der Abstand zwischen dem zweiten Schutzring g2 und dem dritten Schutzring g3, der der drittnächste zur Topfregion 13 ist, auf 2,0 μm oder weniger und vorzugsweise auf höchstens 1,0 μm festgesetzt.
  • Die Beziehungen zwischen der Durchbruchspannung Vbr (V) und dem Abstand (μm) zwischen dem zweiten und dem dritten Schutzring wurden erhalten durch Simulation und durch Prüfen von Versuchs-Bauteilen. Die Ergebnisse sind in Tabelle 1 aufgelistet, mit dem Abstand zwischen der Topfregion 13 und dem ersten Schutzring g1 als Parameter. Der Abstand zwischen dem ersten Schutzring g1 und dem zweiten Schutzring g2 wird auf 1,0 μm festgesetzt. Tabelle 1
    Durchbruchspannung und Abstand zwischen dem zweiten und dem dritten Schutzring
    Abstand I1 zwischen der Topfregion und dem ersten Schutzring Abstand I2 zwischen dem ersten und dem zweiten Schutzring Abstand I3 zwischen dem zweiten und dem dritten Schutzring Durchbruchspannung Vbr (V) Verhältnis zur Kombination von I1 und I2
    0,5 μm 1,0 μm 1,0 μm 738 99,6
    0,5 μm 1,0 μm 2,0 μm 737 99,4
    1,0 μm 1,0 μm 1,0 μm 732 99,6
    1,0 μm 1,0 μm 2,0 μm 730 99,3
  • Mehr als 99% der Durchbruchspannung, die durch den Abstand I1 zwischen der Topfregion und dem ersten Schutzring und dem Abstand zwischen dem ersten und dem zweiten Schutzring bestimmt ist, wird dadurch gehalten, daß man den Abstand I2 zwischen dem zweiten und dem dritten Schutzring auf nicht mehr als 2,0 μm setzt. Mehr als 99,5% der Durchbruchspannung, die durch den Abstand zwischen der Topfregion und dem ersten Schutzring und dem Abstand zwischen dem ersten und dem zweiten Schutzring bestimmt ist, wird dadurch gehalten, daß man den Abstand I3 zwischen dem zweiten und dem dritten Schutzring auf nicht mehr als 1,0 μm setzt. In der gleichen Weise wie bereits oben beschrieben wird die Feldstärke des Übergangsschichtteils erniedrigt und eine hohe Durchbruchspannung erhalten.
  • Der Abstand I4 zwischen dem dritten Schutzring g3 und dem vierten Schutzring g4, der am viertnächsten an der Topfregion 13 liegt, beträgt nicht mehr als 2,5 μm und vorzugsweise nicht mehr als 2,0 μm. In der gleichen Weise wie weiter oben beschrieben, wird die elektrische Feldstärke des Übergangsschichtteils erniedrigt und eine hohe Durchbruchspannung erhalten.
  • Der Abstand I1 zwischen der Topfregion 13 und dem am nächsten an der Topfregion liegenden ersten Schutzring g1 wird auf nicht mehr als d1/4 und vorzugsweise auf nicht mehr als d1/8 gesetzt, wobei d1 die flachere der beiden Übergangsschichttiefen ist, nämlich der Topfregion und der Schutzringe.
  • Der Abstand I1 zwischen der Topfregion 13 und dem ihr zunächst liegenden ersten Schutzring g1 wird wie oben beschrieben aus einem anderen Gesichtspunkt heraus definiert, der aus der Übergangsschichttiefe der Topfregion oder auf der Übergangsschichttiefe der Schutzringe beruht.
  • Der Abstand I2 zwischen dem ersten Schutzring g1 und dem zweiten Schutzring g2 beträgt nicht mehr als d2/4 und vorzugsweise nicht mehr als d2/8, wobei d2 die Übergangsschichttiefe der Schutzringe ist.
  • Außerdem beträgt der Abstand I3 zwischen dem zweiten Schutzring g2 und dem dritten Schutzring g3 nicht mehr als d2/4 und vorzugsweise nicht mehr als d2/8.
  • Der Abstand I2 zwischen dem ersten und dem zweiten Schutzring oder der Abstand I3 zwischen dem zweiten und dem dritten Schutzring werden also noch aus einem weiteren Gesichtspunkt definiert, der auf der Übergangsschichttiefe der Schutzringe beruht. In gleicher Weise wie oben beschrieben nimmt die elektrische Feldstärke des Übergangsschichtteils ab und es wird eine hohe Durchbruchspannung erhalten.
  • Die Differenz I2 – I1 wird auf nicht mehr als 1 μm festgesetzt, wobei I2 der Abstand zwischen dem ersten und dem zweiten Schutzring und I1 der Abstand zwischen der Topfregion und dem ersten Schutzring ist. Die Differenz I3 – I2 wird auf nicht mehr als 1 μm festgesetz, wobei I3 der Abstand zwischen dem zweiten Schutzring und dem dritten Schutzring, der am drittnächsten bei der Topfregion liegt, ist und I2 der Abstand zwischen dem ersten und dem zweiten Schutzring ist. Und die Differenz I4 – I3 wird auf nicht mehr als 1 μm festgesetzt, wobei I4 der Abstand zwischen dem dritten und dem vierten Schutzring und I3 der Abstand zwischen dem zweiten und dem dritten Schutzring ist.
  • Das Verhältnis zwischen den Abständen benachbarter Schutzringpaare, wie weiter oben beschrieben, wird noch auf der Grundlage eines anderen Gesichtspunkts definiert. Wenn die Abstände der benachbarten Schutzringpaare voneinander allzu unterschiedlich sind, erhöht sich die Feldstärke in den größeren Abständen, was zu einem Durchbruch führen kann. Zur Vermeidung des Durchbruchs wird vorzugsweise der Abstand zwischen den benachbarten Schutzringen auf nicht mehr als 1 μm festgesetzt, und zwar mindestens bis zum vierten Schutzring.
  • Die Abstandsdifferenzen I2 – I1, I3 – I2 und I4 – I3, wenn sie auf nicht mehr als 5 μm festgesetzt werden, haben die Wirkung, daß die Durchbruchspannung nicht herabgesetzt wird. Vorzugsweise wird jedoch die Abstandsdifferenz auf 0,2 μm oder mehr festgesetzt, da zu geringe Abstandsdifferenzen die Potentialdifferenz zwischen den benachbarten Schutzringen reduzieren und der Größeneffekt beeinträchtigt wird. Die optimale Abstandsdifferenz benachbarter Schutzringabstände beträgt deshalb etwa 0,5 μm, nämlich von 0,2 bis 0,8 μm.
  • Wenn viele Schutzringe vorgesehen sind, wird deren Breite so festgesetzt, daß der erste Schutzring breiter ist als der fünfte Schutzring, der zweite Schutzring breiter ist als der sechste Schutzring und der dritte Schutzring breiter ist als der siebte Schutzring.
  • Durch eine derartige Festsetzung der Schutzringbreiten wird die elektrische Feldstärke des inneren Schutzrings, die höher ist als die elektrische Feldstärke des äußeren Schutzrings, erniedrigt.
  • Vorteilhafterweise wird über der Oberfläche der die Durchbruchspannung haltenden Schicht 12 zwischen dem ersten Schutzring g1 und der Topfregion 13 ein elektrisch leitender Film angeordnet, und zwischen dem elektrisch leitenden Film und der Oberfläche der die Durchbruchspannung haltenden Schicht 12 ein Isolierfilm angeordnet. Vorzugsweise befindet sich der elektrisch leitende Film auf schwebendem Potential.
  • Da der in der beschriebenen Weise angeordnete elektrisch leitende Film verhindert, daß Ladungen an der Oberfläche der die Durchbruchspannungsfestigkeit bestimmenden Struktur die Halbleiterchipoberfläche beeinträchtigen, wird hierdurch die Durchbruchspannung stabilisiert.
  • Zum sicheren Erhalten der Durchbruchspannung Vbr von 600 V werden die 14 Schutzringe gemäß 13 verwendet. Deren Anzahl (14) ist höher als die Zahl der Schutzringe, 1,0·600/100 = 600, die mit Hilfe der oben angegebenen Gleichung berechnet wird, durch die die Anzahl der Schutzringe definiert wird, 1,0 ·Vbr/100. Der Abstand zwischen der p-leitenden Topfregion 13 und dem ersten Schutzring g1 beträgt 0 μm; die Topfregion 13 und der erste Schutzring g1 sind also miteinander verbunden. Der Abstand zwischen dem ersten Schutzring g1 und dem zweiten Schutzring g2 beträgt 0,5 μm. Die Abstände zwischen den benachbarten Schutzringen sind so festgesetzt, daß sie um 0,5 μm oder um 1 μm größer werden, wenn der Abstand zwischen der Topfregion 13 und dem i-ten Schutzring gi zunimmt, nämlich 1 μm, 1,5 μm, 2 μm, 2,5 μm, 3 μm, 3,5 μm, 4 μm, 5 μm, 6 μm, 7 μm, 8 μm und 9 μm. Die Breite der Schutzringe gi ist vom ersten bis zum 14ten Schutzring so festgesetzt, daß sie mit zunehmendem Abstand von der Topfregion 13 abnimmt, nämlich 14,5 μm, 14,5 μm, 13,5 μm, 13,5 μm, 13,5 μm, 12,5 μm, 12,5 μm, 11,5 μm, 11,5 μm, 10,5 μm, 10,5 μm, 10,5 μm, 10,5 μm und 10,5 μm. Die Dicke der Schutzringe beträgt ebenso wie die der p-leitenden Topfregion 13 4 μm.
  • Üblicherweise expandieren die Verarmungsschichten vom pn-Übergang zwischen der n–-leitenden Driftschicht 12 und der p-leitenden Topfregion 13 auf dem Quellenpotential in die n–-leitenden Driftschicht 12 hinein, wenn die Quellenelektrode 19 an Erdpotential und die Abflußelektrode 20 an eine positive Vorspannung gelegt werden.
  • Im aktiven Bereich expandieren die Verarmungsschichten nach unten von der p-leitenden Topfregion 13 im Oberflächenteil des Halbleiterchips in die n–-leitende Driftschicht 12 hinein.
  • In der die Durchbruchspannungsfestigkeit bestimmenden Region expandieren die Verarmungsschichten sowohl seitwärts als auch vertikal von der Topfregion 13 in die Driftschicht 12. Da die Schutzringe g1 bis g14 sehr nahe an der seitwärts expandierenden Verarmungsschicht angeordnet sind, steigt die elektrische Feldstärke im Oberflächenteil des Halbleiterchips zwischen der Topfregion 13 und dem ersten Schutzring g1 nicht an, während sie andernfalls durch den Formeffekt aufgrund der Krümmung der Diffusionsschicht der p-leitenden Topfregion 13 erhöht würde. Aus den gleichen Gründen steigt die elektrische Feldstärke zwischen den benachbarten Schutzringen nicht an.
  • Durch das Festsetzen der Parameter der konstituierenden Elemente in der beschriebenen Weise erreicht die Durchbruchspannung einen Wert von 664 V Diese Durchbruchspannung von 664 V ist 97% der theoretischen Durchbruchspannung von 684 V die für den spezifischen Widerstand von 20 Ωcm und die Dicke der Driftschicht 12 von 50 μm berechnet ist.
  • Bei der die Durchbruchspannungsfestigkeit bestimmenden Struktur nach dem Stand der Technik bewirkt hingegen der gekrümmte pn-Übergang zwischen der p-leitenden Topfregion und der n–-leitenden Driftschicht eine niedrige Durchbruchspannung. Im Gegensatz hierzu reduziert der erste Schutzring, der gemäß der ersten Ausführungsform in unmittelbarer Nähe der p-leitenden Topfregion positioniert ist, die elektrische Feldstärke um den gekrümmten Abschnitt der Topfregion erheblich, da die von der Topfregion expandierende Verarmungsschicht den ersten Schutzring sofort erreicht.
  • Da zwischen dem ersten und dem zweiten Schutzring ähnliche Verhältnisse herrschen, desgleichen zwischen dem zweiten und dem dritten Schutzring und so weiter, kann mann eine hohe Durchbruchspannung selbst dann erhalten, wenn der spezifische Widerstand der n–-leitenden Driftschicht niedrig ist.
  • In der Technischen Literatur von Hu [Rec. Power Electronics Specialists Conf., San Diego, 1979 (IEEE 1979), S. 385] ist angegeben, daß der Ein-Widerstand Ron eines unipolaren Halbleiterelements durch die folgende Gleichung (3) ausgedrückt werden kann: Ron ∝ (Vbr)2,5... (3)
  • Demnach ist der Ein-Widerstand Ron der Durchbruchspannung Vbr in der 2,5-ten Potenz proportional.
  • Anders ausgedrückt, reduziert sich der Ein-Widerstand um 2,5%, wenn die Durchbruchspannung um 1% verbessert wird (da ein dünnerer Halbleiterwafer mit gleichem spezifischen Widerstand verwendet werden kann). Wenn die Durchbruchspannung um 5% verbessert wird, reduziert sich der Ein-Widerstand um 13%. Und wenn die Durchbruchspannung um 7,5% verbessert wird, reduziert sich der Ein-Widerstand um 20%, was ein überaus beachtlicher Effekt ist.
  • Die vorteilhafte Wirkung des Verbindens der p-leitenden Topfregion 13 und des ersten Schutzrings g1, also der Effekt der Vorgabe, daß der Abstand zwischen der Topfregion 13 und dem ersten Schutzring g1 0 μm betragen soll, wird im folgenden beschrieben.
  • Es könnte vermutet werden, daß der erste Schutzring g1, wenn er im Abstand 0 μm mit der p-leitenden Topfregion 13 verbunden ist, keinerlei vorteilhafte Wirkungen ausübt. Tatsächlich trägt er jedoch dazu bei, die Durchbruchspannung zu verbessern, wie 15 zeigt.
  • Der Abstand zwischen dem ersten Schutzring g1 und der p-leitenden Topfregion 13 in seiner Festsetzung auf 0 μm zeigt die folgende vorteilhafte Wirkung. Dieser Abstand, der durch eine Maske mit Fenstern, die voneinander 0 μm entfernt sind, gebildet wird, ist auf Werte innerhalb eines Bereichs von 0,5 μm beschränkt, selbst wenn durch Variationen der Verfahrensparameter eine Überätzung von 0,5 μm oder weniger bewirkt wird. Die Variationen der Verfahrensparameter werden also in gewissem Umfang dadurch ausgeglichen, daß man den vorbestimmten Abstand zwischen dem ersten Schutzring g1 und der p-leitenden Topfregion 13 auf 0 μm setzt.
  • Die MOSFETs der verschiedenen Durchbruchspannungsklassen gemäß der ersten Ausführungsform werden hergestellt und mit dem oben unter Bezugnahme auf 34 beschriebenen MOSFET nach dem Stand der Technik verglichen. 12 zeigt als grafische Darstellung die Beziehung zwischen der Durchbruchspannung Vbr und dem Ein-Widerstand Ron·A für die erfindungsgemäßen Versuchs-MOS-FETs und die Vergleichs-MOSFETs für verschiedene Durchbruchspannungsklassen. Auf der horizontalen Achse der Figur ist der Logarithmus der Durchbruchspannung Vbr (V) und auf der vertikalen Achse der Logarithmus des Ein-Widerstands RonA (mΩcm) aufgetragen.
  • Der Ein Widerstand RonA des erfindungsgemäßen Versuchs-MOSFETs war halb so hoch wie der Ein-Widerstand des MOSFETs nach dem Stand der Technik, was den großen Vorteil der erfindungsgemäßen MOSFETs deutlich macht. Zwar wurden keine erfindungsgemäßen MOSFETs der Durchbruchspannung der 150 V Masse oder niedriger hergestellt, jedoch zeigt die aus 12 ersichtliche Tendenz, daß auch die MOSFETs mit Durchbruchspannungen der 150 V Masse oder niedriger den selben Effekt zeigen.
  • Der spezifische Widerstand ρ und die Dicke t wurden variiert und der Ein-Widerstand der MOSFETs nach der ersten erfindungsgemäßen Ausführungsform wurde mit dem Ein-Widerstand des MOSFETs nach dem Stand der Technik, der als 100% zu Grunde gelegt ist, verglichen. Die Ergebnisse sind in der Tabelle 2 aufgelistet. Für den MOSFET der 600 V Klasse und dem MOSFET der 900 V Klasse sind die Ein-Widerstand-Werte in Tabelle 2 angegeben. Tabelle 2
    Figure 00400001
  • Wie die aus der Tabelle 2 ersichtlichen Ergebnisse klar zeigen, erniedrigt sich der Ein-Widerstand von 50 bis 75% des Ein-Widerstands des bekannten MOSFETs durch Setzen des spezifischen Widerstands ρ und der Dicke t der n--leitenden Driftschicht 12 auf die jeweils passenden Werte.
  • Weiterhin wurden die hergestellten Versuchs-MOSFETs gemäß der ersten Ausführungsform, mit Durchbruchspannungen verschiedener Klassen, hinsichtlich des Produkts des Ein-Widerstands und der Kapazität zwischen der Steuerelektrode und dem Abfluß (Ron·Crss) mit den bekannten MOSFETs verglichen. Die Ergebnisse sind in Tabelle 3 aufgelistet. Tabelle 3
    Durchbruchspannung (V) 170 660 990
    MOSFETs nach der ersten Ausführungsform 1,8 ΩpF 2,95 ΩpF 15,0 ΩpF
    bekannte MOSFETs 8,8 ΩpF 17,5 ΩpF 80 ΩpF
  • Das Produkt Ron·Crss der MOSFETs nach der ersten erfindungsgemäßen Ausführungsform liegen bei etwa einem Fünftel des Produkts Ron·Crss der MOSFETs nach dem Stand der Technik.
  • Die Verluste des Halbleiterschaltelements wird bestimmt durch den Ein-Widerstand und die Schaltverluste und letztere werden niedriger durch eine Erniedrigung der Kapazität Crss. Die Verluste des Bauelements in Form eines Produkts Ron·Crss sind niedrig. Die Charakteristiken Ron·Crss des erfindungsgemäßen MOSFETs sind wesentlich niedriger als die des bekannten MOSFETs, was einen erheblichen Vorteil darstellt.
  • Wenn die Steuerelektrode 18 verbreitert wird, steigt, wie der in 6 gezeigte Verlauf erkennen läßt, die Kapazität Crss, während sich der Ein-Widerstand Ron nicht wesentlich ändert; dies führt zu erhöhten Schaltverlusten. Wird die Breite der Steuerelektrode 18 vermindert, so reduziert dies die Kapazität Crss, erhöht jedoch den Ein-Widerstand Ron, mit dem Ergebnis erhöhter Verluste im stetigen Betrieb.
  • Beim erfindungsgemäßen MOSFET nach der ersten Ausführungsform sind die Steuerelektrodenstreifen, die sich in einer gemeinsamen Richtung erstrecken etwa 4 mm lang, was nahezu die Chipgröße des aktiven Bereichs ist, durch den der Hauptstrom fließt. Wenn auch die Tatsache, das die Länge der Steuerelektrodenstreifen nahezu der der Chipgröße des aktiven Bereichs gleicht, keine Probleme bringt, können doch Anschlußteile zum Verbinden der Steuerelektrodenstreifen mit der metallenen Steuerelektrode im Abstand von 100 μm oder weiter angeordnet sein, vorzugsweise im Abstand von 500 μm oder weiter, um so nicht den internen Steuerelektrodenwiderstand zu erhöhen.
  • Wie der in 2 dargestellte Querschnitt durch den MOSFET der ersten Ausführungsform, der dem Querschnitt des MOSFETS von 31 nach dem Stand der Technik ähnelt, zeigt, wird der MOSFET nach der ersten Ausführungsform in nahezu der gleichen Weise wie der bekannte MOSFET hergestellt, jedoch müssen die Muster geändert werden. Ein Nicht-Durchschlag-IGBT oder ein Durchschlag-IGBT wird erhalten, indem man die n+-leitende Abflußschicht 11 durch eine p+-leitende Schicht oder durch ein Laminat aus einer n+-leitenden Schicht und einer p+-leitenden Schicht ersetzt. Dieser Ersatz ist auch auf die in den 13, 17, 18, 19, 20, 29 und 30 dargestellten MOSFETs anwendbar.
  • Zweite Ausführungsform
  • 17 zeigt einen Querschnitt durch den aktiven Bereich eines vertikalen n-Kanal-MOSFETs gemäß einer zweiter Ausführungsform der Erfindung, und 18 diesen aktiven Bereich in perspektivischer Schnittdarstellung.
  • Der vertikale MOSFET nach der zweiten Ausführungsform unterscheidet sich vom vertikalen MOSFET der ersten Ausführungsform darin, daß in der gleitenden Topfregion 13 anstelle der n–-leitenden Oberflächenregionen 14, die in 2 dargestellt sind, bei der zweiten Ausführungsform n-leitende gegendotierte Regionen 34 ausgebildet sind.
  • Die n-leitenden gegendotierten Regionen 34 werden gebildet durch die Implantation von Phosphorionen mit einer Dosismenge von 2·1012 bis 5·1012 cm–2, vorzugsweise von 2,5·1012 bis 4,0·1012 cm–2, und durch anschließende Wärmebehandlung. Die Tiefe dieser Regionen 34 beträgt etwa 4 μm. Durch das Bilden der n-leitenden gegendotierten Regionen 34 reduziert sich der JFET-Widerstand aufgrund der Oberflächenabflußregionen, die von der p-leitenden Topfregion 13 umgeben sind, und folglich reduziert sich die Serienwiderstandskomponente mit dem Ergebnis eines niedrigen Ein-Widerstands.
  • Da nach der zweiten Ausführungsform das Oberflächenverhältnis der Oberflächen-Abflußregionen niedrig ist, ist der JFET-Widerstand hoch. Es ist deshalb sehr wirksam, wenn durch die Gegendotierung der Ein-Widerstand reduziert wird.
  • 19 zeigt im Querschnitt die die Durchbruchspannungsfestigkeit bestimmende Struktur des vertikalen n-Kanal-MOSFETs nach der zweiten erfindungsgemäßen Ausführungsform. Diese die Durchbruchspannungsfestigkeit bestimmende Struktur unterscheidet sich von der entsprechenden Struktur der ersten Ausführungsform von 13 darin, daß bei der zweiten Ausführungsform für die Durchbruchspannung von 600 V sechs Schutzringe g1 bis g6 enthalten sind.
  • Diese Anzahl der Schutzringe (6) gleicht der Schutzringzahl 1,0·Vbr/100 = 6, die aus der oben angegebenen Gleichung zum Bestimmen der Schutzringzahl berechnet wird.
  • Durch das Setzen der Parameter der konstituierenden Elemente in der oben beschriebenen Weise wird eine Durchbruchspannung von 622 V erreicht, also von 92% der theoretischen Durchbruchspannung, die 684 V beträgt. Durch Erhöhen der Zahl der Schutzringe gegenüber 6 wird eine höhere Durchbruchspannung erhalten.
  • Dritte Ausführungsform
  • 20 zeigt in einem Querschnitt die die Durchbruchspannungsfestigkeit bestimmende Struktur eines vertikalen n-Kanal-MOSFETs gemäß einer dritten Ausführungsform der Erfindung.
  • Die die Durchbruchspannungsfestigkeit bestimmende Struktur gemäß der dritten Ausführungsform unterscheidet sich von der der ersten Ausführungsform nach 13 darin, daß sie sechs Schutzringe sowie elektrisch leitfähige polykristalline Siliciumfilme 35, die jeweils auf einem Feldoxidfilm 17a zwischen benachbarten p-leitenden Schutzringen gebildet sind, umfaßt.
  • Im praktischen Gebrauch des Bauteils wird zwischen der Abflußelektrode 20 und der Quellenelektrode 19 eine Spannung angelegt. Zu den Erscheinungen, die die Zuverlässigkeit unter für eine lange Zeitspanne angelegter Spannung beeinträchtigen, gehört die Ladungsanhäufung in der Bauteiloberfläche (Oberflächenladungs-Anhäufungseffekt). Wird die Spannung auch zwischen die Elektroden in beiden Endteilen der die Durchbruchspannungsfestigkeit bestimmenden Struktur angelegt, so werden die elektrischen Ladungen an der Oberfläche der die Durchbruchspannungsfestigkeit bestimmenden Struktur induziert und üben dort Einflüsse auf den Oberflächenteil des Halbleiterchips, speziell auf den Oberflächenteil der n–-leitenden Driftschicht 12 aus, und zwar über die Isolierschicht, und stören das elektrische Feld innerhalb des Halbleiterchips mit dem Ergebnis einer verschlechterten Durchbruchspannung.
  • Gemäß der dritten Ausführungsform befinden sich zwischen dem Zwischenschicht-Isolierfilm 22 und dem als Platten ausgebildeten Feldoxidfilm 17a auf der n–-leitenden Abflußschicht 12 die polykristallinen Siliciumfilme 35, die, wenn sie in der beschriebenen Weise angeordnet sind, die Einflüsse der Oberflächenladungen unter Ausnützung des elektrostatischen Abschirmeffekts unterdrücken. Der aktive Bereich ist immun gegen die Oberflächenladungen, da die Quellenelektrode 19 und die Steuerelektrode 18 die Oberfläche der n–-leitenden Driftschicht 12 im aktiven Bereich überdecken.
  • Es wird verhindert, daß der Oberflächenladungs-Akkummulationseffekt bewirkt wird, und die Zuverlässigkeit des Bauteils wird verbessert, indem man den Film 35 aus polykristallinem Silicium auf dem Feldoxidfilm 17a auf der n–-leitenden Oberflächenregion 14 zwischen der p-leitenden Topfregion 13 und den ersten Schutzring g1 anordnet und außerdem Filme 35 aus polykristallinem Silicium auf den Feldoxidfilmen 17a auf den n–-leitenden Oberflächenregionen 14 zwischen den benachbarten Schutzringen anordnet. Die Durchbruchspannung des MOSFETs gemäß der dritten Ausführungsform ist nahezu die gleiche wie die der zweiten Ausführungsform.
  • Vierte Ausführungsform,
  • 21 zeigt in Draufsicht einen vertikalen n-Kanal-MOSFET gemäß einer vierten Ausführungsform der Erfindung und zeigt hierbei die relative Positionsbeziehung zwischen den Streifen der Steuerelektrode 18 und der Quellenelektroden-Kontaktregion 24 auf dem Halbleiterchip. Die die Durchbruchspannungsfestigkeit bestimmende Struktur des MOSFETs gemäß der vierten Ausführungsform ist die gleiche wie die des MOSFETs nach der ersten Ausführungsform.
  • Die Anordnung von 21 unterscheidet sich von der unter Bezugnahme auf 4 beschriebenen ersten Ausführungsform darin, daß jeder Streifen der Steuerelektrode 18 in seinem Mittelteil einen zusätzlichen Anschlußabschnitt 26 zum Verbinden des Steuerelektrodenstreifens mit der metallenen Steuerelektrode aufweist, zusätzlich zu den an den Endteilen der Steuerelektrodenstreifen gebildeten Anschlußabschnitten 26. Die zusätzlichen Anschlußabschnitte 26 tragen wirksam dazu bei, den internen Steuerelektrodenwiderstand zu reduzieren und zu verhindern, daß der Ein-Widerstand ansteigt.
  • Die Steuerelektrodenstruktur nach der vierten Ausführungsform nützt noch effektiver den aktiven Bereich aus, im Vergleich zum Teilen jeder streifenförmigen Steuerelektrode 18 in zwei Abschnitte und Versehen der Endteile jedes Abschnitts mit Anschlußabschnitten 26.
  • Im Oberflächenteil des Halbleiterchips endet die n-leitende Oberflächenregion 14, wenn sie im Mittelteil einen ersten Abschnitt verläßt, und beginnt wieder unter Formung eines zweiten Abschnitts, wobei sie eine kleine n–-leitende Oberflächenregion 14d zwischen dem ersten und dem zweiten Abschnitt zurückläßt. Bei sehr hoher Bearbeitungsgenauigkeit wird keine derartige kleine Oberflächenregion 14d zurückgelassen.
  • Zwar wird zum Verbinden des einzelnen Steuerelektrodenstreifens mit der metallenen Steuerelektrode im Mittelteil des Streifens gemäß der vierten Ausführungsform jeweils einer der Anschlußabschnitte 26 gebildet, es ist jedoch durchaus möglich, zwischen den beiden endseitigen Anschlußabschnitten 26 auch eine Mehrzahl von Anschlußabschnitten einzufügen.
  • Fünfte Ausführungsform
  • 22 zeigt in Draufsicht die Halbleiteroberfläche eines vertikalen n-Kanal-MOSFETs gemäß einer fünften Ausführungsform der Erfindung. In 22 ist in gleicher Weise wie in 1 die die Durchbruchspannungsfestigkeit dieser Ausführungsform bestimmende Struktur weggelassen. Diese Struktur des MOSFETs ist bei der fünften Ausführungsform die gleiche wie bei der ersten Ausführungsform.
  • Nach 22 sind die n–-leitenden Oberflächenregionen 14 (von denen einige nur als Punkte dargestellt sind) als jeweilige Streifen geformt, die sich in einer gemeinsamen Richtung erstrecken und von der p-leitenden Topfregion 13 in im wesentlichen der gleichen Weise wie die n–-leitenden Oberflächenregionen der in 1 gezeigten ersten Ausführungsform umgeben sind. Die Oberflächenregionen der 22 unterscheiden sich von denen der 1 darin, daß sie sich in einer gemeinsamen Richtung erstrecken und konvexe Teile 31 aufweisen, die von den Streifen in im wesentlichen senkrechter Richtung, bezogen auf die Richtung der Erstreckung der Oberflächenregionen 14, in Form seitlicher Spitzen abstehen.
  • Es ist alle 250 μm des Steuerelektrodenstreifens einer der konvexen Teile 31 gebildet. Die Vorstehlänge der konvexen Teile 31 in der Richtung senkrecht zur Verlaufsrichtung der Oberflächenregionen 14 beträgt 0,5 μm.
  • 23 zeigt in Draufsicht die Form der Steuerelektrode 18, die als Maske zum Bilden der konstituierenden Bereiche im Oberflächenteil des Halbleiterchips von 22 dient, sowie die relative Position in Bezug zueinander zwischen den Streifen der Steuerelektrode 18 und der Quellenelektroden-Kontaktregion 24 in der Oberfläche des Halbleiterchips des vertikalen n-Kanal-MOSFETs gemäß der fünften Ausführungsform.
  • Die Form der Steuerelektrode 18 in 23 unterscheidet sich von der Form der Steuerelektrode 18 in 4 dadurch, daß sie gemäß 23 Brücken 32 umfaßt, die sich rechtwinklig zu den Streifen der Steuerelektrode 18 erstrecken und diese Streifen miteinander verbinden. Die Brücken 32 sind alle 250 μm der Steuerelektrodenstreifen gebildet, und sind 2,5 μm breit.
  • Beim Bilden der p-leitenden Topfregion 13, indem man Verunreinigungsionen an der Steuerelektrode 18 vorbei, die als Maske verwendet wird, einführt, werden die Diffusionsbereiche der Topfregion 13, die von beiden Seiten der Brücke 32 vorgetrieben werden, miteinander unter der Brücke 32 so verbunden, daß zwischen den benachbarten Streifen der Steuerelektrode 18 ein Streifen der p-leitenden Topfregion 13 gebildet wird, da die seitliche Diffusionsweite der Topfregion 13 parallel zur Halbleiterchipoberfläche auf 2 μm gesetzt ist. Da jedoch die Diffusionsbereiche der p-leitenden Topfregion 13, die von den beiden Seiten der Brücke 32 vorgetrieben werden, unter den Basen der Brücke 32 nicht miteinander verbunden werden, bleiben auf den beiden Seiten der n–-leitenden Oberflächenbereiche 14 die konvexen Teile 31.
  • Da bei der fünften Ausführungsform die Streifen der Steuerelektrode 18 über die Brücken 32 miteinander verbunden sind, wird der Steuerelektrodenwiderstand vermindert und außerdem der Ein-Widerstand vermindert.
  • Sechste Ausführungsform
  • 24 zeigt in Draufsicht die Form der Steuerelektrode 18 und die relative gegenseitige Anordnung der Streifen dieser Steuerelektrode 18 und der Quellenelektroden-Kontaktregionen 24 auf dem Halbleiterchip eines vertikalen n-Kanal-MOSFETs gemäß einer sechsten Ausführungsform. Die Anschlußabschnitte der sechsten Ausführungsform sind die gleichen wie bei der ersten Ausführungsform.
  • Die Form der Steuerelektrode 18 unterscheidet sich bei der sechsten Ausführungsform von der der fünften Ausführungsform von 23 darin, daß jeder Streifen der Steuerelektrode in seinem Mittelteil den zusätzlichen Anschlußabschnitt 26 zum Verbinden des Elektrodenstreifens mit der metallenen Steuerelektrode hat, zusätzlich zu den in den Endteilen der Steuerelektrodenstreifen vorhandenen Anschlußabschnitten 26.
  • Die zusätzlichen Anschlußabschnitte 26 wirken sich dahingehend aus, daß der interne Steuerelektrodenwiderstand vermindert wird und verhindert wird, daß der Ein-Widerstand ansteigt. Die Steuerelektrodenstruktur gemäß der sechsten Ausführungsform zeigt eine erhöhte Wirksamkeit hinsichtlich der effizienten Ausnützung des aktiven Bereichs, verglichen mit der Maßnahme, daß man die Steuerelektroden 18 in zwei Abschnitte teilt und die Endteile jedes Abschnitts mit Anschlußabschnitten 26 versieht.
  • Im Oberflächenteil des Halbleiterchips endet die n–-leitende Oberflächenregion 14 einmal in ihrem Mittelteil, unter Belassung eines ersten Abschnitts, und beginnt dann wieder unter Bildung eines zweiten Abschnitts, mit einer kleinen n–-leitenden Oberflächenregion 14d zwischen dem ersten und dem zweiten Abschnitt. Bei hoher Bearbeitungsgenauigkeit entsteht der kleine n–-leitende Bereich 14d nicht.
  • Zwar wird zum Verbinden des einzelnen Steuerelektrodenstreifens mit der metallenen Steuerelektrode im Mittelteil des Streifens gemäß der sechsten Ausführungsform einer der Anschlußabschnitte 26 gebildet, es ist jedoch durchaus möglich, zwischen den beiden endseitigen Anschlußabschnitten 26 eine Mehrzahl von Anschlußabschnitten einzufügen.
  • Siebte Ausführungsform
  • 25 zeigt in Draufsicht die Halbleiteroberfläche eines vertikalen n-Kanal-MOSFETs gemäß einer siebten Ausführungsform der Erfindung. In 25 ist in gleicher Weise wie in 1 die die Durchbruchspannungsfestigkeit dieser Ausführungsform bestimmende Struktur weggelassen. Diese Struktur des MOSFETs ist bei der siebten Ausführungsform die gleiche wie bei der ersten Ausführungsform.
  • Gemäß 25 sind die n–-leitenden Oberflächenregionen 14 (von denen einige nur als Punkte dargestellt sind) als jeweilige Streifen geformt, die sich zueinander parallel in einer gemeinsamen Richtung erstrecken. Diese Streifen werden von der p-leitenden Topfregion 13 umgeben.
  • 26 zeigt in Draufsicht die Form der Steuerelektrode 18 und die relative Positionsbeziehung zwischen den Streifen der Steuerelektrode 18 und der Quellenelektroden-Kontaktregionen 24 auf dem Halbleiterchip bei der siebten Ausführungsform.
  • Die Streifen der Steuerelektrode 18 erstrecken sich in einer gemeinsamen Richtung. Ihre Form unterscheidet sich gemäß der siebten Ausführungsform von der entsprechenden Form bei der ersten, in 4 dargestellten Ausführungsform darin, daß ihre Breite über die gesamte Länge der Streifen konstant ist. Die Anschlußabschnitte 26 zum Verbinden der einzelnen Steuerelektrodenstreifen mit der metallenen Steuerelektrode sind innerhalb der Streifenbreite ausgebildet, indem man sehr präzise Bearbeitungstechniken anwendet.
  • 27 zeigt einen Querschnitt in einem Ebenenabschnitt B-B von 25, und stellt die Verbindung der Steuerelektrode 18 und der metallenen Steuerelektrode 27 am Anschlußabschnitt 26 dar. Bei dieser Ausführungsform sind außerdem der Steuerelektroden-Isolierfilm 17, der dicke Feldoxidfilm 17a und die Quellenelektrode 19 vorhanden und in der Fig. gezeigt. Die in 5 beim MOSFET nach der ersten Ausführungsform gezeigte n–-leitende Oberflächenregion 14d ist beim Querschnitt von 27 nicht ausgebildet.
  • Die Position der Oberflächenelektrodenstruktur entlang dem Ebenenabschnitt B-B ist in 25 gestrichelt mit B-B gekennzeichnet.
  • Die Ecken der terminalen Endteile des einzelnen Streifens der Steuerelektrode 18 sind bei der siebten Ausführungsform abgeschnitten, um keine spitzwinkligen Ecken zu ergeben; jedoch beeinträchtigen auch an den Endteilen der Streifen belassene rechte Winkel die Funktionen und Effekte gemäß der Erfindung nicht.
  • Achte Ausführungsform
  • 28 zeigt in Draufsicht die Form der Steuerelektrode 18 und die relative Positionsbeziehung zwischen den Streifen der Steuerelektrode 18 und den Quellenelektroden-Kontaktregionen 24 auf dem Halbleiterchip eines vertikalen n-Kanal-MOSFETs gemäß einer achten Ausführungsform der Erfindung. Die die Durchbruchspannungsfestigkeit bestimmende Struktur der achten Ausführungsform ist die gleiche wie diejenige der ersten Ausführungsform.
  • Die in 28 gezeigte Anordnung unterscheidet sich von der mit Bezug zur 26 beschriebenen Anordnung bei der siebten Ausführungsform darin, daß jeder Streifen der Steuerelektrode 18 in seinem Mittelteil einen zusätzlichen Anschlußabschnitt 26 zum Verbinden des Steuerelektrodenstreifens mit der metallenen Steuerelektrode hat, zusätzlich zu den Anschlußabschnitten 26, die an den Endteilen der Streifen gebildet sind.
  • Die zusätzlichen Anschlußabschnitte 26 wirken sich dahingehend aus, daß der interne Steuerelektrodenwiderstand reduziert wird und verhindert wird, daß der Ein-Widerstand ansteigt. Die Steuerelektrodenstruktur ist bei der achten Ausführungsform von erhöhter Wirksamkeit insofern, als die Fläche des aktiven Bereichs effizienter ausgenützt wird als beim Teilen jedes Streifens der Steuerelektrode 18 in zwei Abschnitte und Versehen der Endteile jedes Abschnitts mit Anschlußabschnitten 26.
  • Neunte Ausführungsfom
  • 29 zeigt in perspektivischer Querschnittsansicht die die Spannung bis zur Durchbruchspannung haltende Schicht eines vertikalen n-Kanal-MOSFETs gemäß einer neunten Ausführungsform der Erfindung.
  • Bei dieser neunten Ausführungsform erhält der MOSFET eine Schicht 42 alternierenden Leitfähigkeitstyps auf der n-leitenden Abflußschicht 11 mit niedrigem Widerstand. Die Schicht 42 alternierenden Leitfähigkeitstyps wird gebildet aus n-leitenden Driftregionen 42a und p-leitenden Unterteilungsregionen 42b, die alternierend angeordnet sind. Der MOSFET enthält weiterhin n–-leitende Driftschichten 12 und 12, die auf der und unter der Schicht 42 angeordnet sind.
  • Die obere Struktur mit der p-leitenden Topfregion 13 ist auf der oberen n–-leitenden Driftschicht 12 angeordnet.
  • Zehnte Ausführungsform
  • 30 zeigt in perspektivischer Querschnittsansicht die die Spannung bis zur Durchbruchspannung haltende Schicht eines vertikalen n-Kanal-MOSFETs gemäß einer zehnten Ausführungsform der Erfindung.
  • Wie 30 zeigt, enthält der MOSFET der zehnten Ausführungsform wiederum, außer der n-leitenden Abflußschicht 11, die Schicht 42 alternierenden Leitfähigkeitstyps, die auf der Abflußschicht 11 aus einer n-leitenden Driftregion 42a und p-leitenden Unterteilungsregionen 42b gebildet ist. Gemäß der zehnten Ausführungsform sind die p-leitenden Unterteilungsregionen 42b nicht als dünne Platte, sondern jeweils als Kugel ausgebildet. Diese Kugeln der Unterteilungsregion 42b sind in der n-leitenden Driftregion 42a regelmäßig verteilt und eingebettet.
  • Durch das Dotieren der n-leitenden Driftregion 42a und der p-leitenden Unterteilungsregionen 42b mit den jeweiligen passenden Verunreinigungskonzentrationen wird die beschriebene Struktur mit dem alternierenden Leitfähigkeitstyp effektiv angewandt.
  • Obwohl die Erfindung unter Bezugnahme auf Ausführungsformen beschrieben wurde, können jeder der aktiven Bereich und jede der die Durchbruchspannung bestimmenden Regionen, die oben beschrieben wurden, in passender Weise miteinander kombiniert werden, da die aktiven Bereiche und die die Durchbruchspannung bestimmenden Regionen unabhängig voneinander sind.
  • Die im Rahmen der Erfindung verwendeten die Durchbruchspannungsfestigkeit bestimmenden Strukturen sind nicht nur bei Halbleiterbauteilen mit einer MOS-Steuerelektrode anwendbar, sondern ebenso bei allen vertikalen Halbleiterbauteilen einschließlich bipolaren Halbleiterbauteilen wie beispielsweise bipolaren Transistoren und Dioden.
  • Durch die Erfindung werden die folgenden Effekte erzielt. Durch Festsetzen des spezifischen Widerstands ρ und der Dicke t des Hauptteils der die Spannung bis zur Durchbruchspannung haltenden Schicht des ersten Leitfähigkeitstyps unter der Topfregion des zweiten Leitfähigkeitstyps innerhalb der jeweiligen spezifischen Bereiche in Abhängigkeit von der Durchbruchspannung des Halbleiterbauteils wird das Kompromißverhältnis zwischen dem Ein-Widerstand und der Durchbruchspannung erniedrigt und das Halbleiterbauteil mit einer hohen Durchbruchspannung und einem niedrigen Ein-Widerstand versehen.
  • Bei den erfindungsgemäßen MOS-Halbleiterbauteilen werden die Oberflächenabflußregionen des ersten Leitfähigkeitstyps, die die erstreckten Teile der die Spannung bis zur Durchbruchspannung haltenden Schicht sind, die bis zur Oberfläche des Halbleiterchips erstreckt sind, von der Topfregion des zweiten Leitfähigkeitstyps umgeben; das Verhältnis zwischen der Oberseitenfläche der Oberflächenabflußregionen des ersten Leitfähigkeitstyps und der Oberseitenfläche der Topfregion des zweiten Leitfähigkeitstyps einschließlich der Quellenregion des ersten Leitfähigkeitstyps ist innerhalb des Bereichs von 0,01 bis 0,2 festgesetzt; und jede der Oberflächenabflußregionen ist streifenförmig ausgebildet, mit einer Streifenbreite von 0,1 μm bis 2 μm. Die in der beschriebenen Weise aufgebauten erfindungsgemäßen MOS-Halbleiterbauteile vermindern das Kompromißverhältnis zwischen dem Ein Widerstand und der Durchbruchspannung erheblich. Während die Durchbruchspannung jedes der erfindungsgemäßen MOS-Halbleiterbauteile hoch ist, sind der Ein-Widerstand und die Schaltverluste im Rahmen der Erfindung niedrig.
  • Die die Durchbruchspannungsfestigkeit bestimmenden Strukturen, die gemäß der Erfindung mit vielen Schutzringen ausgestattet sind, welche unter Berücksichtigung der Soll-Durchbruchspannung nahe beieinander positioniert sind, erleichtern es, bis 97% der sich für den flachen pn-Übergang theoretisch ergebenden Durchbruchspannung zu erreichen. Die verbesserte Durchbruchspannung erleichtert die Verwendung eines dünnen Si-Substrats, was weiterhin die Verminderung des Ein-Widerstands erleichtert.
  • Die erfindungsgemäßen MOS-Halbleiterbauteile werden durch den üblichen Halbleiterprozeß hergestellt. Sie erleichtern die Verbesserung ihrer Charakteristiken erheblich, und zwar nur durch Veränderung des Musters zum Bilden der konstituierenden Regionen. Die erfindungsgemäßen MOS-Halbleiterbauteile tragen speziell zum Fortschritt auf dem Gebiet der Leistungs-Halbleiterbauteile erheblich bei.

Claims (67)

  1. Halbleiterbauteil, umfassend: einen Halbleiterchip; eine Schicht (11) mit niedrigem elektrischem Widerstand eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps im Bodenbereich des Halbleiterchips; eine die Durchbruchspannung stützende Schicht (12) des ersten Leitfähigkeitstyps über der Schicht (11) mit dem niedrigen elektrischen Widerstand; eine Topfregion (13) des zweiten Leitfähigkeitstyps im Oberflächenteil der die Durchbruchspannung stützenden Schicht; eine im Oberflächenteil (16) der Topfregion (13) gebildete Quellenregion (15) des ersten Leitfähigkeitstyps, die einen durch die Topfregion (13) bildeten Abstand von der die Durchbruchspannung stützenden Schicht (12) aufweist; eine überhalb eines erstreckten Teils der Topfregion (13) mit dazwischen angeordnetem Steuerelektroden-Isolierfilm (17) befindliche Steuerelektrode (18), wobei der erstreckte Teil der Topfregion (13) sich an die Quellenregion (15) anschließt; Oberflächenabflußregionen (14) des ersten Leitfähigkeitstyps, die von der Topfregion (13) in der Oberfläche des Halbleiterchips umgeben sind; und eine Flächenbemessung so, daß das Verhältnis zwischen der gesamten Außenfläche der Oberflächenabflußregionen (14), die von der Topfregion (13) umgeben sind, und der Fläche der Topfregionschließlich der Quellenregion (15) im Bereich von 0,01 bis 0,2 liegt, wobei der spezifische Widerstand ρ (Ωcm) des Hauptteils der die Durchbruchspannung stützenden Schicht (12) unterhalb der Topfregion (13) der nachfolgenden Beziehung genügt, basierend auf der Durchbruchspannung Vbr (V) des Halbleiterbauteils: –5,43 + 0,0316 Vbr < ρ < –8,60 + 0,0509 Vbr.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass der spezifische Widerstand ρ (Ωcm) des Hauptteils der die Durchbruchspannung stützenden Schicht (12) unterhalb der Topfregion (13) der folgenden Beziehung genügt, basierend auf der Durchbruchspannung Vbr (V) des Halbleiterbauteils: –5,43 + 0,0316 Vbr < ρ < –7,71 + 0,0456 Vbr.
  3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, daß der spezifische Widerstand ρ (Ωcm) des Hauptteils der die Durchbruchspannung stützenden Schicht (12) unterhalb der Topfregion (13) der folgenden Beziehung genügt, basierend auf der Durchbruchspannung Vbr (V) des Halbleiterbauteils: –5,43 + 0,0316 Vbr < ρ < –6,82 + 0,0404 Vbr.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke t (μm) des Teils der die Durchbruchspannung stützenden Schicht (12) zwischen der Topfregion (13) und der Schicht (11) mit dem niedrigen elektrischen Widerstand der folgenden Beziehung genügt, basierend auf der Durchbruchspannung Vbr (V) des Halbleiterbauteils: 1,26 + 0,0589 Vbr < t < 1,96 + 0,0916 Vbr.
  5. Halbleiterbauteil nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke t (μm) des Teils der die Durchbruchspannung stützenden Schicht (12) zwischen der Topfregion (13) und der Schicht (11) mit dem niedrigen elektrischen Widerstand der folgenden Beziehung genügt, basierend auf der Durchbruchspannung Vbr (V) des Halbleiterbauteils: 1,26 + 0,0589 Vbr < t < 1,68 + 0,0785 Vbr.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, weiterhin gekennzeichnet durch: eine Form der Oberflächenabflußregionen (14) in der Oberfläche des Halbleiterchips als lange Streifen.
  7. Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, daß der einzelne Streifen der Oberflächenabflußregionen (14) in seinem Hauptteil 0,1 bis 2 μm breit ist.
  8. Halbleiterbauteil nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Streifen der Oberflächenabflussregion (14) wenigstens 100 μm lang sind.
  9. Halbleiterbauteil nach Anspruch 8, dadurch gekennzeichnet, daß die Streifen der Oberflächenabflussregion (14) wenigstens 500 μm lang sind.
  10. Halbleiterbauteil nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß der einzelne Streifen der Oberflächenabflußregion (14a) eine Mehrzahl von konvexen Teilen (31) aufweist, die vom Streifen in einer Richtung abstehen, die sich von der Erstreckungsrichtung des Streifens der Oberflächenabflußregion unterscheidet.
  11. Halbleiterbauteil nach Anspruch 10, dadurch gekennzeichnet, daß die konvexen Teile (31) am Streifen der Oberflächenabflußregion (14a) mindestens alle 50 μm sitzen.
  12. Halbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, daß die konvexen Teile (31) am Streifen der Oberflächenabflußregion (14a) mindestens alle 250 μm sitzen.
  13. Halbleiterbauteil nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß der konvexe Teil (31) vom Streifen der Oberflächenabflußregion (14a) maximal 2 μm weit absteht.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, weiterhin gekennzeichnet dadurch, daß die Steuerelektrode (18) eine Vielzahl von langen Streifen umfaßt, die parallel zueinander verlaufen.
  15. Halbleiterbauteil nach Anspruch 14, dadurch gekennzeichnet, daß die Streifen der Steuerelektrode (18) vom Topfregion (13) umgeben sind.
  16. Halbleiterbauteil nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß jeder der Streifen der Steuerelektrode (18) eine oder mehrere Oberflächenabflußregionen (14) überdeckt.
  17. Halbleiterbauteil nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß jeder der Streifen der Steuerelektrode (18) in seinem Hauptteil 4 bis 8 μm breit ist.
  18. Halbleiterbauteil nach Anspruch 17, dadurch gekennzeichnet, daß jeder der Streifen der Steuerelektrode (18) in seinem Hauptteil 5 bis 7 μm breit ist.
  19. Halbleiterbauteil nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß die Streifen der Steuerelektrode (18) wenigstens 100 μm lang sind.
  20. Halbleiterbauteil nach Anspruch 19, dadurch gekennzeichnet, daß die Streifen der Steuerelektrode (18) wenigstens 500 μm lang sind.
  21. Halbleiterbauteil nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß die Steuerelektrode (18) schmale Brücken (32) umfaßt, die die Streifen der Steuerelektrode miteinander verbinden.
  22. Halbleiterbauteil nach Anspruch 21, dadurch gekennzeichnet, daß die Brücken (32) maximal 4 μm breit sind.
  23. Halbleiterbauteil nach Anspruch 21 oder 22, dadurch gekennzeichnet, daß sich der Topfregion (13) bis unter die Hauptteile der Brücken (32) der Steuerelektrode (18) erstreckt.
  24. Halbleiterbauteil nach einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, daß wenigstens alle 50 mm der Streifenlänge der Steuerelektrode (18) eine Brücke (32) gebildet ist.
  25. Halbleiterbauteil nach Anspruch 24, dadurch gekennzeichnet, daß wenigstens alle 250 μm der Streifenlänge der Steuerelektrode (18) eine Brücke (32) gebildet ist.
  26. Halbleiterbauteil nach einem der Ansprüche 1 bis 25, dadurch gekennzeichnet, daß der spezifische Widerstand der Teile der Oberflächenabflußregionen (14), die flacher als die Topfregion (13) sind, niedriger ist als der spezifische Widerstand im Hauptteil der die Durchbruchspannung stützenden Schicht (12) unterhalb der Topfregionen (13).
  27. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, weiterhin gekennzeichnet durch: im Oberflächenteil des Halbleiterchips gebildete Schutzringe (g1 bis g14) des zweiten Leitfähigkeitstyps, die den Topfregion (13) umgeben; wobei die Zahl der Schutzringe (g1 bis g14) mindestens gleich einer Zahl n ist, die der folgenden Beziehung genügt, auf der Basis der Durchbruchspannung Vbr (V) des Halbleiterbauteils: n = 1,0·Vbr/100.
  28. Halbleiterbauteil nach Anspruch 27, dadurch gekennzeichnet, daß die Zahl der Schutzringe (g1 bis g14) mindestens gleich einer Zahl n ist, die der folgenden Beziehung genügt, auf der Basis der Durchbruchspannung Vbr (V) des Halbleiterbauteils: n = 1,5·Vbr/100.
  29. Halbleiterbauteil nach Anspruch 28, dadurch gekennzeichnet, daß die Zahl der Schutzringe (g1 bis g14) höchstens gleich einer Zahl n ist, die der folgenden Beziehung genügt: n = 6,0·Vbr/100.
  30. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, weiterhin gekennzeichnet durch: im Oberflächenteil des Halbleiterchips gebildete Schutzringe (g1 bis g14) des zweiten Leitfähigkeitstyps, die den Topfregion (13) umgeben; wobei der Abstand zwischen der Topfregion (13) und dem ersten, der Topfregion (13) am nächsten liegenden Schutzring (g1) maximal 1 μm beträgt.
  31. Halbleiterbauteil nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, daß der Abstand zwischen der Topfregion (13) und dem ersten, der Topfregion (13) am nächsten liegenden Schutzring (g1) maximal 1 μm beträgt.
  32. Halbleiterbauteil nach Anspruch 30 oder 31, dadurch gekennzeichnet, daß der Abstand zwischen der Topfregion (13) und dem ersten Schutzring (g1) maximal 0,5 μm beträgt.
  33. Halbleiterbauteil nach Anspruch 32, dadurch gekennzeichnet, daß der erste Schutzring (g1) die Topfregion (13) berührt.
  34. Halbleiterbauteil nach einem der Ansprüche 27 bis 33, dadurch gekennzeichnet, daß der Abstand zwischen dem ersten Schutzring (g1) und dem der Topfregion (13) am zweitnächsten liegenden zweiten Schutzring (g2) maximal 1,5 μm beträgt.
  35. Halbleiterbauteil nach Anspruch 34, dadurch gekennzeichnet, daß der Abstand zwischen dem ersten Schutzring (g1) und dem zweiten Schutzring (g2) maximal 1 μm betragt.
  36. Halbleiterbauteil nach Anspruch 35, dadurch gekennzeichnet, daß der Abstand zwischen dem ersten Schutzring (g1) und dem zweiten Schutzring (g2) maximal 0,5 μm beträgt.
  37. Halbleiterbauteil nach einem der Ansprüche 34 bis 36, dadurch gekennzeichnet, daß der Abstand zwischen dem zweiten Schutzring (g2) und dem der Topfregion am drittnächsten liegenden dritten Schutzring (g3) maximal 2,0 um beträgt.
  38. Halbleiterbauteil nach Anspruch 37, dadurch gekennzeichnet, daß der Abstand zwischen dem zweiten Schutzring (g2) und dem dritten Schutzring (g3) maximal 1,0 um beträgt.
  39. Halbleiterbauteil nach Anspruch 37 oder 38, dadurch gekennzeichnet, daß der Abstand zwischen dem dritten Schutzring (93) und dem der Topfregion (13) am viertnächsten liegenden vierten Schutzring (94) maximal 2,5 μm beträgt.
  40. Halbleiterbauteil nach Anspruch 39, dadurch gekennzeichnet, daß der Abstand zwischen dem dritten Schutzring (93) und dem vierten Schutzring (94) maximal 2,0 μm beträgt.
  41. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, weiterhin gekennzeichnet durch: im Oberflächenteil des Halbleiterchips gebildete Schutzringe (g1 bis g14) des zweiten Leitfähigkeitstyps, die den Topfregion (13) umgeben; wobei der Abstand zwischen der Topfregion (13) und dem der Topfregion (13) zunächst liegenden ersten Schutzring (g1) maximal d1/4 beträgt, wobei d1 die Tiefe der Übergangsschicht der Topfregion (13) oder die Tiefe der Übergangsschicht der Schutzring (g1 bis g14) ist, nämlich diejenige von beiden, die geringer ist.
  42. Halbleiterbauteil nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, daß der Abstand zwischen der Topfregion (13) und dem der Topfregion (13) nächst liegenden ersten Schutzring (g1) maximal d1/4 beträgt, wobei d1 die Tiefe der Übergangsschicht der Topfregion (13) oder die Tiefe der Übergangsschicht der Schutzringe (g1 bis g14) ist, nämlich diejenige von beiden, die geringer ist.
  43. Halbleiterbauteil nach Anspruch 42, dadurch gekennzeichnet, daß der Abstand zwischen der Topfregion (13) und dem ersten Schutzring (g1) maximal d1/8 beträgt.
  44. Halbleiterbauteil nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, daß der Abstand zwischen dem ersten Schutzring (g1) und dem dem Topfregion (13) am zweitnächsten liegenden zweiten Schutzring (g2) maximal d2/4 beträgt, wobei d2 die Übergangsschichttiefe der Schutzringe ist.
  45. Halbleiterbauteil nach Anspruch 44, dadurch gekennzeichnet, daß der Abstand zwischen dem ersten Schutzring (g1) und dem zweiten Schutzring (g2) maximal d2/8 beträgt.
  46. Halbleiterbauteil nach Anspruch 44 oder 45, dadurch gekennzeichnet, daß der Abstand zwischen dem zweiten Schutzring (g2) und dem der Topfregion (13) am drittnächsten liegenden dritten Schutzring (g3) maximal d2/4 beträgt.
  47. Halbleiterbauteil nach Anspruch 46, dadurch gekennzeichnet, daß der Abstand zwischen dem zweiten Schutzring (g2) und dem dritten Schutzring (g3) maximal d2/8 beträgt.
  48. Halbleiterbauteil nach einem der Ansprüche 27 bis 47, dadurch gekennzeichnet, daß die Differenz I2-I1 zwischen dem Abstand I2, der zwischen dem der Topfregion (13) zunächst liegenden ersten Schutzring (g1) und dem der Topfregion (13) am zweitnächsten liegenden zweiten Schutzring (g2) liegt, und dem Abstand I1 zwischen der Topfregion (13) und dem ersten Schutzring maximal 1 μm beträgt.
  49. Halbleiterbauteil nach Anspruch 48, dadurch gekennzeichnet, daß die Differenz I2 – I1 im Bereich von 0,2 bis 0,8 μm liegt.
  50. Halbleiterbauteil nach Anspruch 48 oder 49, dadurch gekennzeichnet, daß die Differenz I3 – I2 zwischen dem Abstand I3, der zwischen dem zweiten Schutzring (g2) und dem der Topfregion (13) am drittnächsten liegenden dritten Schutzring (g3) liegt, und dem Abstand I2, der zwischen dem ersten Schutzring (91) und dem zweiten Schutzring (92) legt, maximal 1 μm beträgt.
  51. Halbleiterbauteil nach Anspruch 50, dadurch gekennzeichnet, daß die Differenz I3 – I2 im Bereich von 0,2 bis 0,8 μm liegt.
  52. Halbleiterbauteil nach Anspruch 50 oder 51, dadurch gekennzeichnet, daß die Differenz I4 – I3 zwischen dem Abstand I4, der zwischen dem dritten Schutzring (93) und dem der Topfregion (13) am viertnächsten liegenden vierten Schutzring (94) liegt, und dem Abstand I3, der zwischen dem zweiten Schutzring (g2) und dem dritten Schutzring (93) liegt, maximal 1 μm beträgt.
  53. Halbleiterbauteil nach Anspruch 52, dadurch gekennzeichnet, daß die Differenz I4 – I3 im Bereich von 0,2 bis 0,8 μm liegt.
  54. Halbleiterbauteil nach einem der Ansprüche 27 bis 53, dadurch gekennzeichnet, daß wenigstens fünf Schutzringe (g1 ...) vorhanden sind und die Breite des der Topfregion (13) zunächst liegenden ersten Schutzrings (91) höher ist als die Breite des der Topfregion (13) am funftnächsten liegenden fünften Schutzring (95).
  55. Halbleiterbauteil nach Anspruch 54, dadurch gekennzeichnet, daß wenigstens sechs Schutzringe (g1 ...) vorhanden sind und die Breite des der Topfregion (13) am zweitnächsten liegenden zweiten Schutzrings (92) höher ist als die Breite des der Topfregion (13) am sechstnächsten liegenden sechsten Schutzring (96).
  56. Halbleiterbauteil nach Anspruch 55, dadurch gekennzeichnet, daß wenigstens sieben Schutzringe (g1 ...) vorhanden sind und die Breite des der Topfregion (13) am drittnächsten liegenden dritten Schutzring (93) höher ist als die Breite des der Topfregion (13) am siebtnächsten liegenden siebten Schutzring (97).
  57. Halbleiterbauteil nach einem der Ansprüche 27 bis 56, dadurch gekennzeichnet, daß sich über der Oberseite der die Durchbruchspannung stützenden Schicht (12) zwischen der Topfregion (13) und dem der Topfregion (13) zunächst liegenden ersten Schutzring (g1) ein filmförmiger elektrischer Leiter (35) befindet und zwischen die Oberfläche der die Durchbruchspannung stützenden Schicht (12) den elektrischen Leiter ein Isolierfilm (17a) zwischenpositioniert ist.
  58. Halbleiterbauteil nach Anspruch 57, dadurch gekennzeichnet, daß sich über der Oberseite der die Durchbruchspannung stützenden Schicht (12) zwischen dem ersten Schutzring (g1) und dem der Topfregion (13) am zweitnächsten liegenden zweiten Schutzring (g2) ein filmförmiger elektrischer Leiter (35) befindet und zwischen die Oberfläche der die Durchbruchspannung stützenden Schicht (12) und den elektrischen Leiter ein Isolierfilm (17a) zwischenpositioniert ist.
  59. Halbleiterbauteil nach Anspruch 58, dadurch gekennzeichnet, daß wenigstens drei Schutzringe (g1 ...) vorhanden sind und daß sich über der Oberseite der die Durchbruchspannung stützenden Schicht (12) zwischen dem zweiten Schutzring (g2) und dem der Topfregion (13) am drittnächsten liegenden dritten Schutzring (g3) ein filmförmiger elektrischer Leiter (35) befindet und zwischen die Oberfläche der die Durchbruchspannung stützenden Schicht (12) und den elektrischen Leiter ein Isolierfilm (17a) zwischenpositioniert ist.
  60. Halbleiterbauteil nach Anspruch 59, dadurch gekennzeichnet, daß wenigstens vier Schutzringe (g1 ...) vorhanden sind und daß sich über der Oberseite der die Durchbruchspannung stützenden Schicht (12) zwischen dem dritten Schutzring (g3) und dem der Topfregion (13) am viertnächsten liegenden vierten Schutzring (g4) ein film-förmiger elektrischer Leiter (35) befindet und zwischen die Oberfläche der die Durchbruchspannung stützenden Schicht (12) und den elektrischen Leiter ein Isolierfilm (17a) zwischenpositioniert ist.
  61. Halbleiterbauteil nach einem der Ansprüche 57 bis 60, dadurch gekennzeichnet, daß der filmförmige elektrische Leiter (35) schwebendes Potential hat.
  62. Halbleiterbauteil nach einem der Ansprüche 27 bis 61, dadurch gekennzeichnet, daß die die Durchbruchspannung stützende Schicht (12) eine Halbleiterregion des ersten Leitfähigkeitstyps umfaßt.
  63. Halbleiterbauteil nach einem der Ansprüche 27 bis 61, dadurch gekennzeichnet, daß die die Durchbruchspannung stützende Schicht (12) Halbleiterregionen (42a) des ersten Leitfähigkeitstyps und Halbleiterregionen (42b) des zweiten Leitfähigkeitstyps umfasst, die alternierend angeordnet sind.
  64. Halbleiterbauteil nach einem der Ansprüche 27 bis 63, dadurch gekennzeichnet, daß der spezifische Widerstand in den Teilen der Oberflächenabflußregionen (14), die flacher sind als die Topfregion (13), niedriger ist als der spezifische Widerstand im Hauptteil der die Durchbruchspannung stützenden Schicht (12) unterhalb der Topfregion (13).
  65. Halbleiterbauteil nach einem der Ansprüche 1 bis 64, dadurch gekennzeichnet, daß seine Oberfläche durch einen Film (37) aus einem organischen Polymer geschützt ist.
  66. Halbleiterbauteil nach einem der Ansprüche 1 bis 65, dadurch gekennzeichnet, daß seine Durchbruchspannung Vbr höher als 100 V und niedriger als 5000 V ist.
  67. Halbleiterbauteil nach Anspruch 66, dadurch gekennzeichnet, daß seine Durchbruchspannung Vbr höher als 200 V und niedriger als 2000 V ist.
DE10225864A 2001-06-12 2002-06-11 Halbleiterbauteil Expired - Lifetime DE10225864B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01-176499 2001-06-12
JP2001176499A JP5011611B2 (ja) 2001-06-12 2001-06-12 半導体装置

Publications (2)

Publication Number Publication Date
DE10225864A1 DE10225864A1 (de) 2002-12-19
DE10225864B4 true DE10225864B4 (de) 2011-06-16

Family

ID=19017478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10225864A Expired - Lifetime DE10225864B4 (de) 2001-06-12 2002-06-11 Halbleiterbauteil

Country Status (5)

Country Link
US (1) US6943410B2 (de)
JP (1) JP5011611B2 (de)
CN (1) CN1299365C (de)
DE (1) DE10225864B4 (de)
TW (1) TW556347B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980695B2 (en) * 2002-06-28 2005-12-27 Microsoft Corporation Rate allocation for mixed content video
US7026204B2 (en) * 2004-03-24 2006-04-11 Freescale Semiconductor, Inc. Transistor with reduced gate-to-source capacitance and method therefor
JP5114832B2 (ja) * 2004-09-02 2013-01-09 富士電機株式会社 半導体装置およびその製造方法
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
CN100585871C (zh) * 2005-05-24 2010-01-27 Abb瑞士有限公司 绝缘栅半导体器件
EP1908119B1 (de) * 2005-07-27 2012-04-18 Infineon Technologies Austria AG Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
JP4412335B2 (ja) * 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP2008277353A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
SG183740A1 (en) * 2009-02-20 2012-09-27 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
TWI398951B (zh) * 2009-03-13 2013-06-11 Univ Feng Chia 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
DE102010063728B4 (de) * 2009-12-28 2016-04-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
JP5616665B2 (ja) 2010-03-30 2014-10-29 ローム株式会社 半導体装置
JP5218474B2 (ja) * 2010-05-27 2013-06-26 富士電機株式会社 半導体装置
CN102064094B (zh) * 2010-11-10 2012-07-18 嘉兴斯达半导体股份有限公司 大厚度氧化层场板结构及其制造方法
US8659104B2 (en) * 2010-12-21 2014-02-25 Nxp B.V. Field-effect magnetic sensor
CN102244100B (zh) * 2011-06-28 2016-01-06 上海华虹宏力半导体制造有限公司 Mos功率半导体器件
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance
JP6070526B2 (ja) * 2013-12-11 2017-02-01 豊田合成株式会社 半導体装置の製造方法
JP2015146368A (ja) * 2014-02-03 2015-08-13 株式会社東芝 半導体装置
JP5878216B2 (ja) * 2014-09-12 2016-03-08 ローム株式会社 半導体装置
DE112015005384T5 (de) * 2015-05-18 2017-10-05 Hitachi, Ltd. Halbleitervorrichtung und leistungsumsetzungsvorrichtung
DE102015108440B3 (de) * 2015-05-28 2016-10-06 Infineon Technologies Ag Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
TWI620302B (zh) * 2017-06-06 2018-04-01 旺宏電子股份有限公司 半導體結構及其操作方法
US10833151B2 (en) 2017-06-07 2020-11-10 Macronix International Co., Ltd. Semiconductor structure and operation method thereof
JP2022051174A (ja) * 2020-09-18 2022-03-31 株式会社東芝 半導体装置
CN115117151B (zh) * 2022-08-25 2023-01-10 深圳芯能半导体技术有限公司 一种具复合元胞结构的igbt芯片及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593302A (en) * 1980-08-18 1986-06-03 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPH0783123B2 (ja) * 1988-12-08 1995-09-06 富士電機株式会社 Ｍｏｓ型半導体装置
US5723890A (en) * 1994-01-07 1998-03-03 Fuji Electric Co., Ltd. MOS type semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320194B2 (de) 1972-04-20 1978-06-24
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4399449A (en) 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
GB2131603B (en) 1982-12-03 1985-12-18 Philips Electronic Associated Semiconductor devices
GB2134705B (en) 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
FR2581252B1 (fr) 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
JPS63310395A (ja) 1987-06-12 1988-12-19 Secoh Giken Inc 高速直流電動機
JPH0785562B2 (ja) 1989-03-20 1995-09-13 富士通株式会社 通信装置間の障害検出方式
JPH04127540A (ja) * 1990-09-19 1992-04-28 Nec Corp 絶縁ゲート電界効果トランジスタ
JP3417013B2 (ja) 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5345101A (en) 1993-06-28 1994-09-06 Motorola, Inc. High voltage semiconductor structure and method
EP0661753A1 (de) * 1994-01-04 1995-07-05 Motorola, Inc. Halbleiterstruktur mit feldsbegrenzender Zone und Verfahren zur Herstellung
JP2870402B2 (ja) 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ
JP3381490B2 (ja) * 1994-11-21 2003-02-24 富士電機株式会社 Ｍｏｓ型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593302A (en) * 1980-08-18 1986-06-03 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPH0783123B2 (ja) * 1988-12-08 1995-09-06 富士電機株式会社 Ｍｏｓ型半導体装置
US5723890A (en) * 1994-01-07 1998-03-03 Fuji Electric Co., Ltd. MOS type semiconductor device

Also Published As

Publication number Publication date
US6943410B2 (en) 2005-09-13
JP2002368215A (ja) 2002-12-20
TW556347B (en) 2003-10-01
DE10225864A1 (de) 2002-12-19
JP5011611B2 (ja) 2012-08-29
CN1299365C (zh) 2007-02-07
US20030042549A1 (en) 2003-03-06
CN1391289A (zh) 2003-01-15

Similar Documents

Publication Publication Date Title
DE10225864B4 (de) Halbleiterbauteil
DE10153739B4 (de) Halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10303335B4 (de) Halbleiterbauteil
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE69233105T2 (de) Bipolartransistor mit isoliertem Graben-Gate
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE10220810B4 (de) Halbleiterbauteil
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE102004055879B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE112014006606T5 (de) Leistungshalbleitereinheit
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE112009004071T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE112009003565T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE3131727A1 (de) &#34;mos-feldeffekttransistor und verfahren zu seiner hestellung&#34;
DE3537004A1 (de) Vdmos-baustein
AT505809A2 (de) Peripherieentwurf fur ladungsgleichgewichts-leistungsvorrichtungen
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102006060384A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

Owner name: FUJI ELECTRIC CO., LTD, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111006

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111006

R020 Patent grant now final

Effective date: 20110917

R084 Declaration of willingness to licence
R071 Expiry of right