DE112009004071T5 - Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung - Google Patents

Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung Download PDF

Info

Publication number
DE112009004071T5
DE112009004071T5 DE112009004071T DE112009004071T DE112009004071T5 DE 112009004071 T5 DE112009004071 T5 DE 112009004071T5 DE 112009004071 T DE112009004071 T DE 112009004071T DE 112009004071 T DE112009004071 T DE 112009004071T DE 112009004071 T5 DE112009004071 T5 DE 112009004071T5
Authority
DE
Germany
Prior art keywords
trench
electrode
semiconductor device
trenches
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112009004071T
Other languages
English (en)
Inventor
Joseph A. Yedinak
Ashok Challa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112009004071T5 publication Critical patent/DE112009004071T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

Es werden beispielhafte Leistungshalbleitervorrichtungen mit Merkmalen offenbart, die eine erhöhte Durchbruchspannung und andere Vorteile bereitstellen.

Description

  • QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 61/120,818, die am 08. Dezember 2008 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist.
  • HINTERGRUND DER ERFINDUNG
  • Beispielhafte Leistungshalbleitervorrichtungen umfassen MOSFET-Transistoren mit planarem Gate, MOSFET-Transistoren mit vertikalem Gate, Bipolartransistoren mit isoliertem Gate (IGBTs von insulated-gate bipolar transistors), Gleichrichter und synchrone Gleichrichter. Typische Realisierungen der Graben-Gate-Vielfalt dieser Vorrichtungen umfassen eine Anordnung von in der Oberseite des Halbleiterchips ausgebildeten Gräben bzw. Trenches, wobei jeder Graben, in Abhängigkeit von dem Typ von Leistungsvorrichtung, mit einer Abschirmelektrode und/oder einer Gate-Elektrode gefüllt ist. Die Gräben definieren eine entsprechende Anordnung von Mesas, wobei jede Mesa zwischen benachbarten Gräben angeordnet ist. In Abhängigkeit von der an dem Chip realisierten Vorrichtung sind verschiedene Elektroden und/oder dotierte Gebiete an der Oberseite der Mesa angeordnet. Jede Mesa und ihre benachbarten Gräben realisieren eine kleine Instanz der Vorrichtung, und die kleinen Instanzen sind parallel miteinander gekoppelt, um die gesamte Leistungshalbleiter vorrichtung bereitzustellen. Die gesamte Vorrichtung weist einen EIN-Zustand, in dem ein gewünschter Strom durch die Vorrichtung fließt, einen AUS-Zustand, in dem der Stromfluss in der Vorrichtung im Wesentlichen blockiert ist, und einen Durchbruchzustand auf, in dem ein unerwünschter Strom aufgrund dessen fließt, dass eine übermäßige Aus-Zustandsspannung zwischen den stromleitenden Elektroden der Vorrichtung angelegt ist. Die Spannung, bei der ein Durchbruch initiiert wird, wird Durchbruchspannung genannt. Jede Mesa und ihre benachbarten Gräben sind ausgestaltet, um einen gewünschten Satz von EIN-Zustandseigenschaften und Durchbruchspannung bereitzustellen. Es gibt verschiedene Kompromisse hinsichtlich des Entwurfs der Mesa und der Gräben zwischen dem Erreichen guter EIN-Zustandseigenschaften, einer hohen Durchbruchspannung und verbesserten Schalteigenschaften.
  • Ein typischer Leistungshalbleiterchip weist einen aktiven Bereich, in dem sich die Anordnung von Mesas und Gräben, die die Vorrichtung realisieren, befinden, einen Feldabschlussbereich um den aktiven Bereich herum und einen inaktiven Bereich auf, in dem Verbindungen und Kanalstopps vorgesehen sein können. Der Feldabschlussbereich minimiert die elektrischen Felder um den aktiven Bereich herum und soll keinen Strom leiten. Idealerweise sollte die Durchbruchspannung der Vorrichtung durch die mit dem aktiven Bereich in Verbindung stehenden Durchbruchprozesse bestimmt werden. Es gibt jedoch verschiedene Durchbruchprozesse, die bei erheblich geringeren Spannungen in dem Feldabschlussbereich und in dem inaktiven Bereich stattfinden können. Diese Durchbruchprozesse können als passive Durchbruchprozesse bezeichnet werden.
  • In der Technik wurde viel Aufwand betrieben, um Feldabschlussbereiche zu entwerfen, die höhere Durchbruchspannungen aufweisen als der aktive Bereich. Diese Entwürfe des Stands der Technik werden jedoch oftmals diesem Ziel nicht gerecht und erfordern oftmals Kompromisse, die die gesamte Chipfläche und die Kosten des Chips erhöhen.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfinder fanden verschiedene Stellen in grabenbasierten Leistungsvorrichtungen, an denen es wahrscheinlich ist, dass parasitäre Durchbruchbedingungen zuerst auftreten. Die vorliegende Anmeldung stellt neue und erfinderische Merkmale bereit, die diesen Durchbruchbedingungen entgegenwirken und die Durchbruchspannung erhöhen.
  • Die Aspekte der beispielhaften Ausführungsformen der vorliegenden Erfindung, die hierin beschrieben sind, können allein oder in jeder Kombination verwendet werden.
  • KURZBESCHREIBUNG DER ZEICHUNGEN
  • 1 zeigt eine Draufsicht eines beispielhaften Halbleiterchips, der mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung.
  • 2 zeigt eine vergrößerte Ansicht der linken oberen Ecke des beispielhaften Halbleiterchips von 1 gemäß der vorliegenden Erfindung.
  • 3 zeigt eine vergrößerte Ansicht eines Abschnitts der linken Seite des beispielhaften Halbleiterchips von 1 gemäß der vorliegenden Erfindung.
  • 4 und 5 zeigen eine erste Querschnittsansicht eines Abschnitts des beispielhaften Halbleiterchips von 1 und eine vergrößerte Ansicht hiervon in 5 gemäß der vorliegenden Erfindung.
  • 6 zeigt eine vergrößerte Querschnittsansicht eines Abschnitts einer Abwandlung des beispielhaften Halbleiterchips von 1 gemäß der vorliegenden Erfindung.
  • 7–14 zeigen verschiedene vergrößerte Querschnittsansichten des beispielhaften Halbleiterchips von 1 und mögliche Abwandlungen hiervon gemäß der vorliegenden Erfindung.
  • 15 zeigt eine Draufsicht eines weiteren beispielhaften Halbleiterchips, der mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung.
  • 16–19 zeigen verschiedene vergrößerte Querschnittsansichten des beispielhaften Halbleiterchips von 15 und mögliche Abwandlungen hiervon gemäß der vorliegenden Erfindung.
  • 20 zeigt eine Draufsicht eines weiteren beispielhaften Halbleiterchips, der mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung.
  • 21–29 zeigen verschiedene vergrößerte Querschnittsansichten des beispielhaften Halbleiterchips von 20 und mögliche Abwandlungen hiervon gemäß der vorliegenden Erfindung.
  • 30 zeigt eine Draufsicht eines weiteren beispielhaften Halbleiterchips, der mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung.
  • 31 zeigt eine vergrößerte Querschnittsansicht des beispielhaften Halbleiterchips von 30 gemäß der vorliegenden Erfindung.
  • 32 zeigt eine Draufsicht eines weiteren beispielhaften Halbleiterchips, der mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung.
  • 33–36 zeigen verschiedene vergrößerte Querschnittsansichten des beispielhaften Halbleiterchips von 32 und mögliche Abwandlungen hiervon gemäß der vorliegenden Erfindung.
  • 37–39 zeigen verschiedene vergrößerte Querschnittsansichten eines weiteren beispielhaften Halbleiters und mögliche Abwandlungen hiervon, der mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die Techniken gemäß den vorliegenden Erfindungen werden hierin nachfolgend in Bezug auf die begleitenden Zeichnungen, in denen beispielhafte Ausführungsformen der Erfindung gezeigt sind, ausführlicher beschrieben. Diese Erfindung kann jedoch auf verschiedene Arten ausgeführt sein und sollte nicht als Einschränkung für die hierin ausgeführten Ausführungsformen betrachtet werden. Vielmehr werden diese Ausführungsformen so bereitgestellt, dass diese Offenbarung vollständig und komplett ist und den Schutzumfang der Erfindung einem Fachmann vollständig vermittelt. In den Zeichnungen können die Dicken von Schichten und Gebieten zu Klarheitszwecken übertrieben sein. In der Beschreibung werden die gleichen Bezugszeichen verwendet, um die gleichen Elemente zu bezeichnen. Die Elemente können bei verschiedenen Ausführungsformen verschiedene Beziehungen und verschiedene Positionen aufweisen.
  • Es ist auch zu verstehen, dass, wenn eine Schicht als sich ”an” einer anderen Schicht oder einem anderen Substrat befindend bezeichnet ist, sie sich direkt an der anderen Schicht oder dem anderen Substrat befinden kann oder auch Zwischenschichten vorhanden sein können. Es ist auch zu verstehen, dass, wenn ein Element, wie beispielsweise eine Schicht, ein Gebiet oder ein Substrat, als ”an”, ”verbunden mit”, ”elektrisch verbunden mit”, ”gekoppelt mit” oder ”elektrisch gekoppelt mit” einem anderen Element bezeichnet ist, es sich direkt an dem anderen Element befinden oder direkt mit diesem verbunden oder gekoppelt sein kann, oder ein oder mehrere Zwischenelemente vorhanden sein können. Im Gegensatz dazu sind keine Zwischenelemente oder -schichten vorhanden, wenn ein Element als ”direkt an”, ”direkt verbunden mit” oder ”direkt gekoppelt mit” einem anderen Element oder einer anderen Schicht bezeichnet ist. Es sei angemerkt, dass die Ansprüche der Anmeldung geändert sein können, um beispielhafte Beziehungen, die in der Beschreibung beschrieben oder in den Figuren gezeigt sind, wiederzugeben, wobei die Unterstützung dieser durch die ursprüngliche Anmeldung bereitgestellt ist. Der hierin verwendete Ausdruck ”und/oder” umfasst beliebige und alle Kombinationen eines oder mehrerer der zugehörigen aufgelisteten Elemente.
  • Die hierin verwendeten Begriffe dienen lediglich Erläuterungszwecken der vorliegenden Erfindung und sollten nicht als die Bedeutung oder den Schutzumfang der vorliegenden Erfindung einschränkend betrachtet werden. Wie bei dieser Beschreibung verwendet kann eine Singularform, wenn nicht ein bestimmter Fall hinsichtlich des Kontexts definitiv angegeben ist, eine Pluralform umfassen. Die Ausdrücke ”umfassen” und/oder ”umfassend”, die bei dieser Beschreibung verwendet werden, definieren weder die erwähnten Formen, Anzahlen, Schritte, Aktionen, Operationen, Organe, Elemente und/oder Gruppen dieser noch schließen sie das Vorhandensein oder den Zusatz einer/s oder mehrerer anderer verschiedener Formen, Anzahlen, Schritte, Operationen, Organe, Elemente und/oder Gruppen dieser oder den Zusatz dieser aus. Räumlich relative Begriffe, wie beispielsweise ”über”, ”oberhalb”, ”obere(r/s)”, ”darunter”, ”unter”, ”unterhalb”, ”untere(r/s)” und dergleichen können hierin zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element/anderen Elementen oder einem anderen Merkmal/anderen Merkmalen wie in den Figuren dargestellt zu beschreiben. Es ist zu verstehen, dass die räumlich relativen Begriffe zusätzlich zu der in den Figuren gezeigten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, wären Elemente, die als ”unterhalb” oder ”unter” oder ”darunterliegend unter” anderer/n Elemente(n) oder Merkmale(n) beschrieben sind, dann ”über” den oder ”oberhalb” der anderen Elemente(n) oder Merkmale(n) ausgerichtet. Somit kann der beispielhafte Begriff ”oberhalb” sowohl eine Ausrichtung oberhalb als auch unterhalb umfassen.
  • Wie hierin verwendet werden Begriffe, wie beispielsweise ”erste(r/s)”, ”zweite(r/s)” etc. verwendet, um verschiedene Organe, Komponenten, Gebiete, Schichten und/oder Abschnitte zu beschreiben. Es ist jedoch offensichtlich, dass die Organe, Komponenten, Gebiete, Schichten und/oder Abschnitte nicht durch diese Begriffe definiert sein sollten. Die Begriffe werden lediglich verwendet, um ein Element, eine Komponente, ein Gebiet, eine Schicht oder einen Abschnitt von einem anderen Element, einer anderen Komponente, einem anderen Gebiet, einer anderen Schicht oder einem anderen Abschnitt zu unterscheiden. Somit kann sich ein erstes Organ, eine erste Komponente, ein erstes Gebiet, eine erste Schicht oder ein erster Abschnitt, das, die oder der beschrieben wird, auch auf ein zweites Organ, eine zweite Komponente, ein zweites Gebiet, eine zweite Schicht oder einen zweiten Abschnitt beziehen, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen.
  • 1 zeigt eine Draufsicht einer beispielhaften Halbleitervorrichtung 100, die mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung. Die Vorrichtung 100 umfasst ein aktives Vorrichtungsgebiet 120, das sich in der Mitte des Chips befindet. Ohne Verlust der Allgemeingültigkeit kann das Vorrichtungsgebiet 120 eine Vorrichtung eines vertikalen Grabenabschirmungs-Leistungs-MOSFET realisieren. Wie es nachstehend ausführlicher beschrieben und gezeigt ist, umfasst die beispielhafte MOSFET-Vorrichtung eine Anordnung von Gräben, die mit einer Anordnung von Mesas ineinandergreifen, isolierte Abschirmelektroden, die in den Boden der Gräben angeordnet sind, isolierte Gate-Elektroden, die in den Gräben über den Abschirmelektroden angeordnet sind, Source-Gebiete, die in den Mesas angeordnet sind, Source-Elektroden, die an den Source-Gebieten angeordnet sind, und eine Drain-Elektrode, die an der Rückseite der Halbleitervorrichtung vorgesehen ist. Die Vorrichtung 100 umfasst ferner eine Source-Metallschicht 110 (auch leitende Schicht 110 genannt), die über dem Vorrichtungsgebiet 120 angeordnet ist und elektrisch mit den Source-Elektroden gekoppelt ist, und ein Source-Pad 111, das über der leitenden Schicht 110 angeordnet ist und elektrisch damit und wiederum mit den Source-Gebieten der Leistungs-MOSFET-Vorrichtung gekoppelt ist. Das Source-Pad 111 ist geeignet, um eine externe Verbindung, wie beispielsweise einen Draht-Bond oder einen Lot-Bump, der ein Source-Potential bereitstellt, aufzunehmen, und kann auf jeder Seite Abmessungen von 150 Mikrometern aufweisen.
  • Auf jeder der linken und rechten Seite des Vorrichtungsgebiets 120 umfasst die Vorrichtung 100 ferner ein Verbindungsgebiet 150, an dem ein elektrischer Kontakt mit der Gate- und der Abschirmelektrode hergestellt wird, die in den Gräben angeordnet sind. In jedem Verbindungsgebiet ist ein Streifen eines leitenden Materials, genannt Gate-Kanal, parallel zu einer Seite des Vorrichtungsgebiets 120 und beabstandet hiervon angeordnet. Der Gate-Kanal stellt einen elektrischen Kontakt mit den Gate-Elektroden in den Gräben her, ist jedoch elektrisch von den Mesas isoliert, die mit den Gräben ineinandergreifen. Jeder Gate-Kanal ist elektrisch mit einem Gate-Pad 112 gekoppelt, das sich am Boden des Chips befindet. Das Gate-Pad 112 ist geeignet, um eine externe Verbindung, wie beispielsweise einen Draht-Bond oder einen Lot-Bump, der ein Gate-Potential bereitstellt, aufzunehmen. In jedem Verbindungsgebiet 150 ist auch ein weiterer Streifen eines leitenden Materials, genannt Abschirmkanal, parallel zu dem Gate-Kanal und beabstandet hiervon angeordnet. Der Abschirmkanal stellt einen elektrischen Kontakt mit den Abschirmelektroden in den Gräben her, ist jedoch elektrisch von Abschnitten der Mesas, über denen er liegt, isoliert. Die Abschirmkanäle sind durch eine Erstreckung der leitenden Source-Schicht an der Oberseite des Chips mit der leitenden Source-Schicht oder mit einem Abschirm-Pad und unter Verwendung einer externen Verbindung elektrisch gekoppelt.
  • Ein Kanalstopp ist an der oder in der Nähe der Peripherie des Chips angeordnet und ist von den Abschirmkanälen und dem oberen Abschnitt des Vorrichtungsgebiets 120 durch eine Lücke beabstandet. Der Kanalstopp ist herkömmlich und kann einen isolierten Metallring umfassen, der über einem Streifen eines dotierten Halbleitergebiets liegt und mit diesem in Kontakt steht, welches einen Ring um die Peripherie des Chips bildet. Es ist wichtig anzumerken, dass der Chip 100 nicht die üblichen Feldabschlussstrukturen umfasst, die normalerweise in dieser Lücke erscheinen würden.
  • 2 zeigt eine vergrößerte Ansicht der oberen linken Ecke des Chips 100, und 3 zeigt eine vergrößerte Ansicht eines Abschnitts entlang der linken Seite des Chips. Die obigen Merkmale sind in diesen Figuren deutlicher zu sehen. 2 und 3 stellen Referenzpunkte für eine Anzahl von Querschnitten des Chips 100 bereit, die nachstehend erläutert werden.
  • 4 ist eine Querschnittsansicht eines Abschnitts des Chips 100, der ein aktives Vorrichtungsgebiet 120 und ein erstes Feldabschlussgebiet umfasst. Der Chip 100 umfasst ein N+-dotiertes Hableitersubstrat 102, eine oder mehrere epitaxial aufgewachsenen n-leitenden Halbeiterschichten 104 (”Epitaxiehalbleiterschicht”), die an dem Halbleitersubstrat 102 angeordnet sind, eine Oxidschicht 106, die über der Epitaxiehalbleiterschicht 104 in dem inaktiven und ersten Feldabschlussgebiet angeordnet ist, eine Dielektrikumschicht 107, die über der Oxidschicht 106 angeordnet ist, einen Gate-Kanal, der über der Dielektrikumschicht 107 an dem linken Abschnitt des inaktiven Gebiets angeordnet ist, und eine leitende Schicht 110 (Source-Metallschicht 110), die über der Dielektrikumschicht 107 in dem ersten Feldabschlussgebiet angeordnet ist. Wie es in der Technik bekannt ist, kann ein Halbleitergebiet als Gebiet mit p-Leitfähigkeit (oder ”p-leitendes Gebiet”) mit einem p-leitenden Dotiermittel dotiert sein, oder als Gebiet mit n-Leitfähigkeit (oder ”n-leitendes Gebiet”) mit einem n-leitenden Dotiermittel dotiert sein. In dem Vorrichtungsgebiet 120 umfasst die Vorrichtung 100 ferner mehrere Gräben 122, die in der Epitaxiehalbleiterschicht angeordnet sind, und mehrere Mesas 130 eines Halbleitermaterials, die mit den Gräben 122 ineinandergreifen. Abschnitte der Dielektrikumschicht 107 bedecken die Oberseiten der Gräben 122, und die Source-Metallschicht 110 erstreckt sich über dem aktiven Vorrichtungsgebiet 120 und stellt einen Kontakt mit den Mesas 130 her. Die Struktur der Gräben 122 und der Mesas 130 wird nachstehend in Bezug auf 5 beschrieben. In dem ersten Abschlussgebiet umfasst die Vorrichtung 100 ferner einen ersten Endgraben 222, eine erste End-Mesa 230, die zwischen dem ersten Endgraben 222 und dem Graben 122 ganz links des Vorrichtungsgebiets 120 angeordnet ist, und eine zweite End-Mesa 238, die links des ersten Endgrabens 222 angeordnet ist.
  • 5 ist eine vergrößerte Querschnittsansicht des ersten Feldabschlussgebiets und des Vorrichtungsgebiets 120, die in 4 gezeigt sind. Jeder Graben 122 weist gegenüberliegende Seitenwände, die mit einer Dielektrikumschicht 123 ausgekleidet sind, eine Abschirmelektrode 124, die zwischen den Seitenwänden in der Nähe des Bodens des Grabens angeordnet ist, eine Dielektrikumschicht 125, die über der Abschirmelektrode 124 angeordnet ist, und eine Gate-Elektrode 126, die über der Dielektrikumschicht und zwischen den Grabenseitenwänden angeordnet ist, auf. Jede Mesa 130 umfasst eine p-leitende Wanne 134, die in der Epitaxiehalbleiterschicht 104 benachbart zu der Oberseite der Schicht 104 angeordnet ist, ein Paar Source-Gebiete 136 (n+-leitend), die in der p-Wanne 134 benachbart zu den beiden benachbarten Gräben 122 und der Oberseite der Epitaxiehalbleiterschicht 104 angeordnet sind, und ein N-Driftgebiet 132, das unter der p-Wanne 134 angeordnet ist. (Eine p-leitende Wanne, ein p-leitendes Gebiet und ein p-dotiertes Gebiet, die hierin beschrieben sind, können in Abhängigkeit vom Kontext der Erläuterung oder vom Kontext des Anspruchs als ”Wannengebiet eines ersten Leitfähigkeitstyps” oder ”Wannengebiet eines zweiten Leitfähigkeitstyps” bezeichnet werden.) In der Mitte der Mesa 130 ist ein kleiner Graben ausgebildet, um der Source-Metallschicht 110 zu ermöglichen, einen elektrischen Kontakt mit den Source-Gebieten 136 und mit der p-Wanne 134 an einem kleinen Gebiet 135 einer gesteigerten p+-Dotierung herzustellen. Ein Elektronenstrom wird vertikal durch die Vorrichtung, von den Source-Gebieten 136 durch ein invertiertes Gebiet der p-Wanne 134 benachbart zu dem Gate-Oxid 123, weiter durch das Driftgebiet 132 und hinunter zu dem N+-Substrat 102 und dem Drain-Kontakt geleitet, wobei die Menge an Strom durch das Potential an den Gate-Elektroden 126 in den Gräben 122 unter normalen Betriebsbedingungen moduliert wird. Die Abschirmelektroden 124 sind elektrisch mit dem Potential der Source-Metallschicht 110 und der Source-Gebiete 136 gekoppelt und schirmen die p-Wanne von hohen elektrischen Feldern ab.
  • Wenn das Potential an der Gate-Elektrode 126 eingestellt ist, um die Vorrichtung in einen Aus-Zustand (z. B. typischerweise ein Potential von etwa null Volt) zu bringen, kann während einer Durchbruchbedingung immer noch ein wesentlicher Strom fließen, wobei das Drain-Potential relativ zu dem Source-Potential sehr hoch ist. Bei der Durchbruchbedingung entwickeln sich hohe elektrische Felder in einem Gebiet in jeder Mesa 130, und dieses hohe elektrische Feld erzeugt Lawinenträger (sowohl Löcher als auch Elektronen). Die Spannung, bei der diese Durchbruchbedingung auftritt, wird Durchbruchspannung genannt. Die Durchbruchspannung der Mesa kann durch Auswählen der Abschirmoxiddicke, der Breite der Mesa und der Dotierung des N-Driftgebiets 132 erhöht werden, um zu bewirken, dass das N-Driftgebiet 132 normalerweise arm an Elektronen ist. Dies bewirkt, dass das elektrische Feld während der Aus-Zustandsbedingungen entlang der Mittellinie der Mesa einheitlicher verteilt ist (z. B. ein Profil des elektrischen Felds mit rechteckiger Form), wodurch das maximale elektrische Feld reduziert wird (und auf diese Weise die Spannung, bei der Lawinenträger erzeugt werden können, erhöht wird). Die Bedingung, unter der das N-Driftgebiet 132 arm an Elektronen ist, wird ”Ladungsausgleichsbedingung” genannt. Die Ladungsausgleichsbedingung kann im Allgemeinen erreicht werden, wenn das Produkt der Mesa-Breite und der Dotierung des N-Driftgebiets 132 in dem Bereich von 1 × 1011 cm–2 bis 1 × 1013 cm–2 liegt.
  • Idealerweise sollte die Durchbruchspannung durch den mit der Mesa 130 in Verbindung stehenden Durchbruchprozess bestimmt werden. In verschiedenen Feldabschlussgebieten der Vorrichtung finden jedoch bei niedrigeren Spannungen verschiedene parasitäre Durchbruchmechanismen statt, und diese setzen die Gesamtdurchbruchspannung der Vorrichtung auf diese Weise auf einen niedrigeren Wert als den, der durch den Durchbruchprozess in der Mesa 130 verursacht wird. Ein solcher potentieller parasitärer Mechanismus kann an dem dünnen Abschnitt der Dielektrikumschicht 123 in dem äußersten Graben eines Vorrichtungsgebiets 120 stattfinden, das mit einem Abschlussgebiet des Stands der Technik entworfen ist. Ohne eine Mesa 130 neben ihr wäre diese dünne Dielektrikumschicht dem Potential der n-leitenden Epitaxieschicht ausgesetzt, die mit dem Drain-Potential gekoppelt ist, und es kann sich ein großes elektrisches Feld über der dünnen Dielektrikumschicht entwickeln, das bewirken kann, dass ein Durchbruch bei einer relativ geringen Spannung stattfindet.
  • Ein Merkmal gemäß der vorliegenden Erfindung berücksichtigt diesen parasitären Durchbruchmechanismus, indem ein Endgraben 222 an jeder Seite der Anordnung von aktiven Gräben 122 des Vorrichtungsgebiets 120 angeordnet wird. Der Graben 222 weist gegenüberliegende Seitenwände, die mit einer Dielektrikumschicht 223 ausgekleidet sind, eine Abschirmelektrode 124, die zwischen den Seitenwänden in der Nähe des Bodens des Grabens angeordnet ist, eine Dielektrikumschicht 125, die über der Abschirmelektrode 124 angeordnet ist, und eine Gate-Elektrode 226 auf, die über der Dielektrikumschicht und zwischen den Grabenseitenwänden angeordnet ist. Im Gegensatz zu der Dielektrikumschicht 123 des Grabens 122 ist die Dielektrikumschicht 223 jedoch entlang der Seitenwand, die der n-leitenden Epitaxieschicht zugewandt ist, dicker als entlang der Seitenwand, die den Gräben 122 des Vorrichtungsgebiets 120 zugewandt ist, gemessen entlang der Tiefe der Gate-Elektrode 226. Das dickere Gebiet ist in der Figur durch das Bezugszeichen 227 angegeben. Das dickere Dielektrikum reduziert das elektrische Feld in der Dielektrikumschicht und erhöht auf diese Weise ihre Durchbruchspannung. Der Graben 222 kann die gleiche Breite wie jeder der Gräben 122 aufweisen, und die Gate-Elektrode 226 kann eine geringere Breite als die Gate-Elektrode 126 aufweisen.
  • Die obigen Gräben 222, 122 und die Mesas 238, 230 und 130 sind in der Draufsicht von 3 in der Nähe der Querschnittslinienangabe für 4 angegeben. Eine ähnliche Anordnung von Gräben und Mesas liegt an der gegenüberliegenden Seite des Vorrichtungsbereichs 120 vor, wie es durch diese Bezugszeichen in der Draufsicht von 2 angegeben ist. Während das Paar von Gräben 222 die Anordnung von Gräben 122 und Mesa 130 auf jeder Seite der Anordnung (z. B. der Oberseite und der Unterseite der Anordnung) begrenzt, umgeben sie die Anordnung nicht und weisen sie keine Abschnitte auf, die die rechte und linke Seite der Anordnung begrenzen. Das heißt, es gibt an den Enden der Gräben 122 und der Mesas 130 keinen senkrechten Abschlussgraben. (Es sei angemerkt, dass die Gräben 122 und die Mesas 130 weiterhin unter dem Gate-Kanal verlaufen.) Bezug nehmend darauf weist die Vorrichtung 100 kein p-dotiertes Gebiet auf, das an den Enden der Gräben 122 angeordnet ist. Jedes dieser Merkmale reduziert die Größe der Feldabschlussbereiche und ermöglicht, dass der aktive Bereich vergrößert wird und/oder die Chipgröße verringert wird. Während die obige Ausgestaltung für ein Vorrichtungsgebiet 120 vorgesehen ist, das eine MOSFET-Vorrichtung bereitstellt, kann sie auch für andere Vorrichtungstypen angewandt werden, wie beispielsweise IGBT-Vorrichtungen und Gleichrichter, und zwar insbesondere für jene Vorrichtungen, bei denen die oben beschriebene Ladungsausgleichsbedingung vorliegt.
  • Wieder auf 5 Bezug nehmend kann, als weiteres Merkmal der vorliegenden Erfindung, die breite Mesa 238 links des Endgrabens 222 optional ein an ihrer Fläche angeordnetes p-leitendes Gebiet 239 neben der Dielektrikumschicht 223 aufweisen. Das p-leitende Gebiet 239 kann direkt von jedem Potential entkoppelt sein und in einem schwimmenden Zustand gelassen werden, oder es kann elektrisch mit der Source-Metallschicht 110 und dem Source-Potential gekoppelt sein (z. B. kann es geerdet sein). In jedem Fall reduziert das Gebiet 239 die elektrischen Felder um die obere rechte Ecke der breiten Mesa 238 herum, um diesen Bereich als Quelle für einen parasitären Durchbruchmechanismus zu beseitigen. Bei einer elektrischen Kopplung mit dem Source-Potential schirmt das p-leitende Gebiet 239 ferner das Dielektrikum 223 von dem Drain-Potential in dem Bereich 227 ab. Das p-leitende Gebiet 239 kann während des gleichen Prozesses wie der, der die p-Wannen 134 herstellt, hergestellt werden.
  • Als weiteres Merkmal der vorliegenden Erfindung kann die Mesa 230 rechts des Endgrabens 222 als p-n-Diode anstatt als MOSFET-Transistor ausgestaltet sein. Hierfür kann sie eine p-Wanne 134 und ein Gebiet 135 einer gesteigerten p+-Dotierung, jedoch keine Source-Gebiete 136, umfassen. Die p-n-Diode ist während normaler Operationen des MOSFET-Transistors des Vorrichtungsgebiets 120 in einem Aus-Zustand vorgespannt. Die Mesa 230 stellt eine zusätzliche Abstandsdistanz zwischen der breiten Mesa 238 und der ersten aktiven Mesa 130 bereit, die dazu dient, das Potential in der breiten Mesa 238 von der ersten aktiven Mesa 130 zu puffern. Dies ermöglicht, dass die elektrischen Eigenschaften der ersten Mesa 130 im Wesentlichen die gleichen sind wie die der inneren Mesas 130.
  • 6 zeigt eine vergrößerte Querschnittsansicht eines Abschnitts einer Abwandlung des beispielhaften Halbleiterchips von 1 gemäß der vorliegenden Erfindung. Die Merkmale in dem vergrößerten Querschnitt von 6 sind die gleichen wie jene, die in dem vergrößerten Querschnitt von 5 gezeigt sind, mit der Hinzufügung eines Umfangsgrabens 220, einer Dielektrikumschicht 221 und einer Abschirmelektrode 124. Der Graben 220 weist gegenüberliegende Seitenwände, die mit der Dielektrikumschicht 221 ausgekleidet sind, und eine Abschirmelektrode 224 auf, die zwischen den Seitenwänden angeordnet ist, vorzugsweise von der Oberseite der Epitaxiehalbleiterschicht bis zu der Nähe des Bodens des Grabens. Die Abschirmelektrode 224 ist elektrisch mit der Source-Metallschicht 110 gekoppelt. Die Abschirmelektrode 224 stellt eine zusätzliche Abschirmung des Drain-Potentials für den Endgraben 222 und die Gate-Elektrode 226 bereit. Eine Mesa 230' ist zwischen den Gräben 220 und 222 definiert. Das p-dotierte Gebiet 239 kann in der Mesa 230' zwischen den Gräben 220 und 222 umfasst oder weggelassen sein. Es kann auch ein p-dotiertes Gebiet 234 verwendet werden, das in der Mesa 230' angeordnet ist und das sich von Graben 222 zu Graben 220 erstreckt. Zusammen mit dem Gebiet 234 kann ein p-dotiertes Gebiet 239 auf der linken Seite des Grabens 220 umfasst sein. Ein Paar von Gräben 220 begrenzt die Anordnung von Gräben 122, 222 und Mesas 130, 230, 230' auf jeder Seite der Anordnung (z. B. der Oberseite und der Unterseite der Anordnung), sie umgeben die Anordnung jedoch nicht und weisen keine Abschnitte auf, die die rechte und linke Seite der Anordnung begrenzen. Dieses Merkmal reduziert die Größe der Feldabschlussbereiche und ermöglicht die Vergrößerung des aktiven Bereichs und/oder die Verringerung der Chipgröße. Während die obige Ausgestaltung für ein Vorrichtungsgebiet 120 vorgesehen ist, das eine MOSFET-Vorrichtung bereitstellt, kann sie auch für andere Vorrichtungstypen angewandt werden, wie beispielsweise IGBT-Vorrichtungen und Gleichrichter, insbesondere jene Vorrichtungen, bei denen die oben beschriebene Ladungsausgleichsbedingung vorliegt.
  • 7 zeigt eine Querschnittsansicht der zuvor genannten Gräben und Mesas in dem Verbindungsbereich 150 direkt benachbart zu dem Vorrichtungsbereich 120 an der in 3 definierten Schnittlinie 7-7. Ein dünner Umfang der Oxidschicht 106 ist über jeder der Mesas 130 und 230 angeordnet, und die Dielektrikumschicht 107 ist über den Gate-Elektroden 126 und 226 sowie auch der darunterliegenden Oxidschicht 106 angeordnet. Der optionale Umfangsgraben 220, die optionale Abschirmelektrode 221 und die optionale Dielektrikumschicht 221 sind gestrichelt gezeigt. Es gibt keine Änderung hinsichtlich der Ausgestaltung des p-dotierten Gebiets 239 in Bezug auf seine benachbarten Elemente in Bezug auf die in 4 und 5 gezeigten Querschnitte.
  • 8 zeigt eine Querschnittsansicht der zuvor genannten Gräben und Mesas in dem Verbindungsbereich 150 unter dem Gate-Kanal an der in 3 definierten Schnittlinie 8-8. Ein dünner Umfang der Oxidschicht 106 ist über jeder der Mesas 130 und 230 angeordnet. Die Oberseiten der Gate-Elektroden 126 und 226 sind durch eine leitende Stufe 126R elektrisch miteinander gekoppelt. Die Stufe 126R ist durch dünne Abschnitte des Oxids 106 elektrisch von den Mesas 130, 230 isoliert. Bei typischen Ausführungsformen sind die Stufe 126R und die Gate-Elektroden 126, 226 aus dem gleichen Material, wie beispielsweise Polysilizium, gebildet. Bei vorherigen Querschnitten ist die Stufe 126R entfernt. Der Metall-Gate-Kanal stellt mit der Stufe 126R einen Kontakt an Stellen über den Gate-Elektroden 126 und 226, die durch Inseln des Dielektrikums 107 getrennt sind, her. Die Inseln können weggelassen werden. Die Gate-Elektroden 126 und 226 enden an dieser Stelle in den Gräben. Der optionale Umfangsgraben 220, die optionale Abschirmelektrode 221 und die optionale Dielektrikumschicht 221 sind gestrichelt gezeigt. Es gibt keine Änderung hinsichtlich der Ausgestaltung des p-dotierten Gebiets 239 in Bezug auf seine benachbarten Elemente in Bezug auf die in 4 und 5 gezeigten Querschnitte.
  • 9 zeigt eine Querschnittsansicht der zuvor genannten Gräben und Mesas in dem Verbindungsbereich 150 zwischen dem Gate-Kanal und dem Abschirmkanal an der in 3 definierten Schnittlinie 9-9. In den Gräben 122 und 222 sind nur die Abschirmelektroden 124 und 224 vorhanden, wobei die Oxidschicht 106 sie und die Mesas 130 und 230 bedeckt.
  • 10 zeigt eine Querschnittsansicht eines Grabens 122 in dem Verbindungsbereich 150 an einer in 3 definierten Schnittlinie 10-10, wobei die Schnittlinie 10-10 zu den Schnittlinien 4-4, 7-7, 8-8 und 9-9 senkrecht ist. Die Gate-Elektrode 126 und die Abschirmelektrode 124 sind in dem Graben angeordnet, wobei die Gate-Elektrode 126 eine Stufe 126R aufweist, die einen elektrischen Kontakt mit dem Gate-Kanal herstellt, und wobei die Abschirmelektrode 124 einen Stufenabschnitt 124R aufweist, der einen elektrischen Kontakt mit dem Abschirmkanal herstellt. Die Dielektrikumschicht 125 ist zwischen der Abschirmelektrode 124 und der. Gate-Elektrode 126 entlang ihren horizontal gerichteten Abmessungen angeordnet, eine Dielektrikumschicht 125S ist zwischen den Elektroden 124 und 126 entlang ihren seitlichen Abmessungen angeordnet, und ein Eckenstück 125C eines Dielektrikums ist zwischen der äußeren Ecke der Gate-Elektrode 126 und der inneren Ecke der Abschirmelektrode 124 angeordnet. Die Abschirmelektrode 124 weist eine äußere Ecke, die zu einem Stück 123C eines Dielektrikummaterials benachbart ist, und eine vertikale Seite auf, die zu einer Seitenschicht 123S eines Dielektrikummaterials benachbart ist.
  • Die Krümmungsradiuseffekte erhöhen signifikant die elektrischen Felder in den Gebieten neben den äußeren Ecken der Abschirmelektrode und der Gate-Elektrode 126. Die Dicke des Dielektrikumstücks 123 reicht im Wesentlichen aus, um einen Durchbruch des Dielektrikummaterials zu verhindern. Das Dielektrikumstück 125C und die Dielektrikumseitenschicht 125S um die Gate-Elektrode 126 herum sind relativ dünn und können eine Quelle für einen Durchbruch für den Endgraben 222 (gezeigt in 8) sein. Die Einbeziehung der optionalen Abschirmelektrode 224 und des optionalen Grabens 220 schirmt das Dielektrikumstück 125C und die Dielektrikumseitenschicht 125S von dem Drain-Potential ab, das mit der Halbleiterschicht 104 gekoppelt ist, und reduziert auf diese Weise die elektrischen Felder in dem Dielektrikumstück 125C und der Dielektrikumseitenschicht 125S. Ein weiterer möglicher Bereich eines Durchbruchs aufgrund von Krümmungsradiuseffekten, insbesondere bei Hochspannungsvorrichtungen, liegt in der Dielektrikumseitenschicht 123S am Ende des Abschirmstufenabschnitts 124R vor, wie es durch Punkt ”A” in 10 angegeben ist. Dieser potentielle Durchbruch kann erheblich abgeschwächt werden, indem das oberseitige Abschirmkanalmetall (das eine leitende Spur ist) über die Dielektrikumseitenschicht 123S und um eine Distanz L1 über das Ende des Grabens 122 hinaus ausgedehnt wird. Die Distanz L1 kann größer oder gleich der Tiefe des Grabens 122 sein. Bei Niederspannungsvorrichtungsanwendungen ist die Möglichkeit eines Durchbruchs an Stelle ”A” sehr gering, und das oberseitige Abschirmkanalmetall existiert nicht über der Dielektrikumseitenschicht 123S oder über das Ende des Grabens 122 hinaus, wie es in der Figur durch Rand ”B” angegeben ist. Diese Ausgestaltung führt zu einem dünneren Abschirmkanal und einem kleineren Chip.
  • 11 zeigt eine Querschnittsansicht einer Mesa 130 in dem Verbindungsbereich 150 an einer in 3 definierten Schnittlinie 11-11, wobei die Schnittlinie 11-11 senkrecht zu den Schnittlinien 4-4, 7-7, 8-8 und 9-9 ist. Die p-dotierte Wanne 134 und die Stufe 126R für die Gate-Elektroden 126 sind auf der rechten Seite der Figur gezeigt. Typischerweise ist die p-dotierte Wanne 134 elektrisch mit dem Potential der Source und der Abschirmung gekoppelt, sie kann sich jedoch in einigen Fällen, in denen das Gebiet in einem Feldabschlussbereich verwendet wird, in einem schwimmenden Zustand befinden. Die p-dotierte Wanne 134 weist ein Ende auf, das an oder unter der Gate-Stufe 126R (die eine elektrische Spur ist) endet. Als Hinweis sind die Konturen der Gate-Elektrode 126 und der Abschirmelektrode 124 gestrichelt gezeigt. Es besteht die Maglichkeit, dass am Ende der p-dotierten Wanne 134 aufgrund von Krümmungsradiuseffekten ein Durchbruch auftritt. Die Gate-Elektroden 126 und die Abschirmelektroden 124, die auf jeder Seite der p-dotierten Wanne 134 angeordnet sind, verarmen jedoch normalerweise den Abschnitt der n-dotierten Mesa 130, der benachbart zum Ende der Wanne 134 ist, wodurch das Potential und die elektrischen Felder um das Ende der Wanne 134 herum erheblich reduziert werden. Die elektrischen Felder mit reduziertem Umfang sind jedoch um die Enden der Wanne 134 herum weiterhin vorhanden und können sich am Ende der Wanne 134 auf eine radiale Weise (d. h. Krümmungsradiuseffekt) konzentrieren. Bei der in 11 gezeigten Ausgestaltung ist das Ende der Wanne 134 jedoch im Wesentlichen durch die Gate-Stufe 126R abgeschirmt und reduziert es die Krümmungsradiuseffekte am Ende des Gebiets wesentlich. Im Speziellen leitet die leitende Stufe 126R die in der Mesa 130 am Ende der Wanne 134 vorhandenen elektrischen Felder weg vom Ende der Wanne 134 und zu sich selbst hin, wodurch die radiale Konzentration des elektrischen Felds reduziert wird. Diese Abschirmung würde verloren gehen, wenn sich das Ende der Wanne 134 zur linken Seite des unteren des Abschnitts der leitenden Stufe 126R erstrecken würde. Dieser Abschirmungseffekt wird am besten erhalten, wenn das Ende der Wanne 134 von der distalsten Seite (z. B. der linken Seite) des unteren Abschnitts der leitenden Stufe 126R um eine Distanz L2 beabstandet ist, wobei L2 größer oder gleich der Tiefe der Wanne 134 ist. Bei bevorzugten Realisierungen ist L2 größer oder gleich der Tiefe der Wanne 134 plus der Trennungsdistanz zwischen der Wanne 134 und der leitenden Stufe 126R, wobei die Trennungsdistanz für die in der Figur gezeigte Ausgestaltung gleich dem dünnen Abschnitt der Oxidschicht 106 ist.
  • Wie oben erwähnt verarmen die Gate-Elektroden 126 und die Abschirmelektroden 124, die auf jeder Seite der p-dotierten Wanne 134 angeordnet sind, normalerweise den Abschnitt der n-dotierten Mesa 130, der benachbart zum Ende der Wanne 134 ist, wodurch das Potential und die elektrischen Felder um das Ende der Wanne 134 herum erheblich reduziert werden. Um diesen Vorteil zu erreichen, sollte das Ende des p-dotierten Gebiets von den Enden der Abschirmelektroden 124 oder den Enden der Gräben 122 um mindestens eine Distanz L3 wie in 12 gezeigt beabstandet sein. Die Distanz L3 kann gleich der Tiefe des Grabens 122 sein oder kann gleich der Differenz zwischen der Tiefe des Grabens 122 und der Tiefe der Wanne 134 sein. Es ist möglich, dass sich die Wanne 134 über die Gate-Stufe 126R hinaus erstreckt, wie es in 13 gezeigt ist, und es ist weiter möglich, dass das Ende der Wanne 134 unter dem Abschirmkanal (und der Feldplatte) angeordnet ist. Wenn der Abschirmkanal in der Nähe des oder über dem Ende der Wanne 134 angeordnet ist, kann er eine Abschirmung zum Vermindern der Krümmungsradiuseffekte am Ende der Wanne 134 auf die gleiche Weise, auf die die Gate-Stufe 126R eine Abschirmung bereitstellte, wie es zuvor in Bezug auf 11 beschrieben wurde, bereitstellen. Bei Anwendungen mit niedriger und mittlerer Spannung muss der Abschirmkanal jedoch nicht über dem Ende der p-dotierten Wanne 134 angeordnet sein. Während es vorzuziehen ist, dass keine anderen p-dotierten Gebiete zwischen dem Ende der Wanne 134 und den Enden der benachbarten Gräben angeordnet sind, kann ein leichter p-dotiertes Gebiet zwischen dem Ende der Wanne 134 und den Enden der benachbarten Gräben angeordnet sein. Das leichter p-dotierte Gebiet weist eine geringere Dotiermitteldosierung, gemessen über einen Querschnitt der Mesa-Breite, auf als die der Wanne 134. Anders ausgedrückt weist das leichter p-dotierte Gebiet eine geringere integrierte aus dem Dotiermittel resultierende Änderung, gemessen über einen Querschnitt der Mesa-Breite, auf als die der Wanne 134. Bei den obigen Ausgestaltungen ist kein Abschlussgraben notwendig, der senkrecht zu den Enden der Gräben 122 verläuft, wie es bei einer Ausgestaltung des Stands der Technik der Falb wäre. Alle obigen Ausgestaltungen des Endes der p-dotierten Wanne 134 können auf Grabenabschirmungs-Schottky-Barrierendiodenvorrichtungen angewandt werden, wobei die obigen Abstandsdistanzen auf das Ende des Schottky-Metalls, oder wenn ein p-dotiertes Gebiet wie das in 6 gezeigte Gebiet 239 verwendet wird, um den Umfang des Schottky-Metalls herum, angewandt werden.
  • Wieder auf 10 Bezug nehmend ist zu sehen, dass das Abschirmkanalmetall einen elektrischen Kontakt mit einer Oberseite des Stufenabschnitts 124R der Abschirmelektrode 124 auf einem Niveau herstellt, das an oder unterhalb der Oberseite der Epitaxieschicht 104 liegt. Dieses Merkmal ist auch in 14 gezeigt, die ein Querschnitt ist, der senkrecht zu dem Querschnitt von 10 ist. Wie in 14 gezeigt werden die Kontakte von dem Abschirmkanalmetall zu den Stufenabschnitten 124R durch Kontaktöffnungen hergestellt, die durch die Dielektrikumschicht 107 und die Oxidschicht 106 gebildet sind. Diese Ausgestaltung hat die Vorteile eines reduzierten elektrischen Kontaktwiderstands und einer Vereinfachung des Herstellungsprozesses. Bei den herkömmlichen Herstellungsprozessen werden ein Polysiliziumätzmaskierungs- und ein Ätzschritt verwendet, um eine Polysiliziumbusstruktur zwischen dem Abschirmkanalmetall und den Abschirmelektroden 124, 224 zu definieren. Die obige vereinfachte Kontaktstruktur kann jedoch durch Modifizieren einer vorherigen Maske, die in dem Prozess verwendet wird, definiert werden, wie beispielsweise die Maske, die verwendet wird, um die Kontakte von dem Source-Metall zu den Gebieten 135 einer gesteigerten Dotierung und den Source-Gebieten 136, die in 5 gezeigt sind, zu definieren. Dementsprechend können der Maskierungs- und der Ätzschritt, die herkömmlich verwendet werden, um die oben beschriebene Polysiliziumbusstruktur zu definieren, weggelassen werden.
  • Beim Herstellen einer Hochstromkapazitätsvorrichtung können anstatt eines großen Vorrichtungsgebiets 120 mehrere Instanzen des Vorrichtungsgebiets 120 verwendet werden. Die Instanzen des Vorrichtungsgebiets 120 sind parallel elektrisch gekoppelt, und diese Ausgestaltung stellt einen Pfad eines geringen Widerstands zu den Zentren der Abschirmelektroden 124 und den Zentren der Gate-Elektroden 126 im Vergleich zu dem Fall bereit, in dem eine große Instanz von Vorrichtungsgebieten 120 verwendet wird. 15 zeigt eine schematische Draufsicht einer an einem Halbleiterchip angeordneten Halbleitervorrichtung 200. Die Vorrichtung 200 umfasst ein oberes Vorrichtungsgebiet 120A, das über einem unteren Vorrichtungsgebiet 120B angeordnet ist, ein oberes Verbindungsgebiet 150 (wie zuvor beschrieben), das über dem oberen Vorrichtungsgebiet 120A angeordnet ist, ein unteres Verbindungsgebiet 150, das unter dem Vorrichtungsgebiet 120B angeordnet ist, ein mittleres Verbindungsgebiet 250, das zwischen den Vorrichtungsgebieten 120A und 120B angeordnet ist. Die Vorrichtungsgebiete 120A und 120B sind Instanzen des zuvor beschriebenen Vorrichtungsgebiets 120. Es gibt einen Gate-Kanal und einen Abschirmkanal in jedem Verbindungsgebiet 150 und zwei Gate-Kanäle und einen Abschirmkanal in dem mittleren Verbindungsgebiet 250. Die Gate-Kanäle sind durch eine Gate-Versorgung elektrisch mit einem Gate-Pad 212 gekoppelt. Die Source-Metallschicht 110 ist über den Vorrichtungsgebieten 120A und 120B angeordnet und [engl.: ”an”] elektrisch mit den Abschirmkanälen und zwei Source-Pads 111 gekoppelt. Mehrere ineinandergreifende Gräben 122' und Mesas 130' sind in der Halbleiterepitaxieschicht und in den Vorrichtungsgebieten 120A, 120B und den Verbindungsgebieten 150, 250 wie durch die gestrichelten Linien auf der rechten Seite der Figur gezeigt angeordnet. In der Figur sind für eine anschauliche Klarheit nur die ersten wenigen Gräben und Mesas gezeigt, die Pfeilsymbole links der Anordnung geben jedoch schematisch an, dass sich die Anordnung von ineinandergreifenden Gräben und Mesas zu den linken Seiten der Vorrichtungsgebiete 120A, 120B und Verbindungsgebiete 150, 250 erstreckt. Die Gräben 122' sind im Wesentlichen die gleichen wie die Gräben 122, außer dass sie kontinuierlich durch die Vorrichtungsgebiete 120A, 120B und die Verbindungsgebiete 150, 250 verlaufen. Die Mesas 130' sind im Wesentlichen die gleichen wie die Mesas 130, außer dass sie kontinuierlich durch die Vorrichtungsgebiete 120A, 120B und die Verbindungsgebiete 150, 250 führen. Eine Kanalstoppstruktur umgibt die Gebiete 120A, 120B, 150 und 250 am Umfang des Chips und ist durch eine Lücke von den Gebieten 120A, 120B, 150 und 250 getrennt. Diese Lücke ist die gleiche wie die in 11 gezeigte und [engl.: ”an”] identifizierte Lücke.
  • 16 zeigt eine Querschnittsansicht des Verbindungsgebiets 250 an der in 15 gezeigten Schnittlinie 16-16. Der Querschnitt führt entlang eifern Graben 122'. Die Komponenten sind die gleichen wie die oben in Bezug auf 10 beschriebenen Komponenten mit den Ausnahmen, dass auf der linken Seite der Figur ein Spiegelsatz einer Gate-Elektrode 126, einer Gate-Stufe 126R und eines Gate-Kanals vorliegt und dass das Dielektrikumstück 123C und die Dielektrikumseite 123S nicht vorhanden sind und dass der Graben 122', die Dielektrikumschicht 123', die Abschirmelektrode 124' und die Abschirmstufe 124R' auf die linke Seite gespiegelt sind und entlang dem Querschnitt von links nach rechts verlaufen. Die Gate-Kanäle stellen einen elektrischen Kontakt mit den Gate-Stufen 126R der Gate-Elektroden 126 her, sind jedoch von dem Abschirmmetallkanal und der Abschirmstufe 124R' und der Abschirmelektrode 124' elektrisch isoliert. Das Abschirmkanalmetall stellt einen elektrischen Kontakt mit der Abschirmstufe 124R' und der Abschirmelektrode 124' her und ist elektrisch von den Gate-Kanälen, den Gate-Stufen 124R und den Gate-Elektroden 124 isoliert. Die obige Grabenkonstruktion beseitigt das Ungleichgewicht bei den elektrischen Feldern und Potentialen, das in den Mesa-Gebieten der Vorrichtung 100 auftritt, die sich neben den Grabenunterbrechungen in den Verbindungsgebieten 150 befinden, und beseitigt somit das entsprechende lokale Ladungsungleichgewicht. Diese Konstruktion weicht von Konstruktionen des Stands der Technik ab, die aufwändige Feldabschlussstrukturen in der Mitte des Verbindungsgebiets 250 umfassen würden.
  • 17 zeigt eine Querschnittsansicht des Verbindungsgebiets 250 an der in 15 gezeigten Schnittlinie 17-17. Der Querschnitt verläuft entlang einer Mesa 130'. Die Komponenten sind die gleichen wie die oben in Bezug auf 10 beschriebenen Komponenten mit der Ausnahme, dass ein Spiegelsatz einer p-dotierten Wanne 134, einer Gate-Elektrode 126, einer Gate-Stufe 126R und eines Gate-Kanals auf der linken Seite der Figur vorliegt. Die Konturen der Positionen der Abschirmelektrode 124' und der Gate-Elektroden 126 sind gestrichelt gezeigt. Ähnlich wie bei der Vorrichtung 100 ist jede p-dotierte Wanne 134 typischerweise elektrisch mit dem Potential der Source und der Abschirmung gekoppelt, sie kann sich jedoch in einigen Fällen, in denen das Gebiet in einem Feldabschlussbereich verwendet wird, in einem schwimmenden Zustand befinden. Jede p-dotierte Wanne 134 weist ein Ende auf, das vorzugsweise an oder unter einer jeweiligen leitenden Gate-Stufe 126R (die eine elektrische Spur ist) endet. Es besteht die Möglichkeit, dass ein Durchbruch am Ende jeder p-dotierten Wanne 134 aufgrund von Krümmungsradiuseffekten auftritt. Die Gate-Elektroden 126 und die Abschirmelektroden 124, die an jeder Seite der p-dotierten Wanne 134 angeordnet sind, verarmen jedoch normalerweise den Abschnitt jeder n-dotierten Mesa 130, der benachbart zu dem Ende der Wanne 134 ist, wodurch das Potential und die elektrischen Felder um das Ende der Wanne 134 herum signifikant reduziert werden. Die elektrischen Felder mit reduzierten Umfängen sind jedoch weiterhin um die Enden der Wanne 134 herum vorhanden und können sich am Ende der Wanne 134 auf eine radiale Weise (d. h. Krümmungsradiuseffekt) konzentrieren. Bei der in 17 gezeigten Ausgestaltung sind die Enden der Wanne 134 jedoch im Wesentlichen durch die leitenden Gate-Stufen 126R abgeschirmt und reduziert die Ausgestaltung im Wesentlichen die Krümmungsradiuseffekte an den Gebietsenden (wie zuvor oben für die Vorrichtung 100 in Bezug auf 11 beschrieben). Diese Abschirmung ginge verloren, wenn sich das Ende einer Wanne 134 über die distale Seite des unteren Abschnitts der darüber angeordneten leitenden Stufe 126R hinaus erstrecken würde. Dieser Abschirmungseffekt wird am besten erhalten, wenn sich das Ende der Wanne 134 nicht über die distale Seite des unteren Abschnitts der leitenden Stufe 126R hinaus erstreckt und ferner von der distalsten Seite des unteren Abschnitts der leitenden Stufe 126R durch eine Distanz L2 beabstandet ist, wobei L2 größer oder gleich der Tiefe der Wanne 134 ist. Bei bevorzugten Realisierungen ist L2 größer oder gleich der Tiefe der Wanne 134 plus der Trennungsdistanz zwischen der Wanne 134 und der leitenden Stufe 126R, wobei die Trennungsdistanz für die in der Figur gezeigte Ausgestaltung gleich dem dünnen Abschnitt der Oxidschicht 106 ist.
  • 18 zeigt eine Querschnittsansicht einer Abwandlung 250' des Verbindungsgebiets 250, die eine elektrisch schwimmende p-dotierte Wanne 134C umfasst, die in der Epi-Schicht 104 und unter dem Abschirmkanalmetall angeordnet ist. (Das p-dotierte Gebiet schwimmt dadurch, dass keine direkte elektrische Verbindung zwischen ihm und einer leitenden Schicht hergestellt wird, die geeignet ist, um ein elektrisches Potential von einem externen Schaltkreis aufzunehmen.) Die schwimmende p-dotierte Wanne 134C fungiert als Pufferabschirmung zwischen der Epi-Schicht 104 und dem darüber liegenden Abschnitt der Oxidschicht 106. Der Abschnitt der Oxidschicht 106 zwischen dem Abschirmkanalmetall und der Epi-Schicht 104 kann hohe elektrische Felder erfahren, da das Abschirmkanalmetall für gewöhnlich am Massepotential liegt und der darunterliegende Abschnitt der Epi-Schicht 104 für gewöhnlich am Drain-Potential liegt. Um die Krümmungsradiuseffekte an den Enden der p-dotierten Wanne 134C zu reduzieren, können die Enden in der Nähe der oder unter den Gate-Stufen 126R angeordnet sein.
  • 19 zeigt eine Querschnittsansicht einer weiteren Abwandlung 250'' des Verbindungsgebiets 250, die anstelle der beiden in 17 gezeigten Wannen 134 eine kontinuierliche p-dotierte Wanne 134' umfasst. Die kontinuierliche p-dotierte Wanne 134' erstreckt sich von dem Vorrichtungsgebiet 120A zu dem Vorrichtungsgebiet 120B und durch das Verbindungsgebiet 250'' und ist elektrisch mit der Source-Metallschicht 110 (und wiederum mit dem Abschirmkanalmetall) gekoppelt. Es gibt keinen Krümmungsradiuseffekt, der mit der kontinuierlichen p-dotierten Wanne 134' in Verbindung steht, da die Wanne 134' keinen Seitenrand und keine Ecke aufweist. Die kontinuierliche p-dotierte Wanne 134' fungiert auch als Pufferabschirmung zwischen der Epi-Schicht 104 und der darüber liegenden Oxidschicht 106. Wie oben angemerkt kann der Abschnitt der Oxidschicht 106 zwischen dem Abschirmkanalmetall und der Epi-Schicht 104 hohe elektrische Felder erfahren, da das Abschirmkanalmetall für gewöhnlich am Massepotential liegt und der darunterliegende Abschnitt der Epi-Schicht 104 für gehähnlich am Drain-Potential liegt.
  • Bei allen Ausführungsformen, die die Verbindungsgebiete 150, 250, 250' und 250'' darstellen, kann angemerkt werden, dass jedes Verbindungsgebiet eine Ausgestaltung eines oder mehrerer Material-Bodies mit benachbarten Abschnitten von Mesas 130, 130' aufweist, was eine inaktive Vorrichtung erzeugt. Ein Material-Body kann ein dotiertes Gebiet, eine Dielektrikumschicht, eine leitende Schicht etc. umfassen. im Gegensatz dazu weist jedes Vorrichtungsgebiet 120, 120A, 120B eine Ausgestaltung eines oder mehrerer Material-Bodies mit Abschnitten der Mesas 130, 130' auf, was eine aktive Vorrichtung erzeugt.
  • Nun wird eine weitere Ausführungsform in Bezug auf die in 20 dargestellte Halbleitervorrichtung 300 beschrieben und dargestellt. Die Halbleitervorrichtung 300 weist im Wesentlichen den gleichen Grundriss (Draufsicht) wie die in 1–3 gezeigte Halbleitervorrichtung 100 auf. 20 ist eine vergrößerte Ansicht eines Abschnitts entlang der linken Seite des Chips der Halbleitervorrichtung 300 ähnlich der vergrößerten Ansicht des linken Abschnitts der in 3 gezeigten Vorrichtung 100. Die Halbleitervorrichtung 300 umfasst im Wesentlichen die gleichen Elemente wie die Vorrichtung 100, angeordnet auf im Wesentlichen die gleiche Weise, und umfasst ferner einen Umfangsgraben 320, der die Anordnung der zuvor oben beschriebenen Gräben 122, 222 und Mesas 130, 230 umgibt. 21 und 22 zeigen Querschnitte des Umfangsgrabens 320 und der Anordnung der Gräben 122, 222 und Mesas 130, 230 entlang dem Boden der Anordnung und an den in 20 gezeigten Schnittlinien 21-21 und 22-22. Der Umfangsgraben 320 umfasst eine Dielektrikumschicht 321, die seine gegenüberliegenden Seitenwände auskleidet, und eine leitende Elektrode 324, die in dem Graben angeordnet ist. Die leitende Elektrode 324 kann elektrisch mit einer leitenden Schicht, wie beispielsweise dem Abschirmkanal, gekoppelt sein, um ein Massepotential aufzunehmen, oder sie kann von jeglicher leitenden Schicht, die ein Potential trägt, entkoppelt sein, wodurch sie an einem schwimmenden Potential liegt. Die Umfangsabschirmung 320 ist von dem Graben 222 um eine Distanz beabstandet, die in der Größenordnung des Abstands zwischen benachbarten Gräben 122 liegt. Zwischen der Umfangsabschirmung 320 und dem Graben 222 ist ein Lückengebiet 330 angeordnet. Mit der Oberseite des Lückengebiets 330 sind keine elektrischen Potentiale durch irgendeine leitende Schicht gekoppelt, und das Potential an dem Lückengebiet 330 schwimmt. Wenn die Umfangsgrabenelektrode 324 an einem schwimmenden Potential liegt, können die Potentiale daran und an dem schwimmenden Lückengebiet 330 schwimmen, um ausgleichende Potentiale in Bezug auf das Drain-Potential einzustellen, und können sie auf diese Weise die Empfindlichkeit hinsichtlich eines Ladungsungleichgewichts in dem Lückengebiet 330 reduzieren. Als Ergebnis wird das Erreichen der Ladungsausgleichsbedingung in dem Lückengebiet 330 einfacher als wenn diese Lückengebiete 330 durch herkömmliche geerdete p-Wannen an einem Source-Potential fest wären. Es werden im Wesentlichen die gleichen Vorteile erreicht, wenn die Umfangsgrabenelektrode 324 mit einem Massepotential gekoppelt ist. Die Breite des Lückengebiets 330 kann kleiner oder gleich 1,25 mal der Breite der Mesa 130 sein, und die Breiten des Lückengebiets 330 entlang den verschiedenen Seiten des Umfangsgrabens 320 können unterschiedlich sein. Beispielsweise kann die Breite des Lückengebiets 330 entlang der linken und rechten vertikalen Seite des Umfangsgrabens 320 (und der Hauptanordnung der Gräben 122 und Mesas 130) kleiner sein als die Breite des Lückengebiets 330 entlang der oberen und unteren horizontalen Seite des Umfangsgrabens 320 (und der Hauptanordnung).
  • 23 und 24 sind Querschnitte, die den Umfangsgraben 320 entlang den Enden der primären Gräben 122 und Mesas 130 und an den in 20 gezeigten Schnittlinien 23-23 und 24-24 zeigen. Die Querschnitte von 23 und 24 sind im Wesentlichen die gleichen wie die Querschnitte von 10 und 11 für die Vorrichtung 100 plus die Hinzufügung des Umfangsgrabens 320 und des Lückengebiets 330. Die Elemente 102–107, 120, 122, 123, 123C, 123S, 124, 124R, 125, 125C, 125S, 126, 126R, 134, 150, der Abschirmkanal, der Gate-Kanal und der Kanalstopp weisen die gleichen relativen Beziehungen in Bezug zueinander auf. Wie oben angegeben befindet sich ein möglicher Durchbruchbereich aufgrund von Krümmungsradiuseffekten, insbesondere für Hochspannungsvorrichtungen, in der Dielektrikumseitenschicht 123S am Ende des Abschirmstufenabschnitts 124R, wie es durch Punkt ”A” in 23 angegeben, ist (das gleiche galt für 10). Wie zuvor beschrieben kann dieser mögliche Durchbruchbereich signifikant abgeschwächt werden, indem das oberseitige Abschirmkanalmetall (das eine leitende Spur ist) sich über die Dielektrikumseitenschicht 123S und um eine Distanz L1 über das Ende des Grabens 122 hinaus erstreckt. Die Distanz L1 kann größer oder gleich der Tiefe des Grabens 122 sein. Der Umfangsgraben 320 vermindert auch den möglichen Durchbruchbereich durch Wegbewegen der elektrischen Felder von Punkt A. Wie oben angegeben können, wenn die Umfangsgrabenelektrode 324 an einem schwimmenden Potential liegt, die Potentiale daran und an dem schwimmenden Lückengebiet 330 schwimmen, um ausgleichende Potentiale in Bezug auf das Drain-Potential einzustellen und können sie auf diese Weise die Empfindlichkeit hinsichtlich eines Ladungsungleichgewichts in dem Lückengebiet 330 reduzieren. Als Ergebnis wird das Erreichen der Ladungsausgleichsbedingung in dem Lückengebiet 330 einfacher als wenn diese Lückengebiete 330 durch die herkömmlichen geerdeten p-dotierten Wannen am Source-Potential fest wären. Es können im Wesentlichen die gleichen Vorteile erreicht werden, wenn die Umfangsgrabenelektrode 324 mit einem Massepotential gekoppelt ist, was durch ein Kontaktloch 325 eines leitenden Materials erfolgen kann, das zwischen der Abschirmelektrode 324 und dem Abschirmkanalmetall angeordnet ist, wobei das leitende Kontaktloch 325 elektrisch mit sowohl dem Abschirmkanal als auch der Abschirmelektrode 324 gekoppelt ist.
  • Die gleichen obigen Vorteile können im Wesentlichen mit der Verwendung einer schwimmenden p-dotierten Wanne 334 in dem schwimmenden Lückengebiet 330 erreicht werden. Diese Ausführungsform ist durch 25–28 dargestellt, welche die gleichen Querschnitte wie 21–24 sind, mit der Ausnahme der Hinzufügung der schwimmenden p-dotierten Wanne 334. Mit der Wanne 334 ist keine Massepotentialspannung gekoppelt. 29 zeigt die schwimmende p-dotierte Wanne 334 in dem Abschnitt des Lückengebiets 330, der zwischen dem Graben 222 und dem Umfangsgraben 320 angeordnet ist. Die Warme 334 erstreckt sich nach links, um zu dem Umfangsgraben 320 benachbart zu sein. Während die Wanne 334 als durchgehender Streifen gezeigt ist, der benachbart zu dem Umfangsgraben 320 angeordnet ist, sei angemerkt, dass die Wanne 334 segmentiert sein kann (in dem kontinuierlichen Streifenlücken aufweist). Die Enden jedes segmentierten Gebiets der Wanne 334 können unter einem Abschirmkanal und anderen leitenden Spuren angeordnet sein, um Krümmungsradiuseffekte zu minimieren.
  • Wenn ein Umfangsgraben 320, entweder mit einer geerdeten oder einer schwimmenden Elektrode 324, verwendet wird, kann ein Ladungsungleichgewicht an den Ecken des Umfangsgrabens 320 vorliegen. Der Grund hierfür ist, dass das Lückengebiet 330 zwei Seiten des Umfangsgrabens 320 anstatt einer sieht, wie es in der vergrößerten Draufsicht von 30 gezeigt ist. Die Elektrode 324 des Umfangsgrabens versucht, mehr Ladung zu entleeren als in dem Eckenbereich des Lückengebiets 330 vorhanden ist. Dieses Ladungsungleichgewicht kann durch Verkürzen der Länge des Grabens 222, der zu dem horizontalen Schenkel des Umfangsgrabens 320 benachbart ist, berücksichtigt werden. Dies ist als Vorrichtung 400 dargestellt, die bis auf die Verkürzung des Grabens die gleiche wie Vorrichtung 300 ist. Die Verkürzung des Grabens 222 reduziert den Ladungsabbildungseffekt des Grabens 222 an der Ecke des Lückengebiets 330 und kompensiert auf diese Weise die Überabbildung der Elektrode 324 des Umfangsgrabens. 31 zeigt einen Querschnitt des verkürzten Grabens 222 zusammen mit einer Kontur der unverkürzten Länge für einen Vergleich. Das Ende des Grabens 222 ist weiter von dem Umfangsgraben 320 beabstandet als die Enden der Gräben 122. Die p-Wanne 334 der Vorrichtung 300 kann bei jeder der oben beschriebenen Ausgestaltungen der Vorrichtung 400 zur Vorrichtung 400 hinzugefügt werden. Die p-Wanne 334 für die Vorrichtung 400 kann an einem schwimmenden Potential oder an einem festen Potential (z. B. Massepotential) liegen.
  • 32 zeigt eine Draufsicht einer weiteren beispielhaften Halbleitervorrichtung 500, die mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung. Die Vorrichtung 500 umfasst ein aktives Vorrichtungsgebiet 120 wie zuvor in Bezug auf die Vorrichtung 100 beschrieben, das sich in der Mitte des Chips befindet, zusammen mit der Source-Metallschicht 110, den Source-Pads 111, dem Gate-Pad 112 und den Verbindungsgebieten 150 wie zuvor beschrieben. Ohne Verlust der Allgemeingültigkeit kann das Vorrichtungsgebiet 120 eine Vorrichtung eines vertikalen Grabenabschirmungsleistungs-MOSFET realisieren. Wie es nachstehend ausführlicher beschrieben und gezeigt ist, umfasst die beispielhafte MOSFET-Vorrichtung eine Anordnung von Gräben, die mit einer Anordnung von Mesas ineinandergreift, isolierte Abschirmelektroden, die in Böden der Gräben angeordnet sind, isolierte Gate-Elektroden, die in den Gräben über den Abschirmelektroden angeordnet sind, Source-Gebiete, die in den Mesas angeordnet sind, Source-Elektroden, die an den Source-Gebieten angeordnet sind, und eine Drain-Elektrode, die auf der Rückseite der Halbleitervorrichtung vorgesehen ist. Jedes Source-Pad 111 und das Gate-Pad 112 ist geeignet, um eine externe Verbindung aufzunehmen, wie beispielsweise einen Draht-Bond oder einen Lot-Bump, der ein Source-Potential bereitstellt, und kann Abmessungen von 150 Mikrometern oder mehr auf jeder Seite aufweisen.
  • Ein Kanalstopp ist an der oder in der Nähe der Peripherie des Chips angeordnet und ist von den Abschirmkanälen und dem oberen Abschnitt des Vorrichtungsgebiets 120 durch eine Lücke beabstandet. Der Kanalstopp ist herkömmlich und kann einen isolierten Metallring umfassen, der über einem Streifen eines dotierten Halbleitergebiets liegt und mit diesem in Kontakt steht, welches einen Ring um die Peripherie des Chips bildet. Es ist wichtig anzumerken, dass die Vorrichtung 500, wie die Vorrichtung 100, nicht die üblichen Feldabschlussstrukturen umfasst, die normalerweise in dieser Lücke erscheinen würden. Die Querschnitte der Vorrichtung 500 in dem aktiven Bereich 120, den Verbindungsbereichen 150 und dem linken und rechten inaktiven Bereich und dem oberen inaktiven Bereich können im Wesentlichen die gleichen sein wie jene, die für die Vorrichtung 100 und ihre verschiedenen Abwandlungen in 5–14, die zuvor beschrieben wurden, gezeigt sind.
  • Als Unterschied zu der Vorrichtung 100 umfasst die Vorrichtung 500 mehrere Gräben 522, 522', 522'' und Mesas 530, 530', 530'', die unter dem Gate-Pad 112, dem linken und rechten Gate-Kanal und einem unteren Abschirmkanal angeordnet sind, wie es in der Figur gezeigt ist. Typischerweise erstrecken sich die Gräben 522 und die Mesas 530 nicht bis zu einem wesentlichen Grad (der untere Rand des Vorrichtungsgebiets 120 kann einen der Gräben 522 bedecken) in das Vorrichtungsgebiet 120. Die Gräben 522, 522', 522'' können die gleichen Konstruktionen wie zuvor für die Gräben 122, 220, 222 dargestellt, oder modifizierte Konstruktionen hiervon, aufweisen, und die Mesas 530, 530', 530'' können undotiert oder dotiert sein, um ähnlich wie die Mesas 130 Wannengebiete darin aufzuweisen. Wie nachstehend ausführlicher beschrieben, kann jeder der Gräben 522, 522', 522'' Abschirmelektroden aufweisen, die elektrisch schwimmen oder elektrisch mit dem Source-Pad 111 gekoppelt (z. B. geerdet) sind. Jeder der Gräben 522, 522', 522'' kann eine Gate-Elektrode umfassen oder kann eine Gate-Elektrode ausschließen. Ähnlich kann jede der Mesas 530 elektrisch schwimmen oder elektrisch mit dem Source-Pad 111 gekoppelt (z. B. geerdet) sein. Die Source-Metallschicht 110 kann Source-Metallerstreckungen 110a und 110b umfassen, die sich auf jeder Seite des Gate-Pads 112 nach unten erstrecken, und kann selektiv mit verschiedenen der Gräben 522, 522', 522'' und der Mesas 530, 530', 530'' gekoppelt sein, um hierfür ein Massepotential bereitzustellen. Die Gräben 522, 522', 522'' und die Mesas 530, 530', 530'' unterstützen das Formen der elektrischen Felder am unteren Rand des Vorrichtungsgebiets 120 und unterstützen somit das Steuern der Durchbruchspannungseigenschaften der Vorrichtung 500. Die Gräben 522, 522', 522'' und die Mesas 530, 530', 530'' unterstützen auch das Abschirmen des Gate-Pads 112 von der Spannung, die an der Drain-Elektrode an der unteren Seite der Vorrichtung 500 angelegt wird, wodurch die Kapazität zwischen dem Gate der Vorrichtung und den Drain-Elektroden reduziert wird. Der Umfang an Abschirmung kann durch die Konstruktion der Gräben 522, 522', 522'' und der Mesas 530, 530', 530'' und durch Variieren des Umfangs dieser Gräben und Mesas, die sich in einem schwimmenden oder geerdeten Zustand befinden, gewählt werden, wie es nachstehend ausführlicher beschrieben wird.
  • 33 ist eine Querschnittsansicht eines Abschnitts der Vorrichtung 500 an der in 32 gezeigten Schnittlinie 33-33. Der Querschnitt verläuft unter dem Gate-Pad 112 und dem Abschirmkanal, der benachbart zu dem Gate-Pad 112 angeordnet ist. Die Vorrichtung 500 umfasst ein N+-dotiertes Halbleitersubstrat 102, eine oder mehrere epitaxial aufgewachsene n-leitende Halbleiterschichten 104 (”Epitaxiehalbleiterschicht”), die an dem Halbleitersubstrat 102 angeordnet sind, eine Oxidschicht 106, die über der Epitaxiehalbleiterschicht 104 in dem inaktiven und dem ersten Feldabschlussgebiet angeordnet ist, und eine Dielektrikumschicht 107, die über der Oxidschicht 106 angeordnet ist. Das Gate-Pad 112 und der Abschirmkanal sind über der Dielektrikumschicht angeordnet. Als Produkt eines beispielhaften Herstellungsprozesses und nicht als Einschränkung der Konstruktion der Vorrichtung 500 endet die Oxidschicht 106 an Punkt ”D” unter dem Gate-Pad 112. Dieser Punkt entspricht grob den unteren Enden der Source-Erstreckungen 110a und 110b und ist in 32 bezeichnet.
  • Die Vorrichtung 500 umfasst ferner mehrere Gräben 522, 522', 522'', die in der Epitaxiehalbleiterschicht angeordnet sind, und mehrere Mesas 530, 530', 530'' eines Halbleitermaterials, die mit den Gräben 522, 522', 522'' ineinandergreifen und wie in 33 gezeigt angeordnet sind. Der Graben 522 weist eine ähnliche Konstruktion wie die des Grabens 122 (gezeigt in 6–7) auf und weist gegenüberliegende Seitenwände, die mit einer Dielektrikumschicht 523 ausgekleidet sind, eine Abschirmelektrode 524, die zwischen den Seitenwänden in der Nähe des Bodens des Grabens angeordnet ist, eine Dielektrikumschicht 525, die über der Abschirmelektrode 524 angeordnet ist, und eine zweite Elektrode 526 (die eine Gate-Elektrode umfassen kann), die über der Dielektrikumschicht 525 und zwischen den. Grabenseitenwänden angeordnet ist, auf. Der Graben 522' weist eine ähnliche Konstruktion auf wie die des Grabens 222 (gezeigt in 6–7) und weist gegenüberliegende Seitenwände, die mit einer Dielektrikumschicht 523' ausgekleidet sind, eine Abschirmelektrode 524, die zwischen den Seitenwänden in der Nähe des Bodens des Grabens angeordnet ist, eine Dielektrikumschicht 525, die über der Abschirmelektrode 524 angeordnet ist, und eine Gate-Elektrode 526', die über der Dielektrikumschicht und zwischen den Grabenseitenwänden angeordnet ist, auf. Im Gegensatz zu der Dielektrikumschicht 523 des Grabens 522 ist die Dielektrikumschicht 523' jedoch entlang der Seitenwand, die dem Abschlussrand zugewandt ist, dicker als entlang der Seitenwand, die den Gräben 522 zugewandt ist, gemessen entlang der Tiefe der Gate-Elektrode 526'. Das dickere Gebiet ist in der Figur durch Bezugszeichen 527 angegeben. Das dickere Dielektrikumgebiet 527 reduziert das elektrische Feld in der Dielektrikumschicht und erhöht auf diese Weise die Durchbruchspannung hiervon. Der Graben 522' kann die gleiche Breite wie jeder der Gräben 522 aufweisen, und die Gate-Elektrode 526' kann eine kleinere Breite als die Gate-Elektrode 526 des Grabens 522 aufweisen. Der Graben 522'' weist eine ähnliche Konstruktion wie die des Grabens 220 (gezeigt in 6–7) auf und weist gegenüberliegende Seitenwände, die mit einer Dielektrikumschicht 523'' ausgekleidet sind, und eine Abschirmelektrode 524'' auf, die zwischen den Seitenwänden angeordnet ist, vorzugsweise von der Oberseite der Epitaxiehalbleiterschicht 104 bis zur Nähe des Bodens des Grabens. Jede Abschirmelektrode 524, 524'' kann elektrisch schwimmen oder elektrisch mit der Source-Metallschicht 110 gekoppelt sein. Jede Gate-Elektrode 526, 526' kann elektrisch schwimmen oder elektrisch mit dem Gate-Pad 112 gekoppelt sein oder elektrisch mit der Source-Metallschicht 110 gekoppelt sein. Der Graben 522'' stellt eine zusätzliche Abschirmung des Drain-Potentials für die Gräben 522 und 522' bereit.
  • Jede Mesa 530 ist zwischen zwei benachbarten Gräben 522, 522' angeordnet und kann eine p-leitende Wanne 534 umfassen, die in der Epitaxiehalbleiterschicht 104 benachbart zu der Oberseite der Schicht 104 angeordnet ist. Die Mesa 530' ist zwischen den Gräben 522' und 522'' angeordnet. Ein p-dotiertes Gebiet 539 kann in der Mesa 530' umfasst sein oder weggelassen werden. Es kann auch eine p-dotierte Wanne 534 in der Mesa 530' angeordnet sein, wobei sich die Wanne von Graben 522' zu Graben 522'' erstreckt. Jede Mesa 530'' ist zwischen zwei benachbarten Gräben 522'', 522' angeordnet. Eine p-dotierte Wanne 534 kann in jeder Mesa 530'' umfasst sein oder wie in 33 gezeigt weggelassen werden. Wie nachstehend beschrieben kann jede der Wannen 534 mit dem Potential der Source-Schicht 110 gekoppelt sein oder können sie elektrisch isoliert und in einem elektrisch schwimmenden Zustand gelassen werden. Die Breiten der Mesas 530, 530' und 530'' können derart gewählt werden, dass die n-leitenden Gebiete in den Mesas durch die Elektroden 524, 524' und 524'' unter der oben beschriebenen Ladungsausgleichsbedingung an Elektronen (z. B. Trägern) verarmt werden. Wie oben beschrieben kann die Ladungsausgleichsbedingung allgemein erreicht werden, wenn das Produkt der Mesabreite und der Dotierung des N-Driftgebiets der Mesa in dem Bereich von 1 × 1011 cm–2 bis 1 × 1013 cm–2 liegt. Wie oben erwähnt sind die Mesas 130 des aktiven Gebiets im Allgemeinen entworfen, um diese Bedingung bereitzustellen. Typischerweise kann die Ladungsausgleichsbedingung für die Mesas 530, 530' und 530'' dadurch erreicht werden, dass die Breiten von 530, 530' und 530'' kleiner oder gleich 1,25 mal der Breite der Mesa 130 des Vorrichtungsgebiets 120 gewählt werden.
  • Wenn die Mesa 530'' ausgestaltet ist, um sich in einem Ladungsausgleichszustand zu befinden, und kein p-dotiertes Gebiet 534 aufweist, befindet sie sich in einem elektrisch schwimmenden Zustand.
  • Wie oben angegeben können die Gräben 522, 522', 522'', die Gate-Elektrode 526, 526' und die Mesas 530, 530' und 530'' individuell ausgestaltet sein, um sich in einem elektrisch schwimmenden Zustand zu befinden oder elektrisch mit einem Potential gekoppelt zu sein. Beispielhafte Ausgestaltungen hiervon werden durch die Reihe von Querschnitten dargestellt, die als Nächstes beschrieben werden.
  • 34 zeigt eine Querschnittsansicht der zuvor genannten Gräben und Mesas an der in 32 definierten Schnittlinie 34-34. In diesem Bereich liegt die Source-Erstreckung 110a über den Gräben 522, 522' und den Mesas 530 und ist ein Loch durch die isolierenden Schichten 106–107 zu der Mitte jeder Mesa 530 ausgebildet, um der Source-Erstreckung 110a zu ermöglichen, einen elektrischen Kontakt mit jeder p-Wanne 534 an einem kleinen Gebiet 535 einer gesteigerten p-leitenden Dotierung herzustellen. Die Abschnitte der Dielektrikumschicht 107 bedecken die Oberseiten der Gräben 522. Diese Ausgestaltung koppelt die p-Wannen 534 und die Oberseiten der Mesas 530 elektrisch mit dem Potential der Source-Metallschicht 110 (z. B. Masse). Wenn eine Mesa 530 und ihre Wanne 534 ausgestaltet sein sollen, um sich in einem schwimmenden Zustand zu befinden, wird das zuvor genannte Loch nicht ausgebildet und sieht der Querschnitt wie der in 33 gezeigte aus, außer dass der Gate-Kanal und die Source-Erstreckung 110a das Gate-Pad 112 ersetzen. Die zuvor genannten Löcher und Gebiete 535 einer gesteigerten p-leitenden Dotierung können mit dem gleichen Herstellungsprozess hergestellt werden, der verwendet wird, um p+-Gebiete 135 und die Löcher von dem Source-Metall 110 zu den Wannen 134 in dem Vorrichtungsgebiet zu bilden, wie es in 6 gezeigt und oben beschrieben ist. Wenn dieser beispielhafte Prozess in dem Bereich des in 34 gezeigten Querschnitts verwendet wird, können Source-Gebiete 636, die ähnlich den Source-Gebieten 136 (in 6 gezeigt) sind, in den Wannengebieten 534 ganz rechts als Produkt des beispielhaften Herstellungsprozesses angeordnet werden. Die Source-Gebiete 636 beeinträchtigen den elektrischen Kontakt zwischen der Source-Erstreckung 110a und den Wannen 534 nicht, und sie erzeugen kleine aktive Vorrichtungen unter den Source-Erstreckungen 110a und 110b. Bei Bedarf können die Breiten der Source-Erstreckungen verbreitert werden, um den aktiven Bereich der Vorrichtung zu erhöhen, indem sie auf einer oder beiden Seiten des Gate-Pads 112 erweitert werden. Die Wanne 534 ganz links weist keine Source-Gebiete 636 auf und ist als in Sperrrichtung vorgespannte p-n-Diode ausgestaltet. Bei Bedarf können die Masken des beispielhaften Prozesses leicht modifiziert werden, um die Source-Gebiete 636 unter der Source-Erstreckung 110a und 110b wegzulassen. Wenn die Gate-Elektroden 526 und 526' mit der Source-Metallschicht 110 gekoppelt (z. B. ”geerdet”) werden sollen, kann die Fotomaske leicht modifiziert werden, um die Abschnitte der Schichten 106 und 107 zu entfernen, die sich über den Gate-Elektroden befinden, sodass die Source-Kanäle 110a und 110b einen elektrischen Kontakt mit den Gate-Elektroden herstellen.
  • 35 zeigt eine Querschnittsansicht der Gräben 522, 522', 522'' und Mesas 530, 530' und 530'' an der in 32 definierten Schnittlinie 35-35. In diesem Bereich sind die Oberseiten der Gate-Elektroden 526 und 526' durch eine leitende Stufe 126R elektrisch miteinander gekoppelt, die zuvor in Bezug auf die Vorrichtung 100 beschrieben wurde. Die Stufe 126R ist durch Oxidschichten 106', die über den Oberseiten der Mesas 530 angeordnet sind, elektrisch von den Mesas 530 isoliert. Die Stufe 126R ist wiederum elektrisch mit dem Gate-Kanal und dem Gate-Pad 112 gekoppelt, wie es in 35 und 32 gezeigt ist und oben in Bezug auf die Vorrichtung 100 beschrieben wurde. Bei typischen Ausführungsformen sind die Stufe 126R und die Gate-Elektroden 526, 526' aus dem gleichen Material, wie beispielsweise Polysilizium, gebildet. Bei einigen Realisierungen, wie oben beschrieben, können die Inseln des Dielektrikums 107 über den Gräben 522 weggelassen werden. Wenn ein Gate 526 oder 526' in einem schwimmenden Zustand ausgestaltet oder mit dem Source-Metall 110 geerdet sein soll, wird die zuvor genannte elektrische Verbindung mit der Gate-Stufe 126R nicht hergestellt und sieht der Querschnitt wie der in 33 gezeigte aus, außer dass der Gate-Kanal das Gate-Pad 112 ersetzt. Die Fotoresistmaske, die zum Definieren der Stufe 126R verwendet wird, kann leicht modifiziert werden, um die Verbindung nicht herzustellen.
  • 36 zeigt eine Querschnittsansicht der Gräben 522, 522', 522'' und der Mesas 530, 530' und 530'' an der in 32 definierten Schnittlinie 36-36. In diesem Bereich hegt ein Abschirmkanal über den Gräben 522, 522', 522'' und den Mesas 530, 530' und 530''. Wie in der Figur gezeigt, werden Kontakte von dem Abschirmkanal zu den Abschirmelektroden 524 und 524'' der Gräben 522, 522', 522'' durch Löcher (z. B. Kontaktöffnungen) hergestellt, die durch die Dielektrikumschicht 107 und die Oxidschicht 106 ausgebildet werden. Diese Ausgestaltung koppelt die Abschirmelektroden 524 und 524'' elektrisch mittels des Abschirmkanals mit der Source-Metallschicht 110 und mit dem Potential, das an den Source-Pads 111 aufgenommen wird (z. B. Masse). Jede der Abschirmelektroden 524 und 524'' kann in einen elektrisch schwimmenden Zustand gebracht werden, in dem zwischen dem Abschirmkanal und dem Abschirmkontakt kein Loch gebildet wird. Die zum Definieren der Löcher verwendete Fotomaske kann leicht modifiziert werden, um nach Bedarf Löcher wegzulassen. Es sei angemerkt, dass die Wannen 534 und das dotierte Gebiet 539 nicht in dem Querschnitt erscheinen, da diese Gebiete vor dem Erreichen des Mittelpunkts des Abschirmkanals abgeschlossen sind, wie es bei den Ausgestaltungen für die Vorrichtung 100, die in 11–13 gezeigt sind und oben zuvor beschrieben wurden, der Fall ist.
  • Die schwimmenden Gräben 522, 522', 522'' und die schwimmenden Mesas 530, 530' und 530'' erzeugen eine Abschirmung eines schwimmenden Potentials zwischen dem Gate-Pad 112 und der Drain-Elektrode auf der Rückseite des Substrats 102, was die Kapazität zwischen dem Gate-Pad 112 und der Drain-Elektrode durch eine Aktion einer kapazitiven Teilung reduziert. Bei dieser Ausgestaltung beeinflussen die schwimmenden Gräben und die schwimmenden Mesas die Kapazität zwischen dem Gate-Pad 112 und dem Source-Pad 111 nicht wesentlich. Andererseits reduziert das Verwenden von ”geerdeten” Gräben 522, 522', 522'' und ”geerdeten” Mesas 530, 530' und 530'' die Kapazität zwischen dem Gate-Pad 112 und der Drain-Elektrode zu einem wesentlich höheren Grad, da diese Strukturen eine Abschirmung eines festen Potentials zwischen dem Gate-Pad 112 und der Drain-Elektrode bereitstellen, wobei im Wesentlichen keine Aktion einer kapazitiven Teilung stattfindet. Diese Ausgestaltung erhöht die Kapazität zwischen dem Gate-Pad 112 und dem Source-Pad 111 jedoch erheblich. Verschiedene Schaltkreisanwendungen profitieren allgemein von verschiedenen Verhältnissen der oben erwähnten Kapazitäten, und somit kann die Mischung aus schwimmenden Gräben/Mesas und ”geerdeten” Gräben/Mesas angepasst werden, um ein gewünschtes Verhältnis bereitzustellen, während gleichzeitig verhindert wird, dass ein Lawinendurchbruch in den Gebieten unter dem Gate-Pad 112 stattfindet. Typischerweise sind die geerdeten Gräben/Mesas benachbart zu dem Vorrichtungsbereich 120 angeordnet und sind die schwimmenden Gräben/Mesas am äußeren Rand des Gate-Pads 112 angeordnet, da die elektrische Struktur der geerdeten Gräben/Mesas ähnlicher zu der der Gräben und Mesas des Vorrichtungsbereichs 120 ist als die Struktur der schwimmenden Gräben/Mesas.
  • Bei Bereichen, in denen die Mesas Wannen 534 aufweisen, die mit der Source-Metallschicht 110 gekoppelt sind (z. B. ”geerdet”), und in denen die Gräben 522 wie die Gräben 122 ausgestaltet sind, sind die Durchbrucheigenschaften im Wesentlichen die gleichen wie jene in dem Vorrichtungsbereich 120. Bei Bereichen, in denen die Mesas Wannen 534 aufweisen, die mit der Source-Metallschicht 110 gekoppelt (z. B. ”geerdet”) sind, und in denen die Gräben 522'' mit der Source-Metallschicht 110 gekoppelt sind, kann die Abstandsdistanz zwischen den Gräben angepasst (z. B. verengt) werden müssen, um eine gute Ladungsausgleichsbedingung (z. B. Verarmung von Elektronen) in den Mesas bereitzustellen. Diese Anpassung gleicht die Durchbruchspannungseigenschaften im Wesentlichen an jene in dem Vorrichtungsbereich 120 an oder macht sie besser als diese. Solch eine Anpassung kann durch einen Fachmann unter Verwendung einer Computersimulation oder von Parameterteststrukturen erfolgen. In Bereichen, in denen die Mesas schwimmen, mit oder ohne Wannen 534, besteht ein geringeres Risiko eines Durchbruchs. Die Potentialverteilungen in den schwimmenden Bereichen können jedoch benachbarte Bereiche beeinflussen, die geerdete Gräben und Mesas verwenden, und die Abstandsdistanz zwischen den schwimmenden Gräben und den Mesas sollte angepasst (z. B. verengt) werden, um eine gute Ladungsausgleichsbedingung für die schwimmenden Mesas bereitzustellen, um die Potentialverteilungen in den benachbarten Bereichen zu formen.
  • 37–39 sind verschiedene Querschnitte einer weiteren beispielhaften Halbleitervorrichtung 600, die mehrere Merkmale umfasst, gemäß der vorliegenden Erfindung. Die Vorrichtung 600 weist die gleiche Draufsicht auf wie die in 32 für die Vorrichtung 500 gezeigte und ist im Wesentlichen die gleiche wie bei der Vorrichtung 500 bis auf die Einbeziehung einiger zusätzlicher Merkmale. Dementsprechend trifft die obige Beschreibung von Vorrichtung 500 auf die Vorrichtung 600 bis zu dem Ausmaß zu, in dem sie der folgenden Beschreibung von Vorrichtung 600 nicht wiederspricht. 37 zeigt einen Querschnitt der Vorrichtung 600 an der in 32 gezeigten Linie 33-33. Als erstes weiteres Merkmal umfasst die Vorrichtung 600 die gleichen Elemente wie die Vorrichtung 500 plus mehrere p-dotierte leitende Gebiete 634, die in den Mesas 530'' an der Oberseite der Epitaxieschicht 104 angeordnet sind. Die Gebiete 634 können Wannen umfassen, die tiefer als die Wannen 534 sind, die jedoch Dotierniveaus aufweisen, die mit denen der Wannen 534 vergleichbar sind (z. B. innerhalb 0,5 mal bis 2 mal der Dotierung einer Wanne 534), um eine gute Ladungsausgleichsbedingung zu erhalten. Als Ergebnis eines beispielhaften Herstellungsprozesses zum Herstellen der Gebiete 634 ist ein erstes p-leitendes Ausläufergebiet 639A auf der linken Seite des Grabens 522'' ganz links und des Gebiets 634 ganz links ausgebildet und ist ein zweites gleitendes Ausläufergebiet 639B auf der rechten Seite des Grabens 522'' ganz rechts und des Gebiets 634 ganz rechts ausgebildet. Das zweite Ausläufergebiet 639B geht in das Gebiet 539 über, um eine kontinuierliche gleitende Wanne in der Mesa 530' zu bilden. Wie nachstehend gezeigt ist die Wanne in der Mesa 530' in einem anderen Querschnitt der Vorrichtung elektrisch mit der Source-Metallschicht 110 gekoppelt (z. B. ”geerdet”). In einem anderen Querschnitt der Vorrichtung sind auch die Gebiete 634 und die Gräben 522, 522', 522'' mit der Source-Metallschicht 110 gekoppelt. Das erste Ausläufergebiet 639A ist in einen elektrisch schwimmenden Zustand gebracht. Die Gate-Elektroden 526 und 526' sind mit dem Gate-Pad 112 auf die gleiche Weise gekoppelt wie die Gate-Elektroden 526 und 526' in der Vorrichtung 500 mit dem Gate-Pad 112 über die Gate-Stufe 126R gekoppelt sind, wie es in 35 gezeigt ist.
  • 38 zeigt einen Querschnitt der Vorrichtung 600 entlang der in 32 gezeigten Linie 34-34, wobei die Source-Erstreckung 110a über den Gräben 522, 522' und den Mesas 530 liegt. Dieser Querschnitt ist der gleiche wie der für die Vorrichtung 500 bis auf die Hinzufügung der Gebiete 634, 639A und 639B und die Hinzufügung eines elektrischen Kontakts zwischen der Source-Erstreckung 110a und der Wanne, die durch den Zusammenschluss der Gebiete 639B und 539 gebildet ist. Dieser elektrische Kontakt umfasst ein kleines Gebiet 535 einer gesteigerten p-leitenden Dotierung in den übergehenden Gebieten und ein kleines Loch, das durch die isolierenden Schichten 106–107 und zu dem p-leitenden Gebiet 535 an der Mittellinie der Mesa 530' gebildet ist, was ermöglicht, dass die Source-Erstreckung 110a einen elektrischen Kontakt mit dem p-leitenden Gebiet 539 und 639B herstellt.
  • 39 zeigt einen Querschnitt der Vorrichtung 600 an der in 32 gezeigten Linie 36-36, wobei der Abschirmkanal über den Gräben 522, 522', 522'' und Mesas 530, 530', 530'' liegt. Dieser Querschnitt ist der gleiche wie der für die Vorrichtung 500, außer dass einige der Inseln der Dielektrikumschichten 106 und 107 entfernt sind, sodass der Abschirmkanal an den Oberseiten der Mesas 530'' einen elektrischen Kontakt mit den p-leitenden Gebieten 634 herstellen kann. Wenn die Mesa-Breiten und die Grabenbreiten groß genug sind, können die Kontakte mit den Gräben und Mesas durch separate Löcher hergestellt werden (z. B. über individuelle Löcher anstatt ein einzelnes Loch).
  • Bei der obigen Konstruktion der Vorrichtung 600 sind die Gräben und Mesas, die unter dem Gate-Pad 112 angeordnet sind, elektrisch mit der Source-Schicht 110 gekoppelt, wodurch der gesamte Bereich des Gate-Pads 112 an der Rückseite des Chips von der Drain-Elektrode abgeschirmt wird. Dies reduziert die Gate-Drain-Kapazität der Vorrichtung erheblich, erhöht jedoch die Gate-Source-Kapazität.
  • Während die obigen Ausführungsformen mit n-leitenden Epi-Schichten und p-leitenden dotierten Wannengebieten dargestellt wurden, sei angemerkt, dass die Erfindungen und Ausführungsformen mit p-leitenden Epi-Schichten und n-leitenden dotierten Wannengebieten ausgeführt werden können. Mit anderen Worten können die Erfindungen und Ausführungsformen mit umgekehrten Dotierungspolaritäten der Schichten und Gebiete ausgeführt werden.
  • Während die verschiedenen Ausführungsformen der Erfindungen zumeist im Kontext eines N-Kanal-MOSFET mit abgeschirmtem Gate beschrieben sind, können diese Ausführungsformen in einer Vielzahl von anderen Typen von Vorrichtungen realisiert sein, wie beispielsweise als P-Kanal-MOSFET (d. h. ein Transistor mit einer ähnlichen Struktur wie die der oben beschriebenen MOSFETs, außer, dass der Leitfähigkeitstyp aller Siliziumgebiete umgekehrt ist); als N-Kanal-IGBT mit abgeschirmtem Gate (d. h. ein Transistor mit einer ähnlichen Struktur wie die der oben beschriebenen MOSFETs, außer, dass anstatt des N-leitenden Substrats ein P-leitendes Substrat verwendet wird); als P-Kanal-IGBT mit abgeschirmtem Gate (d. h. ein Transistor mit einer ähnlichen Struktur wie die der oben beschriebenen MOSFETs, jedoch mit Siliziumgebieten von entgegengesetzter Leitfähigkeit, außer dass das Substrat N-leitend gehalten wird); als synchrone Gleichrichter mit abgeschirmtem Gate (d. h. MOSFET mit abgeschirmtem Gate und Schottky, die integriert sind); als TMBS-Gleichrichter und Superjunction-Abwandlungen der obigen Vorrichtungen (d. h. Vorrichtungen mit Spalten von Silizium mit abwechselndem Leitfähigkeitstyp).
  • Eine Angabe von ”ein(e)” und ”der/die/das” soll ein(e) oder mehrere bedeuten, wenn dies nicht ausdrücklich gegenteilig angegeben ist.
  • Die Begriffe und Ausdrücke, die hierin verwendet wurden, werden als Begriffe der Beschreibung und nicht der Einschränkung verwendet, und es besteht bei der Verwendung solcher Begriffe und Ausdrücke nicht die Absicht, Äquivalente der gezeigten und beschriebenen Merkmale auszuschließen, da zu erkennen ist, dass innerhalb des Schutzumfangs der beanspruchten Erfindung verschiedene Abwandlungen möglich sind.
  • Ferner können ein oder mehrere Merkmale einer oder mehrerer Ausführungsformen der Erfindungen mit einem oder mehreren Merkmalen anderer Ausführungsformen der Erfindung kombiniert werden, ohne von dem Schutzumfang der Erfindung abzuweichen.
  • Während die vorliegenden Erfindungen insbesondere in Bezug auf die gezeigten Ausführungsformen beschrieben wurden, sei angemerkt, dass verschiedene Änderungen, Abwandlungen, Anpassungen und äquivalente Anordnungen auf der Grundlage der vorliegenden Offenbarung vorgenommen werden können und dass diese als innerhalb des Schutzumfangs der Erfindung und der beigefügten Ansprüche liegend zu betrachten sind.

Claims (32)

  1. Halbleitervorrichtung, umfassend: eine erst Mehrzahl von parallelen Gräben, die sich in einem Halbleitergebiet erstrecken, wobei jeder Graben eine Abschirmelektrode und eine Gate-Elektrode, die vertikal darin gestapelt sind, aufweist, wobei die Abschirm- und die Gate-Elektrode elektrisch voneinander isoliert sind; ein erstes Pad, das geeignet ist, um eine erste externe Verbindung aufzunehmen, und elektrisch mit den Abschirmelektroden der ersten Mehrzahl von parallelen Gräben gekoppelt ist; ein zweites Pad, das geeignet ist, um eine zweite externe Verbindung aufzunehmen; eine elektrische Spur, die elektrisch mit dem zweiten Pad und mit der Gate-Elektrode von zumindest einem Graben der ersten Mehrzahl von parallelen Gräben gekoppelt ist; und eine zweite Mehrzahl von parallelen Gräben, die sich in einem Halbleitergebiet erstrecken und unter dem zweiten Pad und/oder der elektrischen Spur angeordnet sind, wobei jeder Graben der zweiten Mehrzahl eine darin angeordnete erste Elektrode aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Elektrode von zumindest einem Graben der zweiten Mehrzahl von Gräben eine Abschirmelektrode umfasst, die elektrisch mit dem ersten Pad gekoppelt ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der zumindest eine Graben der zweiten Mehrzahl von Gräben ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die Gate-Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die erste Elektrode von zumindest einem Graben der zweiten Mehrzahl von Gräben elektrisch schwimmt.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der zumindest eine Graben der zweiten Mehrzahl von Gräben ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei die erste Elektrode von zumindest einem Graben der zweiten Mehrzahl von Gräben eine Abschirmelektrode umfasst, die elektrisch mit dem ersten Pad gekoppelt ist; und wobei die erste Elektrode von zumindest einem weiteren Graben der zweiten Mehrzahl von Gräben elektrisch schwimmt.
  7. Halbleitervorrichtung nach Anspruch 1, ferner umfassend eine Mehrzahl von Mesas eines Halbleitermaterials, die mit der zweiten Mehrzahl von parallelen Gräben ineinandergreifen, wobei zumindest eine Mesa elektrisch schwimmt.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Gräben auf jeder Seite der zumindest einen Mesa, die elektrisch schwimmt, erste Elektroden aufweisen, die elektrisch schwimmen.
  9. Halbleitervorrichtung nach Anspruch 7, wobei die Gräben auf jeder Seite der zumindest einen Mesa, die elektrisch schwimmt, erste Elektroden aufweisen, die elektrisch mit dem ersten Pad gekoppelt sind.
  10. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine erste Mehrzahl von Mesas eines Halbleitermaterials, die mit der ersten Mehrzahl von parallelen Gräben ineinandergreifen, wobei die erste Mehrzahl von Mesas eine maximale Breite aufweist; und eine zweite Mehrzahl von Mesas eines Halbleitermaterials, die mit der zweiten Mehrzahl von parallelen Gräben ineinandergreifen, wobei jede Mesa der zweiten Mehrzahl von Mesas eine Breite aufweist, die kleiner oder gleich 1,25 mal der maximalen Breite der ersten Mehrzahl von Mesas ist.
  11. Halbleitervorrichtung nach Anspruch 1, wobei zumindest ein Graben der zweiten Mehrzahl von parallelen Gräben unter dem zweiten Pad angeordnet ist, und wobei zumindest ein weiterer Graben der zweiten Mehrzahl von Gräben unter der elektrischen Spur angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine erste Mehrzahl von Mesas eines Halbleitermaterials, die mit der ersten Mehrzahl von parallelen Gräben ineinandergreifen; eine zweite Mehrzahl von Mesas eines Halbleitermaterials, die mit der zweiten Mehrzahl von parallelen Gräben ineinandergreifen; eine Mehrzahl von Wannengebieten eines ersten Leitfähigkeitstyps, die in dem Halbleitergebiet angeordnet sind, wobei jede Wanne in einer jeweiligen Mesa der zweiten Mehrzahl von Mesas und zwischen benachbarten Gräben der zweiten Mehrzahl von parallelen Gräben angeordnet ist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei zumindest ein Wannengebiet elektrisch schwimmt.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die erste Elektrode eines Grabens, der benachbart zu der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der Graben, der benachbart zu der zumindest einen Wanne angeordnet ist, ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  16. Halbleitervorrichtung nach Anspruch 13, wobei die erste Elektrode eines Grabens, der benachbart zu der zumindest einen Wanne angeordnet ist, elektrisch schwimmt.
  17. Halbleitervorrichtung nach Anspruch 13, wobei die erste Elektrode eines ersten Grabens, der benachbart zu einer ersten Seite der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist, und wobei die erste Elektrode eines zweiten Grabens, der benachbart zu einer zweiten Seite der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist.
  18. Halbleitervorrichtung nach Anspruch 17, wobei der Graben, der benachbart zu der zumindest einen Wanne angeordnet ist, ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  19. Halbleitervorrichtung nach Anspruch 13, wobei die erste Elektrode eines ersten Grabens, der benachbart zu einer ersten Seite der zumindest einen Wanne angeordnet ist, elektrisch schwimmt, und wobei die erste Elektrode eines zweiten Grabens, der benachbart zu einer zweiten Seite der zumindest einen Wanne angeordnet ist, elektrisch schwimmt.
  20. Halbleitervorrichtung nach Anspruch 13, wobei die erste Elektrode eines ersten Grabens, der benachbart zu einer ersten Seite der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist, und wobei die erste Elektrode eines zweiten Grabens, der benachbart zu einer zweiten Seite der zumindest einen Wanne angeordnet ist, elektrisch schwimmt.
  21. Halbleitervorrichtung nach Anspruch 20, wobei der erste Graben ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  22. Halbleitervorrichtung nach Anspruch 12, wobei die erste Mehrzahl von Mesas eine maximale Breite aufweist und wobei jede Mesa der zweiten Mehrzahl von Mesas eine Breite aufweist, die kleiner oder gleich 1,25 mal der maximalen Breite der ersten Mehrzahl von Mesas ist.
  23. Halbleitervorrichtung nach Anspruch 12, wobei zumindest ein Wannengebiet elektrisch mit dem ersten Pad gekoppelt ist.
  24. Halbleitervorrichtung nach Anspruch 23, wobei die erste Elektrode eines Grabens, der benachbart zu der zumindest einen Wanne angeordnet ist, elektrisch schwimmt.
  25. Halbleitervorrichtung nach Anspruch 23, wobei die erste Elektrode eines ersten Grabens, der benachbart zu einer ersten Seite der zumindest einen Wanne angeordnet ist, elektrisch schwimmt, und wobei die erste Elektrode eines zweiten Grabens, der benachbart zu einer zweiten Seite der zumindest einen Wanne angeordnet ist, elektrisch schwimmt.
  26. Halbleitervorrichtung nach Anspruch 23, wobei die erste Elektrode eines Grabens, der benachbart zu der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist.
  27. Halbleitervorrichtung nach Anspruch 26, wobei der Graben, der benachbart zu der zumindest einen Wanne angeordnet ist, ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  28. Halbleitervorrichtung nach Anspruch 23, wobei die erste Elektrode eines ersten Grabens, der benachbart zu einer ersten Seite der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist, und wobei die erste Elektrode eines zweiten Grabens, der benachbart zu einer zweiten Seite der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist.
  29. Halbleitervorrichtung nach Anspruch 28, wobei der Graben, der benachbart zu der zumindest einen Wanne angeordnet ist, ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  30. Halbleitervorrichtung nach Anspruch 23, wobei die erste Elektrode eines ersten Grabens, der benachbart zu einer ersten Seite der zumindest einen Wanne angeordnet ist, elektrisch mit dem ersten Pad gekoppelt ist, und wobei die erste Elektrode eines zweiten Grabens, der benachbart zu einer zweiten Seite der zumindest einen Wanne angeordnet ist, elektrisch schwimmt.
  31. Halbleitervorrichtung nach Anspruch 30, wobei der erste Graben ferner eine Gate-Elektrode umfasst, die vertikal über der Abschirmelektrode des Grabens gestapelt ist, wobei die Abschirm- und die zweite Elektrode elektrisch voneinander isoliert sind, wobei die Gate-Elektrode elektrisch mit dem zweiten Pad gekoppelt ist.
  32. Halbleitervorrichtung nach Anspruch 26, wobei die erste Mehrzahl von Mesas eine maximale Breite aufweist und wobei jede Mesa der zweiten Mehrzahl von Mesas eine Breite aufweist, die kleiner oder gleich 1,25 mal der maximalen Breite der ersten Mehrzahl von Mesas ist.
DE112009004071T 2008-12-08 2009-11-30 Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung Ceased DE112009004071T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12081808P 2008-12-08 2008-12-08
US61/120,818 2008-12-08
US12/408,552 US8304829B2 (en) 2008-12-08 2009-03-20 Trench-based power semiconductor devices with increased breakdown voltage characteristics
US12/408,552 2009-03-20
PCT/US2009/066118 WO2010077510A2 (en) 2008-12-08 2009-11-30 Trench-based power semiconductor devices with increased breakdown voltage characteristics

Publications (1)

Publication Number Publication Date
DE112009004071T5 true DE112009004071T5 (de) 2012-06-28

Family

ID=43481002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009004071T Ceased DE112009004071T5 (de) 2008-12-08 2009-11-30 Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung

Country Status (6)

Country Link
US (4) US8304829B2 (de)
KR (3) KR101892201B1 (de)
CN (1) CN102246306B (de)
DE (1) DE112009004071T5 (de)
TW (1) TWI501392B (de)
WO (1) WO2010077510A2 (de)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7791136B1 (en) * 2009-04-23 2010-09-07 Force Mos Technology Co., Ltd. Trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8367501B2 (en) * 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
US8394702B2 (en) 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
KR101669261B1 (ko) * 2010-06-14 2016-10-25 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
EP2421046A1 (de) * 2010-08-16 2012-02-22 Nxp B.V. MOSFET mit einem Kapazitätskontrollbereich
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
WO2012063342A1 (ja) * 2010-11-10 2012-05-18 トヨタ自動車株式会社 半導体装置の製造方法
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US20120175699A1 (en) * 2011-01-06 2012-07-12 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions and self-aligned trenched contact
EP2555241A1 (de) 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
CN103733344B (zh) * 2011-09-08 2018-05-18 富士电机株式会社 半导体装置
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US8803230B2 (en) * 2012-01-16 2014-08-12 Infineon Technologies Austria Ag Semiconductor transistor having trench contacts and method for forming therefor
US10522675B2 (en) * 2012-01-25 2019-12-31 Infineon Technologies Ag Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
US8546875B1 (en) * 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
US8884369B2 (en) 2012-06-01 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
US9087920B2 (en) 2012-06-01 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
WO2014061619A1 (ja) * 2012-10-17 2014-04-24 富士電機株式会社 半導体装置
JP6062269B2 (ja) * 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101779384B1 (ko) * 2013-03-05 2017-09-19 매그나칩 반도체 유한회사 반도체소자 제조방법
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device
KR101828495B1 (ko) * 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
CN104078497B (zh) * 2013-03-28 2019-03-15 南京励盛半导体科技有限公司 一种功率场效应晶体管器件的结构
CN105103298B (zh) * 2013-03-31 2019-01-01 新电元工业株式会社 半导体装置
JP2014216573A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
US9000515B2 (en) * 2013-05-22 2015-04-07 Force Mos Technology Co., Ltd. Super-junction trench MOSFETs with short terminations
TWI514578B (zh) * 2013-06-21 2015-12-21 Chip Integration Tech Co Ltd 雙溝渠式整流器及其製造方法
TWI511293B (zh) * 2013-06-24 2015-12-01 Chip Integration Tech Co Ltd 雙溝渠式ｍｏｓ電晶體結構及其製造方法
JP6139356B2 (ja) * 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
US8963235B1 (en) * 2013-10-25 2015-02-24 Sinopower Semiconductor, Inc. Trench power device and semiconductor structure thereof
KR101919626B1 (ko) * 2013-10-28 2018-11-19 매그나칩 반도체 유한회사 반도체 소자
US9343528B2 (en) 2014-04-10 2016-05-17 Semiconductor Components Industries, Llc Process of forming an electronic device having a termination region including an insulating region
US9324784B2 (en) 2014-04-10 2016-04-26 Semiconductor Components Industries, Llc Electronic device having a termination region including an insulating region
EP3183754A4 (de) * 2014-08-19 2018-05-02 Vishay-Siliconix Sj-mosfet
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US9553184B2 (en) * 2014-08-29 2017-01-24 Nxp Usa, Inc. Edge termination for trench gate FET
US9397213B2 (en) 2014-08-29 2016-07-19 Freescale Semiconductor, Inc. Trench gate FET with self-aligned source contact
CN105489649B (zh) * 2014-09-18 2018-06-15 万国半导体股份有限公司 在沟槽式功率器件中改善终端区低击穿电压的方法
CN105637643B (zh) * 2014-09-24 2018-10-09 新电元工业株式会社 碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法
EP3203528B1 (de) * 2014-09-24 2022-03-23 Shindengen Electric Manufacturing Co., Ltd. Siliciumcarbidhalbleiterelement, verfahren zur herstellung eines siliciumcarbidhalbleiterelements und verfahren zum entwurf eines siliciumcarbidhalbleiterelements
JP6563639B2 (ja) * 2014-11-17 2019-08-21 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9368621B1 (en) * 2014-11-26 2016-06-14 Sinopower Semiconductor, Inc. Power semiconductor device having low on-state resistance
US20160172295A1 (en) * 2014-12-16 2016-06-16 Infineon Technologies Americas Corp. Power FET Having Reduced Gate Resistance
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US9680003B2 (en) 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact
US9299830B1 (en) * 2015-05-07 2016-03-29 Texas Instruments Incorporated Multiple shielding trench gate fet
US9882020B2 (en) * 2015-07-24 2018-01-30 Semiconductor Components Industries, Llc Cascode configured semiconductor component
JP6550674B2 (ja) * 2015-08-13 2019-07-31 ローム株式会社 半導体装置
US10355082B2 (en) * 2015-08-19 2019-07-16 Mitsubishi Electronic Corporation Semiconductor device including active and dummy cell regions
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
US10236340B2 (en) 2017-04-28 2019-03-19 Semiconductor Components Industries, Llc Termination implant enrichment for shielded gate MOSFETs
US10374076B2 (en) 2017-06-30 2019-08-06 Semiconductor Components Industries, Llc Shield indent trench termination for shielded gate MOSFETs
DE102017114681A1 (de) 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
CN109216174B (zh) * 2017-07-03 2021-04-13 无锡华润上华科技有限公司 半导体器件的分裂栅结构及其制造方法
CN109427909A (zh) * 2017-08-25 2019-03-05 帅群微电子股份有限公司 半导体元件与其制造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP6937883B2 (ja) * 2018-02-19 2021-09-22 三菱電機株式会社 炭化珪素半導体装置
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
CN110838486B (zh) * 2018-08-17 2023-04-07 力智电子股份有限公司 功率晶体管元件
US10930731B2 (en) * 2018-10-19 2021-02-23 Mediatek Singapore Pte. Ltd. Integrated circuit device
CN111223930A (zh) * 2018-11-26 2020-06-02 深圳尚阳通科技有限公司 屏蔽栅沟槽mosfet
CN112889158B (zh) * 2018-12-14 2024-02-02 三垦电气株式会社 半导体装置
JP7310356B2 (ja) * 2019-06-27 2023-07-19 富士電機株式会社 半導体装置
JP7424782B2 (ja) * 2019-09-27 2024-01-30 ローム株式会社 半導体装置
CN112885827B (zh) * 2019-11-29 2022-04-15 苏州东微半导体股份有限公司 一种半导体超结功率器件
JP7446119B2 (ja) * 2020-02-07 2024-03-08 ローム株式会社 半導体装置
CN111415992B (zh) * 2020-04-20 2021-11-26 安建科技(深圳)有限公司 一种屏蔽栅mosfet器件及其制备方法
CN111883515A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 沟槽栅器件及其制作方法
US11552017B2 (en) 2021-01-25 2023-01-10 Semiconductor Components Industries, Llc Trench gate transistors with low-resistance shield and gate interconnects
US11652027B2 (en) 2021-03-08 2023-05-16 Semiconductor Components Industries, Llc Vertical transistors with gate connection grid
JP2023042842A (ja) * 2021-09-15 2023-03-28 株式会社東芝 半導体装置
US20240030137A1 (en) * 2022-07-22 2024-01-25 Infineon Technologies Austria Ag Semiconductor die with a tungsten runner and a gate runner

Family Cites Families (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106870A (ja) 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
FR2581252B1 (fr) 1985-04-26 1988-06-10 Radiotechnique Compelec Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5528058A (en) 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
EP0272143B1 (de) 1986-12-19 1999-03-17 Applied Materials, Inc. Bromine-Ätzverfahren für Silizium
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JPH01227468A (ja) 1988-03-08 1989-09-11 Oki Electric Ind Co Ltd 半導体記憶装置
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
US4942445A (en) 1988-07-05 1990-07-17 General Electric Company Lateral depletion mode tyristor
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4876579A (en) 1989-01-26 1989-10-24 Harris Corporation Low top gate resistance JFET structure
US4954854A (en) 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5119153A (en) 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US4994883A (en) 1989-10-02 1991-02-19 General Electric Company Field controlled diode (FCD) having MOS trench gates
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5077228A (en) 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
KR950006483B1 (ko) 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
IT1254799B (it) 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2948985B2 (ja) 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
US5346835A (en) 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
JPH0637269A (ja) 1992-07-17 1994-02-10 Mitsubishi Electric Corp 接合型電界効果トランジスタ、その接合型電界効果トランジスタを含む半導体記憶装置およびそれらの製造方法
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3417013B2 (ja) 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5424563A (en) 1993-12-27 1995-06-13 Harris Corporation Apparatus and method for increasing breakdown voltage ruggedness in semiconductor devices
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JP3125567B2 (ja) 1994-03-28 2001-01-22 富士電機株式会社 絶縁ゲート型サイリスタ
JPH07326663A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd ウエハの誘電体分離方法
DE69525003T2 (de) 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5665996A (en) 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5828101A (en) 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5856692A (en) 1995-06-02 1999-01-05 Siliconix Incorporated Voltage-clamped power accumulation-mode MOSFET
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
DE69631995T2 (de) 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5920108A (en) 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
US5777362A (en) 1995-06-07 1998-07-07 Harris Corporation High efficiency quasi-vertical DMOS in CMOS or BICMOS process
GB9512089D0 (en) 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP3575908B2 (ja) 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US5602046A (en) 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
US5973368A (en) 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US5807783A (en) 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JPH10132871A (ja) 1996-10-29 1998-05-22 Toshiba Corp 半導体装置
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US5998822A (en) 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US5805494A (en) 1997-04-30 1998-09-08 International Business Machines Corporation Trench capacitor structures
US6110763A (en) 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
EP0892435A1 (de) 1997-07-14 1999-01-20 STMicroelectronics S.r.l. Integrierter Halbleitertransistor mit Stromüberwachung
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6051468A (en) 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
US6337499B1 (en) 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
US6396102B1 (en) 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
JP4189610B2 (ja) 1998-05-08 2008-12-03 ソニー株式会社 光電変換素子およびその製造方法
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
JP2000056281A (ja) 1998-08-07 2000-02-25 Mitsubishi Electric Corp 光変調器とその製造方法
US6316280B1 (en) 1998-09-07 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor devices separated from a wafer
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6677626B1 (en) 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6208185B1 (en) 1999-03-25 2001-03-27 Wisconsin Alumni Research Corporation High performance active gate drive for IGBTs
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6492663B1 (en) 1999-05-20 2002-12-10 Richard A. Blanchard Universal source geometry for MOS-gated power devices
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6242784B1 (en) 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6252277B1 (en) 1999-09-09 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Embedded polysilicon gate MOSFET
US6437419B1 (en) 1999-11-29 2002-08-20 Fairchild Semiconductor Corporation Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
WO2001059842A1 (en) 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
US6392290B1 (en) 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6417554B1 (en) 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2003533889A (ja) 2000-05-13 2003-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6445035B1 (en) 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
JP4963750B2 (ja) 2000-08-10 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6437386B1 (en) 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US6680232B2 (en) 2000-09-22 2004-01-20 Fairchild Semiconductor Corporation Trench etch with incremental oxygen flow
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP2002164433A (ja) 2000-11-27 2002-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6906362B2 (en) 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
WO2002061845A1 (en) 2001-02-01 2002-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
KR100485556B1 (ko) 2001-02-02 2005-04-27 미쓰비시덴키 가부시키가이샤 절연 게이트형 바이폴라 트랜지스터, 반도체 장치, 절연게이트형 바이폴라 트랜지스터의 제조 방법 및 반도체장치의 제조 방법
WO2002069394A1 (en) 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US6683363B2 (en) 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6831329B2 (en) 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
US6573569B2 (en) 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US6635535B2 (en) 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6798019B2 (en) 2002-01-18 2004-09-28 Fairchild Semiconductor Corporation IGBT with channel resistors
US6777747B2 (en) 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2004146772A (ja) 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
TWI248136B (en) 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6653161B1 (en) 2002-05-16 2003-11-25 Intel Corporation Method and apparatus for forming a capacitive structure including single crystal silicon
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6825510B2 (en) 2002-09-19 2004-11-30 Fairchild Semiconductor Corporation Termination structure incorporating insulator in a trench
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
WO2004032244A1 (ja) 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
US20040065937A1 (en) 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
WO2005020275A2 (ja) 2003-08-20 2005-03-03 Denso Corporation 縦型半導体装置
DE10345347A1 (de) 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US7254342B2 (en) 2003-10-29 2007-08-07 Fujitsu Limited Method and system for transmitting information in an optical communication system with low signal distortion
DE10350684B4 (de) * 2003-10-30 2008-08-28 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
JP3954012B2 (ja) * 2003-12-01 2007-08-08 三菱電機株式会社 回転電機のロータ
WO2005060676A2 (en) 2003-12-19 2005-07-07 Third Dimension (3D) Semiconductor, Inc. A method for manufacturing a superjunction device with wide mesas
JP4699692B2 (ja) 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7416948B2 (en) 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
GB0405325D0 (en) 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
DE102005023891B4 (de) 2004-05-24 2009-08-27 DENSO CORPORATION, Kariya-shi Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004052678B3 (de) 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
KR20120127677A (ko) 2005-04-06 2012-11-22 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
US7553740B2 (en) 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
WO2006127914A2 (en) 2005-05-26 2006-11-30 Fairchild Semiconductor Corporation Trench-gate field effect transistors and methods of forming the same
US20060273385A1 (en) * 2005-06-06 2006-12-07 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET device with contact trenches filled with tungsten plugs
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US7648877B2 (en) 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
KR20070015309A (ko) 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
JP2007165461A (ja) 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
US7768064B2 (en) 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7633119B2 (en) * 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
DE102006036347B4 (de) 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US8008716B2 (en) 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
US7732842B2 (en) 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
US7800185B2 (en) * 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
US7799646B2 (en) * 2008-04-07 2010-09-21 Alpha & Omega Semiconductor, Ltd Integration of a sense FET into a discrete power MOSFET
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US7897462B2 (en) 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device

Also Published As

Publication number Publication date
US9748329B2 (en) 2017-08-29
CN102246306A (zh) 2011-11-16
WO2010077510A2 (en) 2010-07-08
US10868113B2 (en) 2020-12-15
US20140048869A1 (en) 2014-02-20
KR101654250B1 (ko) 2016-09-05
US8304829B2 (en) 2012-11-06
CN102246306B (zh) 2014-12-10
KR101892201B1 (ko) 2018-08-27
US20150206937A1 (en) 2015-07-23
KR101773159B1 (ko) 2017-08-30
KR20170103015A (ko) 2017-09-12
WO2010077510A3 (en) 2010-08-26
US20180012958A1 (en) 2018-01-11
KR20160106195A (ko) 2016-09-09
US9293526B2 (en) 2016-03-22
TWI501392B (zh) 2015-09-21
US20100140695A1 (en) 2010-06-10
TW201029176A (en) 2010-08-01
KR20110098788A (ko) 2011-09-01

Similar Documents

Publication Publication Date Title
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE112009004071T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
AT502860A2 (de) Leistungshalbleiterbauelement mit einem oberseitigen drain unter verwendung eines sinker-trenches
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE112007000803T5 (de) Ladungsgleichgewichtstechniken für Leistungsvorrichtungen
DE102004029435A1 (de) Feldplattentrenchtransistor
DE10346838A1 (de) Superjunction-Bauteil
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE112004001846B4 (de) LDMOS-Transistor
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final