JP5381420B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5381420B2 JP5381420B2 JP2009157894A JP2009157894A JP5381420B2 JP 5381420 B2 JP5381420 B2 JP 5381420B2 JP 2009157894 A JP2009157894 A JP 2009157894A JP 2009157894 A JP2009157894 A JP 2009157894A JP 5381420 B2 JP5381420 B2 JP 5381420B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- outer peripheral
- anode diffusion
- insulating film
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 126
- 230000002093 peripheral effect Effects 0.000 claims description 83
- 230000015556 catabolic process Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 80
- 229910052751 metal Inorganic materials 0.000 description 80
- 238000011084 recovery Methods 0.000 description 32
- 239000010410 layer Substances 0.000 description 25
- 230000007547 defect Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 239000000969 carrier Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000005484 gravity Effects 0.000 description 10
- 230000006378 damage Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005421 electrostatic potential Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000010408 sweeping Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
この発明はパワーモジュール等に搭載されるパワーデバイスなどの半導体装置、特には逆回復耐量が要求される接合ダイオード構造を有する半導体装置に関する。
近年省エネルギー化の要求に対し、電力変換装置などに用いられるパワーモジュールの適用範囲が拡大している。これらパワーモジュールの構成は、たとえば、図１０に示すように、コンバータ部１００、ブレーキ部２００、インバータ部３００を備え、インバータ部３００ではＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）３０１とＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）３０２が逆並列に接続される構成を有している。通常、インバータ部３００に用いられる前記ＦＷＤ３０２には順方向の通電状態から逆電圧阻止状態を回復する逆回復モードがある。この際、素子破壊が最も起こりやすいため、ＦＷＤ３０２には素子破壊を起こし難くする逆回復耐量が求められる。
図１１に示す従来のＦＷＤの半導体基板の断面図を用い、前記逆回復モードにおける破壊が起きる過程を、内部キャリアの挙動を通して説明する。一般的なＦＷＤの構成として、ｎ型シリコン半導体基板（以降、ｎ型基板と略記する）１を使用し、一方の主表面にｐ型アノード拡散領域２を形成する。このｐ型アノード拡散領域２の表面にＡｌ−Ｓｉなどの合金からなるアノード電極３をオーミック接触させる。ｎ型基板１の裏面にはオーミック接触が可能な表面不純物濃度を有するｎ+拡散層４を形成し、Ｔｉ／Ｎｉ／Ａｕなどの積層金属膜からなるカソード電極５を形成する。また、ＦＷＤのアノード側の外周縁部の表面層には、素子耐圧を確保できるようにガードリング構造６−１、フィールドプレート構造、リサーフ構造などの電界緩和構造を含むエッジ耐圧領域６が設けられる。このエッジ耐圧領域６の内側のアノード拡散領域２は主電流が流れるので、活性領域７と称する。以下の説明では、エッジ耐圧領域６と活性領域７の境界はｐ型アノード拡散領域２の外周端１２とする。
このような構成のＦＷＤを搭載したパワーモジュールの負荷は、一般的にモーターを代表とするインダクタンスであり、図１０に示すように各ＩＧＢＴのゲートのＯＮ／ＯＦＦに応じて、還流電流がＦＷＤにも流れる。初期状態としてＦＷＤは阻止状態であって逆バイアス状態である。還流電流が流れる際は、まず、前述のような構成を有するＦＷＤが順バイアスされる。図１１に戻って説明を続けると、順バイアスされてＦＷＤ内のｐ型アノード拡散領域２内の正孔の電位がｐｎ接合の拡散電位（内部電位）を超えると、ｐ型アノード拡散領域２から正孔がｎ-層（ｎ型基板に同じ）１に少数キャリアとして注入される。その結果、ｎ-層１には高注入される正孔キャリアの濃度に応じた電導度変調が生じて電子キャリア（多数キャリア）濃度が増加するので、よく知られたダイオードの順方向Ｉ−Ｖ曲線に見られるように、抵抗が激減して順方向電流が急激に増加する順方向特性を示す。次にＦＷＤが逆バイアスされると、ｎ-層１に残存する、前記電導度変調によって生じた過剰な少数キャリア（正孔）、多数キャリア（電子）が再結合および掃き出し過程を経てｎ-層１に空乏層が広がる。空乏層が広がりきると電圧阻止状態となる。この過程が逆回復と呼ばれる。この逆回復時の前述のキャリア掃き出し過程はマクロ的には逆回復電流と称され、逆バイアスにもかかわらず、過渡的な電流が流れる状態である。この逆回復電流は順から逆方向に移行する際の電流低減率が大きいほど、ピーク電流値が大きくなる（ハードリカバリーともいう）。しかも、この電流は、少数キャリア（正孔）が、逆バイアス時の負極側であるアノード電極から引き抜かれる（または掃き出される）際、逆バイアスの電界集中が起き易いｐ型アノード拡散領域の外周部の曲率部１３に集中するので、この部分で電流密度が高くなって破壊を引き起こす（特に前記順逆移行時の電流低減率が大きい時）ことが知られている。この現象はｐ型アノード拡散領域の外周部形状が曲率を有しているため、等電位線が密になり易いことと、一般的にＦＷＤで主電流の流れるｐ型アノード拡散領域を取り巻く周辺部の表面層に設けられるエッジ耐圧領域６下にも広がっている少数キャリアの引き抜き（掃き出し）がほとんどこの部分に集中するためである。
前述のように、アノード拡散領域の外周部の曲率部からの少数キャリアの引き抜きを緩和して逆回復電流ピークを下げるために、アノード拡散領域の外周部の表面に絶縁膜を介してアノード電極を形成する（言い換えると、ｐ型アノード拡散領域と接触する有効なアノード電極を外周部から後退させる）と共に、その平面方向の挟持距離を少数キャリアの拡散長以上とする記述がある（特許文献１）。また、ｐ型アノード拡散領域２の外周部８に電流が集中し難いように、局所的にキャリアのライフタイムを短くするという構造が知られている（特許文献２）。
この逆回復電流の大きさは、前述のように、ｎ-層１のコレクタ側での過剰少数キャリアの蓄積量が大きい程大きく、また、逆回復電流が大きい程、ハードリカバリー波形になる傾向が強い。逆回復電流の波形がハードリカバリーとなると、飛躍逆電圧が高くなる。この飛躍逆電圧が高くなりすぎると、素子の逆電圧定格を超えて破壊に至ることがある。
前述のｐ型アノード拡散領域２の外周部８の表面に絶縁膜９を挟んでアノード電極３を積層する部分を有するアノード電極の外周部構造の断面図が示されている（特許文献３、４）。
しかしながら、前記特許文献１に記載の構造のダイオード（ＦＷＤ）の場合、このダイオードの逆回復の際、ｐ型アノード拡散領域２の外周部８と、アノード電極３が接触している内側部分のｐ型アノード拡散領域２とでは電位差の発生することが問題となる。ｐ型アノード拡散領域２の外周部８上に絶縁膜９を介して形成される部分のアノード電極３は、絶縁膜９に何らかの欠陥でスルーホールが存在した場合や、部分的に絶縁膜９の厚さが薄いところがあると、絶縁破壊によりｐ型アノード拡散領域２の外周部８表面とアノード電極３とが短絡することがある。その場合、その短絡部分に、ダイオード内の外周（エッジ耐圧領域６）部分に広がっていた少数キャリアが集中するため、前記特許文献１に記載の逆回復電流のピークを緩和させる効果が充分でなくなり、素子破壊の惧れが再び高くなる。前述した絶縁膜９に生じる何らかの欠陥はウエハプロセス中に受けた異物や傷などに起因する。通常のウエハプロセスでは、このような欠陥の全く無い絶縁膜９を形成することは、通常、極めて困難と考えることの方が普通である。
本発明は、以上説明したような点に鑑みてなされたものであり、本発明の目的は、ｐ型アノード拡散領域の外周部表面に絶縁膜を介してアノード電極が設けられる構造を有するｐｎ接合ダイオードであっても、該ダイオードを製造する際のウエハプロセスに起因する欠陥の有無に依らず、安定的に高い逆回復耐量を有する半導体装置を提供することである。
特許請求の範囲の請求項１記載の発明によれば、前記本発明の目的を達成するために、一導電型半導体基板の一方の主面の表面層に他導電型のアノード拡散領域と該アノード拡散領域を取り巻くエッジ耐圧領域とを有し、前記アノード拡散領域表面にはオーミック接触するアノード電極を備え、該アノード電極のオーミック接触部の外周端から前記アノード拡散領域の外周端に至るアノード拡散領域外周部の表面では前記アノード電極が絶縁膜を介して形成される半導体装置において、前記アノード拡散領域外周部の表面の絶縁膜面積より、該絶縁膜を介して形成されるアノード電極部分の面積が小さく、前記アノード電極部分の外周端が前記アノード拡散領域外周部の外側に張り出している半導体装置とする。
本発明によれば、ｐ型アノード拡散領域の外周部表面に絶縁膜を介してアノード電極が設けられる構造を有するｐｎ接合ダイオードであっても、該ダイオードを製造する際のウエハプロセスに起因する欠陥の有無に依らず、安定的に高い逆回復耐量を有する半導体装置を提供することができる。
以下、本発明の半導体装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１〜図９はそれぞれ番号順に対応する本発明の実施例１〜実施例９にかかるダイオードの要部斜視断面図または要部断面図である。図１０は電力変換装置を模式的に示す等価回路図である。図１１は逆回復耐量を向上させた従来のダイオードの要部斜視断面図である。
図１〜図９はそれぞれ番号順に対応する本発明の実施例１〜実施例９にかかるダイオードの要部斜視断面図または要部断面図である。図１０は電力変換装置を模式的に示す等価回路図である。図１１は逆回復耐量を向上させた従来のダイオードの要部斜視断面図である。
図１は、本発明の半導体装置の実施例１にかかるダイオード（ＦＷＤ）の要部斜視断面図である。一般的にＦＷＤではｎ型基板を使用し、一方の主面の表面層にｐ型アノード拡散領域２と、必要に応じて該ｐ型アノード拡散領域を取り巻く外周部に、前記ｐ型アノード拡散領域２と同時のプロセスによりガードリング６−１を形成する。このｐ型アノード拡散領域２の表面はオーミック接触が得られる程度の高濃度にされる。ｐ型アノード拡散領域２の表面にはＡｌ−Ｓｉ合金などを用いてアノード電極３（以下、の説明ではアノード電極の材料はＡｌ−Ｓｉ合金とする）が形成される。ｎ型基板の裏面にはオーミック接触が可能なようにｎ+拡散層４を形成した後、カソード電極５を形成する。カソード電極５としてはＴｉ／Ｎｉ／Ａｕの３層構造が一般的に用いられる。また、表面側のアノード電極３の周囲は、素子耐圧を確保できるように前記ガードリング構造やフィールドプレート構造が配置される。本実施例１ではｐ型アノード拡散領域２と同時形成のｐ拡散領域６−１をリング状に設けるガードリング構造を示しており、図１ではガードリング６−１を含む外周領域をエッジ耐圧領域６と記している。従来のダイオードの構造でも、アノード電極３のオーミック接触部の外周端より外側に位置するｐ型アノード拡散領域２の部分として定義される外周部８（以降、ｐ型アノード拡散領域２の外周部８と略記する）の表面では、絶縁膜９を介してアノード電極３を積層するように構成してｐ型アノード拡散領域２と電気的に分離することで、最も電界集中が置き易いｐ型アノード拡散領域２の外周部８の電流密度を減らして素子破壊を抑制することができる。
しかしながら、前記アノード拡散領域２の外周部８において、絶縁膜９であるＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）の欠陥が存在すると、絶縁不良により前記素子破壊の抑制効果が低下することが判明した。この素子破壊の抑制効果の低下を防ぐために、前記ＰＳＧ上のアノード電極の面積を減らすことにより、ＰＳＧにたとえ欠陥があっても、素子破壊が起きる確立を小さくして素子破壊を防止しようとすることが本発明の主眼とするところである。
これは、絶縁膜９に何らかのプロセスに起因する欠陥があった場合でも、その欠陥部分でアノード電極３とｐ型アノード拡散領域２が短絡することを防ぐためである。ＰＳＧなどの絶縁膜９は一般にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で成膜されるが、成膜処理を繰り返すと反応生成物が装置内に蓄積して、頻度は低いものの処理中のウエハにパーティクルとして付着してスルーホールなどの欠陥を生じることがある。特にチップサイズが大きい場合は、１チップあたりの欠陥存在確率が高くなり良品率が低下するなど問題となり易い。しかし、本発明によれば、このような場合でもアノード電極３の外周部８上の面積が小さくされた分、アノード電極３下の前記絶縁膜９に欠陥が存在する確立が小さくなるので、その分高い良品率で狙いどおりの電気的特性を得ることができる。
具体的に説明すると、実施例１のアノード電極３は、ｐ型アノード拡散領域２の外周端１２の表面の絶縁膜９の外側にまで張り出させてメタルフィールドプレートとして機能させる場合である。この場合、通常は絶縁膜９上をシート状に覆うので、アノード電極３部分の面積は絶縁膜９の面積より大きくなる。このような場合、アノード電極３の面積を絶縁膜９の面積より小さくするには、図１に示すように、メタルフィールドプレート３−１の機能を有する張り出し電極部分と、その内周側のアノード電極３とを部分的に橋絡部３−２で接続する構成として、たとえば、表面から見て絶縁膜９上のアノード電極を中抜きするパターンに成形することにより、実質的にアノード電極３の面積を絶縁膜９の面積より小さくすることができる。この結果、アノード拡散領域２の表面上に絶縁膜９を介して形成されるアノード電極３部分の面積が実質的に少なくなり、アノード電極３下の絶縁膜９に欠陥が存在することによる短絡発生の確立が小さくなるので、良品率を高くすることができる。
図２は、本発明の半導体装置の実施例２にかかるダイオード（ＦＷＤ）の要部断面図である。実施例２のアノード電極３は、ｐ型アノード拡散領域２の外周端１２の上部に張り出させるメタルフィールドプレートを形成しない場合である。この場合、ｐ型アノード拡散領域２の外周部８の表面に絶縁膜９を介して形成されるアノード電極３部分をアノード電極３のオーミック接触部１０方向に極力後退させることで、アノード電極３下の絶縁膜９に欠陥が存在することによる短絡発生の確立を効果的に減少させることができる構造である。たとえば、アノード拡散領域２の外周部８の表面における絶縁膜９上のアノード電極を半減させると、欠陥にあたる確率は半分となり製品良品率が向上する。また、適用する製造プロセス上のデザインルールが許容できる、アノード電極３と絶縁膜９の重なり幅１４の最小値が、最大効果が得られる場合のアノード電極３となる。
図３は、本発明の半導体装置の実施例３にかかるダイオード（ＦＷＤ）の要部断面図である。実施例３は、前述の実施例１で説明したように、アノード拡散領域２の外周端１２の絶縁膜（ＰＳＧ）９上に設ける、エッジ耐圧領域６の電界緩和用メタルフィールドプレート３−１をアノード電極３と直接導電接続する必要がない場合の構造である。この場合のアノード電極３の構造は、絶縁膜（ＰＳＧ）９上を覆うメタルを極力減らすために、前記実施例２の図２と同様に、アノード電極３を後退させる構造とする。さらに、前記絶縁膜９上にアノード電極３とは直接的にメタルによっては接続されていないフィールドプレート機能を有する第一金属膜３−３を設ける。またさらに、この第一金属膜３−３をｐ型アノード拡散領域２表面にオーミック接触させるための開口部１５を絶縁膜９に設ける構造とする。この第一金属膜の材料としてはＡｌ−Ｓｉ合金が好ましい。この開口部１５により第一金属膜３−３の電位はアノード電極３の電位とアノード拡散領域２を介して実質的には同電位に近い電位とすることができフィールドプレートとしての有効な機能を備える。さらに、逆回復モード時には、ｐ型アノード拡散領域２の外周部８の面方向層抵抗（シート抵抗）による電位差により電界集中あるいは少数キャリアの引き抜きを抑制する効果を奏することができる。
図４は、本発明の半導体装置の実施例４にかかるダイオード（ＦＷＤ）の要部断面図である。この実施例４では、アノード電極３のｐ型アノード拡散領域２の表面へのオーミック接触部１０の外周端１１からｐ型アノード拡散領域２の外周端１２にかけてのアノード拡散領域２の外周部８における絶縁膜９上のアノード電極３の重なりを最小限にし、この外周部８の表面の絶縁膜９上に、アノード電極３とは電気的に分離されたフローティングメタル（環状の第二金属膜）１６を設けている。このフローティングメタル１６の目的は、このダイオードをパワーモジュールに組み立てた場合に、パワーモジュールを構成する材料などに起因する電荷が、絶縁膜９のみで覆われたｐ型アノード拡散領域２のシート抵抗に影響を及ぼすことを避けるためのシールド機能である。特にｐ型アノード拡散領域２の不純物濃度が低く、ｐ型アノード拡散領域２の表面が反転しやすい場合に有効となる。この場合、絶縁膜９に何らかの欠陥があってフローティングメタル１６とｐ型アノード拡散領域２表面との間に意図しない短絡部分があっても、フローティングメタル１６とアノード電極３とは電気的に分離されているため、良好な逆回復耐量が得られる。
図５は、本発明の半導体装置の実施例５にかかるダイオード（ＦＷＤ）の要部断面図である。この図５は前記実施例３で説明したｐ型アノード拡散領域２の外周部８の電位に固定されたメタルフィールドプレート（第一金属膜）３−３と、前記実施例４で説明したフローティングメタル１６を組み合わせた場合のダイオードである。ｐ型アノード拡散領域２の不純物濃度が低く、表面反転が起こりやすい構造で、かつｐ型アノード拡散領域２の外周端１２に、エッジ耐圧領域６のための電界緩和用メタルフィールドプレート構造が必要な場合に有効となる。
図６は、本発明の半導体装置の実施例６にかかるダイオード（ＦＷＤ）の要部断面図である。この図６に示すダイオードでは、実施例４と実施例５で用いた絶縁膜９上のフローティングメタル１６が何らかの原因でチャージアップした場合の特性変動を避けるための場合のダイオード構造である。このダイオードでは、実施例４のフローティングメタル１６と同様のシールド機能を有する環状の第三金属膜３−４を設け、さらに、ｐ型アノード拡散領域２の表面に開口部１５を介してオーミック接触させている。この場合でもこの環状の第三金属膜３−４はアノード電極３とは直接、電気的に接続されていないため、絶縁膜９の欠陥による影響を受け難い。
図７は、本発明の半導体装置の実施例７にかかるダイオード（ＦＷＤ）の要部断面図である。実施例７の図７に示すダイオードは、前記実施例３で説明したｐ型アノード拡散領域２の外周部８の電位に固定された環状のメタルフィールドプレート（第一金属膜）３−３と、前記実施例６で説明したｐ型アノード拡散領域２の外周部８の電位に固定された環状の第三金属膜３−４を組み合わせるだけでなく、さらに、環状の第三金属膜３−４を複数設けた構造を有するダイオードである。この構造のダイオードによると、逆回復時のｐ型アノード拡散領域２の電位に応じた電位がメタルフィールドプレート（第一金属膜）３−３、および複数の第三金属膜３−４に現れる。この実施例７では、アノード拡散領域２の外周部８の表面が概ねメタルに覆われることによりシールド効果が高くなるため、ｐ型アノード拡散領域２の濃度が低く、アノード表面が反転しやすい構造のダイオードに対して特に有効である。
図８は、本発明の半導体装置の実施例８にかかるダイオード（ＦＷＤ）の要部断面図である。ｐ型アノード拡散領域２と、絶縁膜９に形成される広い開口部１７面でオーミック接触する環状の第四金属膜３−５を有している。前記実施例６に示した環状の第三金属膜３−４のｐ型アノード拡散領域２の表面へのオーミック接触部となる開口部１５より外周方向の開口距離が大きく、面積も大きい。ｐ型アノード拡散領域２の外周端１２からアノード電極３へのオーミック接触部１０の外周端１１までの外周方向の距離（すなわち、ｐ型アノード拡散領域２の外周部８外周方向距離）をＬとすると、この広い開口部１７の外周方向の距離はＬ／２以上であることを特徴としている。
その理由は、従来構造ではｐ型アノード拡散領域２に重なるアノード電極３の最大値を外周方向に向かってＬとすると、実施例８における環状の第四金属膜３−５のｐ型アノード拡散領域２の表面への広い開口部１７の外周方向の距離をＬ／２以上にすれば、ｐ型アノード拡散領域２上の絶縁膜９に重なる環状の第四金属膜３−５の外周方向の距離はＬ／２未満となる。その結果、環状の第四金属膜３−５に覆われた絶縁膜９部分の欠陥の存在確立に対するリスクを半分以下にすることができるからである。この実施例８の構造を有するダイオードでは、ｐ型アノード拡散領域２の外周部８のシート抵抗は、実際には環状の第四金属膜３−５を含めて考慮する必要があるので、シート抵抗が低下する。その結果、ＦＷＤは順方向動作時にｐ型アノード拡散領域２の外周部８からｎ-層１へ注入されるホール密度が増加し、逆回復時にその部分の電界が高くなり逆回復電流ピークが高くなって破壊する惧れが高まる。その対策として、このｐ型アノード拡散領域２の外周部８に相当する箇所のｐｎ接合近傍部分に局所的にライフタイム制御を施すことでこの部分の破壊を抑制するという手段を併用することも好ましい。
図９は、本発明の半導体装置の実施例９にかかるダイオード（ＦＷＤ）の要部断面図である。この図９に示す実施例９のダイオードは、前記実施例８での環状の第四金属膜３−５と、前記実施例３の第一金属膜３−３を組み合わせた構造を有するダイオードである。ｐ型アノード拡散領域２の表面不純物濃度が低く、表面反転が起こりやすい場合にｐ型アノード拡散領域２の外周端１２上に第一金属膜３−３によるフィールドプレート構造を併用した例である。前記実施例８と同様に、絶縁膜９の欠陥の影響を受けにくく、かつエッジ耐圧領域６の電界緩和機能を維持した構造を実現することができる。図９には記載していないが、前記実施例８と同様に、ダイオードの順方向動作時にｐ型アノード拡散領域２の外周部８からｎ-層１へ注入されるホール密度が増加し、逆回復時にはその部分の電界が高くなり逆回復電流ピークが高くなって破壊する惧れが高まる。そこで、電界集中の影響を受けにくくするために、ｐ型アノード拡散領域２の外周部８に相当する領域のｐｎ接合近傍部分に局所ライフタイム制御領域を設けることでこの部分の破壊を抑制するという手段を併用することができる。
図１２は、本発明の第１０の実施例の半導体装置の要部構成図で、（ａ）は要部斜視断面図、（ｂ）は平面図である。図１２（ａ）の要部斜視断面図は、前記実施例８である図８において記載している、局所的なライフタイム制御を施した部分を省略した構造と等価である。すなわち、ｐ型アノード拡散領域２と、絶縁膜９に形成される広い開口部１７でオーミック接触する環状の第四金属膜３−５を有している。もちろん前記局所ライフタイム制御を施しても構わない。さらに（a）の斜視断面図では、（ｂ）の平面図において、ｐ型アノード拡散領域２の表面（平面図（ｂ）の紙面表側）上における幾何学的な重心Ｏから、Ａの方向およびＢの方向に沿ってカットしたときの断面を示している。ここで幾何学的な重心とは、図形を一様の質量にて分布させたときの質量中心である。本発明の第１０の実施例はｐ−ｉ−ｎダイオードにて説明しているが、例えばこれをＩＧＢＴに用いることも容易であり、この場合、アノード電極３はエミッタ電極となる。このＩＧＢＴのような３端子素子の他にも、公知のデュアルゲートタイプのＩＧＢＴ、温度検出用ポリシリコンダイオード、ゲート制御用駆動回路などを、ＩＧＢＴ等と同一のチップ上に形成する場合がある。ｐ型アノード拡散領域２（ＩＧＢＴならばｐベース領域）は、できるだけ同領域の外周端２４のコーナー部における曲率を大きくして、ｎ-ドリフト層１との接合に大きな逆バイアス電圧が印加されたときに、同コーナー部近傍への電界集中を緩和させる必要がある。そのため、可能な限り単純な形状、例えば長方形や正方形、円形、等が望ましい。従って以下では、重心といえば、ｐ型アノード拡散領域２の重心を意味する。本発明の実施例１０およびその変形例で言えば、例えば図１８に示すように、半導体チップの形状が概ね正方形の場合には、ｐ型アノード拡散領域２の重心は、２本の対角線が交差する位置Ｏとなる。
重心Ｏから、前記ｐ型アノード拡散領域２の外周端２４が表す多角形の各辺に垂直に線を伸ばしたときの外周端までの距離のうち最短の距離をＷACTと呼ぶことにする。例えば、図１２の平面図（ｂ）では、前記最短距離は重心Ｏから紙面に向かって左側にある点線２４の辺までの距離が、最短の距離ＷACTとなる。図１８についても同様である。
重心Ｏから、前記ｐ型アノード拡散領域２の外周端２４が表す多角形の各辺に垂直に線を伸ばしたときの外周端までの距離のうち最短の距離をＷACTと呼ぶことにする。例えば、図１２の平面図（ｂ）では、前記最短距離は重心Ｏから紙面に向かって左側にある点線２４の辺までの距離が、最短の距離ＷACTとなる。図１８についても同様である。
本発明の第１０の実施例の製造方法について説明する。比抵抗が７０〜２５０Ωｃｍの範囲で、例えば１８０ΩｃｍのＦＺ-ｎ型シリコン基板の第一主面（表面）に、熱酸化膜を１１００℃で形成後、活性領域部分をパターニングおよびウェットエッチングにて開口し、残りの熱酸化膜をマスクとしてｐ型アノード拡散領域２とｐ型ガードリング６−１を硼素のイオン注入および熱拡散で形成する。例えばｐ型アノード拡散領域の構造は、表面濃度が５×１０16／ｃｍ3、表面からの拡散深さが４μｍである。ここで、外周部８は、ｐ型アノード拡散領域と同一のイオン注入および熱拡散で形成する。こうすることで、工程数を増やすことなくｐ型アノード拡散領域２の外周部８がつくれるので、コストの増加を抑えることができる。また、ｐ型ガードリング６−１は、ｐ型アノード拡散領域２とは別工程で、同層よりも濃度や拡散深さを大きくしてもよい。これは、逆バイアス時の電気的特性（耐圧、リーク電流等）を、より安定な値にすることができるためである。層間絶縁膜９（例えばＰＳＧ膜）を堆積し、パターニングおよびエッチングにて開口して、アルミニウム（シリコンを１％含有）をスパッタリングし、パターニングおよびエッチングを経てシンタリング（例えば４００℃）させて、下地のシリコン（本実施例ではｐ型アノード拡散領域、ｐ型ガードリング）とコンタクトさせる。その後、必要に応じて表面のエッジ耐圧領域６に、ポリイミド膜や絶縁性窒化シリコン膜等のパシベーション膜を形成する。続いて、表面もしくは裏面側から、電子線を１００ｋＧｙ、４．８ＭｅＶにて照射し、ｎ-層１に点欠陥を生成させる。これは少数キャリアのライフタイムを減少させて逆回復電荷を減らし、逆回復過程を高速化するための工程であり、電子線照射後に３００〜４００℃の温度範囲、および１０分〜３時間程度の時間範囲で熱処理を行って点欠陥を所望の割合まで回復させて、ライフタイム値を制御する。続いて、ｎ型基板を裏面側から研削し、例えば最終の基板厚さ（表面と裏面間の最短距離）を１４０〜２３０μｍの範囲、例えば１７０μｍに仕上げて、裏面にリンをイオン注入し、同面をレーザーアニール、例えばＹＡＧ２ω（イットリウム・アルミニウム・ガーネット固体レーザーの第二高調波）にて注入したリンを活性化させて、ｎ+拡散層４を形成する。最後に裏面にアルミニウム、チタン、ニッケル、金の順で各金属膜をスパッタリングや蒸着にて形成し、所定の大きさにてチップ状にウェハーをダイシングする。このようにして、最終的に１７００Ｖ耐圧クラスのＦＷＤを製造する。ここで、ｎ型基板として、例えば２５０μｍ厚のウェハーの裏面側から、例えばｎ型不純物であるリンを、固体ソースを用いて１００μｍ深さまで拡散させて十分濃度の高いカソード層（ｎ+拡散層４）を形成させた、拡散ウェハーを用いても良く、この場合ｎ-層１の厚さは、表面から１５０μｍとなる。
図１３−１から図１３−３は、第１０の実施例における断面を示す図であり、前記ｐ型アノード拡散領域２の外周部８上の絶縁膜９に形成される開口部１７の幅ＷCNTと、環状の第四金属膜３−５の環状の幅ＷFFMとの相対関係を示す。前記環状の第四金属膜３−５において、前記アノード拡散領域２とオーミック接触していない部分の総幅ＷRは、ＷR＝ＷFFM−ＷCNTとなる。図１３−１から図１３−３の各図における左端の部分は、図１２の斜視断面図（ａ）におけるＡ方向の半導体装置のチップ形状の端部であり、同右端は前述の重心Ｏである。
図１３−１では、開口部１７の幅ＷCNTは前記第四金属膜３−５の外周方向距離ＷFFMとほぼ近い値であり、ｐ型アノード拡散領域２と広く接触している。図１３−２では、前記開口部１７の幅ＷCNTは前記第四金属膜３−５の環状の幅ＷFFMよりも小さく、かつ開口部１７は前記第四金属膜３−５内部の半導体装置内周側に設けられている。図１３−３は、同じく開口部１７が前記第四金属膜３−５内部の半導体装置外周側に設けられている。図１３−１、図１３−２、図１３−３のいずれの構成でも構わない。ただし、逆回復時におけるアノード電極３と前記第四金属膜３−５間の電位差は、アノード電極３と前記第四金属膜３−５間の距離の増加に対して大きくなる。よって望ましくは、この電位差が小さくなるように、前記第四金属膜３−５について、図１３−１に示す第四金属膜３−５内部のほぼ全面にてｐ型アノード拡散領域２とコンタクトさせるか、もしくは図１３−２のように半導体装置内周側にてコンタクトしている方がよい。
本発明の半導体装置における順方向の電圧降下ＶF（以下、単に順電圧と呼ぶ）は、ｐ型アノード拡散領域２の重心Ｏから前記ｐ型アノード拡散領域２の外周端２４が表す多角形の各辺に垂直に線を伸ばしたときの外周端までの距離のうち最短の距離ＷACTと、第四金属膜３−５の幅ＷFFMとの相対関係、さらにはこれらＷACTおよびＷFFMと第四金属膜３−５下の開口部１７の幅ＷCNTとの相対関係に強く依存する。図１４は、本発明の半導体装置において、順方向電流密度が１５０Ａ／ｃｍ2における順電圧ＶFの、前記距離ＷACTに対するＷFFMの比α（α≡ＷFFM／ＷACT）に対する依存性を示す、特性関係図（グラフ）である。ここで言う順方向電流密度とは、順方向に流れる電流を、半導体チップの表面の面積で割った、単位面積当たりの電流を示す。ここで、第四金属膜３−５の環状の幅ＷFFMに対する開口部１７の幅ＷCNTの割合β（β≡ＷCNT／ＷFFM）を導入しておく。図１４では、β＝０．５、すなわちＷCNTと前述のＷR（＝ＷFFM−ＷCNT）が等しい場合の特性を示す。本実施例では、ＷFFM＝２６０μｍである。従ってα＝０．８７とはすなわちＷACT＝３００μｍ、α＝０．３とはＷACT＝８６７μｍであることを、それぞれ示している。図１４のグラフから、順電圧ＶFはαが増加すると増加し、α＞０．３で急激に増加して極めて大きい値となることがわかる。ＷACTの大小は活性部の面積（活性面積）の大小に影響するから、順電圧は、活性面積が小さくなるほどその値は大きくなることがわかる。ここで、これらのパラメータの寸法との対応について、αを表１に、およびβを表２にまとめている。例えば１７００Ｖクラスでは、第四金属膜の幅ＷFFMの典型的な値の範囲は１５０〜４００μｍ程度であり、本実施例では２６０μｍである。
さらに図１５に、同一のαに対して、各βにおける順電圧と、β＝０．０２、すなわちＷCNTが６μｍのときの順電圧との差分を△ＶFと定義して、△ＶFについてのα依存性をしめす。この図によると、α＝０．８７のとき、具体的にはＷACTが第四金属膜３−５の環状の幅ＷFFMと同じ長さ程度に十分小さいときは、βが１に近い値、つまり第四金属膜３−５下の開口部１７の幅ＷCNTが同金属膜３−５の幅ＷFFMに近いほど、順電圧差△ＶFが大きくなることが明らかになった。すなわち活性領域が狭いほど、第四金属膜３−５下部の静電ポテンシャル分布は活性領域の幅の影響を受けて変化し、その結果順電圧差△ＶFが変化するということである。この効果は、図１７に示すように、半導体デバイスシミュレーションにより得られた電流密度分布と等電位線分布の模式図を用いて説明できる。図１７は、半導体デバイスシミュレーションにより得られた電流密度分布と等電位線分布の模式図であり、（ｂ）の断面図と（ｃ）の断面図、および（ｂ）、（ｃ）図中の表面から深さ１０μｍにある×印の位置における電流密度分布図（ａ）からなる。（ｂ）の断面図は、β＝０．８８すなわちＷCNT＝２３０μｍの場合で、（ｃ）の断面図はβ＝０．０２すなわちＷCNT＝６μｍの場合に対応する。両断面図に、順方向導通時における１Ｖステップの４本の等電位線２３の分布を示す。（ｂ）の断面図のように、第四金属膜３−５下の開口部１７の幅ＷCNTが十分大きいときは、導通時の開口部１７下（周辺部８）の電位（静電ポテンシャル）が、アノード電極よりも低い電位で広く固定される。そのためキャリア（電子、ホール）は、アノード電極３が前記アノード拡散領域２とオーミック接触をしている部分の外周端１１より外周部へ侵入することができなくなる。特にＷCNTが十分広くかつＷACTが小さい場合（つまりαが小さい場合）、電流密度分布図（ａ）の（１）のように、ＷCNTが十分狭い場合の（２）に比べて、電流経路の断面が狭くなり、その分だけ活性部分の電流密度が高くなる。その結果、（１）の順電圧降下が（２）の場合よりも高くなり、順電圧差△ＶFが発生する。一方、ＷACT（つまりα）が十分大きい場合は、ＷCNTの影響は小さくなるため、電流密度分布図（ａ）の（３）もしくは（４）のように、活性領域の電流密度の差は無視できる程度に小さくなる。そのため、順電圧差△ＶFも十分小さくなる。
図１６は、第１０の実施例における特性関係を示すグラフであり、図１５における順電圧差△ＶFの、第四金属膜３−５の環状の幅ＷFFMに対する開口部１７の幅ＷCNTの割合βの依存性を示すグラフである。各αの値別にプロットしている。αが０．３以上、つまり第四金属膜３−５の幅ＷFFMがＷACTの値に近くなると、順電圧差△ＶFは増加する。このとき、βが０．５以上、すなわち開口部１７の幅ＷCNTが、前記第四金属膜３−５において前記アノード拡散領域２とオーミック接触していない部分の総幅ＷRよりも大きければ、順電圧差△ＶFはβによらずに安定していることがわかる。この効果についても、図１７を用いて説明できる。すなわち、図１７の断面図（ｂ）のように、第四金属膜３−５下の開口部１７の幅ＷCNTがオーミック接触していない部分の総幅ＷRよりも十分大きいときは、導通時の開口部１７下（周辺部８）の静電ポテンシャルが、アノード電極よりも低い電位にて固定される幅を、大きくできる。そのために、開口部１７の幅ＷCNTの変化に対しても、等電位線の分布が安定し、順電圧差△ＶFも安定する。このような順電圧差△ＶFの安定性は、半導体装置の製造プロセスにて発生するばらつき、例えばマスクパターニングにおける層間絶縁膜９と第四金属膜３−５間のアライメント誤差、開口部１７を形成するときのエッチング加工幅の精度、およびこれらのシリコンウェハ上の面内分布等の影響を受けないことを意味するため、本発明の実施例の特性安定上極めて重要な効果である。
なお、ＷFFMの最小幅については、１０μｍとするのがよい。これは、少数キャリアの拡散長は、前述のライフタイム制御を施す場合、およそ１μｍ程度となり、ＷFFMがこの値より小さくなると、前述の静電ポテンシャルが固定される効果が無くなり、少数キャリアの外周端１１より外周部８への侵入を抑えることができなくなるからである。第四金属膜近傍の電位を広く固定して、安定的に少数のキャリアの外周部８への侵入を抑えるには、ＷFFMは前記拡散長の１０倍以上あればよく、従ってＷFFMの最小幅を１０μｍ程度とすることが望ましい。
以上の理由から、本発明の実施例１０においては、αは０．３以下であること、すなわち前記ｐ型アノード拡散領域の重心Ｏから、前記ｐ型アノード拡散領域の外周端２４が表す多角形の各辺に垂直に線を伸ばしたときの外周端２４までの距離のうち最短の距離ＷACTに対して、第四金属膜３−５の環状の幅ＷFFMは、ＷACTの３０％以下の値であり、かつ同時に、βが０．５より高いこと、すなわち開口部１７の幅ＷCNTが、前記第四金属膜３−５において前記アノード拡散領域２とオーミック接触していない部分の総幅ＷRよりも大きいとよい。
また、本発明の第１０の実施例では、耐圧クラスを１７００Ｖとして説明してきた。本発明は、他の耐圧クラスでも容易に適用することができる。例えば６００Ｖクラスの場合は、シリコン半導体基板の比抵抗は１０〜５０Ωｃｍ程度、ｎ-ドリフト層１の厚さは４０〜７０μｍ程度である。ＷACTは製品の定格電流密度の設定により変わるが、表１に記載の範囲と同様に、およそ３００〜１００００μｍ（＝１０ｍｍ）である。第四金属膜３−５の環状の幅ＷFFMは、比抵抗が小さいことから、最小幅１０μｍ以上、典型的には５０〜２００μｍ程度となり、αは０．３以下が望ましいことはこれまでと同様である。従って開口部１７の幅を決めるβについても、０．５以上が望ましいことはこれまでと同様である。さらに１２００Ｖクラスについては、シリコン半導体基板の比抵抗は４０〜９０Ωｃｍ程度、ｎ-ドリフト層１の厚さは１００〜１５０μｍ程度であり、第四金属膜３−５の環状の幅ＷFFMは、１００〜３００μｍ程度となる。また３３００Ｖクラスについても、比抵抗は２００〜４００Ωｃｍ程度、ｎ-ドリフト層１の厚さは２００〜４００μｍ程度であり、第四金属膜の環状の幅ＷFFMは２００〜５００μｍ程度となる。上記のいずれの場合でも、αは０．３以下がよく、βは０．５以上であることがよい。
以上説明した本発明の実施例１〜１０にかかる半導体装置によれば、絶縁膜にチップ製造上発生するプロセス欠陥があったとしても、逆回復破壊が起こりにくくなる。
１ ｎ型半導体基板、ｎ型基板、ｎ-層
２ ｐ型アノード拡散領域
３ アノード電極
３−１ メタルフィールドプレート
３−２ 橋絡部
３−３ メタルフィールドプレート（第一金属膜）
３−４ 環状の第三金属膜
３−５ 環状の第四金属膜
４ ｎ+拡散層
５ カソード電極
６ エッジ耐圧領域
７ 活性領域
８ 外周部
９ 絶縁膜
１０ アノード電極のオーミック接触部
１１ オーミック接触部の外周端
１２ ｐ型アノード拡散領域の外周端
１３ ｐ型アノード拡散領域の外周部の曲率部
１４ 重なり幅
１５ 開口部
１６ フローティングメタル（環状の第二金属膜）
１７ 広い開口部
１９ ダイオードチップ
２３ 等電位線
２４ ｐ型アノード拡散領域の外周端。
２ ｐ型アノード拡散領域
３ アノード電極
３−１ メタルフィールドプレート
３−２ 橋絡部
３−３ メタルフィールドプレート（第一金属膜）
３−４ 環状の第三金属膜
３−５ 環状の第四金属膜
４ ｎ+拡散層
５ カソード電極
６ エッジ耐圧領域
７ 活性領域
８ 外周部
９ 絶縁膜
１０ アノード電極のオーミック接触部
１１ オーミック接触部の外周端
１２ ｐ型アノード拡散領域の外周端
１３ ｐ型アノード拡散領域の外周部の曲率部
１４ 重なり幅
１５ 開口部
１６ フローティングメタル（環状の第二金属膜）
１７ 広い開口部
１９ ダイオードチップ
２３ 等電位線
２４ ｐ型アノード拡散領域の外周端。
Claims (1)
- 一導電型半導体基板の一方の主面の表面層に他導電型のアノード拡散領域と該アノード拡散領域を取り巻くエッジ耐圧領域とを有し、前記アノード拡散領域表面にはオーミック接触するアノード電極を備え、該アノード電極のオーミック接触部の外周端から前記アノード拡散領域の外周端に至るアノード拡散領域外周部の表面では前記アノード電極が絶縁膜を介して形成される半導体装置において、前記アノード拡散領域外周部の表面の前記絶縁膜の面積より、該絶縁膜を介して形成されるアノード電極部分の面積が小さく、前記絶縁膜を介して形成される前記アノード電極部分の外周端が前記絶縁膜上で前記アノード拡散領域の外周端の外側に張り出していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009157894A JP5381420B2 (ja) | 2008-07-22 | 2009-07-02 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008188613 | 2008-07-22 | ||
| JP2008188613 | 2008-07-22 | ||
| JP2009157894A JP5381420B2 (ja) | 2008-07-22 | 2009-07-02 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013104959A Division JP5725083B2 (ja) | 2008-07-22 | 2013-05-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010050441A JP2010050441A (ja) | 2010-03-04 |
| JP5381420B2 true JP5381420B2 (ja) | 2014-01-08 |
Family
ID=41567879
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009157894A Active JP5381420B2 (ja) | 2008-07-22 | 2009-07-02 | 半導体装置 |
| JP2013104959A Active JP5725083B2 (ja) | 2008-07-22 | 2013-05-17 | 半導体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013104959A Active JP5725083B2 (ja) | 2008-07-22 | 2013-05-17 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8178941B2 (ja) |
| JP (2) | JP5381420B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102177587B (zh) * | 2008-12-10 | 2013-08-14 | 丰田自动车株式会社 | 半导体装置 |
| EP2339613B1 (en) * | 2009-12-22 | 2015-08-19 | ABB Technology AG | Power semiconductor device and method for producing same |
| JP5925991B2 (ja) * | 2010-05-26 | 2016-05-25 | 三菱電機株式会社 | 半導体装置 |
| DE102010024257B4 (de) * | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| JP5450490B2 (ja) * | 2011-03-24 | 2014-03-26 | 株式会社東芝 | 電力用半導体装置 |
| JP2013098344A (ja) * | 2011-10-31 | 2013-05-20 | Toshiba Corp | 半導体装置 |
| US8772144B2 (en) | 2011-11-11 | 2014-07-08 | Alpha And Omega Semiconductor Incorporated | Vertical gallium nitride Schottky diode |
| US20130277711A1 (en) * | 2012-04-18 | 2013-10-24 | International Rectifier Corporation | Oscillation Free Fast-Recovery Diode |
| JP6107156B2 (ja) | 2012-05-21 | 2017-04-05 | 富士電機株式会社 | 半導体装置 |
| JP6263966B2 (ja) | 2012-12-12 | 2018-01-24 | 富士電機株式会社 | 半導体装置 |
| JP6089733B2 (ja) * | 2013-01-30 | 2017-03-08 | 富士電機株式会社 | 半導体装置 |
| RU2545502C2 (ru) * | 2013-08-22 | 2015-04-10 | Открытое акционерное общество "Интерсофт Евразия" | Сенсор ионизирующего излучения |
| CN105308754B (zh) * | 2013-12-12 | 2018-02-13 | 富士电机株式会社 | 半导体装置及其制造方法 |
| JP2015204301A (ja) * | 2014-04-10 | 2015-11-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2016114138A1 (ja) | 2015-01-14 | 2016-07-21 | 富士電機株式会社 | 半導体装置 |
| JP6406452B2 (ja) * | 2015-06-30 | 2018-10-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP6550995B2 (ja) * | 2015-07-16 | 2019-07-31 | 富士電機株式会社 | 半導体装置 |
| JP6719090B2 (ja) * | 2016-12-19 | 2020-07-08 | パナソニックＩｐマネジメント株式会社 | 半導体素子 |
| CN108447903B (zh) | 2017-02-16 | 2023-07-04 | 富士电机株式会社 | 半导体装置 |
| JP7537099B2 (ja) | 2020-02-28 | 2024-08-21 | 富士電機株式会社 | 半導体装置 |
| CN114883417B (zh) * | 2022-07-04 | 2022-10-18 | 深圳市威兆半导体股份有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812093B2 (ja) * | 1992-09-17 | 1998-10-15 | 株式会社日立製作所 | プレーナ接合を有する半導体装置 |
| JPH08306937A (ja) | 1995-04-28 | 1996-11-22 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
| TW295701B (ja) * | 1995-05-22 | 1997-01-11 | Zh Handotai Kenkyu Shinkokai | |
| JP3444081B2 (ja) * | 1996-02-28 | 2003-09-08 | 株式会社日立製作所 | ダイオード及び電力変換装置 |
| JPH09246570A (ja) * | 1996-03-13 | 1997-09-19 | Hitachi Ltd | 半導体装置 |
| JP2000183366A (ja) * | 1998-12-16 | 2000-06-30 | Meidensha Corp | 半導体素子 |
| JP2005340528A (ja) | 2004-05-27 | 2005-12-08 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2007042836A (ja) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2007266123A (ja) | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8222108B2 (en) * | 2009-07-08 | 2012-07-17 | Force Mos Technology Co., Ltd. | Method of making a trench MOSFET having improved avalanche capability using three masks process |
| US8158964B2 (en) * | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
-
2009
- 2009-07-02 JP JP2009157894A patent/JP5381420B2/ja active Active
- 2009-07-22 US US12/507,735 patent/US8178941B2/en active Active
-
2012
- 2012-04-16 US US13/447,566 patent/US8716826B2/en active Active
-
2013
- 2013-05-17 JP JP2013104959A patent/JP5725083B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010050441A (ja) | 2010-03-04 |
| JP5725083B2 (ja) | 2015-05-27 |
| US20120193749A1 (en) | 2012-08-02 |
| US20100019342A1 (en) | 2010-01-28 |
| US8716826B2 (en) | 2014-05-06 |
| US8178941B2 (en) | 2012-05-15 |
| JP2013179342A (ja) | 2013-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5381420B2 (ja) | 半導体装置 | |
| CN107342329B (zh) | 二极管以及使用了二极管的电力变换装置 | |
| US9614106B2 (en) | Semiconductor device | |
| US8502345B2 (en) | Reverse-conducting insulated gate bipolar transistor | |
| US9236460B2 (en) | Semiconductor device having a diffusion region | |
| JPWO2013073042A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012186353A (ja) | 複合半導体装置 | |
| JP6673439B2 (ja) | 半導体装置 | |
| US11527660B2 (en) | Semiconductor device with a lifetime killer region in the substrate | |
| JP2019067890A (ja) | 半導体装置及びその製造方法 | |
| US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
| CN112271218A (zh) | 功率半导体器件及其制备方法 | |
| TW201423845A (zh) | 半導體裝置之製造方法 | |
| JP6467882B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| EP3948956A1 (en) | Segmented power diode structure with improved reverse recovery | |
| JP2012248736A (ja) | 半導体装置 | |
| JP2006245475A (ja) | 半導体装置及びその製造方法 | |
| CN113937168A (zh) | 碳化硅结势垒肖特基半导体器件及其制造方法 | |
| US11374091B2 (en) | Semiconductor device | |
| US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5077508B2 (ja) | 半導体装置およびその製造方法 | |
| CN219040487U (zh) | 非对称双向瞬态电压抑制器件 | |
| CN117525155A (zh) | 一种集成sbd二极管的mosfet及其制备方法 | |
| JP2004221456A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5381420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |