DE102014112338A1 - Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements Download PDF

Info

Publication number
DE102014112338A1
DE102014112338A1 DE102014112338.7A DE102014112338A DE102014112338A1 DE 102014112338 A1 DE102014112338 A1 DE 102014112338A1 DE 102014112338 A DE102014112338 A DE 102014112338A DE 102014112338 A1 DE102014112338 A1 DE 102014112338A1
Authority
DE
Germany
Prior art keywords
trench
trenches
cell
edge
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014112338.7A
Other languages
English (en)
Inventor
Oliver Blank
Franz Hirler
Thomas Ralf Siemieniec
Li Juin Yip
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102014112338.7A priority Critical patent/DE102014112338A1/de
Priority to US14/837,223 priority patent/US20160064477A1/en
Priority to KR1020150121060A priority patent/KR101740808B1/ko
Priority to CN201510538292.9A priority patent/CN105390549A/zh
Publication of DE102014112338A1 publication Critical patent/DE102014112338A1/de
Priority to US15/868,709 priority patent/US10164025B2/en
Priority to US16/185,727 priority patent/US10453931B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

Ein Halbleiterbauelement umfasst eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst. Weiter umfasst es eine Vielzahl nadelförmiger Zellengräben innerhalb des Zellengebiets, die von einer Oberfläche der Halbleitersubstratstruktur in die Substratstruktur reicht, und einen Randabschlussgraben innerhalb des das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgebenden Randabschlussgebiets.

Description

  • Gebiet der Erfindung
  • Ausführungsformen betreffen Maßnahmen zum Erhöhen der Durchbruchfestigkeit oder Reduzieren des Ein-Widerstands von Halbleiterbauelementen und insbesondere ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Hintergrund der Erfindung
  • Viele elektronische Bauelemente, z. B. für Anwendungen als Leistungsschalter, sollen wunschgemäß einen reduzierten flächenspezifischen Ein-Widerstand haben, um die statische Verlustleistung zu minimieren. Ausgleichsbauelemente mit einer isolierten Feldplatte innerhalb eines Grabens für einen Ladungsträgerausgleich waren bislang in vielen Bereichen für niedrige und mittlere Durchschlagspannungen von bis zu 300 V vorherrschend. Viele bekannte Lösungen haben eine Streifengestaltung. Ein Ziel der Entwicklung ist eine Optimierung dieses Parameters, ohne das Schaltverhalten zu verschlechtern und ohne die Produktionskosten zu stark zu erhöhen.
  • Kurze Darstellung der Erfindung
  • Eine Ausführungsform betrifft ein Halbleiterbauelement, das eine Halbleitersubstratstruktur umfasst, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst. Eine Vielzahl nadelförmiger Zellengräben befindet sich innerhalb des Zellengebiets und reicht von einer Oberfläche der Halbleitersubstratstruktur in die Halbleitersubstratstruktur, und ein Randabschlussgraben befindet sich innerhalb des das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgebenden Randabschlussgebiets.
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement eine Halbleitersubstratstruktur, die ein Zellengebiet und ein Randabschlussgebiet umfasst. Das Randabschlussgebiet umgibt das Zellengebiet. Eine Reihe nadelförmiger Gräben innerhalb des Randabschlussgebiets umgibt das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur. Eine Vielzahl von Feldplattenstrukturen erstreckt sich in die nadelförmigen Gräben der Reihe nadelförmiger Gräben. Die Feldplattenstrukturen sind gegen die Halbleitersubstratstruktur innerhalb der Gräben durch eine Isoliermaterialstruktur isoliert, die sich durch die gesamte Reihe nadelförmiger Gräben erstreckt.
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst. Mindestens ein Zellengraben befindet sich innerhalb des Zellengebiets und reicht von einer Oberfläche der Halbleitersubstratstruktur in die Substratstruktur. Mindestens ein Randabschlussgraben befindet sich innerhalb des das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgebenden Randabschlussgebiets und eine Isolierschicht innerhalb der Gräben. Die Isolierschicht innerhalb des mindestens einen Zellengrabens ist dünner als die Isolierschicht innerhalb des mindestens einen Randabschlussgrabens.
  • Kurze Beschreibung der Figuren
  • Einige Ausführungsformen von Geräten und/oder Verfahren werden im Folgenden lediglich beispielhaft und mit Bezug auf die beiliegenden Figuren beschrieben, in denen:
  • 1 eine Draufsicht auf einen Eckteilabschnitt eines Halbleiterbauelements mit einer Randabschlussstruktur zeigt;
  • 2a einen vertikalen Querschnitt eines streifenförmigen Grabens, der in eine Halbleitersubstratstruktur reicht, zeigt;
  • 2b einen vertikalen Querschnitt eines nadelförmigen Grabens, der in eine Halbleitersubstratstruktur reicht, zeigt;
  • 3a einen Querschnitt einer Randabschlussstruktur mit einem dicken Feldoxid innerhalb des Randgrabens zeigt;
  • 3b die Feldstärkeverteilung für die Struktur von 3a zeigt;
  • 3c das Durchbruchverhalten der Struktur in 3a zeigt;
  • 4a einen Querschnitt einer Randabschlussstruktur mit einem dicken Feldoxid innerhalb des Randgrabens und nur eines dazwischen befindlichen Grabens zeigt;
  • 4b die Feldstärkeverteilung für die Struktur von 4a zeigt;
  • 4c das Durchbruchverhalten der Struktur in 4a zeigt;
  • 5a eine Draufsicht auf einen Eckteilabschnitt eines Halbleiterbauelements mit einer Diagonale des Randabschlussgrabens zeigt;
  • 5b eine Draufsicht auf einen Eckteilabschnitt eines Halbleiterbauelements mit einem gitterangepassten Randabschlussgraben zeigt;
  • 6a eine Draufsicht auf einen Eckteilabschnitt eines Halbleiterbauelements mit einer Reihe nadelförmiger Gräben im Randabschlussgebiet zeigt;
  • 6b eine Draufsicht auf eine Randabschlussstruktur mit unterschiedlichen Dicken des Feldoxids zeigt;
  • 7a eine Draufsicht auf einen Eckteilabschnitt eines Halbleiterbauelements mit einer dickeren Isolierschicht im Randabschlussgraben zeigt;
  • 7b eine Draufsicht auf eine Randabschlussstruktur mit unterschiedlichen Dicken der Feldplattenstrukturen zeigt; und
  • 8 ein Ablaufschaubild eines Verfahrens zum Ausbilden eines Halbleiterbauelements zeigt.
  • Ausführliche Beschreibung
  • Verschiedene Ausführungsbeispiele werden nun umfassender mit Bezug auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele veranschaulicht sind. In den Figuren sind die Dicken von Linien, Schichten und/oder Gebieten der Klarheit halber möglicherweise übertrieben.
  • Auch wenn sich weitere Ausführungsformen verschieden abwandeln und alternativ ausbilden lassen, sind dementsprechend einige Ausführungsbeispiele dafür in den Figuren beispielhaft gezeigt und werden hierin ausführlich beschrieben. Es versteht sich jedoch, dass Ausführungsbeispiele nicht auf die bestimmten, offenbarten Ausbildungen eingeschränkt sein, sondern dass Ausführungsbeispiele vielmehr alle in den Schutzbereich der Offenbarung fallenden Abwandlungen, Äquivalente und Alternativen einschließen sollen. Gleiche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es mit dem anderen Element direkt verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn ein Element hingegen als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Andere Wörter, die zum Beschreiben der Beziehung zwischen Elementen genutzt werden, sind genauso zu interpretieren (z. B. „zwischen“ gegenüber „direkt zwischen“, „angrenzend“ gegenüber „direkt angrenzend“ etc.).
  • Die hierin genutzten Termini dienen nur dem Zweck der Beschreibung bestimmter Ausführungsbeispiele und sollen weitere Ausführungsbeispiele nicht einschränken. Wie hierin genutzt, sollen die Singularformen „ein/eine“ und „der/die/das“ auch die Pluralformen einschließen, sofern der Kontext nicht eindeutig etwas Anderes anzeigt. Weiter versteht es sich, dass die Begriffe „umfasst“, „umfassend“, „weist auf“ und/oder „aufweisend“, wenn sie hierin genutzt werden, das Vorhandensein von genannten Merkmalen, ganzen Zahlen, Schritten, Arbeitsgängen, Elementen und/oder Komponenten angeben, jedoch das Vorhandensein oder die Hinzufügung eines oder mehrerer anderer Merkmale, einer oder mehrerer anderer ganzer Zahlen, eines oder mehrerer anderer Schritte, eines oder mehrerer anderer Arbeitsgänge, eines oder mehrerer anderer Elemente, einer oder mehrerer anderer Komponenten und/oder von Gruppen davon nicht ausschließen.
  • Sofern nicht anders definiert, haben alle hierin genutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die Bedeutung, so wie der Durchschnittsfachmann auf dem Gebiet, in das Ausführungsbeispiele fallen, sie gewöhnlich versteht. Weiter versteht es sich, dass Begriffe, z. B. diejenigen, die in gewöhnlich genutzten Wörterbüchern definiert sind, mit einer Bedeutung zu interpretieren sind, die mit ihrer Bedeutung im Kontext des jeweiligen Gebiets vereinbar ist, und nicht in einem idealisierten oder allzu formalen Sinn interpretiert werden, es sei denn, sie werden hierin ausdrücklich derart definiert.
  • 1 zeigt einen Eckteil eines Halbleiterbauelements 10 in einer Draufsicht auf die Oberfläche mit einer Halbleitersubstratstruktur 11, einem Zellengebiet 12 (schraffiert) und einem Randabschlussgebiet 13, einer Vielzahl nadelförmiger Gräben 14 (beispielhaft für alle anderen) und einem Randabschlussgraben 15.
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement 10 eine Halbleitersubstratstruktur 11, die ein Zellengebiet 12 und ein das Zellengebiet 12 umgebendes Randabschlussgebiet 13 umfasst, eine Vielzahl nadelförmiger Zellengräben 14 innerhalb des Zellengebiets 12, die von einer Oberfläche der Halbleitersubstratstruktur 11 in die Halbleitersubstratstruktur 11 reicht, und einen Randabschlussgraben 15 innerhalb des das Zellengebiet 12 an der Oberfläche der Halbleitersubstratstruktur 11 umgebenden Randabschlussgebiets 13.
  • Durch Implementieren von Maßnahmen zum Erzeugen einer geeigneten Randabschlussstruktur lassen sich die Durchbruchfestigkeit erhöhen und der Ein-Widerstand reduzieren.
  • Das Halbleiterbauelement 10 lässt sich durch eine beliebige Halbleiterbearbeitungstechnik implementieren, die für die Ausbildung der Gräben zum Beispiel für das Zellen- und das Randabschlussgebiet einsetzbar ist. Mit anderen Worten, das Halbleiterbauelement 10 ist zum Beispiel möglicherweise eine siliciumbasierte Halbleiterstruktur, eine siliciumcarbidbasierte Halbleiterstruktur, eine galliumarsenidbasierte Halbleiterstruktur oder eine galliumnitridbasierte Halbleiterstruktur.
  • Ein Halbleiterbauelement 10 kann vorwiegend oder nur die Grabenanordnung umfassen oder kann weitere elektrische Elemente oder Schaltungen umfassen (z. B. eine Steuereinheit zum Steuern der Grabenanordnung oder eine Stromversorgungseinheit).
  • Die Grabenanordnung umfasst eine Vielzahl von über das Zellengebiet 12 und das Randabschlussgebiet 13 verteilten Grabenstrukturen. Weiter umfassen Grabenstrukturen, zum Beispiel von der Vielzahl nadelförmiger Gräben, möglicherweise Transistorstrukturen, zum Beispiel Feldeffekttransistorstrukturen. Diese Transistorstrukturen umfassen zum Beispiel möglicherweise je ein Sourcegebiet, ein Driftgebiet, ein Bodygebiet, ein Sourcegebiet und/oder ein Gate oder die Gräben verfügen mindestens teilweise (oder alle) über eine gemeinsame Drainschicht und/oder eine gemeinsame Driftschicht, umfassen jedoch möglicherweise getrennte Bodygebiete, Sourcegebiete und Gates.
  • Die Halbleitersubstratstruktur 11 kann eine Struktur sein, die Halbleitermaterial umfasst oder aus Halbleitermaterial besteht. Die Halbleitersubstratstruktur kann zum Beispiel ein Epitaxiehalbleitersubstrat oder ein massives Substrat sein (z. B. ein Teil eines Halbleiterwafers) oder kann eine auf einem massiven Substrat ausgebildete Epitaxiehalbleiterschicht umfassen. Das Epitaxiehalbleitersubstrat kann eine erheblich niedrigere Dotierungskonzentration umfassen als das massive Substrat (z. B. weniger als das 10-Fache oder weniger als das 100-Fache). Die Halbleitersubstratstruktur 11 ist zum Beispiel möglicherweise eine siliciumbasierte Halbleitersubstratstruktur, eine siliciumcarbidbasierte Halbleitersubstratstruktur oder eine galliumarsenidbasierte Halbleitersubstratstruktur.
  • Eine Draufsicht auf das Halbleiterbauelement 10 ist möglicherweise eine Ansicht aus einem Blickwinkel, der sich über einer (Haupt-)Oberfläche des Halbleiterbauelements 10 befindet.
  • Eine Hauptoberfläche (kurz: Oberfläche) des Halbleiterbauelements 10 kann eine Halbleiteroberfläche des Bauelements hin zu Metallschichten, Isolierschichten oder Passivierungsschichten über der Halbleiteroberfläche sein. Im Vergleich zu einem (z. B. aus einer Trennung der Halbleiterchips von anderen resultierenden) im Grunde vertikalen Rand der Halbleiterstruktur kann die Hauptoberfläche der Halbleiterstruktur eine im Grunde horizontale, sich lateral erstreckende Oberfläche sein. Die Hauptoberfläche der Halbleiterstruktur kann eine im Grunde plane Ebene sein (z. B. unter Vernachlässigung der Nichtplanarität der Halbleiterstruktur infolge des Herstellungsprozesses und der Gräben). Mit anderen Worten, die Hauptoberfläche des Halbleiterbauelements 10 kann die Grenzfläche zwischen dem Halbleitermaterial und einer Isolierschicht, einer Metallschicht oder einer Passivierungsschicht über der Halbleitersubstratstruktur sein.
  • Mit anderen Worten, eine laterale Richtung oder eine laterale Ausdehnung kann im Grunde parallel zur Hauptoberfläche orientiert sein und eine vertikale Richtung oder eine vertikale Ausdehnung kann im Grunde orthogonal zur Hauptoberfläche orientiert sein.
  • Gräben, die von der Oberfläche in die Substratstruktur reichen oder sich derart erstrecken, können geätzt werden und können sich vertikal in die Tiefe der Substratstruktur bis zu einem unteren Punkt erstrecken. Die Gräben haben gewöhnlich auch eine laterale Erstreckung, die z. B. durch die Lithografiemaske und den folgenden Ätzprozess definiert wird. Diese geometrische Beschreibung von sich in die Substratstruktur erstreckenden Gräben schließt auch noch andere Produktionsverfahren ein.
  • Ein nadelförmiger Graben kann ein Graben sein, der in einer lateralen Richtung eine ähnliche Erstreckung (z. B. weniger als das 5-Fache, weniger als das 3-Fache, weniger als das 2-Fache) wie in einer anderen (z. B. orthogonalen) lateralen Richtung umfasst.
  • Ein streifenförmiger Graben kann ein Graben sein, der in einer lateralen Richtung eine erheblich größere Erstreckung (z. B. mehr als das 5-Fache, mehr als das 10-Fache oder mehr als das 100-Fache) als in einer anderen (z. B. orthogonalen) lateralen Richtung umfasst.
  • Es sind mindestens zwei Gebiete vorhanden, zunächst ein Zellengebiet, das eine Gruppierung von Zellen oder ein Zellenfeld enthält, während eine Zelle des Zellengebiets eine aktive Zelle mit einer Transistorstruktur umfassen kann, um einen grundlegenden Zweck des Halbleiterbauelements zu erfüllen. Jede Zelle kann einen Graben zum Steuern eines Kanals der Transistorstruktur und/oder für Ladungsträgerausgleiche haben. Die Gräben innerhalb des Zellengebiets können mindestens vorwiegend (z. B. mehr als 50%, mehr als 70%, mehr als 90% der Gräben oder alle Gräben) nadelförmig sein. Es können hybride Zellenausbildungen wie eine Mischung aus aktiven nadelförmigen und streifenförmigen Gräben selbst innerhalb des Zellengebiets vorhanden sein.
  • Das Randabschlussgebiet dient möglicherweise als elektrische Barriere zur Außenseite des aktiven Zellengebiets (zum Rand der Halbleitersubstratstruktur hin). Es kann eine Verlängerung eines Stromwegs vom aktiven Zellenfeld zum Grenzbereich des Halbleiterbauelements verursachen. Ein Durchbruch oder ein Fließen von Strom auf diesem Weg wäre unerwünscht. Das Randabschlussgebiet wird möglicherweise auch peripheres, Grenzbereich-, Kanten- und Randgebiet genannt.
  • Aufgrund des Vorhandenseins geeigneter Randabschlussstrukturen lassen sich eine hohe Durchbruchspannung für das Halbleiterbauelement bereitstellen und die Lebensdauer und die Zuverlässigkeit der Komponente verlängern.
  • Der Ein-Widerstand (oder Durchlasswiderstand oder Einschaltwiderstand) kann der Widerstand sein, auf den der Strom trifft, wenn er im eingeschalteten Zustand des Halbleiterbauelements fließt. Der Widerstand kann flächenspezifisch sein, z. B. im Zellenfeld oder in der Mitte des Zellenfelds niedriger als am Rand sein.
  • Außer im Bereich sehr niedriger Durchschlagspannungen (< 30 V), in dem der Widerstand vorwiegend vom Teil des Kanals abhängt, wird der Ein-Widerstand für beschriebene Bauelemente möglicherweise vorwiegend vom Anteil des Driftgebiets (z. B. Mesa) dominiert. Um eine weitere erhebliche Reduzierung des flächenspezifischen Ein-Widerstands zu erzielen, stellt zum Beispiel der Übergang von einer Streifen- zu einer Zellengestaltung eine Möglichkeit dar. Auf diese Weise kann der Siliciumquerschnitt erhöht und mithin der Anteil des Driftgebiets am gesamten Ein-Widerstand trotz eines gleichzeitigen Ausgleichs weiter reduziert werden. Um solche Zellenstrukturen in Bauelementen zu nutzen, sind möglicherweise sogar noch zweckmäßigere Randabschlussstrukturen erforderlich.
  • Randabschlussstrukturen für Bauelemente mit Feldplattenstrukturen innerhalb der Gräben für einen Ausgleich können implementiert werden, indem ein Graben als Abgrenzung um das Zellenfeld herum bereitgestellt wird. Dieser Graben ist möglicherweise geschlossen, d. h. ohne Lücke. Der Graben lässt sich als geschlossen bezeichnen, falls er ein in einer zweidimensionalen Projektion von oben betrachtetes Zellengebiet umgibt. Er muss es nicht unbedingt überall umgeben, so wie die 5. und die 6. Seite eines Kubus das Zellengebiet auf dreidimensionale Weise umgäben. Selbstverständlich kann der geschlossene Randabschlussgraben (ohne Lücke) das Zellengebiet auf dreidimensionale Weise auf der lateralen Seite um das Zellengebiet herum (zwei Dimensionen) und in der dritten Dimension von der Oberfläche nach unten zum Boden des Randabschlussgrabens hin umgeben. Der Randabschlussgraben umgibt z. B. möglicherweise die gesamte laterale Seite des Zellengebiets, was sich zum Beispiel realisieren lässt, indem der Randabschlussgraben von der Oberfläche mindestens bis in die Tiefe der Zellengräben verlängert wird. Mit anderen Worten, der Randabschlussgraben ist zum Beispiel möglicherweise umlaufend, umgebend oder kreisförmig.
  • Im Driftgebiet können sich unerwünschte freie Ladungsträger befinden, welche die Durchbruchfestigkeit unerwünschterweise reduzieren können. Ein angrenzender Graben mit der Struktur einer isolierten Feldplatte auf einem spezifischen Potenzial (wie einem Source-, einem Gate- oder dem Potenzial einer angrenzenden Halbleiterfläche) kann dazu beitragen, diese freien Ladungsträger zu reduzieren oder zu binden, wodurch mithin die Durchbruchfestigkeit erhöht wird, während der gleiche oder ein ähnlicher Ein-Widerstand vorliegt.
  • Ein Mesagebiet ist die Halbleiterfläche, die sich lateral zwischen den Gräben befindet. Es kann auch das Driftgebiet oder einen Teil des Driftgebiets umfassen (wobei z. B. die Ladungsträger in einer vertikalen Richtung fließen). Infolge der Dotierung des Mesagebiets sind hier freie Ladungsträger verfügbar. Falls diese gebunden werden können, z. B. durch die Ausgleichsfeldplattenstrukturanordnung, kann im Verhältnis eine höhere Dotierung des Mesa-/Driftgebiets realisiert werden als ohne Ausgleichsfeldplattenstrukturen, und mithin lässt sich ein niedrigerer Ein-Widerstand erzielen, während die Durchbruchspannung gleich bleibt oder sich sogar erhöht.
  • In größeren Mesagebieten müssen möglicherweise mehr Dotierung oder durch eine Dotierung verursachte freie Ladungsträger aufgelöst werden. Vor allem beim Übergang vom Zellengebiet zum Randabschlussgebiet bestehen möglicherweise größere Abstände zwischen Gräben, z. B. in einer diagonalen Richtung von einem Zellengraben zum Eckteil eines umgebenden Randabschlussgrabens. Infolge bestehender Diagonalen im Gegensatz zum Zellengebiet kann die integrierte Ladung entlang der Diagonale größer sein als die integrierte Ladung entlang der orthogonalen Richtung. Folglich haben möglicherweise beide Flächen unterschiedliche Durchschlagspannungen, die im Fall einer großen Abweichung Probleme verursachen können.
  • Zusätzlich können offene Gestaltungen, bei denen der periphere Rand des Grabens weggelassen ist, oder Ausgestaltungen mit vielen kreisförmig verlaufenden, geschlossenen Gräben mit peripherem Rand genutzt werden.
  • In einer Ausführungsform des Halbleiterbauelements kann sich eine Feldplattenstruktur innerhalb mindestens eines Grabens erstrecken und die Feldplatte ist gegen die Halbleitersubstratstruktur durch eine Isolierschicht innerhalb des Grabens isoliert.
  • Eine Feldplattenstruktur kann ein leitendes Strukturelement sein, z. B. Material in einer konkreten Form, welches nach außen reicht oder sich innerhalb eines Grabens erstreckt und wie eine Feldplatte wirkt. Ihre Form muss nicht unbedingt, kann aber eine Plattenform sein. Die Form der Feldplattenstruktur kann derjenigen des entsprechenden Grabens ähneln.
  • Eine Feldplattenstruktur erstreckt sich zum Beispiel möglicherweise innerhalb jedes Grabens der Vielzahl nadelförmiger Zellengräben und des Randabschlussgrabens. Weiter können die Feldplattenstrukturen gegen die Halbleitersubstratstruktur innerhalb der Gräben durch eine Isolierschicht isoliert sein. Die Isolierschicht innerhalb der Vielzahl nadelförmiger Zellengräben ist zum Beispiel dünner als die Isolierschicht innerhalb des Randabschlussgrabens. Eine Feldplattenstruktur innerhalb des Randabschlussgrabens umfasst zum Beispiel möglicherweise eine kleinere vertikale Erstreckung (die z. B. von der Oberfläche der Halbleitersubstratstruktur vertikal in die Halbleitersubstratstruktur gemessen wird) als die Feldplattenstrukturen innerhalb der Vielzahl nadelförmiger Zellengräben.
  • In einer Ausgestaltung wird eine vordefinierte Spannung an die Feldplatte innerhalb des Grabens angelegt, um einen Ladungsträgerausgleich zu erzwingen.
  • In einer Ausgestaltung ist die Feldplatte mit einem Source- oder einem Zwischenpotenzial verbunden, während das Zwischenpotenzial das Potenzial der an einen passiven Graben angrenzenden Halbleitersubstratstruktur sein kann.
  • Ein passiver Graben kann ein Graben sein, der keine Gatestruktur umfasst oder nicht mit einem Gatepotenzial verbunden ist, und/oder das Source-Implantat ist weggelassen oder ist nicht mit einem Sourcepotenzial verbunden.
  • In einer Ausgestaltung umfasst die Isolierschicht innerhalb der Gräben als Material Oxid oder ist aus Oxid als Material gefertigt. Dieses Oxid kann als Feldoxid dienen.
  • In einer Ausgestaltung hat die Isolierschicht eine Dicke von zwischen 1% und 40% der minimalen oder maximalen lateralen Erstreckung des Grabens oder Dicke des Grabens. Die Dicke der Isolierschicht beträgt zum Beispiel möglicherweise zwischen 0,1 μm und 4,5 μm, zwischen 0,5 μm und 3 μm, zwischen 0,7 μm und 0,9 μm oder 0,7 μm und 1,5 μm. Die Dicke beträgt alternativ möglicherweise 0,75 μm oder 0,85 μm oder 1,0 μm. Die Isolatordicke lässt sich abhängig von der angestrebten Durchschlagspannung auswählen.
  • In einer Ausführungsform des Halbleiterbauelements ist der Randabschlussgraben ganz mit Isoliermaterial aufgefüllt.
  • Damit einher geht möglicherweise der Einschluss von Luft oder Luftblasen, was z. B. infolge des Herstellungsprozesses auftreten kann. Der gewünschte Effekt tritt zum Beispiel möglicherweise ohne eine Feldplattenstruktur auf, daher kann ein mögliches Produktionsverfahren nur genutzt werden, wenn die Gräben mit Isoliermaterial aufgefüllt werden.
  • In einer Ausgestaltung erstreckt sich der Randabschlussgraben in die Substratstruktur bis in eine Tiefe, die das 2- bis 20-Fache einer minimalen oder maximalen lateralen Erstreckung oder Dicke des Randabschlussgrabens beträgt. Der Graben erstreckt sich zum Beispiel möglicherweise um 4,5 μm bis 6,0 μm in die Substratstruktur. Die Tiefe beträgt alternativ möglicherweise 5,0 μm oder 5,5 μm.
  • In einer Ausgestaltung ist die Isolierschicht innerhalb des Randabschlussgrabens mindestens an einer Position, die weiter von der Oberfläche entfernt ist, dicker als an einer anderen Position, die näher bei der Oberfläche ist. Um mit Spitzen der Feldstärke umzugehen, welche oft am unteren Teil des Grabens auftreten, ist möglicherweise eine Verdickung der Isolierschicht an dieser Stelle geeignet. Mithin kann die Dicke am unteren Teil (der sich tiefer innerhalb der Substratstruktur, d. h. weiter von der Oberfläche entfernt, befindet) größer sein als am oberen Teil, der nahe bei der Oberfläche ist. Unterschiedliche Anordnungen können möglich sein, z. B. eine konkrete Dicke am oberen Teil, Ändern über eine Stufe zu einer zweiten Dicke am unteren Teil. Eine andere Anordnung könnte eine kontinuierliche Erhöhung der Dicke von der Oberfläche nach unten hin sein.
  • In diesem Fall hat der Graben über die gesamte Erstreckung hinweg zum Beispiel (annähernd) die gleiche Breite, die Feldplattenstruktur müsste in Entsprechung dazu, wo sich die Dicke der Isolierschicht erhöht, kleiner werden.
  • In einer Ausgestaltung befindet sich eine Feldstoppschicht zwischen einer Driftzone mit einer Dotierung von einem Leitfähigkeitstyp innerhalb der Halbleitersubstratstruktur und einer höher dotierten Fläche vom selben Leitfähigkeitstyp innerhalb der Substratstruktur (z. B. einem rückseitigen Drainkontaktgebiet eines vertikalen Feldeffekttransistors) oder einer höher dotierten Fläche vom entgegengesetzten Leitfähigkeitstyp innerhalb der Substratstruktur (z. B. einem rückseitigen Kollektorgebiet eines Bipolartransistors mit isolierter Gateelektrode). Die Driftzone hat möglicherweise eine niedrige Dotierung, während das rückseitige Kontaktgebiet eine hohe Dotierung hat. Eine Feldstoppschicht kann dazwischen untergebracht sein und hat eine Dotierung, die zwischen den angrenzenden Zonen ist. Weiter kann an der Rückseite eine Drainschicht aufgebracht sein.
  • In einer Ausführungsform des Halbleiterbauelements sind die Gräben der Vielzahl nadelförmiger Zellengräben aktive nadelförmige Zellengräben, die Gatestrukturen zum Steuern angrenzender Kanäle von Feldeffekttransistorstrukturen umfassen.
  • In einer Ausgestaltung eignet sich die Feldeffekttransistorstruktur für die Erfordernisse eines MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistor), eines Leistungs-MOSFETs oder eines IGBTs (Bipolartransistor mit isolierter Gateelektrode). Dabei kann es sich um Bauelemente handeln, die wunschgemäß einen niedrigen Ein-Widerstand und/oder eine hohe Durchschlagspannung haben sollen, was sich durch die vorgeschlagene Anordnung des Randabschlussgrabens unterstützen lässt.
  • In einer Ausgestaltung umgibt der Randabschlussgraben die Gruppierung von Zellen ohne Lücke. Wenngleich allgemein denkbar ist, dass ein umgebender Randgraben Lücken dazwischen umfasst, schlägt diese Ausgestaltung eine geschlossene, umgebende Lücke vor. Dadurch lässt sich sicherstellen, dass die zur Außenseite der Bauelementstruktur hinführende Feldstärke lateral an jeder Stelle um das Zellengebiet herum reduziert wird.
  • Zum Beispiel umfasst eine Halbleiterstruktur innerhalb eines Halbleiterbauelements mit einer Halbleitersubstratstruktur, mindestens einer Oberfläche und Gräben, die sich von der Oberfläche in die Substratstruktur erstrecken, möglicherweise eine Gruppierung von Zellen. Mindestens eine Zelle umfasst einen nadelförmigen Zellengraben und eine Randabschlussgrabenstruktur, die außerhalb der Gruppierung von Zellen/um die Gruppierung von Zellen herum positioniert ist, mit mindestens einem streifenförmigen Randabschlussgraben. Die Halbleiterstruktur kann auf einer Halbleitersubstratstruktur bearbeitet werden, welche eine Schicht aus einer festen Substanz ist, die als Basis oder Grund für die Aufbringung anderer Materialien (z. B. einer Dotierung) für die Struktur dient. Das Material der Halbleitersubstratstruktur kann eine aus der Auswahl aus den Materialien für die Halbleiterstrukturen sein. Ein Wafer kann eine geeignete Halbleitersubstratstruktur sein.
  • In einer Ausgestaltung umfasst ein nadelförmiger Graben eine laterale Erstreckung in einer Richtung, die weniger als das 2-Fache der Erstreckung in der orthogonalen Richtung beträgt.
  • 2b zeigt einen Querschnitt-Teilabschnitt eines nadelförmigen Grabens, der sich vertikal in eine Substratstruktur 25 erstreckt und eine Kante 232 zwischen dem Graben und der Substratstruktur ausbildet. Diese Kante kann in einer lateralen Richtung des Grabens gekrümmt/rund sein. Weiter kann der Graben eine Feldplattenstruktur 242 umfassen, die ebenfalls nadelförmig ausgebildet sein kann. Optional kann die Form der Feldplattenstruktur gleich der Form des nadelförmigen Grabens sein (beide sind z. B. rund). Ansonst können sie auch unterschiedlich sein (z. B. eine runde Graben- und eine quadratische Feldplattenform).
  • Die nadelförmigen Gräben umfassen – unabhängig von ihrer Form – möglicherweise eine in den Graben reichende Isolierung 21 und eine Transistorstruktur 22 wird möglicherweise von den Gräben und dem angrenzenden Teil der Halbleitersubstratstruktur ausgebildet, der entsprechend dotierte Gebiete aufweist.
  • Nadelförmige Gräben können wie Nadeln aussehen, die sich in die Oberfläche gewöhnlich orthogonal zur Oberfläche drücken. Die von oben betrachtete Form kann rund, oval, quadratisch, sechseckig oder vieleckig sein. Der nadelförmige Graben erstreckt sich zum Beispiel tiefer in die Substratstruktur als seine Breite (laterale Erstreckung).
  • In einer Ausführungsform des Halbleiterbauelements umfasst der nadelförmige Graben eine maximale laterale Erstreckung in einer Richtung, die weniger als das 2-Fache einer minimalen lateralen Erstreckung in einer anderen Richtung beträgt.
  • In einer Ausgestaltung ist der Randabschlussgraben ein streifenförmiger Graben.
  • Ein streifenförmiger Graben kann eine maximale laterale Erstreckung in einer Richtung (in der Länge) haben, die mehr als das 10-Fache oder das 100-Fache einer minimalen lateralen Erstreckung in einer anderen Richtung (in der Breite) beträgt. Ein streifenförmiger Graben kann gerade, gerade auf einer Mittellinie entlang der Längsseite sein, kann mindestens wie eine Längsstruktur aussehen (von oben betrachtet). Die lateralen Wände des streifenförmigen Grabens können (bei Außerachtlassung von Produktionsabweichungen) gerade sein oder eine andere Form haben, z. B. gebogen sein wie in 2a unten.
  • 2a zeigt einen Querschnitt-Teilabschnitt eines streifenförmigen Grabens, der sich vertikal in eine Substratstruktur 25 erstreckt und eine Kante 231 zwischen dem Graben und der Substratstruktur ausbildet. Diese Kante kann in der Richtung des Grabens (innerhalb dieser Figur nach vorne-rechts und hinten-links) gerade und mindestens so lang wie beschrieben sein. Weiter kann der Graben eine Feldplattenstruktur 241 umfassen, die ebenfalls streifenförmig ausgebildet sein kann. In diesem Fall ist die Feldplattenstruktur im wörtlichen Sinn eine Feldplatte.
  • In einer Ausführungsform des Halbleiterbauelements umfasst das Randabschlussgebiet mehrere geschlossene, streifenförmige Randabschlussgräben, die das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur (ohne Lücken) umgeben.
  • Um den Effekt eines streifenförmigen Randabschlussgrabens zu verstärken, kann mindestens ein zusätzlicher Graben mit dem gleichen Layout um das Zellengebiet herum gestaltet werden. Mithin können zwei oder mehr laterale Feldstärkebarrieren vorhanden sein und/oder der Abstand zum Rand des Halbleiterbauelements (der effektive Stromweg) kann vergrößert werden.
  • In einer Ausgestaltung sind die nadelförmigen Zellengräben und der Randabschlussgraben (z. B. bezüglich der Tiefe von Gräben und/oder des Abstands von Gräben) derart gestaltet, dass innerhalb des Zellengebiets (oder der Gruppierung von Zellen) eine Lawine auftritt. Auf diese Weise kann die Leistung des Halbleiterbauelements durch die Zellengebietgestaltung und nicht die Randabschlussgestaltung eingeschränkt sein.
  • In einer Ausgestaltung umfasst das Zellengebiet (oder die Gruppierung von Zellen) im Gegensatz zum Randabschlussgebiet Transistorstrukturen.
  • Neben dem umgebenden Randabschlussgraben kann mindestens eine Reihe (passiver) nadelförmiger Gräben zum Randabschlussgebiet gehören. Eine Struktur wie ein vorgeschlagener Graben kann zum Randabschlussgebiet gehören, falls sie keine Gate- oder Sourcestruktur oder -verbindung wie zum Beispiel die Gräben oder Zellen im Zellengebiet enthält.
  • In einer Ausgestaltung ist der streifenförmige Graben der äußerste Graben des Randabschlussgebiets und mindestens ein innerer Teil des Randabschlussgrabengebiets umfasst eine Reihe nadelförmiger Gräben.
  • Auch nadelförmige Gräben wie diejenigen innerhalb des Zellengebiets können Anteil an einem Randabschlussgebiet haben. Statt oder zusätzlich zu einem streifenförmigen Graben kann eine Reihe nadelförmiger Gräben mit den gleichen oder ähnlichen Merkmalen gestaltet sein wie ein streifenförmiger Graben. Die nadelförmigen Gräben können Platz oder einen Abstand dazwischen haben oder ansonst überlappen, daher ist das optionale Isoliermaterial überall in den überlappenden Gräben einheitlich.
  • Eine zusätzliche Reihe nadelförmiger Gräben kann (von oben betrachtet) parallel zum streifenförmigen Graben angeordnet sein, wie auch mehrere Kombinationen einer Vielzahl von Reihen nadelförmiger Gräben und streifenförmiger Gräben. Abweichungen von bis zu 20° oder 10° oder 5° zwischen einem Graben (einer Reihe von Gräben) und einem anderen Graben (einer anderen Reihe von Gräben) innerhalb des Stücks, das am parallelsten ist, können trotzdem als parallel zählen.
  • In einer Ausgestaltung umgibt nur ein Randabschlussgraben das Zellengebiet ganz. Dies kann einschließen, dass keine Reihe nadelförmiger Gräben Teil des Randabschlussgebiets ist.
  • In einer Ausgestaltung umfasst das Randabschlussgebiet genau eine innere Reihe nadelförmiger Gräben, die sich innerhalb einer äußeren umgebenden Grabenstruktur befinden.
  • In einer Ausgestaltung befinden sich genau zwei innere Grabenstrukturen, die zwei Reihen nadelförmiger Gräben umfassen, innerhalb einer äußeren umgebenden Grabenstruktur.
  • Der äußere umgebende Graben kann der beschriebene streifenförmige Graben sein, während eine oder zwei oder mehr Reihen nadelförmiger Gräben (mit den Merkmalen eines Randabschlussgrabens) nach innen gerichtet sind. Diese können auch umgebend sein.
  • In einer Ausgestaltung umfasst mindestens ein Randabschlussgraben keine Feldplatte oder umfasst keine Feldplatte, die nicht (mit einem Source- oder einem Source-artigen Potenzial) verbunden ist.
  • In einer Ausgestaltung umfasst der äußerste Randabschlussgraben keine Feldplatte oder umfasst keine Feldplatte, die nicht (mit einem Source- oder einem Source-artigen Potenzial) verbunden ist.
  • In einer Ausführungsform des Halbleiterbauelements ist der laterale Abstand zwischen dem äußersten Randabschlussgraben und einem am nächsten beim äußersten Randabschlussgraben befindlichen, nadelförmigen Zellengraben größer als eine Erstreckung des äußersten Randabschlussgrabens von der Oberfläche der Halbleitersubstratstruktur in die Halbleitersubstratstruktur.
  • In einer Ausgestaltung ist der laterale Abstand (entweder oder in Kombination) messbar beim kürzesten Abstand, zwischen dem Randabschlussgebiet und dem Zellengebiet, von der Außenseite des Zellengebiets oder dem äußersten Zellengraben (der äußersten Zellengrabenstruktur) und/oder von der Innenseite, der Mitte oder der Außenseite des Randabschlussgebiets oder dem äußersten Randabschlussgraben oder der äußersten Randabschlussgrabenstruktur (z. B. einer nadelförmigen Reihe von Gräben).
  • Die Außenseite könnte das Zentrum der äußersten Struktur (z. B. die Mitte eines Grabens) oder der Außenseitenteil der äußersten Struktur (z. B. die laterale Oberfläche des Grabens, die dem gegenüberliegenden Gebiet zugewandt ist) sein.
  • In einer Ausgestaltung ist die Breite mindestens eines Randabschlussgrabens (oder einer Reihe oder der Gesamtheit von Randabschlussgräben) größer als die Breite des kleinsten, größten oder durchschnittlichen Grabens oder nadelförmigen Grabens im Zellengebiet.
  • In einer Ausgestaltung erstreckt sich mindestens ein Randabschlussgraben weniger tief in die Substratstruktur als die Vielzahl von Zellengräben.
  • Alternativ erstreckt sich mindestens ein Randabschlussgraben tiefer in die Substratstruktur als die Vielzahl von Zellengräben.
  • In einer Ausführungsform des Halbleiterbauelements erstreckt sich der Randabschlussgraben im Wesentlichen so tief in die Substratstruktur wie die Vielzahl von Zellengräben.
  • Die Erstreckung (oder vertikale Dimension) hat möglicherweise eine Abweichung von 0,5 μm, 0,2 μm, 0,1 μm oder 0,01 μm oder eine Abweichung von weniger als 10%, 5% oder 1% der Tiefe der (flachsten, tiefsten, durchschnittlichen der) Vielzahl von Zellengräben.
  • In einer Ausgestaltung kann sich der Randabschlussgraben (vertikal) in ein Draingebiet der Substratstruktur erstrecken (das sich z. B. an einer Rückseite der Halbleitersubstratstruktur befindet), welches eine höhere Dotierung(-skonzentration) umfasst, um einen ohmschen Kontakt zu einer Metall-Drain-Elektrode zu erhalten. Der Randabschlussgraben erstreckt sich zum Beispiel möglicherweise zu einem Dotierungsgebiet, das eine Dotierungskonzentration von mehr als dem 10-Fachen (oder mehr als dem 100-Fachen) einer Dotierungskonzentration im Driftgebiet umfasst.
  • 3a zeigt einen vertikalen Querschnitt einer Randgrabenstruktur mit Gräben 31, 32, die sich in die Substratstruktur erstrecken, welche unterschiedliche dotierte Gebiete 351–356 hat. Die Dotierungskonzentration erhöht sich von 351 hin zu 356, während der Boden der Zellengebietsgräben 32 innerhalb eines dotierten Gebiets 351 ist, welches das Driftgebiet der Halbleiterstruktur ist. Die Zellengebietsgräben 32 haben Transistorstrukturen 33, 22 mit geeigneten dotierten Gebieten. Es sind 3 Randabschlussgräben 31 vorhanden, wobei die inneren nadelförmig sind und der äußerste ein streifenförmiger Graben ist (siehe Querschnitt). Der Boden 34 des äußersten Grabens erstreckt sich tiefer in die Substratstruktur als die inneren Gräben.
  • Die Gräben im Zellenfeld reichen zum Beispiel möglicherweise auch in eine bereits höher dotierte Zone wie 352 oder sogar bei Erreichung vom unteren Teil des Feldstoppprofils, das sich vom Substrat in die Epi (Epitaxieschicht der Halbleitersubstratstruktur) erstreckt. Jedoch erreicht der Graben zum Beispiel nicht das Substratgebiet (das massive Substrat der Halbleitersubstratstruktur). Der Teil des Driftgebiets mit einer höheren Dotierung als der anfänglichen Mesadotierung kann zum Beispiel immer noch verarmbar sein, bevor ein Durchschlag erfolgt.
  • Dies ist möglicherweise so, um eine stärkere Barriere gegen einen unerwünschten Durchbruch zum Rand 36 des Halbleiterbauelements hin zu schaffen, der möglicherweise starke Defekte infolge des Schneidens enthält. Diese Defekte ziehen einen Stromweg an, um Rückseitenpotenzial zur Oberfläche am Rand 36 zu bringen. Der äußerste Randabschlussgraben stellt einen verlängerten Abstand für einen möglichen Durchbruchweg von der Oberfläche auf der lateralen Seite des aktiven Zellengebiets bereit.
  • 3b zeigt die elektrische Feldstärke beim Durchbruch in der in 3a gezeigten Struktur. Die größte Feldstärke zwischen dem Potenzial der Feldplatte und dem Driftgebiet tritt gewöhnlich am Boden der Gräben auf, wo die angrenzende Substratstruktur die höchsten Dotierungskonzentrationen hat oder die Isolierschicht infolge unterschiedlicher Ausbildungen des Grabens und seiner Feldplatte nicht so groß ist. Die maximale Feldstärke am äußersten Randabschlussgraben 37 hat einen konkreten Wert für diese Anordnung mit 3 Randabschlussgräben.
  • 3c zeigt drei mögliche Durchschlagkennlinien für zwei unterschiedliche Feldoxiddicken und zwei unterschiedliche Grabentiefen des äußersten Randabschlussgrabens gemäß der Anordnung von 3a. Eine größere Feldoxiddicke sowie ein flacherer Graben im Randabschlussgebiet können die Durchschlagspannung zu höheren Werten verschieben.
  • Der Verlust von Sperrfestigkeit für tiefere Randgräben wird möglicherweise vom optimierten, eine Feldstoppschicht aufweisenden Dotierungsprofil bezüglich der Ein-Widerstand-Reduzierung verursacht – der tiefere Graben reicht dann bereits in ein höher dotiertes Gebiet. Die maximale Feldstärke im Fall des Durchschlags ist im unteren Teil des Nadelgrabens feststellbar. Die Lawine befindet sich deshalb im Bereich des Zellenfelds, wodurch sich der Lawinenwiderstand verbessern lässt.
  • Weiter bildet die x-Achse in 3c die angelegte Source-Drain-Spannung und die y-Achse den Strom ab. Die Linie 381, die Linie 382 und die Linie 383 zeigen die Kennlinien für unterschiedliche Feldoxiddicken und unterschiedliche Grabendicken. Die Feldoxiddicke beträgt zum Beispiel möglicherweise zwischen 0,5 μm und 1 μm und die Grabentiefe beträgt möglicherweise zwischen 3 μm und 8 μm.
  • 4a zeigt abermals einen vertikalen Querschnitt einer Randgrabenstruktur mit Gräben 31, 32, die sich in die Substratstruktur erstrecken, welche dieselben unterschiedlichen dotierten Gebiete 351–356 hat. Die Dotierungskonzentration erhöht sich von 351 hin zu 356, während der Boden der Zellengebietsgräben 32 innerhalb eines dotierten Gebiets 351 ist, welches das Driftgebiet der Halbleiterstruktur ist. Die Zellengebietsgräben 32 haben Transistorstrukturen 33, 22 mit geeigneten dotierten Gebieten. Hier sind nur 2 Randabschlussgräben 41 vorhanden, wobei der innere nadelförmig und der äußerste ein streifenförmiger Graben ist (siehe Querschnitt). Der Boden 44 des äußersten Grabens erstreckt sich tiefer in die Substratstruktur als der innere Graben, jedoch hinunter bis zum Boden 34 des äußersten Randabschlussgrabens von 3a.
  • 4b zeigt die elektrische Feldstärke beim Durchbruch in der in 4a gezeigten Struktur. Die maximale Feldstärke am äußersten Randabschlussgraben 47 hat verglichen mit dem konkreten Wert für die Anordnung mit 3 Randabschlussgräben von 3b einen niedrigeren Wert für diese Anordnung mit nur 2 Randabschlussgräben.
  • 4c zeigt drei mögliche Durchschlagkennlinien für unterschiedliche Feldoxiddicken und Grabentiefen des äußersten Randabschlussgrabens gemäß der Anordnung von 4a.
  • Mit anderen Worten, die Kennlinie kann zeigen, dass die Anzahl passiver nadelförmiger Gräben (derjenigen, die kein angrenzendes Bodygebiet haben) zwischen einem Zellenfeld und einem Randabschlussgraben im Randabschlussgebiet auch auf einen Graben reduziert werden kann. Die Feldverteilung in 4b auf der rechten Seite 47 zeigt verglichen mit 3b eine weitere reduzierte Feldspitze auf der Feldoxidgrenzfläche des äußersten, geschlossenen Randabschlussgrabens.
  • Weiter bildet die x-Achse in 4c die angelegte Source-Drain-Spannung und die y-Achse den Strom ab. Die Linie 481, die Linie 482 und die Linie 483 zeigen die Kennlinien für unterschiedliche Feldoxiddicken und unterschiedliche Grabendicken. Die Feldoxiddicke beträgt zum Beispiel möglicherweise zwischen 0,5 μm und 1 μm und die Grabentiefe beträgt möglicherweise zwischen 3 μm und 8 μm.
  • In einer Ausführungsform des Halbleiterbauelements umfasst der Randabschlussgraben ein rechtwinkliges oder quadratisches oder rundes oder gekrümmtes oder sechseckiges oder achteckiges Layout.
  • Die äußere, die innere oder die mittlere Linie des (umgebenden) Randabschlussgrabens muss gewöhnlich ihre Richtung an irgendwelchen Punkten (Draufsicht) ändern, um das Zellengebiet zu umgeben. Sie muss mindestens Biegungen oder Ecken von gesamt 360° umfassen (auf einer ebenen Oberfläche – entsprechend mehr auf nicht ebenen Oberflächen). Ein mögliches Layout ist eine rechtwinklige Gestaltung, das heißt Geraden (z. B. mit einer Abweichung von weniger als 20°, 10°, 5° oder 1°) und 4 rechtwinklige Ecken (z. B. mit einer Abweichung von weniger als 20°, 10°, 5° oder 1°).
  • Die Winkel können für alle Ecken gleich sein. Einige Layouts haben Geraden, welche nicht die gleiche Länge haben, z. B. ein achteckiges Layout mit 4 langen Geraden und 4 kurzen Geraden, während Letztere zum Beispiel nahe bei den Ecken des Zellengebiets oder des Halbleiterbauelements sind. Auch die Winkel im orthogonalen Layout können von seinem Mittelwert (der auf einer ebenen Oberfläche 45° beträgt) geringfügig abweichen. Die runde, gekrümmte, sechseck- oder achteckförmige Linie des Layouts kann an der Innenseite, der Außenseite oder in der Mitte des Randabschlussgrabens vorliegen.
  • In einer Ausführungsform des Halbleiterbauelements erstreckt sich der Randabschlussgraben vorwiegend parallel zu Rändern der Halbleitersubstratstruktur und umfasst Diagonalen oder Krümmungen an Eckgebieten der Halbleitersubstratstruktur.
  • Statt das Layout des Randabschlussgrabens gemäß dem Layout des Zellengebiets zu gestalten, kann es auch gemäß dem Layout anderer Parameter gestaltet werden, etwa mit Substratstrukturrändern. Hierzu gehören können die Grenz- oder Schnittlinie des Bauelements oder der Substratstruktur (beim Vereinzeln des Die), eine Grenze bei einer elektrischen Gestaltung oder eine beliebige andere Grenze, die Einfluss auf die Notwendigkeit des Randabschlussgebiets hat.
  • In einer Ausführungsform des Halbleiterbauelements hat eine Innenlayoutlinie des Randabschlussgrabens eine diagonale Gerade mit einem Winkel zwischen 35° und 55° (z. B. 45°, einschließlich einer 10°-, 5°- oder 1°-Abweichung) zur benachbarten Geraden, während die diagonale Gerade der Ecke des Zellengebiets zugewandt ist.
  • Dies kann zum Beispiel zu der Möglichkeit führen, dass sich die Mesabreite eventuell nicht so stark unterscheidet, aber eine einfache geometrische Ausbildung für den Randabschlussgraben vorliegt (hier: mit den Diagonalen in den Ecken).
  • 5a zeigt eine im Eckteil 53 des Zellenfelds 51 angepasste Innenlayoutlinie 54 des streifenförmigen Randabschlussgrabens 52. Falls keine Anpassung vorläge, wäre die Ecke der Innenlayoutlinie rechtwinklig, sodass die Mesabreite zwischen der Ecke und dem nadelförmigen Eckzellengraben 511 größer wäre. Um diese Breite zu reduzieren, ist auf der Layoutlinie 54 im Eckgebiet 53 eine Diagonale gestaltet. Für einen nadelförmigen Graben mit einem achteckigen Layout zum Beispiel ein 45°-Winkel für die Diagonale, um den gleichen Abstand (Mesabreite) 56 an den meisten Punkten sicherzustellen. Dies kann zum Beispiel vorkommen, falls die Diagonale 531 parallel zur Geraden 532 (falls vorhanden) der Form des nadelförmigen Eckgrabens 511 ist, die der Ecke 53 zugewandt ist. Falls der nadelförmige Graben ein anderes Layout wie z. B. ein sechseckiges hat, kann die Diagonale 531 ebenfalls parallel ausgelegt sein, z. B. in einem Winkel von 60°. Falls das Layout des nadelförmigen Grabens 511 rund ist, kann eine runde/gekrümmte Gestaltung für den Eckteil 53 der Innenlayoutlinie 54 geeignet sein. Die runde Ausbildung bietet (bei Außerachtlassung von Produktionstoleranzen) zum Beispiel die Möglichkeit eines im Wesentlichen perfekten gleichen Abstands der Mesabreite 56 in der Ecke 53. Die Prozesse selbst führen zum Beispiel möglicherweise auch zu einer mehr oder weniger ausgeprägten Rundung aller Ecken.
  • In einer Ausführungsform des Halbleiterbauelements ist eine Innenlayoutlinie des Randabschlussgrabens, die dem Zellengebiet zugewandt ist, derart gestaltet, dass ein Abstand von jedem Punkt der Innenlayoutlinie zu einem nächsten Punkt der Kante eines nächsten Zellengrabens um weniger als 20% von einem durchschnittlichen Abstand zwischen der Innenlayoutlinie des Randabschlussgrabens und dem nächsten Punkt der Kante des nächsten Zellengrabens abweicht.
  • Andere mögliche Abweichungen betragen weniger als 10% oder 5%. Andere mögliche Abweichungen können genutzt werden, damit runde Linien weggelassen werden und stattdessen Winkel vorhanden sein können. Damit z. B. ein gleicher Abstand eines streifenförmigen Grabens zu einem achteckigen nadelförmigen Graben vorliegt, wäre die Innenlayoutlinie des streifenförmigen Grabens überall dort rund/gekrümmt, wo ein Eckpunkt des Achtecks der nächste Punkt ist. Um die Kurve wegzulassen, kann es möglich sein, der Form des Achtecks für die Innenlayoutlinie zu folgen.
  • 5b zeigt eine Innenlayoutlinie 55 des streifenförmigen Randabschlussgrabens 52, die an die Form der Kante der nadelförmigen Gräben des Zellengebiets 51 angepasst ist, während ihre Gräben in vertikale Reihen oder mit anderen Worten in ein Rhomben- oder Achtecknetz zueinander hin verschoben positioniert sind. Die Innenlayoutlinie 55 folgt den Zellengrabenreihen, die nach innen in das Zellengebiet in einen Abstand 56 verschoben sind, der im Wesentlichen gleich einer normalen Mesabreite (= Abstand oder durchschnittliche Mesabreite) zwischen zwei Zellengräben ist. Vielleicht ist es nicht möglich, eine Linie 55 derart zu gestalten, dass jeder Punkt darauf den gleichen Abstand zum nächsten Punkt der Kante der nächsten Zelle hat, wodurch idealerweise überall die gleiche Mesabreite bereitgestellt würde. Diese mögliche Unfähigkeit könnte zum Beispiel auf Produktionsfähigkeiten (Ätzen sehr feiner Strukturen) oder geometrische Unmöglichkeiten zurückführbar sein. Gemäß der Figur wäre es z. B. möglich, dass dreieckförmige Zacken vorhanden sind, die vom linken Teil des Randabschlussgrabens 52 in die Lücken zwischen den angrenzenden Zellengräben reichen.
  • In einer Ausführungsform des Halbleiterbauelements ist die Form der Feldplatten innerhalb der Vielzahl nadelförmiger Zellengräben in einem Querschnitt parallel zur Oberfläche im Wesentlichen rund, sechseckig, achteckig oder quadratisch.
  • Die erwähnte Form kann eine 10%- oder 5%-Abweichung im Verhältnis zu seinem mittleren Durchmesser der Form oder der runden Ausbildung haben. Alternativ kann eine Abweichung von 0,5 μm, 0,2 μm, 0,01 μm gelten.
  • In einer Ausführungsform des Halbleiterbauelements ist die Vielzahl von Gräben in einem rechtwinkligen oder verschobenen oder sechseckigen Gitter oder in einem Gitter gemäß der Form der Feldplatten ausgerichtet.
  • Die Vielzahl von Gräben umfasst möglicherweise nur die Vielzahl nadelförmiger Zellengräben oder mindestens Teile des Randabschlussgebiets, vor allem nadelförmig ausgebildete Randabschlussgräben. Letztere können in dem gleichen Gitter/Muster wie die Zellengräben ausgerichtet sein. Weiter können zusätzliche Gräben zum Randabschlussgebiet gehören, z. B. ein streifenförmiger, äußerster, umgebender Graben.
  • Verschobene oder andere Anordnungen der Vielzahl nadelförmiger Gräben können eine geringere Abweichung bezüglich ihrer lateralen Abstände dazwischen (Mesabreite) haben. Dies kann auch von der Form bei der Draufsicht auf die nadelförmigen Gräben abhängig sein.
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst, und eine Reihe nadelförmiger Gräben innerhalb des Randabschlussgebiets, welches das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgibt. Eine Vielzahl von Feldplattenstrukturen erstreckt sich in die nadelförmigen Gräben der Reihe nadelförmiger Gräben. Die Feldplattenstrukturen sind gegen die Halbleitersubstratstruktur innerhalb der Gräben durch eine Isoliermaterialstruktur isoliert, die sich durch die gesamte Reihe nadelförmiger Gräben erstreckt.
  • 6a zeigt einen Eckteil eines Halbleiterbauelements mit einer Halbleitersubstratstruktur 61 mit einem Zellengebiet 62 (schraffiert) und einem Randabschlussgebiet 63, nadelförmigen Gräben 65 (beispielhaft für alle anderen) und einer Reihe nadelförmiger Gräben 64, welche die nadelförmigen Randabschlussgräben mit einer Randabschlussstruktur kombinieren, die die gleichen oder ähnliche Merkmale wie ein streifenförmiger Graben haben kann.
  • Eine Reihe nadelförmiger Gräben lässt sich in einigen Fällen möglicherweise einfacher herstellen.
  • Die Reihe nadelförmiger Gräben innerhalb des Randabschlussgebiets kann passive nadelförmige Gräben sein, wie oben erwähnt.
  • Falls der Randabschlussgraben nadelförmige Gräben umfasst, lässt sich der Produktionsprozess vereinfachen, denn die Bearbeitungsschritte können die gleichen sein oder Abweichungen zwischen den Gräben sind geringer als bei Gräben mit gemischten Formen. Nadelförmige Gräben können bessere Ladungsträgerausgleichfähigkeiten haben, insofern als sie die Isolierdicke z. B. verglichen mit einem streifenförmigen Graben reduzieren können.
  • Zum Beispiel eine Halbleiterstruktur innerhalb eines Halbleiterbauelements mit einer Halbleitersubstratstruktur, mindestens einer Oberfläche, Gräben, die sich orthogonal von der Oberfläche in die Substratstruktur erstrecken, und einer Feldplatte, die sich innerhalb mindestens eines der Gräben erstreckt, und die Feldplatte ist gegen die Halbleitersubstratstruktur durch eine Isolierschicht isoliert, die mindestens eine Zelle oder eine Gruppierung von Zellen umfasst, wobei mindestens eine Zelle einen Zellengraben und eine Randabschlussgrabenstruktur umfasst, die außerhalb der Zelle oder der Gruppierung von Zellen/um die Zelle oder die Gruppierung von Zellen herum positioniert ist, während die Randabschlussgrabenstruktur nadelförmige Gräben umfasst, die sich von der Oberfläche in die Substratstruktur erstrecken.
  • In einer Ausführungsform des Halbleiterbauelements ist ein kürzester lateraler Abstand zwischen einem äußeren von zwei angrenzenden nadelförmigen Gräben gleich demjenigen innerhalb des Zellengebiets sowie innerhalb des Randabschlussgebiets, einschließlich einer Abweichung von weniger als 10% im Verhältnis zum Durchmesser eines Grabens. Die Abweichung ist möglicherweise auch kleiner als 5% oder 1% oder absolut 0,5 μm, 0,2 μm, 0,1 μm oder 0,01 μm.
  • Falls der Abstand zwischen den Gräben gleich ist und der Durchmesser der Gräben gleich ist, können Vereinfachungen während der Herstellung entstehen.
  • In einer Ausführungsform des Halbleiterbauelements ist eine Isolierschicht der nadelförmigen Gräben des Randabschlussgebiets dicker als die Isolierschicht der nadelförmigen Gräben des Zellengebiets.
  • Dies kann sich auch auf den Durchmesser der Gräben auswirken. Falls die Isolierschicht eines ersten Grabens dicker ist als diejenige eines zweiten Grabens, hat der erste Graben zum Beispiel entweder innen eine dünnere Feldplattenstruktur oder sein Durchmesser ist größer.
  • In einer Ausgestaltung erhöht sich die Dicke der Isolierschichten von einem inneren zu einem äußersten nadelförmigen Graben innerhalb des Randabschlussgebiets.
  • In einer Ausführungsform des Halbleiterbauelements sind benachbarte nadelförmige Gräben der Reihe nadelförmiger Gräben zusammengeführt.
  • Die nadelförmigen Randabschlussgräben können überlappen. Dies ist möglicherweise zurückführbar auf eine Verlängerung von Durchmessern benachbarter nadelförmiger Gräben in der Reihe von Gräben. Eine andere Möglichkeit besteht darin, die nadelförmigen Gräben in der Reihe in einem engeren Abstand zueinander zu platzieren, sodass es zu einer Überlappung kommt.
  • 6b zeigt ein Zellengebiet 62 und ein Randabschlussgebiet 63 mit 4 Reihen 64 nadelförmiger Gräben. Die Isolierschicht und der Durchmesser erhöhen sich zur Außenseite hin (rechts). Eine solche Erhöhung kann schrittweise oder kontinuierlich erfolgen. Die äußerste Reihe 64 der nadelförmigen Gräben 66 ist zusammengeführt und kann als ein einziger Graben beschrieben werden, der einem streifenförmigen Graben ähnelt. Letzterer hat möglicherweise nur eine Feldplatte, während die zusammengeführten nadelförmigen Gräben mehrere Feldplattenstrukturen umfassen, die gegeneinander und gegen die Substratstruktur innerhalb der Reihe nadelförmiger Gräben durch eine Isoliermaterialstruktur isoliert sind, die sich durch die gesamte Reihe nadelförmiger Gräben des Randabschlussgebiets 63 erstreckt.
  • Weitere Einzelheiten und Ausgestaltungen werden in Verbindung mit oben oder unten beschriebenen Ausführungsformen erwähnt. Die in 6a und/oder 6b gezeigten Ausführungsformen können ein oder mehrere optionale zusätzliche Merkmale umfassen, welche einer oder mehreren Ausgestaltungen entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einer oder mehreren oben oder unten beschriebenen Ausführungsformen erwähnt werden (z. B. 1).
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst, mindestens einen Zellengraben innerhalb des Zellengebiets, der von einer Oberfläche der Halbleitersubstratstruktur in die Substratstruktur reicht, mindestens einen Randabschlussgraben innerhalb des Randabschlussgebiets, welches das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgibt, und eine Isolierschicht innerhalb der Gräben. Die Isolierschicht innerhalb des mindestens einen Zellengrabens ist dünner als die Isolierschicht innerhalb des mindestens einen Randabschlussgrabens.
  • Auf diese Weise könnte die Produktionsweise beim Produzieren der Grabenstruktur einfacher sein.
  • 7a zeigt ein Zellengebiet 72 mit mindestens einem nadelförmigen Graben 74 und ein Randabschlussgebiet 73 mit einem Randabschlussgraben 71, der dicker ist oder eine dickere Isolierschicht hat als der nadelförmige Zellengraben.
  • Eine dickere Isolierschicht im Randabschlussgebiet kann die Verhinderung eines unerwünschten Durchbruchs verbessern, indem die Feldstärkespitzen am Randabschlussgraben reduziert werden.
  • In einer Ausführungsform des Halbleiterbauelements
    erstrecken sich eine Feldplattenstrukturen innerhalb mindestens eines inneren Randabschlussgrabens und eines äußersten Randabschlussgrabens und die Feldplatten sind gegen die Halbleitersubstratstruktur durch Isolierschichten innerhalb der Randabschlussgräben isoliert und eine Dicke der Feldplattenstrukturen verringert sich vom inneren hin zum äußersten Randabschlussgraben.
  • 7b zeigt ein Zellengebiet 62 und ein Randabschlussgebiet 63 mit 4 Reihen 64 nadelförmiger Gräben. Die Isolierschicht und der Durchmesser erhöhen sich zur Außenseite hin (rechts). Im Gegensatz zu 6b geht die Erhöhung hier von der Verringerung des Durchmessers/der Dicke der Feldplattenstruktur aus, während der Durchmesser der Gräben selbst konstant bleiben kann.
  • Auch kann sich die Dicke der Feldplattenstrukturen schrittweise vom inneren 76 hin zum äußersten 75 oder kontinuierlich verringern.
  • Falls der Effekt der Feldplatten (z. B. ein Ladungsträgerausgleich) am Rand nicht nötig ist, lässt sich stattdessen zum Beispiel die Isolierschicht vergrößern.
  • In einer Ausgestaltung kann die Randabschlussgrabenstruktur streifen- 71 oder nadelförmig sein, z. B. eine Reihe nadelförmiger Gräben 64.
  • Weitere Einzelheiten und Ausgestaltungen werden in Verbindung mit oben oder unten beschriebenen Ausführungsformen erwähnt. Die in 7a und/oder 7b gezeigten Ausführungsformen können ein oder mehrere optionale zusätzliche Merkmale umfassen, welche einer oder mehreren Ausgestaltungen entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einer oder mehreren oben oder unten beschriebenen Ausführungsformen erwähnt werden (z. B. 1).
  • 8 zeigt in einer Ausgestaltung ein Verfahren 80 zum Ausbilden eines Halbleiterbauelements, das eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst, eine Vielzahl nadelförmiger Zellengräben innerhalb des Zellengebiets, die von einer Oberfläche der Halbleitersubstratstruktur in die Substratstruktur reicht, und einen Randabschlussgraben innerhalb des Randabschlussgebiets, welches das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgibt, umfasst.
  • Weitere Einzelheiten und Ausgestaltungen werden in Verbindung mit oben oder unten beschriebenen Ausführungsformen erwähnt. Die in 8 gezeigte Ausführungsform kann einen oder mehrere optionale zusätzliche Vorgänge umfassen, welche einer oder mehreren Ausgestaltungen entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einer oder mehreren oben oder unten beschriebenen Ausführungsformen erwähnt werden (z. B. 1).
  • Einige Ausführungsformen betreffen eine Randabschlussstruktur mit einem dicken Feldoxid für Leistungs-MOSFETs mit einem Ausgleich durch Feldplatten innerhalb nadelförmiger Gräben und Zellenlayouts.
  • Falls einige der beschriebenen Halbleiterbauelemente, die (Leistungs-)MOSFETs sein können, für höhere Durchschlagspannungen bereitgestellt werden, sind möglicherweise tiefere Gräben und dickere Oxide um die Feldplatten herum erforderlich. Dies würde die Beanspruchung innerhalb solcher Strukturen erhöhen und führt möglicherweise zu einer unerwünschten Waferdurchbiegung während der Herstellung. Um die Komponenten für höhere Durchschlagspannungen trotzdem bereitzustellen, kann die Sperrfähigkeit auch durch eine unter einer schwächer dotierten, zusätzlichen Driftzone positionierte Ausgleichsstruktur erhöht werden. Eine solche teilweise ausgeglichene Struktur erfordert möglicherweise komplizierte Randstrukturen, falls der vertikale Spannungsabfall innerhalb der Komponente weiter erhöht würde, auch wenn die Dotierung an der Oberfläche nach wie vor sehr hoch ist. Als eine Maßnahme lassen sich verarmbare p-Flächen unter dem Randabschlussgraben, um die Sperrfähigkeit zu erhöhen, realisieren oder Abgreifen des Potenzials am oberen pn-Übergang für die Feldplatte des nächsten Grabens, dadurch kann das Potenzial zur Außenseite hin graduell erhöht werden, was zum Beispiel nicht möglich wäre, wenn Feldplatten mit einer Source verbunden wären, denn das Feldoxid wäre zu dünn für die entstehende Potenzialdifferenz.
  • Es kann für eine realisierbare Randstruktur mit einem umgebenden Randabschlussgraben berücksichtigt werden, dass Simulationen zeigen, dass eine nadelförmige Zelle im Vergleich zur streifenförmigen Zelle für die gleiche Sperrfähigkeit bei einer höheren Dotierung des Mesagebiets und einer ansonst identischen Bauelementgeometrie (Grabentiefe, Mesabreite) gleichzeitig eine geringere Feldoxiddicke erfordern kann.
  • Für eine 100-V-Nadelgrabenzelle ist zum Beispiel möglicherweise eine Dicke des Feldoxids von zwischen 300 nm und 600 nm geeignet, bei einer Mesabreite von zwischen 500 nm und 1 μm und einer Dotierung von zwischen 4e15 und 1e17. Das Feldoxid für die streifenförmige Zelle kann so gestaltet werden, dass es die Sperrfähigkeit mit der gegebenen Mesabreite und der gegebenen Dotierung bereitstellt. Die gegebene Dotierung kann für alle untersuchten Feldoxiddicken zulässig sein. Eine Dicke des Feldoxids (die zu wählen ist) von zwischen 500 nm und 1 μm ist zum Beispiel ableitbar.
  • Ein vorgeschlagenes Halbleiterbauelement hat zum Beispiel möglicherweise Nadelgräben im Zellenfeld, einen das Zellenfeld umgebenden, geschlossenen Ring, der als Abschlussstruktur fungiert, und eine größere Isolatordicke im umgebenden Graben wie in den Nadelgräben des Zellenfelds. Weiter können alle Gräben (mindestens) eine in den Gräben angeordnete Feldplattenelektrode haben.
  • In einer Ausgestaltung wird eine Randstruktur für eine Ausgleichskomponente mit einem Ausgleich mittels Feldplatten in nadelförmigen Gräben in einer aktiven Zellengruppierung vorgeschlagen, welche eines oder mehrere der folgenden Merkmale umfasst:
    • – Der Rand lässt sich durch einen kontinuierlichen Randabschlussgraben bilden, der die Zellengruppierung umgibt.
    • – Die Dicke des Feldoxids im Randabschlussgraben kann größer sein als die Dicke des Feldoxids innerhalb der Zellengruppierung.
    • – Die Grabenbreite im Randabschlussgebiet kann größer sein als die Grabenbreite innerhalb der Zelle.
  • Weitere Ausgestaltungen können eine oder mehrere aus der folgenden Auswahl sein:
    • – Der Randabschlussgraben kann tiefer sein als Zellengräben.
    • – Der Randabschlussgraben kann eine eckige/quadratische Form haben.
    • – Der Randabschlussgraben kann diagonal im Eckgebiet implementiert sein, um die gleiche Breite der peripheren Mesa entlang der Diagonale zu erzielen, die entlang den Seiten identisch ist.
    • – Der Randabschlussgraben in der Ecke kann eine kleinere Breite an der Diagonale der peripheren Mesa umfassen als entlang den Seiten.
    • – Eine Vielzahl umlaufender Randabschlussgräben kann implementiert werden.
    • – Die Tiefe von Randabschluss- und Zellengruppierungsgräben kann identisch sein.
    • – Zellengruppierungs- und periphere Gebiete können die gleiche Mesabreite haben.
    • – Die Randabschlussgräben können mit einem Sourcepotenzial verbunden sein, können jedoch z. B. vielleicht auch mit angrenzenden p-Gebieten verbunden sein und können deshalb ein höheres Potenzial haben.
    • – Es können keine kreisförmigen Gräben, jedoch nadelförmige Gräben mit größeren Dicken von Feldoxiden, die sich verlängern lassen, genutzt werden. Die Oxide können nacheinander weiter zur Außenseite hin verlängert werden und können auch überlappen und mithin einen umlaufenden Graben ausbilden.
    • – Die Feldelektrode kann zur Außenseite hin dünner sein. Infolge des kleineren Radius der Krümmung kann sich die Feldstärke im Oxid erhöhen und – ähnlich wie bei einem dickeren Feldoxid – kann eine höhere Spannung absorbiert werden.
    • – Zellen können auf einem orthogonalen Gitter positioniert sein und können von einem umgebenden Randabschlussgraben mit einem dicken Feldoxid umgeben sein, der eine entsprechend große Grabenbreite aufweist.
    • – Es kann unterschiedliche Layout-Ideen geben, um die Dotierung durch eine Verkürzung der Diagonale zwischen den Ausgleichsgräben zu erhöhen. Solche „nicht ausgerichteten“ Zellengestaltungen können genutzt werden.
    • – Unterschiedliche Formen von Feldplattengräben (rund, sechseckig, achteckig oder quadratisch) können genutzt werden.
  • Einige Ausführungsformen betreffen ein Leistungshalbleiterbauelement. Mit anderen Worten, ein Halbleiterbauelement gemäß dem beschriebenen Konzept oder einer oder mehreren oben beschriebenen Ausführungsformen kann eine Sperrspannung von mehr als 100 V umfassen (z. B. zwischen 100 V und 10 000 V oder mehr als 500 V, mehr als 1000 V oder mehr als 4000 V).
  • Ausführungsbeispiele können weiter ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder einem Prozessor ausgeführt wird. Der Fachmann würde ohne Weiteres erkennen, dass Schritte verschiedener oben beschriebener Verfahren von programmierten Computern durchgeführt werden können. Hierin sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme aus Befehlen codieren, wobei die Befehle einige oder alle der Vorgänge der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen sind z. B. möglicherweise Digitalspeicher, Magnetspeichermedien wie Magnetplatten und Magnetbänder, Festplatten oder optisch lesbare Digitaldatenspeichermedien. Weitere Ausführungsbeispiele sollen auch Computer, die programmiert sind, um die Vorgänge der oben beschriebenen Verfahren durchzuführen, oder (im Feld) programmierbare Logikmatrizen ((F)PLAs) oder (im Feld) programmierbare Gattermatrizen ((F)PGAs), die programmiert sind, um die Vorgänge der oben beschriebenen Verfahren durchzuführen, einschließen.
  • Die Beschreibung und die Zeichnungen veranschaulichen lediglich die Prinzipien der Offenbarung. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen erstellen kann, die, auch wenn sie hierin nicht explizit beschrieben oder gezeigt werden, die Prinzipien der Offenbarung ausführen, mit ihrem Gedanken vereinbar sind und in ihrem Schutzbereich liegen. Des Weiteren sollen alle hierin angeführten Beispiele in erster Linie ausdrücklich nur belehrenden Zwecken dienen, um dem Leser das Verstehen der Prinzipien der Offenbarung und der Konzepte, die vom Erfinder/von den Erfindern eingebracht werden, zu erleichtern, um den Stand der Technik zu erweitern, und sind so auszulegen, dass sie diese speziell angeführten Beispiele und Bedingungen nicht einschränken. Ferner sollen alle Aussagen hierin, die Prinzipien, Ausgestaltungen und Ausführungsformen der Offenbarung anführen, sowie spezielle Beispiele dafür Äquivalente dafür einschließen.
  • Funktionsblöcke mit den Beschriftungen „Mittel zum ...“ (die eine konkrete Funktion durchführen) sind jeweils als Funktionsblöcke zu verstehen, die einen Schaltkreis umfassen, der für die Durchführung einer konkreten Funktion ausgelegt ist. Demzufolge kann ein „Mittel für etw.“ auch als ein „Mittel, das für etw. ausgelegt oder geeignet ist“ verstanden werden. Ein Mittel, das für die Durchführung einer konkreten Funktion ausgelegt ist, impliziert demzufolge nicht, dass ein derartiges Mittel die Funktion (zu einem gegebenen Zeitpunkt) zwangsläufig durchführt.
  • Funktionen verschiedener Elemente, die in den Figuren gezeigt sind, einschließlich jeglicher Funktionsblöcke mit den Aufschriften „Mittel”, „Mittel zum Liefern eines Sensorsignals”, „Mittel zum Generieren eines Sendesignals” etc., können bereitgestellt werden durch die Nutzung von dedizierter Hardware, etwa „ein Signallieferelement“, „eine Signalverarbeitungseinheit“, „einen Prozessor”, „ein Steuerwerk” etc., sowie Hardware, die zum Ausführen von Software zusammen mit zweckmäßiger Software fähig ist. Ferner können jegliche hierin als „Mittel“ beschriebenen Einrichtungen „einem oder mehreren Modulen“, „einem oder mehreren Bauelementen“, „einer oder mehreren Einheiten“ etc. entsprechen oder als „ein oder mehrere Module“, „ein oder mehrere Bauelemente“, „eine oder mehrere Einheiten“ etc. implementiert sein. Wenn die Funktionen von einem Prozessor bereitgestellt werden, können sie von einem einzelnen dedizierten Prozessor, von einem einzelnen gemeinsam genutzten Prozessor oder von einer Vielzahl individueller Prozessoren, von denen einige gemeinsam genutzt werden können, bereitgestellt werden. Ferner ist die explizite Nutzung des Begriffs „Prozessor“ oder „Steuerwerk“ nicht derart auszulegen, dass er sich ausschließlich auf zum Ausführen von Software fähige Hardware bezieht, und kann implizit und ohne Einschränkung Digitalsignalprozessor(DSP)-Hardware, einen Netzprozessor, eine anwendungsspezifische integrierte Schaltung (ASIC), eine im Feld programmierbare Gattermatrix (FPGA), einen Nur-Lese-Speicher (ROM) zum Speichern von Software, einen Schreib-Lese-Speicher (RAM) und einen nicht flüchtigen Speicher einschließen. Andere herkömmliche und/oder anwenderspezifische Hardware kann ebenfalls eingeschlossen sein.
  • Es versteht sich für den Fachmann, dass jegliche Blockdiagramme hierin konzeptuelle Ansichten eines beispielhaften Schaltkreises darstellen, der die Prinzipien der Offenbarung ausführt. Ebenso versteht es sich, dass jegliche Ablaufschaubilder, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocodes und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in einem computerlesbaren Medium dargestellt und daher von einem Computer oder einem Prozessor ausgeführt werden können, wobei unerheblich ist, ob ein derartiger Computer oder Prozessor explizit gezeigt ist oder nicht.
  • Des Weiteren werden die folgenden Ansprüche hiermit in die ausführliche Beschreibung einbezogen, wobei jeder Anspruch als getrenntes Ausführungsbeispiel für sich allein stehen kann. Auch wenn jeder Anspruch als getrenntes Ausführungsbeispiel für sich allein stehen kann, sei angemerkt, dass – obwohl sich ein abhängiger Anspruch in den Ansprüchen auf eine spezielle Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Ausführungsbeispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Derartige Kombinationen werden hierin vorgeschlagen, es sei denn, es wird erklärt, dass eine spezielle Kombination nicht vorgesehen ist. Des Weiteren sollen auch Merkmale eines Anspruchs in jeglichen anderen unabhängigen Ansprüchen eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt vom unabhängigen Anspruch abhängig gemacht ist.
  • Weiter sei angemerkt, dass Verfahren, die in der Patentschrift oder in den Ansprüchen offenbart sind, durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Vorgänge dieser Verfahren implementierbar sind.
  • Weiter versteht es sich, dass die Offenbarung mehrerer Vorgänge oder Funktionen, die in der Patentschrift oder den Ansprüchen offenbart sind, nicht so auszulegen ist, dass diese die spezielle Reihenfolge haben müssen. Deshalb schränkt die Offenbarung mehrerer Vorgänge oder Funktionen diese nicht auf eine bestimmte Reihenfolge ein, es sei denn, diese Vorgänge oder Funktionen sind aus technischen Gründen nicht austauschbar. Des Weiteren kann in einigen Ausführungsformen ein einzelner Vorgang mehrere Untervorgänge aufweisen oder in mehrere Untervorgänge unterteilt sein. Derartige Untervorgänge können in der Offenbarung dieses einzelnen Vorgangs eingeschlossen und ein Teil davon sein, es sei denn, sie werden explizit ausgeschlossen.

Claims (20)

  1. Halbleiterbauelement, das Folgendes umfasst: eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst; eine Vielzahl nadelförmiger Zellengräben innerhalb des Zellengebiets, die von einer Oberfläche der Halbleitersubstratstruktur in die Halbleitersubstratstruktur reicht; und einen Randabschlussgraben innerhalb des Randabschlussgebiets, welches das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgibt.
  2. Halbleiterbauelement nach Anspruch 1, wobei sich eine Feldplattenstruktur innerhalb mindestens eines Grabens erstreckt und die Feldplatte gegen die Halbleitersubstratstruktur innerhalb des Grabens durch eine Isolierschicht isoliert ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei sich eine Feldplattenstruktur innerhalb jedes Grabens der Vielzahl nadelförmiger Zellengräben und des Randabschlussgrabens erstreckt und die Feldplattenstrukturen gegen die Halbleitersubstratstruktur innerhalb der Gräben durch eine Isolierschicht isoliert sind, wobei die Isolierschicht innerhalb der Vielzahl nadelförmiger Zellengräben dünner ist als die Isolierschicht innerhalb des Randabschlussgrabens.
  4. Halbleiterbauelement nach Anspruch 1, wobei die Gräben der Vielzahl nadelförmiger Zellengräben aktive nadelförmige Zellengräben sind, wobei die aktiven nadelförmigen Zellengräben je eine Gatestruktur zum Steuern eines angrenzenden Kanals einer Feldeffekttransistorstruktur umfassen.
  5. Halbleiterbauelement nach Anspruch 1, wobei die nadelförmigen Gräben eine maximale laterale Erstreckung in einer Richtung, die weniger als das 2-Fache einer minimalen lateralen Erstreckung in einer anderen Richtung beträgt, umfassen.
  6. Halbleiterbauelement nach Anspruch 1, wobei das Randabschlussgebiet mehrere geschlossene, streifenförmige Randabschlussgräben, welche das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgeben, umfasst.
  7. Halbleiterbauelement nach Anspruch 1, wobei ein lateraler Abstand zwischen dem äußersten Randabschlussgraben und einem am nächsten beim äußersten Randabschlussgraben befindlichen, aktiven, nadelförmigen Zellengraben größer ist als eine Erstreckung des äußersten Randabschlussgrabens von der Oberfläche der Halbleitersubstratstruktur in die Halbleitersubstratstruktur.
  8. Halbleiterbauelement nach Anspruch 1, wobei sich der Randabschlussgraben im Wesentlichen so tief in die Halbleitersubstratstruktur erstreckt wie die Vielzahl nadelförmiger Zellengräben.
  9. Halbleiterbauelement nach Anspruch 1, wobei der Randabschlussgraben ein rechtwinkliges oder quadratisches oder rundes oder gekrümmtes oder sechseckiges oder achteckiges Layout umfasst.
  10. Halbleiterbauelement nach Anspruch 1, wobei sich der Randabschlussgraben vorwiegend parallel zu Rändern der Halbleitersubstratstruktur erstreckt und Diagonalen oder Krümmungen an Eckgebieten der Halbleitersubstratstruktur umfasst.
  11. Halbleiterbauelement nach Anspruch 1, wobei eine Innenlayoutlinie des Randabschlussgrabens eine diagonale Gerade mit einem Winkel zwischen 35° und 55° zu einer benachbarten Geraden hat, während die diagonale Gerade einer Ecke des Zellengebiets zugewandt ist.
  12. Halbleiterbauelement nach Anspruch 1, wobei eine Innenlayoutlinie des Randabschlussgrabens, die dem Zellengebiet zugewandt ist, derart gestaltet ist, dass ein Abstand von jedem Punkt der Innenlayoutlinie zu einem nächsten Punkt der Kante eines nächsten Zellengrabens um weniger als 20% von einem durchschnittlichen Abstand zwischen der Innenlayoutlinie des Randabschlussgrabens und dem nächsten Punkt der Kante des nächsten Zellengrabens abweicht.
  13. Halbleiterbauelement nach Anspruch 1, wobei eine Form der Feldplatten innerhalb der Vielzahl nadelförmiger Zellengräben in einem Querschnitt parallel zur Oberfläche im Wesentlichen rund, sechseckig, achteckig oder quadratisch ist.
  14. Halbleiterbauelement nach Anspruch 1, wobei die Vielzahl von Gräben in einem rechtwinkligen, verschobenen oder sechseckigen Gitter ausgerichtet ist.
  15. Halbleiterbauelement, das Folgendes umfasst: eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst; und eine Reihe nadelförmiger Gräben innerhalb des das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgebenden Randabschlussgebiets, wobei sich eine Vielzahl von Feldplattenstrukturen in die nadelförmigen Gräben der Reihe nadelförmiger Gräben erstreckt, wobei die Feldplattenstrukturen gegen die Halbleitersubstratstruktur innerhalb der Gräben durch eine Isoliermaterialstruktur isoliert sind, die sich durch die gesamte Reihe nadelförmiger Gräben erstreckt.
  16. Halbleiterbauelement nach Anspruch 15, wobei ein kürzester lateraler Abstand zwischen einem äußeren von zwei angrenzenden nadelförmigen Gräben innerhalb des Zellengebiets sowie innerhalb des Randabschlussgebiets gleich ist, einschließlich einer Abweichung von weniger als 10% im Verhältnis zum Durchmesser eines Grabens.
  17. Halbleiterbauelement nach Anspruch 15, wobei eine Isolierschicht der nadelförmigen Gräben des Randabschlussgebiets dicker ist als die Isolierschicht der nadelförmigen Gräben des Zellengebiets.
  18. Halbleiterbauelement nach Anspruch 15, wobei die Reihe nadelförmiger Gräben zusammengeführt ist.
  19. Halbleiterbauelement, das Folgendes umfasst: eine Halbleitersubstratstruktur, die ein Zellengebiet und ein das Zellengebiet umgebendes Randabschlussgebiet umfasst; mindestens einen Zellengraben innerhalb des Zellengebiets, der von einer Oberfläche der Halbleitersubstratstruktur in die Halbleitersubstratstruktur reicht; mindestens einen Randabschlussgraben innerhalb des Randabschlussgebiets, welcher das Zellengebiet an der Oberfläche der Halbleitersubstratstruktur umgibt; und eine Isolierschicht innerhalb der Gräben, wobei die Isolierschicht innerhalb des mindestens einen Zellengrabens dünner ist als die Isolierschicht innerhalb des mindestens einen Randabschlussgrabens.
  20. Halbleiterbauelement nach Anspruch 19, wobei sich eine Feldplattenstrukturen innerhalb mindestens eines inneren Randabschlussgrabens und eines äußersten Randabschlussgrabens erstrecken und die Feldplatten gegen die Halbleitersubstratstruktur durch Isolierschichten innerhalb der Randabschlussgräben isoliert sind; und eine Dicke der Feldplattenstrukturen sich vom inneren hin zum äußersten Randabschlussgraben verringert.
DE102014112338.7A 2014-08-28 2014-08-28 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements Withdrawn DE102014112338A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102014112338.7A DE102014112338A1 (de) 2014-08-28 2014-08-28 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US14/837,223 US20160064477A1 (en) 2014-08-28 2015-08-27 Semiconductor Device and a Method for Manufacturing a Semiconductor Device
KR1020150121060A KR101740808B1 (ko) 2014-08-28 2015-08-27 반도체 디바이스
CN201510538292.9A CN105390549A (zh) 2014-08-28 2015-08-28 半导体器件和用于制造半导体器件的方法
US15/868,709 US10164025B2 (en) 2014-08-28 2018-01-11 Semiconductor device having termination trench
US16/185,727 US10453931B2 (en) 2014-08-28 2018-11-09 Semiconductor device having termination trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014112338.7A DE102014112338A1 (de) 2014-08-28 2014-08-28 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102014112338A1 true DE102014112338A1 (de) 2016-03-03

Family

ID=55311799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014112338.7A Withdrawn DE102014112338A1 (de) 2014-08-28 2014-08-28 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (4)

Country Link
US (3) US20160064477A1 (de)
KR (1) KR101740808B1 (de)
CN (1) CN105390549A (de)
DE (1) DE102014112338A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115759A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10199468B2 (en) 2016-05-13 2019-02-05 Infineon Technologies Austra AG Methods for forming semiconductor devices, semiconductor devices and power semiconductor devices
US10510846B2 (en) 2016-02-25 2019-12-17 Infineon Technologies Austria Ag Semiconductor device with needle-shaped field plate structures in a transistor cell region and in an inner termination region

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656897B2 (ja) * 2015-11-20 2020-03-04 富士電機株式会社 半導体装置および半導体装置の製造方法
US11127822B2 (en) * 2016-02-26 2021-09-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102016108934B4 (de) 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP7242485B2 (ja) 2019-09-13 2023-03-20 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046853A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement
DE102008052259A1 (de) * 2008-10-18 2010-04-22 Mahle International Gmbh Filtereinrichtung
DE10262121B4 (de) * 2002-03-28 2012-03-22 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
JP2000515684A (ja) 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6194741B1 (en) 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
EP1170803A3 (de) 2000-06-08 2002-10-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10038177A1 (de) 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
JP4088033B2 (ja) 2000-11-27 2008-05-21 株式会社東芝 半導体装置
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
US8692322B2 (en) * 2006-02-17 2014-04-08 Alpha And Omega Semiconductor Incorporated Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application
US9252251B2 (en) * 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
DE102007061191B4 (de) 2007-12-17 2012-04-05 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper
US7674678B2 (en) * 2008-05-05 2010-03-09 Infineon Technologies Austria Ag Method for producing a transistor component having a field plate
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US9419129B2 (en) * 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8564052B2 (en) 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
JP5580150B2 (ja) * 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
CN102856380A (zh) * 2011-06-27 2013-01-02 力士科技股份有限公司 一种沟槽式金属氧化物半导体场效应管
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
JP6062269B2 (ja) * 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9123559B2 (en) * 2013-05-31 2015-09-01 Infineon Technologies Ag Method for producing a semiconductor component

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10262121B4 (de) * 2002-03-28 2012-03-22 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102006046853A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement
DE102008052259A1 (de) * 2008-10-18 2010-04-22 Mahle International Gmbh Filtereinrichtung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510846B2 (en) 2016-02-25 2019-12-17 Infineon Technologies Austria Ag Semiconductor device with needle-shaped field plate structures in a transistor cell region and in an inner termination region
US10872957B2 (en) 2016-02-25 2020-12-22 Infineon Technologies Austria Ag Semiconductor device with needle-shaped field plate structures
US11462620B2 (en) 2016-02-25 2022-10-04 Infineon Technologies Austria Ag Semiconductor device having a transistor cell region and a termination region with needle-shaped field plate structures
US10199468B2 (en) 2016-05-13 2019-02-05 Infineon Technologies Austra AG Methods for forming semiconductor devices, semiconductor devices and power semiconductor devices
US10403728B2 (en) 2016-05-13 2019-09-03 Infineon Technologies Austria Ag Semiconductor devices having field electrode trenches
DE102016115759A1 (de) * 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102016115759B4 (de) 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung

Also Published As

Publication number Publication date
CN105390549A (zh) 2016-03-09
US10164025B2 (en) 2018-12-25
KR101740808B1 (ko) 2017-05-26
US10453931B2 (en) 2019-10-22
US20180166543A1 (en) 2018-06-14
KR20160026756A (ko) 2016-03-09
US20160064477A1 (en) 2016-03-03
US20190097005A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
DE102014112338A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014019916B3 (de) Halbleitervorrichtung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE112013000677B4 (de) Halbleitervorrichtung
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102014218903A1 (de) Halbleitereinrichtung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112014004357T5 (de) Halbleitereinrichtung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102017114681A1 (de) Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112013006666B4 (de) Halbleitereinrichtung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE112012005869B4 (de) IGBT und IGBT-Herstellungsverfahren
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102014013947A1 (de) Halbleiterbauelement
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102015102136B4 (de) Halbleiterbauelemente und ein verfahren zum bilden eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021765000

Ipc: H01L0029780000

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee