DE102006046853A1 - Randkonstruktion für ein Halbleiterbauelement - Google Patents

Randkonstruktion für ein Halbleiterbauelement Download PDF

Info

Publication number
DE102006046853A1
DE102006046853A1 DE102006046853A DE102006046853A DE102006046853A1 DE 102006046853 A1 DE102006046853 A1 DE 102006046853A1 DE 102006046853 A DE102006046853 A DE 102006046853A DE 102006046853 A DE102006046853 A DE 102006046853A DE 102006046853 A1 DE102006046853 A1 DE 102006046853A1
Authority
DE
Germany
Prior art keywords
area
semiconductor
cell field
region
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006046853A
Other languages
English (en)
Other versions
DE102006046853B4 (de
Inventor
Frank Dr. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006046853A priority Critical patent/DE102006046853B4/de
Priority to US11/866,016 priority patent/US8866215B2/en
Publication of DE102006046853A1 publication Critical patent/DE102006046853A1/de
Application granted granted Critical
Publication of DE102006046853B4 publication Critical patent/DE102006046853B4/de
Priority to US14/513,357 priority patent/US9219121B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper (1), der einen Zellenfeldbereich (3) mit Trenches (6) und einen Randbereich (5) mit pn-Übergang aufweist, wobei zwischen dem Zellenfeldbereich (3) und dem Randbereich (5) ein Übergangsbereich (4) mit wenigstens einem Trench (16, 16', 16'') ausgebildet ist.

Description

  • Die Erfindung betrifft eine Randkonstruktion für ein Halbleiterbauelement.
  • Bei Halbleiterbauelementen wie etwa Leistungstransistoren mit Trenchzellen tritt im Sperrfall des Halbleiterbauelements eine elektrische Feldüberhöhung im Übergangsbereich vom Zellenfeld zur Randkonstruktion hin auf. Die Randkonstruktion dient dem lateralen Abbau einer Sperrspannung. Die in diesem Bereich im Sperrfall auftretenden Krümmungen der Äquipotentiallinien bringen erhöhte Feldstärken mit sich, wodurch einerseits die Sperrfähigkeit des Bauelements und andererseits die Höhe eines im elektrischen Durchbruch zerstörungsfrei fließenden Avalanchestromes begrenzt werden können. Wünschenswert wäre ein Halbleiterbauelement, dessen Randkonstruktion einen im Hinblick auf den Sperrzustand/Durchbruchszustand des Bauelements vorteilhaften elektrischen Feldverlauf ermöglicht.
  • Der Erfindung liegt ein Halbleiterbauelement gemäß dem Patentanspruch 1 sowie ein Verfahren zum Herstellen desselben gemäß Patentanspruch 21 zugrunde. Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen definiert.
  • Eine Ausführungsform der Erfindung definiert ein Halbleiterbauelement mit einem Halbleiterkörper, der einen Zellenfeldbereich mit Trenches und einem Bodygebiet sowie einen Randbereich mit pn-Übergang aufweist, wobei zwischen dem Zellenfeldbereich und dem Randbereich ein Übergangsbereich mit wenigstens einem Trench ausgebildet ist und eine auf eine Oberfläche des Halbleiterkörpers bezogene Tiefe des wenigstens einen Trenchs im Übergangsbereich zwischen der Tiefe des Bodygebiets und der Tiefe eines Zellenfeldtrenchs im Zellenfeldbereich liegt.
  • Durch den wenigstens einen Trench im Übergangsbereich kann eine Krümmung der Äquipotentiallinien vom Zellenfeldbereich über den Übergangsbereich zum Randbereich und damit eine Erhöhung der elektrischen Feldstärke reduziert werden.
  • Somit wird in dem Übergangsbereich die Tiefe der Trenches in einem oder mehreren Schritten an die Tiefe des Bodygebiets angepasst.
  • Bei dem Halbleiterbauelement kann es sich beispielsweise um ein gategesteuertes Halbleiterbauelement in Form eines Leistungstransistors wie einem MOSFET (Metal Oxide Semiconductor Field Effect Transistor) oder einem DMOSFET (Double diffused MOSFET), eines IGBTs (Insulated Gate Bipolar Transistor) oder eines Thyristors handeln.
  • Der pn-Übergang im Randbereich weist in vorteilhafter Weise wenigstens eines der Elemente Feldplatte, Feldring, JTE-Struktur (Junction Termination Extension-Struktur) und VLD-Struktur (Variation of Lateral Doping-Struktur) auf.
  • Das Halbleiterbauelement kann sowohl über zwei gegenüberliegende Seiten des Halbleiterkörpers, z.B. eine Vorderseite und eine Rückseite, als auch über eine für alle Anschlüsse gemeinsame Seite kontaktiert werden. Im letzteren Falle lässt sich ein Strom aus dem Halbleiterbauelement beispielsweise über eine vergrabene leitfähige Schicht (einen so genannten Buried Lager) lateral zu einer Anschlusszone führen, die den Strom zur Oberfläche des Halbleiterkörpers weiterführt. Die Anschlusszone kann beispielsweise in Form eines so genannten Sinkers oder auch eines mit leitfähigem Material gefüllten Trenches ausgebildet sein.
  • Ein gategesteuertes Halbleiterelement gemäß einer Ausführungsform der Erfindung kann sowohl eine Inversionskanalleitfähigkeit vom n-Typ als auch eine Inversionskanalleitfähigkeit vom p-Typ aufweisen. Im zuerst genannten Fall kann das Halbleiterbauelement beispielsweise als n-Kanal Trench-MOSFET mit einem Bodygebiet vom p-Typ und einem Source/Drain-Gebiet vom n-Typ ausgebildet sein. Im letzteren Fall kann das Halbleiterbauelement beispielsweise als p-Kanal Trench-MOSFET mit einem Bodygebiet vom n-Typ und einem Source/Drain-Gebiet vom p-Typ ausgebildet sein.
  • Bei einer weiteren Ausführungsform ragt der Zellenfeldtrench um eine Tiefendifferenz tiefer in den Halbleiterkörper als das Bodygebiet und der wenigstens eine Trench im Übergangsbereich ragt um höchstens 70 % der Tiefendifferenz tiefer in den Halbleiterkörper als das Bodygebiet in dem Zellenfeldbereich.
  • Bei einem Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung umgibt der wenigstens eine Trench im Übergangsbereich den Zellenfeldbereich. Hierdurch wird ein elektrischer Feldverlauf vom Zellenfeldbereich zum Randbereich um das gesamte Zellenfeld herum besonders gleichförmig gestaltet. Weitere Feldüberhöhungen entlang der Umlaufrichtung können somit reduziert bzw. vermieden werden.
  • In einer weiteren Ausführungsform der Erfindung wird eine Trenchbreite der mehreren Trenches im Übergangsbereich ausgehend vom Zellenfeldbereich zum Randbereich hin abnehmend gestaltet. Ein derartiges Bauelement ist besonders vorteilhaft, da die Trenches im Zellenfeldbereich und Übergangsbereich gemeinsam hergestellt werden können.
  • Eine weitere Ausführungsform der Erfindung betrifft ein Halbleiterbauelement, bei dem wenigstens einer der mehreren Trenches im Übergangsbereich eine geringere Tiefe als das Bodygebiet im Zellenfeldbereich aufweist.
  • Eine zusätzliche Ausführungsform der Erfindung betrifft ein Halbleiterbauelement, bei dem im Übergangsbereich ein Halbleitergebiet vom Leitfähigkeitstyp des Bodygebiets ausgebildet ist. In vorteilhafter Weise entspricht das Halbleitergebiet dem Bodygebiet, d.h. das Bodygebiet erstreckt sich in den Übergangsbereich und definiert dort das Halbleitergebiet. Es ist jedoch ebenso möglich, das Halbleitergebiet unabhängig vom Bodygebiet als eigenes Halbleitergebiet auszubilden, z.B. durch eine vom Bodygebiet verschiedene Implantation.
  • Ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung weist ein innerhalb des Halbleitergebiets im Übergangsbereich ausgebildetes weiteres Halbleitergebiet auf, das einen mit dem Halbleitergebiet übereinstimmenden Leitfähigkeitstyp aufweist und vergleichsweise höher dotiert ist. Das weitere Halbleitergebiet eignet sich aufgrund der vergleichsweise höheren Dotierung in besonderer Weise als Kontaktanschlusszone. Beispielsweise kann das weitere Halbleitergebiet durch einen metallischen Kontaktstöpsel auf der Oberfläche des Halbleiterkörpers kontaktiert werden. Das weitere Halbleitergebiet kann sowohl an die benachbarten Trench-Seitenwände angrenzen als auch von diesen entfernt sein.
  • Eine weitere Ausführungsform der Erfindung gibt ein Halbleiterbauelement an, bei dem Trenches vom Zellenfeldbereich zum Übergangsbereich ineinander übergehen. Somit sind die Trenches im Zellenfeldbereich und Übergangsbereich miteinander verbunden. Alternativ und/oder ergänzend hierzu können die Trenches im Zellenfeldbereich und die Trenches im Übergangsbereich örtlich voneinander getrennt sein. In diesem Falle gehen die Trenches in den beiden Gebieten nicht ineinander über. Ebenso ist es möglich, dass ein Teil der Trenches im Übergangsbereich in die Trenches im Zellenfeldbereich übergeht und weitere Trenches im Übergangsbereich örtlich getrennt von den Trenches im Zellenfeldbereich positioniert sind.
  • Bei einer weiteren Ausführungsform der Erfindung ist innerhalb des Randbereichs eine Halbleiterzone vom Leitfähigkeitstyp des Bodygebiets ausgebildet. Die Halbleiterzone dient der Definition des pn-Übergangs im Randbereich. Die Halbleiterzone im Randbereich entspricht in vorteilhafter Weise dem Bodygebiet. Dadurch können das Bodygebiet im Zellenfeldbereich, das Halbleitergebiet im Übergangsgebiet und die Halbleiterzone im Randbereich als gemeinsames Halbleitergebiet ausgebildet werden. Jedoch ist es ebenso möglich, die Halbleiterzone im Randbereich unabhängig vom Bodygebiet auszubilden. Ebenso können Halbleiterzone im Randbereich und Halbleitergebiet im Übergangsbereich ein gemeinsames vom Bodygebiet verschiedenes Gebiet darstellen. Eine Definition von Bodygebiet im Zellenfeldbereich, Halbleitergebiet im Übergangsbereich und Halbleiterzone im Randbereich kann beispielsweise unter Berücksichtigung der im Prozessablauf vorhandenen Halbleiterwannen sowie der mit diesen zu erzielenden Feldverläufe erfolgen.
  • Eine weitere Ausführungsform der Erfindung gibt ein Halbleiterbauelement an, bei dem im Zellenfeldtrench und/oder im wenigstens einen Trench im Übergangsbereich eine Gateelektrode ausgebildet ist. Die Gateelektrode weist ein leitfähiges Material auf, z.B. ein Metall oder ein dotiertes Halbleitermaterial. Als dotiertes Halbleitermaterial kann beispielsweise dotiertes Polysilizium dienen. Die Gateelektrode im Zellenfeldtrench dient insbesondere zur Steuerung der Leitfähigkeit eines Inversionskanals im benachbarten Mesagebiet. Im Übergangsbereich stellt die Gateelektrode ein Referenzpotential im Hinblick auf den elektrischen Feldabbau zum Randbereich hin dar. Sowohl im Zellenfeldbereich als auch im Übergangsbereich sind die Gateelektroden vom Halbleiterkörper über eine Isolationsstruktur elektrisch isoliert. Im Zellenfeldbereich kann die Isolationsstruktur etwa eine Gateisolationsschicht und eine hierzu vergleichsweise dickere Feldisolationsschicht aufweisen und im Übergangsbereich kann die Isolationsstruktur beispielsweise als Feldisolationsschicht ausgebildet sein.
  • Bei einer weiteren vorteilhaften Ausführungsform der Erfindung sind die Trenches im Zellenfeld streifenförmig, gitterförmig oder ring- bzw. zellenförmig ausgebildet.
  • Bei einer weiteren Ausführungsform der Erfindung ist eine Gateelektrode des wenigstens einen Trenchs im Übergangsbereich an ein Potential einer Gateelektrode im Zellenfeldbereich angeschlossen. Alternativ hierzu kann die Gateelektrode des wenigstens einen Trenchs im Übergangsbereich an ein Potential des Sourcegebiets im Zellenfeldbereich angeschlossen sein. Ebenso kann die Gateelektrode an ein weiteres vorbestimmtes Potential angeschlossen sein, z.B. an eine Referenzspannung.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist ein dem Zellenfeldbereich nächst benachbarter Trench des Übergangsbereichs eine Tiefe auf, die mit der Tiefe des Zellenfeldtrenchs übereinstimmt.
  • Eine weitere Ausführungsform der Erfindung gibt ein Halbleiterbauelement an, bei dem hinsichtlich wenigstens eines Trenchs im Übergangsbereich ein Sourcegebiet lediglich an eine Seitenwand angrenzt. Beispielsweise stellt dieser Trench den jenigen Trench im Übergangsbereich dar, der dem Zellenfeld nächst benachbart ist.
  • Bei einer weiteren Ausführungsform der Erfindung sind im Zellenfeldbereich an die Trenchseitenwände angrenzende Sourcegebiete vorhanden, während diese hinsichtlich wenigstens eines Trenchs im Übergangsbereich fehlen.
  • Bei einer weiteren vorteilhaften Ausführungsform der Erfindung ist das Bodygebiet dasjenige Halbleitergebiet vom gegebenen Leitfähigkeitstyp, das am tiefsten in den Halbleiterkörper ragt. Wird das Bodygebiet beispielsweise als Halbleiterwanne vom p-Typ ausgebildet, so stellt diese Wanne das am tiefsten in den Halbleiterkörper ragende Gebiet vom p-Typ dar. Unabhängig hiervon können weitere Halbleitergebiete vom entgegengesetzten Leitfähigkeitstyp tiefer innerhalb des Halbleiterkörpers ausgebildet sein. Im genannten Beispiel könnte beispielsweise eine vergrabene Halbleiterschicht vom n-Typ ausgebildet sein.
  • Bei einer Ausführungsform der Erfindung zum Herstellen eines Halbleiterbauelements wird zunächst ein Halbleiterkörper bereitgestellt. Dann werden ein Zellenfeldbereich, ein Randbereich mit pn-Übergang und ein zwischen dem Randbereich und dem Zellenfeldbereich angeordneter Übergangsbereich ausgebildet, wobei innerhalb des Übergangsbereichs wenigstens ein Trench erzeugt wird, dessen auf eine Oberfläche des Halbleiterkörpers bezogene Tiefe zwischen der Tiefe eines Bodygebiets und der Tiefe eines Zellenfeldtrenchs im Zellenfeldbereich liegt.
  • Bei einer weiteren Ausführungsform wird der wenigstens eine Trench im Übergangsbereich gemeinsam mit dem Zellenfeldtrench ausgebildet. Die Trenches im Zellenfeld und Übergangsbereich können beispielsweise durch einen gemeinsamen Ätzschritt erzeugt werden.
  • Im Hinblick auf das gemeinsame Erzeugen der Trenches im Übergangs- und Zellenfeldbereich ist es vorteilhaft, den wenigstens einen Trench im Übergangsbereich mit einer im Vergleich zum Zellenfeldtrench kleineren Trenchbreite auszubilden. So können beispielsweise die Trenches im Übergangsbereich zusammen mit den Trenches im Zellenfeldbereich derart geätzt werden, dass schmalere Trenches in derselben Zeit weniger tief geätzt werden als breitere Trenches.
  • Bei einer weiteren vorteilhaften Ausführungsform der Erfindung werden mehrere in Richtung vom Zellenfeldbereich zum Randbereich lateral beabstandete Trenches ausgebildet, deren Tiefe und Breite zum Randbereich hin abnehmen.
  • Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert.
  • 1 zeigt eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer Ausführungsform der Erfindung;
  • 2–7 zeigen schematische Querschnittsansichten von Halbleiterbauelementen gemäß weiteren Ausführungsformen der Erfindung;
  • 8–11 zeigen schematische Aufsichten auf Ausführungsformen gemäß der Erfindung.
  • In 1 ist eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer Ausführungsform der Erfindung gezeigt. Das Halbleiterbauelement dieser Ausführungsform stellt einen n-Kanal Trench-MOSFET dar. Ein Halbleiterkörper 1 ist bezogen auf eine Oberfläche 2 desselben in einen Zellenfeldbereich 3, einen hierzu benachbarten Übergangsbereich 4 sowie einen zum Übergangsbereich 4 benachbarten Randbereich 5 unterteilt. Im Zellenfeldbereich 3 sind Zellenfeldtrenches 6 ausgebildet, die von der Oberfläche 2 aus in den Halbleiterkörper 1 ragen. An eine Innenwand der Trenches 6 im Zellenfeldbereich 3 grenzt eine Isolationsstruktur 7 an, die eine innerhalb des Zellenfeldtrenches 6 ausgebildete Gateelektrode 8 elektrisch vom Halbleiterkörper 1 isoliert. Die Isolationsstruktur 7 kann ihrerseits beispielsweise in eine Gateisolationsstruktur sowie eine hierzu vergleichsweise dickere Feldisolationsstruktur unterteilt sein (nicht dargestellt). In einem Mesagebiet zwischen benachbarten Zellenfeldtrenches 6 ist ein an die Oberfläche 2 angrenzendes Bodygebiet 9 vom p-Typ ausgebildet. Innerhalb des Bodygebiets 9 ist ein vergleichsweise höher dotiertes weiteres Bodyanschlussgebiet 10 zur Oberfläche 2 des Halbleiterkörpers 1 hin ausgebildet. Ebenso zur Oberfläche 2 des Halbleiterkörpers 1 hin und angrenzend zum Zellenfeldtrench 6 sind Sourcegebiete 11 vom n+-Typ ausgebildet. Sowohl die Sourcegebiete 11 als auch das Bodyanschlussgebiet 10 sind über die Oberfläche 2 des Halbleiterkörpers 1 mit einem Metall 12 kontaktiert. Das Metall 12 kann seinerseits beispielsweise aus einem metallischen Kontaktstöpsel sowie einer Metallisierungsebene ausgebildet sein (nicht dargestellt). Das Bodygebiet 9 wird im Zellenfeldbereich 3 über das Metall 12 vertikal kontaktiert. Die Sourcegebiete 11 werden vom Metall 12 lateral kontaktiert. Eine hiervon abweichende Kontaktierung und Positionierung von Bodyanschlussgebiet 10 und Sourcegebiet 11 ist ebenso möglich.
  • An die Bodygebiete 9 sowie die Zellenfeldtrenches 6 grenzt eine Driftzone 13 vom n–-Typ an. Die Driftzone 13 kann beispielsweise aus einem Halbleitersubstrat mit/ohne darauf abgeschie dener Epitaxieschicht bestehen. An die Driftzone 13 grenzt eine Drainanschlusszone 14 vom n+-Leitfähigkeitstyp an. Die Drainanschlusszone 14 ist ihrerseits von der Rückseite des Halbleiterkörpers 1 mit einem Rückseitenmetall 15 kontaktiert. Das Rückseitenmetall 15 bildet ein Drain des Halbleiterbauelements aus.
  • In dem zum Zellenfeldbereich 3 lateral angrenzenden Übergangsbereich 4 sind zwei Übergangstrenches 16, 16' ausgebildet. Die Übergangstrenches 16, 16' weisen eine Tiefe in Bezug auf die Oberfläche 2 auf, die vom Zellenfeldbereich 3 zum Randbereich 5 hin abnimmt, d.h. der näher am Randbereich 5 ausgebildete Übergangstrench 16' weist eine geringere Tiefe im Vergleich zum Übergangstrench 16 auf, der seinerseits wiederum eine geringere Tiefe als die Zellenfeldtrenches 6 aufweist. Dadurch wird einer unerwünschten, starken Krümmung der Äquipotentiallinien vom Zellenfeldbereich 3 zum Randbereich 5 hin entgegengewirkt. Wie schon innerhalb der Zellenfeldtrenches 6 ist die Isolationsstruktur 7 auch an den Innenwänden der Übergangstrenches 16, 16' ausgebildet, welche die Gateelektrode 8 vom Halbleiterkörper 1 elektrisch isoliert. Es wird darauf hingewiesen, dass die Isolationsstruktur 7 innerhalb des Übergangsbereichs 4 zwar mit der Isolationsstruktur 7 im Zellenfeldbereich 3 oder Teilen derselben übereinstimmen kann, dies jedoch nicht zwingend erforderlich ist. Selbiges gilt für die Gateelektrode 8 im Übergangsbereich 3. Somit kann die Isolationsstruktur 7 im Übergangsbereich 4 auch von derjenigen im Zellenbereich 3 getrennt ausgebildet werden. Auch im Mesagebiet zwischen den benachbarten Übergangstrenches 16, 16' ist das Bodygebiet 9 vom p-Typ ausgebildet. Erneut sei darauf hingewiesen, dass das Bodygebiet 9 im Übergangsbereich 4 auch durch ein vom Bodygebiet 9 verschiedenes Halbleitergebiet vom p-Typ ersetzt sein kann. Innerhalb des Bodygebiets 9 im Übergangsbereich 4 ist ein mit dem Leitfähigkeitstyp des Bodyge biets 9 übereinstimmendes weiteres Halbleitergebiet 17 ausgebildet, das jedoch eine im Vergleich zum Bodygebiet 9 vergleichsweise höhere Dotierstoffkonzentration aufweist. Das weitere Halbleitergebiet 17 im Übergangsbereich 4 dient vorzugsweise als Kontaktanschlusszone. Das weitere Halbleitergebiet 17 grenzt im Übergangsbereich 4 an die benachbarten Übergangstrenches 16, 16' an, was jedoch nicht zwingend erforderlich ist. Somit kann das weitere Halbleitergebiet 17 auch von den Übergangstrenches 16, 16' entfernt positioniert werden.
  • Wie schon im Übergangsbereich 4 sind das Bodygebiet 9 sowie das als Anschlusszone dienende weitere Halbleitergebiet 17 vom p-Typ auch in dem daran angrenzenden Randbereich 5 ausgebildet. Die Driftzone 13 bildet gemeinsam mit dem Bodygebiet 9 im Randbereich 5 einen pn-Übergang aus, der insbesondere zum lateralen Spannungsabbau einer Sperrspannung dient. Das weitere Halbleitergebiet 17 kann mit dem Bodyanschlussgebiet 10 gemeinsam ausgebildet werden, d.h. das weitere Halbleitergebiet 17 und das Bodyanschlussgebiet 10 können sich entsprechen, was jedoch nicht zwingend erforderlich ist. Das Bodygebiet 9 im Randbereich 5 sowie das darin eingebettete weitere Halbleitergebiet 17 können auch durch Wannenzonen ausgebildet werden, die sich von denjenigen im Übergangsbereich 4 und/oder Zellenfeldbereich 3 unterscheiden. Dies hängt unter anderem von der dem Halbleiterbauelement zugrunde liegenden Technologie, insbesondere von der verfügbaren Anzahl geeigneter Wannenzonen als auch von den Anforderungen an den Verlauf des elektrischen Feldes im Übergangsbereich 4/Randbereich 5, ab.
  • Auf der Oberfläche 2 des Halbleiterkörpers 1 wird das Metall 12 in dem nicht das Mesagebiet kontaktierenden Bereich von einer weiteren Isolationsstruktur 18 vom Halbleiterkörper 1 elektrisch isoliert.
  • Die Materialien für diese sowie die weiteren Ausführungsformen können vielfältig gewählt werden. Als Halbleiterkörper 1 können beispielsweise Si, Ge, SiGe, SiC oder III-V Verbindungshalbleiter wie GaAs oder auch weitere ternäre sowie quaternäre Halbleiterverbindungen verwendet werden. Als Isolationsstruktur 7, 18 können beispielsweise Oxide, Nitride oder weitere Dielektrika herangezogen werden. Wird der Halbleiterkörper 1 aus Silizium gebildet, so eignet sich insbesondere Siliziumdioxid SiO2 und/oder Siliziumnitrid (Si3N4) als Isolationsstruktur.
  • Als Material für die Gateelektrode 8 kann sowohl ein metallisches als auch ein Halbleitermaterial herangezogen werden. Im Falle eines Halbleiterkörpers 1 aus Silizium eignet sich insbesondere dotiertes Polysilizium als Material für die Gateelektrode 8.
  • Sowohl in dieser als auch in den weiter unten erläuterten Ausführungsformen kann ein Anschluss von Source und Drain auch über eine gemeinsame Oberfläche, z.B. die Oberfläche 2 erfolgen. In diesem Falle kann unterhalb der Driftzone 13 beispielsweise eine vergrabene, leitfähige Halbleiterschicht (so genannter Buried-Layer) ausgebildet werden, der außerhalb des Zellenfeldbereichs 13 über eine leitfähige Anschlusszone (z.B. einen Sinker oder einen mit leitfähigem Material gefüllten Trench) an die Oberfläche geführt wird. Obwohl das in 1 gezeigte Halbleiterbauelement zwei Übergangstrenches 16, 16' aufweist, kann dieses als auch die weiter unten erläuterten Ausführungsformen von Bauelementen allgemein mit wenigstens einem Trench im Übergangsbereich 3 ausgebildet werden, der eine auf die Oberfläche 2 bezogene Tiefe aufweist, die zwischen der Tiefe des Bodygebiets und der Tiefe des Zellenfeldtrenches im Zellenfeldbereich liegt.
  • In 2 ist eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Zur 1 übereinstimmende Komponenten sind mit denselben Bezugszeichen versehen und nachfolgend nicht erneut erläutert. In diesem Zusammenhang wird auf die entsprechenden Beschreibungsteile zur 1 verwiesen. Die in 2 gezeigte Ausführungsform unterscheidet sich von der in 1 gezeigten Ausführungsform dadurch, dass die Übergangstrenches 16, 16' im Übergangsbereich 4 anders gestaltet sind. Während bei der in 1 gezeigten ersten Ausführungsform sowohl die Zellenfeldtrenches 6 als auch die Übergangstrenches 16, 16' eine übereinstimmende Trenchbreite aufweisen, nimmt die Trenchbreite der in 2 gezeigten Ausführungsform im Übergangsbereich 4 vom Zellenfeldbereich 3 zum Randbereich 5 hin ab. Entspricht w einer Trenchbreite im Zellenfeldbereich 3, w1 einer Trenchbreite des dem äußersten Zellenfeldtrench 6 nächst benachbarten Übergangstrenchs 16 und w2 einer Trenchbreite eines noch weiter zum Randbereich 5 hin ausgebildeten Übergangstrenchs 16', so gilt w > w1 > w2. Diese Ausführungsform weist insbesondere im Hinblick auf die Herstellung des Halbleiterbauelements Vorteile auf. So können die Zellenfeldtrenches 6 gemeinsam mit den Übergangstrenches 16, 16' ausgebildet werden, d.h. in einem gemeinsamen Ätzschritt, indem die Ätzung derart gewählt wird, dass bei konstanter Ätzzeit eine um so tiefere Ätzung erfolgt, je breiter eine Ätzangriffsfläche der auszubildenden Trenches auf der Oberfläche 2 ist.
  • In 3 ist eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Erneut werden Komponenten, die mit den in 1 und 2 gezeigten Ausführungsformen übereinstimmen, mit denselben Bezugszeichen gekennzeichnet und nicht nochmals erläutert. Statt dessen wird auf die entsprechenden Beschrei bungsteile dieser Figuren verwiesen. Die in 3 gezeigte Ausführungsform unterscheidet sich von der in 1 gezeigten Ausführungsform dadurch, dass im Übergangsbereich 4 drei lateral zueinander benachbarte Übergangstrenches 16, 16' sowie 16'' vorgesehen sind. Der am weitesten außen liegende Übergangstrench 16'' weist dabei eine geringere Tiefe als das Bodygebiet 9 auf.
  • In 4 ist eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Erneut werden Komponenten, die bereits in den vorangehenden Figuren gezeigt sind, mit denselben Bezugszeichen gekennzeichnet und nicht nochmals erläutert. Statt dessen sei auf die entsprechenden Beschreibungsteile dieser Figuren verwiesen. Obwohl sich die in 4 gezeigte Ausführungsform im Hinblick auf die Ausgestaltung des Zellenfeldbereichs 3, des Übergangsbereichs 4 als auch des Randbereichs 5 nicht von der in 1 gezeigten Ausführungsform unterscheidet, stellt diese jedoch ein von den in 1–3 gezeigten Halbleiterbauelementen verschiedenes Halbleiterbauelement dar. Während die 1–3 n-Kanal MOSFETs betreffen, entspricht das in 4 gezeigte Halbleiterbauelement einem IGBT. Hierbei grenzt unterhalb der Driftzone 13 eine im Vergleich hierzu höher dotierte Halbleiterzone 19 vom n-Typ an. Die Halbleiterzone 19 kann beispielsweise als Feldstoppzone dienen. Unterhalb der Halbleiterzone 19 ist eine Rückseitenemitterzone 20 vom p-Leitfähigkeitstyp ausgebildet. Wie schon bei den in 1–3 gezeigten Ausführungsformen ist auf der Rückseite des Halbleiterkörpers 1 ein Rückseitenmetall 15 ausgebildet, das hier an die Rückseitenemitterzone 20 angrenzt.
  • In 5 ist eine schematische Querschnittsansicht gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Erneut werden Komponenten, die bereits in den vorangehenden Figuren gezeigt sind, mit denselben Bezugszeichen gekennzeichnet und nicht nochmals erläutert. Statt dessen sei auf die entsprechenden Beschreibungsteile dieser Figuren verwiesen. Die in 5 gezeigte Ausführungsform unterscheidet sich von der in 1 gezeigten Ausführungsform dadurch, dass das Metall 12 vergleichsweise weiter in den Randbereich 5 hineinragt. Damit dient das Metall 12 im Randbereich 5 als Feldelektrode zur vorteilhaften Einwirkung auf den elektrischen Feldverlauf.
  • In 6 ist eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Erneut werden Komponenten, die bereits in den 1 und 2 gezeigt sind, mit denselben Bezugszeichen gekennzeichnet und nicht nochmals erläutert. Statt dessen sei auf die entsprechenden Beschreibungsteile dieser Figuren verwiesen. Die in 6 gezeigte Ausführungsform unterscheidet sich von der in 1 gezeigten Ausführungsform durch die Gestaltung des Randbereichs 5. In dieser Ausführungsform ist eine an die Oberfläche 2 angrenzende Wannenzone vom p–-Typ innerhalb des Halbleiterkörpers 1 im Randbereich 5 ausgebildet, die zum Übergangsbereich 4 hin in das Bodygebiet 9 übergeht. Die Wannenzone 21 ist vergleichsweise niedriger dotiert als das Bodygebiet 9 und kann als so genannte JTE-Struktur (Junction Termination Extension-Struktur) oder VLD-Struktur (Variation of Lateral Doping-Struktur) ausgebildet sein.
  • In 7 ist eine schematische Querschnittsansicht gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Erneut werden Komponenten, die bereits in den vorangehenden Figuren gezeigt sind, mit denselben Bezugszeichen gekennzeichnet und nicht nochmals erläutert. Statt dessen sei auf die entsprechenden Beschreibungsteile dieser Figuren verwiesen. Die in 7 gezeigte Ausführungsform unterscheidet sich von der in 1 gezeigten Ausführungsform durch die Gestaltung des Randbereichs 5. So weist die in 7 gezeigte Ausführungsform innerhalb des Halbleiterkörpers 1 im Randbereich 5 eine an die Oberfläche 2 reichende Feldzone 22 vom p-Typ auf. Die Feldzone 22 ist potentialfrei, d.h. floatend, ausgebildet und kann bei einer Aufsicht auf das Halbleiterbauelement beispielsweise ringförmig gestaltet sein. Wird eine Sperrspannung an das Halbleiterbauelement angelegt, so dient die Feldzone 12 zur Reduzierung der elektrischen Feldspitzen im Randbereich 5.
  • In 8 ist eine schematische Aufsicht auf ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Hierbei wird insbesondere auf die Gestaltung der Zellenfeldtrenches 6 und Übergangstrenches 16, 16' eingegangen. So sind in dieser Ausführungsform die Zellenfeldtrenches 6 parallel zueinander und streifenförmig ausgebildet. In dem den Zellenfeldbereich 3 umgebenden Übergangsbereich 4 sind die Übergangstrenches 16, 16' lateral zueinander benachbart und umschließen den Zellenfeldbereich 3. Die in 8 gezeigte Aufsicht kann beispielsweise den in 1, 2, 4, 5, 6 und 7 gezeigten Ausführungsformen zugeordnet sein.
  • In 9 ist eine schematische Aufsicht auf ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Hierbei ist der Zellenfeldtrench 6 im Zellenfeldbereich 3 in Form einer Gitterstruktur gestaltet, welche im Übergangsbereich 4 von einem Übergangstrench 16 umschlossen ist.
  • In 10 ist eine schematische Aufsicht auf ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Im Gegensatz zur Ausführungsform von 8 sind die Zellenfeldtrenches 6 nicht streifenförmig, sondern zellenförmig als geschlossene Zellenfeldtrenches ausgebildet.
  • In 11 ist eine schematische Aufsicht auf ein Halbleiterbauelement gemäß einer weiteren Ausführungsform der Erfindung gezeigt. Diese unterscheidet sich von den Aufsichten auf die in 8–10 gezeigten Ausführungsformen insbesondere dadurch, dass der Zellenfeldtrench 6 in den Übergangstrench 16 übergeht, d.h. eine Verbindung zwischen diesen Trenches vorliegt. Des Weiteren ist der Zellenfeldbereich 3 in 11 derart gestaltet, dass das Halbleiterbauelement eine Zellenstruktur aufweist.
    • 1
    Halbleiterkörper
    2
    Oberfläche
    3
    Zellenfeldbereich
    4
    Übergangsbereich
    5
    Randbereich
    6
    Zellenfeldtrench
    7
    Isolationsstruktur
    8
    Gateelektrode
    9
    Bodygebiet
    10
    Bodyanschlussgebiet
    11
    Sourcegebiet
    12
    Metall
    13
    Driftzone
    14
    Drainanschlusszone
    15
    Rückseitenmetall
    16, 16', 16''
    Übergangstrench
    17
    weiteres Halbleitergebiet
    18
    weitere Isolationsstruktur
    19
    Halbleiterzone
    20
    Rückseitenemitterzone
    21
    Wannenzone
    22
    Feldzone

Claims (24)

  1. Halbleiterbauelement mit: einem Halbleiterkörper (1), der einen Zellenfeldbereich (3) mit Trenches (8) und einem Bodygebiet (9) sowie einen Randbereich (5) mit pn-Übergang aufweist, wobei zwischen dem Zellenfeldbereich (3) und dem Randbereich (5) ein Übergangsbereich (4) mit wenigstens einem Trench (16, 16', 16') ausgebildet ist und eine auf eine Oberfläche (2) des Halbleiterkörpers (1) bezogene Tiefe des wenigstens einen Trenchs (16, 16', 16') im Übergangsbereich (4) zwischen der Tiefe des Bodygebiets (9) und der Tiefe eines Zellenfeldtrenchs (6) im Zellenfeldbereich (3) liegt.
  2. Halbleiterbauelement nach Anspruch 1, wobei der Zellenfeldtrench (6) um eine Tiefendifferenz tiefer in den Halbleiterkörper (1) ragt als das Bodygebiet (9); und der wenigstens eine Trench (16, 16', 16') im Übergangsbereich (4) höchstens um 70% der Tiefendifferenz tiefer in den Halbleiterkörper (1) ragt als das Bodygebiet (9) im Zellenfeldbereich (3).
  3. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der wenigstens eine Trench (16, 16', 16') den Zellenfeldbereich (3) umgibt.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der wenigstens eine Trench (16, 16', 16'') im Übergangsbereich (4) in der Form mehrerer in Richtung vom Zellenfeldbereich (3) zum Randbereich (5) lateral beabstandeter Trenches (16, 16', 16'') ausgebildet ist, deren Tiefe zum Randbereich (5) hin abnimmt.
  5. Halbleiterbauelement nach Anspruch 4, wobei eine Trenchbreite der mehreren Trenches (16, 16', 16'') im Übergangsbereich vom Zellenfeldbereich (3) zum Randbereich (5) hin abnimmt.
  6. Halbleiterbauelement nach einem der Ansprüche 4 oder 5, wobei wenigstens einer der mehreren Trenches (16, 16', 16'') im Übergangsbereich eine geringere Tiefe als das Bodygebiet (9) im Zellenfeldbereich (3) aufweist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei im Übergangsbereich (4) ein Halbleitergebiet vom Leitfähigkeitstyp des Bodygebiets (9) ausgebildet ist.
  8. Halbleiterbauelement nach Anspruch 7, wobei das Halbleitergebiet mit dem Bodygebiet (9) übereinstimmt.
  9. Halbleiterbauelement nach Anspruch 7 oder 8, wobei ein weiteres Halbleitergebiet (17) innerhalb des Halbleitergebiets im Übergangsbereich (4) ausgebildet ist, das einen zum Halbleitergebiet übereinstimmenden Leitfähigkeitstyp aufweist und vergleichsweise höher dotiert ist.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei Trenches (6, 16, 16', 16'') vom Zellenfeldbereich (3) zum Übergangsbereich (4) ineinander übergehen.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, wobei Trenches (6) im Zellenfeldbereich (3) und Trenches (16, 16', 16'') im Übergangsbereich (4) örtlich voneinander getrennt sind.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei innerhalb des Randbereichs (5) eine Halbleiterzone vom Leitfähigkeitstyp des Bodygebiets (9) ausgebildet ist.
  13. Halbleiterbauelement nach Anspruch 12, wobei die Halbleiterzone mit dem Bodygebiet (9) übereinstimmt.
  14. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei eine Gateelektrode (8) im Zellenfeldtrench (6) und/oder im wenigstens einen Trench (16, 16', 16'') im Übergangsbereich (4) gebildet ist.
  15. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die Trenches (6) im Zellenfeld (3) streifenförmig, gitterförmig oder zellenförmig ausgebildet sind.
  16. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei eine Gateelektrode (8) des wenigstens einen Trenchs (16, 16', 16'') im Übergangsbereich (4) an ein Potential einer Gateelektrode (8) im Zellenfeldbereich (3) angeschlossen ist.
  17. Halbleiterbauelement nach einem der Ansprüche 1 bis 15, wobei eine Gateelektrode (8) des wenigstens einen Trenchs (16, 16', 16'') im Übergangsbereich (4) an ein Potential eines Sourcegebiets (11) im Zellenfeldbereich (3) angeschlossen ist.
  18. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei ein dem Zellenfeldbereich (3) nächst benachbarter Trench (16') des Übergangsbereichs (4) eine Tiefe aufweist, die mit der Tiefe des Zellenfeldtrenchs (6) übereinstimmt.
  19. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei bei wenigstens einem Trench (16') im Übergangsbe reich (4) ein Sourcegebiet (11) lediglich an eine Seitenwand angrenzt.
  20. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei das Bodygebiet (9) dasjenige Halbleitergebiet vom gegebenen Leitfähigkeitstyp ist, das am tiefsten in den Halbleiterkörper (1) ragt.
  21. Verfahren zum Herstellen eines Halbleiterbauelements durch: Bereitstellen eines Halbleiterkörpers (1); Ausbilden eines Zellenfeldbereichs (3), eines Randbereichs (5) mit pn-Übergang und eines zwischen dem Randbereich (5) und dem Zellenfeldbereich (3) angeordneten Übergangsbereich (4), wobei innerhalb des Übergangsbereichs (4) wenigstens ein Trench (16, 16', 16'') erzeugt wird, dessen auf eine Oberfläche (2) des Halbleiterkörpers (1) bezogene Tiefe zwischen der Tiefe eines Bodygebiets (9) und der Tiefe eines Zellenfeldtrenchs (6) im Zellenfeldbereich (3) liegt.
  22. Verfahren nach Anspruch 21, wobei der wenigstens eine Trench (16, 16', 16'') im Übergangsbereich (4) gemeinsam mit dem Zellenfeldtrench (6) ausgebildet wird.
  23. Verfahren nach Anspruch 22, wobei der wenigstens eine Trench (16, 16', 16'') im Übergangsbereich (4) mit einer im Vergleich zum Zellenfeldbereich (3) kleineren Trenchbreite ausgebildet wird.
  24. Verfahren nach Anspruch 23, wobei der wenigstens eine Trench (16, 16', 16'') im Übergangsbereich (4) in der Form mehrerer in Richtung vom Zellenfeldbereich (3) zum Randbereich (5) lateral beabstandeter Trenches (16, 16', 16'') ausgebildet wird, deren Tiefe und Breite zum Randbereich (5) hin abnehmen.
DE102006046853A 2006-10-02 2006-10-02 Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben Active DE102006046853B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006046853A DE102006046853B4 (de) 2006-10-02 2006-10-02 Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US11/866,016 US8866215B2 (en) 2006-10-02 2007-10-02 Semiconductor component having a transition region
US14/513,357 US9219121B2 (en) 2006-10-02 2014-10-14 Semiconductor component having a transition region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006046853A DE102006046853B4 (de) 2006-10-02 2006-10-02 Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE102006046853A1 true DE102006046853A1 (de) 2008-04-03
DE102006046853B4 DE102006046853B4 (de) 2010-01-07

Family

ID=39134476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006046853A Active DE102006046853B4 (de) 2006-10-02 2006-10-02 Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (2) US8866215B2 (de)
DE (1) DE102006046853B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013218494A1 (de) * 2013-09-16 2015-03-19 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067797B2 (en) * 2007-10-17 2011-11-29 International Rectifier Corporation Variable threshold trench IGBT with offset emitter contacts
US8716792B2 (en) 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
JP5304416B2 (ja) * 2009-04-28 2013-10-02 富士電機株式会社 電力変換回路
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
WO2013035818A1 (ja) 2011-09-08 2013-03-14 富士電機株式会社 半導体装置
WO2014021199A1 (ja) * 2012-08-01 2014-02-06 三菱電機株式会社 炭化珪素半導体装置とその製造方法
US9385183B2 (en) * 2012-12-06 2016-07-05 Mitsubishi Electric Corporation Semiconductor device
JP5834030B2 (ja) * 2013-02-18 2015-12-16 株式会社東芝 半導体装置
US9576881B2 (en) * 2013-02-18 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device
CN103280456B (zh) * 2013-04-28 2016-01-27 苏州市职业大学 平面型功率mos器件
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9698256B2 (en) * 2014-09-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Termination of super junction power MOSFET
JP2016143786A (ja) * 2015-02-03 2016-08-08 株式会社東芝 半導体装置
KR101870809B1 (ko) * 2016-06-21 2018-08-02 현대오트론 주식회사 전력 반도체 소자
US10163680B1 (en) * 2017-09-19 2018-12-25 Texas Instruments Incorporated Sinker to buried layer connection region for narrow deep trenches
CN112310188A (zh) * 2019-07-23 2021-02-02 珠海格力电器股份有限公司 横向变掺杂终端结构及其制造方法
US11355628B2 (en) * 2019-11-17 2022-06-07 Littelfuse, Inc. Semiconductor device having junction termination structure and method of formation
CN117637831A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127885A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
US20040262677A1 (en) * 2003-06-24 2004-12-30 Hirofumi Harada Vertical MOS transistor
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
WO2006046388A1 (en) * 2004-10-29 2006-05-04 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for producing the same
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
EP1699083A2 (de) * 2005-03-04 2006-09-06 International Rectifier Corporation Abschluss für SiC Grabanordnungen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127885A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
US20040262677A1 (en) * 2003-06-24 2004-12-30 Hirofumi Harada Vertical MOS transistor
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
WO2006046388A1 (en) * 2004-10-29 2006-05-04 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device and method for producing the same
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
EP1699083A2 (de) * 2005-03-04 2006-09-06 International Rectifier Corporation Abschluss für SiC Grabanordnungen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013218494A1 (de) * 2013-09-16 2015-03-19 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
US9177829B2 (en) 2013-09-16 2015-11-03 Infineon Technologoies AG Semiconductor component having a passivation layer and production method
DE102013218494B4 (de) * 2013-09-16 2021-06-02 Infineon Technologies Ag Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Also Published As

Publication number Publication date
US8866215B2 (en) 2014-10-21
US9219121B2 (en) 2015-12-22
DE102006046853B4 (de) 2010-01-07
US20080087952A1 (en) 2008-04-17
US20150028415A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE112015004374B4 (de) Halbleitervorrichtung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE112006003451B4 (de) Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE10220810B4 (de) Halbleiterbauteil
DE102013204252B4 (de) Halbleiterbauelement
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102004052610A1 (de) Anschluss, Ausgestaltung und Herstellung einer vergrabenen Halbleiterschicht (Buried-Layer)
DE112004001846B4 (de) LDMOS-Transistor
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE102013216011B4 (de) Halbleitervorrichtungen
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition