DE102013218494B4 - Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren Download PDF

Info

Publication number
DE102013218494B4
DE102013218494B4 DE102013218494.8A DE102013218494A DE102013218494B4 DE 102013218494 B4 DE102013218494 B4 DE 102013218494B4 DE 102013218494 A DE102013218494 A DE 102013218494A DE 102013218494 B4 DE102013218494 B4 DE 102013218494B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor
region
passivation layer
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013218494.8A
Other languages
English (en)
Other versions
DE102013218494A1 (de
Inventor
Markus Schmitt
Manfred Pfaffenlehner
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102013218494.8A priority Critical patent/DE102013218494B4/de
Priority to US14/485,852 priority patent/US9177829B2/en
Priority to CN201410469490.XA priority patent/CN104465537B/zh
Publication of DE102013218494A1 publication Critical patent/DE102013218494A1/de
Application granted granted Critical
Publication of DE102013218494B4 publication Critical patent/DE102013218494B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterbauelement, das aufweist:einen Halbleiterkörper (100), der ein Innengebiet (110) und ein Randgebiet (120) aufweist;eine Passivierungsschicht (20), die wenigstens auf einer an das Randgebiet angrenzenden Oberfläche (101) des Halbleiterkörpers (100) angeordnet ist, die ein Halbleiteroxid aufweist und die einen Defektbereich mit Kristalldefekten aufweist, die als Getterzentren für Verunreinigungen dienen.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Halbleiterbauelement, insbesondere ein Leistungshalbleiterbauelement, mit einer Passivierungsschicht und ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer Passivierungsschicht.
  • Leistungshalbleiterbauelemente, wie beispielsweise Leistungsdioden, Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), Leistungs-IGBTs (Insulated Gate Bipolar Transistors) oder Leistungs-Thyristoren, sind dazu entwickelt, hohen Sperrspannungen standzuhalten. Solche Leistungsbauelemente umfassen einen pn-Übergang, der zwischen einem p-dotierten Halbleitergebiet und einem n-dotierten Halbleitergebiet ausgebildet ist. Das Bauelement sperrt (ist ausgeschaltet) wenn der pn-Übergang in Sperrrichtung gepolt ist. In diesem Fall breitet sich ein Verarmungsgebiet oder Raumladungsgebiet in den p-dotierten und n-dotierten Gebieten aus. Üblicherweise ist eines dieser Halbleitergebiete niedriger dotiert als das andere dieser Halbleitergebiete, so dass sich das Verarmungsgebiet hauptsächlich in dem niedriger dotierten Gebiet ausbreitet, das die über dem pn-Übergang anliegende Spannung hauptsächlich übernimmt.
  • Bei vertikalen Leistungshalbleiterbauelementen sind Anschlüsse zum Anlegen einer elektrischen Spannung an den pn-Übergang üblicherweise auf gegenüberliegenden Seiten eines Halbleiterkörpers angeordnet, in dem der pn-Übergang integriert ist. In diesem Fall umfasst der Halbleiterkörper einen Innenbereich (ein Innengebiet), in dem der pn-Übergang angeordnet ist, und einen Randbereich (ein Randgebiet), der den Innenbereich ringförmig umgibt. Bei sperrendem Bauelement verlaufen die Äquipotenziallinien des elektrischen Feldes im Innenbereich im wesentlichen parallel zu einer Vorderseite und einer Rückseite des Halbleiterkörpers, d.h. die elektrischen Feldlinien verlaufen senkrecht zu der Vorder- und der Rückseite, während die Äquipotenziallinien im Randbereich im Bereich einer der Vorder- und Rückseiten aus dem Halbleiterkörper austreten. Vielfach ist es wünschenswert, im Randbereich des Bauelements eine Spannungsfestigkeit zu erreichen, die mindestens der Spannungsfestigkeit im Innenbereich entspricht. Aufgrund der im Randbereich aus dem Halbleiterkörper austretenden Äquipotenziallinien, d. h. aufgrund der im Randbereich parallel zur der Oberfläche verlaufenden elektrischen Feldlinien, kann die Spannungsfestigkeit des Bauelements durch parasitäre Effekte im Bereich der Oberfläche des Halbleiterkörpers, wie z. B. freie Bindungen (free bonds) der Halbleiteratome des Halbleiterkörpers, negativ beeinflusst werden. Grundsätzlich können diese Effekte durch Vorsehen einer Passivierung auf der Oberfläche des Halbleiterkörpers im Randbereich reduziert werden. Dies ist beispielsweise beschrieben in B. Jayant Baliga: „Fundmentals of Power Semiconductor Devices", Springer Verlag, 2008, ISBN 978-0-387-47313-0, Seiten 125-155.
  • Ein geeignetes Material für eine Passivierungsschicht ist beispielsweise ein Halbleiteroxid. Selbst bei optimalen Herstellungsbedingungen in einer extrem sauberen Atmosphäre sind allerdings Verunreinigungen (Kontaminationen) der Passivierungsschicht nicht vollständig zu vermeiden. Solche Verunreinigungen können zu positiven Ladungen oder negativen Ladungen in der Passivierungsschicht führen. So können positive Ladungen beispielsweise durch eine Verunreinigung mit Alkalimetallionen, wie beispielsweise Natrium-(Na)-Ionen oder Kalium-(K)-Ionen, hervorgerufen werden, und negative Ladungen können beispielsweise durch eine Verunreinigung mit Hydroxidionen (OH-) hervorgerufen werden. Unter Einfluss hoher elektrischer Felder, wie sie beispielsweise bei sperrendem Bauelement vorkommen, können diese Ladungen verschoben werden oder können sich akkumulieren, was zu einer ungünstigen, die Spannungsfestigkeit des Bauelements reduzierenden Feldverteilung im Randbereich führen kann.
  • Die DE 38 51 271 T2 beschreibt eine Halbleiteranordnung mit einem Halbleiterkörper, der eine Oberfläche aufweist, auf der eine Passivierungsschicht gebildet ist. Diese Passivierungsschicht enthält eine Siliziumdioxidschicht, die durch eine Gasabscheidung bei Niederdruck (LPCVD) und eine anschließende Temperung bei 950 °C hergestellt werden kann, und eine auf der Siliziumdioxidschicht hergestellte Phosphorglasschicht.
  • Die DE 1 910 746 A beschreibt einen pnp-Transistor mit einer Passivierungsschicht, die eine Siliziumoxidschicht und eine auf der Siliziumoxidschicht gebildete phosphorhaltige Siliziumoxidschicht umfasst. Die Herstellung der phosphorhaltige Siliziumoxidschicht umfasst eine Temperung bei 1100 °C. Die DE 10 2006 025 135 A1 beschreibt ein Halbleiterbauelement mit einer Passivierungsschicht, die mehrere in einer horizontalen Richtung eines Halbleiterkörpers beabstandete Abschnitte aufweist.
  • Die DE 10 2006 046 853 A1 beschreibt ein Transistorbauelement mit mehreren Transistorzellen und einer Passivierungsschicht.
  • Die US 5 677 562 A beschreibt ein Halbleiterbauelement mit einer Passivierungsschicht, die eine thermische Oxidschicht, auf der thermischen Oxidschicht eine Nitridschicht, auf der Nitridschicht eine sauerstoffreiche Polysiliziumschicht und auf der sauerstoffreichen Polysiliziumschicht eine abgeschiedene Oxidschicht aufweist.
  • Die der vorliegenden Erfindung zu Grunde liegende Aufgabe besteht darin, ein Halbleiterbauelement mit einer Passivierungsschicht zur Verfügung zu stellen, bei dem die oben genannten Nachteile nicht oder nur in geringerem Umfang auftreten, und ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer solchen Passivierungsschicht zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Halbleiterbauelement nach Anspruch 1 und durch ein Verfahren nach Anspruch 14 6 gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Ein Halbleiterbauelement gemäß einem Ausführungsbeispiel der Erfindung umfasst einen Halbleiterkörper, der ein Innengebiet und ein Randgebiet aufweist, und eine Passivierungsschicht. Die Passivierungsschicht ist auf wenigstens einer an das Randgebiet angrenzenden Oberfläche des Halbleiterkörpers angeordnet, weist ein Halbleiteroxid auf und weist einen Defektbereich mit Kristalldefekten auf, die als Getterzentren für Verunreinigungen dienen.
  • Ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung zur Herstellung eines Halbleiterbauelements, das einen Halbleiterkörper mit einem Innenbereich und einem Randbereich aufweist, umfasst das Herstellen einer Passivierungsschicht wenigstens auf einer an das Randgebiet angrenzenden Oberfläche des Halbleiterkörpers. Die Passivierungsschicht weist ein Halbleiteroxid auf und weist einen Defektbereich mit Kristalldefekten auf, die als Getterzentren für Verunreinigungen dienen.
  • Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Aspekte, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt einen vertikalen Querschnitt durch ein Halbleiterbauelement mit einer Passivierungsschicht gemäß einem Ausführungsbeispiel.
    • 2 zeigt schematisch einen horizontalen Querschnitt durch einen Halbleiterkörper des Halbleiterbauelements gemäß 1.
    • 3 zeigt einen vertikalen Querschnitt eines Halbleiterbauelements mit einer Passivierungsschicht gemäß einem weiteren Ausführungsbeispiel.
    • 4 (die 4A und 4B umfasst) zeigt einen vertikalen Querschnitt eines Teils eines Halbleiterbauelements während verschiedener Verfahrensschritte eines Ausführungsbeispiels eines Verfahrens zur Herstellung eines Halbleiterbauelements mit einer Passivierungsschicht.
    • 5 (die 5A und 5B umfasst) zeigt einen vertikalen Querschnitt eines Teils eines Halbleiterbauelements während verschiedener Verfahrensschritte eines anderen Ausführungsbeispiels eines Verfahrens zur Herstellung eines Halbleiterbauelements mit einer Passivieru ngssch icht.
    • 6 zeigt einen vertikalen Querschnitt durch ein Halbleiterbauelement mit einer Passivierungsschicht gemäß einem weiteren Ausführungsbeispiel.
    • 7 zeigt einen vertikalen Querschnitt eines Randbereichs eines Halbleiterbauelements, das im Randbereich eine Randabschlussstruktur gemäß einem Ausführungsbeispiel aufweist.
    • 8 zeigt einen vertikalen Querschnitt eines Randbereichs eines Halbleiterbauelements, das im Randbereich eine Randabschlussstruktur gemäß einem anderen Ausführungsbeispiel aufweist.
    • 9 zeigt schematisch einen vertikalen Querschnitt durch ein Randbereich und einen Teil eines Innenbereich eines als MOS-Transistor ausgebildeten Halbleiterbauelements.
    • 10 zeigt schematisch einen vertikalen Querschnitt durch ein Randbereich und einen Teil eines Innenbereich eines als Diode ausgebildeten Halbleiterbauelements.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele dargestellt sind, wie die Erfindung realisiert werden kann. Selbstverständlich können die Merkmale der verschiedenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist und sofern sich diese Merkmale nicht gegenseitig ausschließen.
  • 1 zeigt einen vertikalen Querschnitt eines Teils eines Halbleiterbauelements. Das Halbleiterbauelement umfasst einen Halbleiterkörper 100 mit einem Innengebiet 110 und einem Randgebiet 120. Bezugnehmend auf 2, die einen horizontalen Querschnitt des Halbleiterkörpers 100 in einer in 1 eingezeichneten Schnittebene A-A zeigt, kann der Randbereich 120 den Innenbereich 110 in der horizontalen Ebene ringförmig umgeben.
  • Wie nachfolgend noch erläutert wird, können im Innenbereich 110 aktive Bauelementgebiete eines Halbleiterbauelements, insbesondere eines Leistungshalbleiterbauelements, angeordnet sein. Der Randbereich 120 kann ein Bereich des Halbleiterkörpers 100 zwischen dem Innenbereich 110 und einer Randoberfläche 102 des Halbleiterkörpers 100 sein, wenn in dem Halbleiterkörper 100 nur ein Halbleiterbauelement integriert ist. Es ist jedoch auch möglich, in dem Halbleiterkörper 100 mehrere Halbleiterbauelemente zu integrieren. In diesem Fall sind mehrere Innenbereiche vorhanden, die jeweils von einem Randbereich umgeben sind. Die einzelnen Randbereiche sind dann jeweils zwischen zwei Innenbereichen oder zwischen einem Innenbereich und einer Randoberfläche des Halbleiterkörpers angeordnet.
  • Der Halbleiterkörper 100 umfasst ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Gallium-Nitrid (GaN) oder ähnliches. 1 zeigt einen vertikalen Querschnitt durch diesen Halbleiterkörper 100, d. h. einen Querschnitt in einer Schnittebene, die senkrecht zu einer ersten Seite 101 des Halbleiterkörpers 100 verläuft. Diese erste Seite 101 wird nachfolgend auch als Vorderseite bezeichnet.
  • Gemäß einem Ausführungsbeispiel ist im Innenbereich 110 des Halbleiterkörpers 100 wenigstens ein gleichrichtender Bauelementübergang zwischen einem ersten dotierten Bauelementgebiet 11 eines ersten Dotierungstyps und einem zweiten Bauelementgebiet 21 angeordnet. Der Bauelementübergang J ist entweder ein pn-Übergang oder ein Schottky-Übergang. Im ersten Fall ist das zweite Bauelementgebiet 12 ein Halbleitergebiet eines zweiten Dotierungstyps komplementär zu dem ersten Dotierungstyp. Im zweiten Fall ist das weitere Bauelementgebiet 12 ein Schottky-Gebiet oder ein Schottky-Metall, wie beispielsweise Aluminium (AI), Wolfram-Silizid (WSi), Tantal-Silizid (TaSi), Titan-Silizid (TiSi), Platin-Silizid (PtSi) oder Kobalt-Silizid (CoSi).
  • Anschlüsse des Halbleiterbauelements, die diese den Bauelementübergang J bildenden Bauelementgebiete 11, 12 kontaktieren, sind in 1 nicht dargestellt.
  • Bei Anlegen einer das Bauelement in Sperrrichtung polenden Spannung zwischen dem ersten Bauelementgebiet 11 und dem zweiten Bauelementgebiet 12 breitet sich eine Raumladungszone in dem ersten Bauelementgebiet 11 und dem zweiten Bauelementgebiet 12 aus. Zu Zwecken der Erläuterung sei angenommen, dass das erste Bauelementgebiet 11 wesentlich geringer dotiert ist als das zweite Bauelementgebiet 12. In diesem Fall breitet sich die Raumladungszone im Wesentlichen in dem niedriger dotierten ersten Halbleitergebiet 11 aus. Die Dotierungskonzentration des ersten Halbleitergebiets 11 ist beispielsweise geringer als 1014cm-3, insbesondere geringer als 1013cm-3, während die Dotierungskonzentration des zweiten Bauelementgebiets 12 beispielsweise höher als 1018cm-3 oder sogar höher als 1019cm-3 ist.
  • In 1 sind schematisch Äquipotenziallinien eines elektrischen Feldes dargestellt, das im Zusammenhang mit der sich in dem ersten Bauelementgebiet 11 ausbreitenden Raumladungszone steht. Bei dem in 1 dargestellten Ausführungsbeispiel ist das zweite Bauelementgebiet 12 nur im Innenbereich 110 des Halbleiterkörpers 100, nicht jedoch im Randbereich 120 angeordnet. In diesem Fall verlaufen die Äquipotenziallinien im Randbereich 120 des Halbleiterkörpers 100 bis an die Vorderseite 101, wo sie aus dem Halbleiterkörper 100 austreten (nicht dargestellt). Elektrische Feldlinien des elektrischen Feldes verlaufen senkrecht zu den Äquipotenziallinien, sodass im Randbereich 120 des Halbleiterkörpers 100 ein elektrisches Feld vorhanden ist, dessen Feldlinien im Wesentlichen parallel zu der Vorderseite 101 verlaufen. Die im Randbereich 120 des Halbleiterkörpers 100 auftretende maximale elektrische Feldstärke entspricht im Wesentlichen der maximalen elektrischen Feldstärke, die im Innenbereich 110 in dem ersten Bauelementgebiet 11 auftritt. Im Randbereich 120 des Bauelements können zusätzliche Maßnahmen getroffen werden, die eine „Aufweitung“ der Äquipotenziallinien im Randbereich 120, und damit eine Reduktion der elektrischen Feldstärke im Vergleich zum Innenbereich 110 bewirken. Hierdurch kann sichergestellt werden, dass ein Spannungsdurchbruch bei Übersteigen der maximalen Sperrspannungsfestigkeit des Bauelements zuerst im Innenbereich 110, und nicht im Randbereich 120, auftritt. Die maximale Sperrspannungsfestigkeit des Bauelements definiert die maximale Spannung, die zwischen dem ersten Bauelementgebiet 11 und dem zweiten Bauelementgebiet 12 angelegt werden kann, bevor ein Lawinendurchbruch einsetzt und das Bauelement durchbricht. Diese maximale Sperrspannungsfestigkeit kann je nach Dotierungskonzentration des ersten Bauelementgebiets 11 und je nach Abmessung des ersten Bauelementgebiets 11 in einer vertikalen Richtung des Halbleiterkörpers 100, also einer Richtung senkrecht zu der Vorderseite 101, einige 10 V, einige 100 V oder sogar einige Kilovolt (kV) betragen.
  • Da in erläuterter Weise im Randbereich 120 im Bereich der Vorderseite 101 hohe Feldstärken auftreten können, wenn der Bauelementübergang J in Sperrrichtung gepolt ist, ist wenigstens im Randbereich 120 auf der Vorderseite 101 eine Passivierungsschicht 20 vorgesehen, die das Auftreten von Spannungsüberschlägen entlang der Vorderseite 101 verhindern soll. Spannungsüberschläge können beispielsweise dann bereits bei vergleichsweise niedrigen Feldstärken auftreten, wenn während des Betriebs des Halbleiterbauelements Feuchtigkeit oder unerwünschte Ladungen im Randbereich 120 bis an die Vorderseite 101 bzw. bis dicht an die Vorderseite des Halbleiterkörpers 100 gelangen würde
  • Bei einem Ausführungsbeispiel ist vorgesehen, dass die Passivierungsschicht 20 ein Halbleiteroxid aufweist. Dieses Halbleiteroxid ist beispielsweise ein Siliziumoxid (SiO2), ein Silikatglas (SG), ein mit Phosphor dotiertes Siliziumoxid (Phosphor-Silikatglas, PSG), ein mit Bor dotiertes Siliziumoxid (Bor-Silikatglas, BSG) oder ein mit Bor und Phosphor dotiertes Siliziumoxid (Bor-Phosphor-Silikatglas, BPSG). Die Dotierungskonzentration des Fremdstoffs, d.h. bei den genannten Beispielen die Dotierungskonzentrationen von Bor, Phosphor bzw. Bor und Phosphor, betragen beispielsweise jeweils mehr als 2 %, wie beispielsweise zwischen 2 % und 6 %. D.h., bei BPSG beträgt die Konzentration von Bor und Phosphor jeweils mehr als 2%.
  • In einer solchen Passivierungsschicht 20 können elektrische Ladungen eingeschlossen sein, die aus nahezu unvermeidlichen Verunreinigungen während des Herstellungsprozesses der Passivierungsschicht 20 resultieren können. Diese elektrischen Ladungen können positive elektrische Ladungen sein, die beispielsweise aus dem Vorhandensein von Alkaliionen, wie beispielsweise Natriumionen oder Kaliumionen, in der Passivierungsschicht 20 resultieren können, oder können negative Ladungen sein, die beispielsweise durch Hydroxidionen (OH--Ionen) bedingt sein können. Unter dem Einfluss des elektrischen Feldes, das bei sperrendem Bauelement im Randbereich 120 auftreten kann und das auch in der Passivierungsschicht vorhanden ist, können diese elektrischen Ladungen innerhalb der Passivierungsschicht 20 verschoben werden und können sich beispielsweise an bestimmten Stellen der Passivierungsschicht 20 akkumulieren. Dies kann wiederum zu einer Beeinflussung der elektrischen Feldstärke in dem darunterliegenden Randbereich 120, und somit zu einer Beeinflussung der Sperrspannungsfestigkeit des Bauelements im Randbereich 120 führen, und dies um so ausgeprägter, je näher sich diese Ladungen der Hableitergrenzfläche nähern.
  • Um eine negative Auswirkung solcher unvermeidlicher Verunreinigungen auf die Sperrspannungsfestigkeit des Bauelements zu verhindern, weist die in 1 dargestellte Passivierungsschicht 20 einen Defektbereich mit Kristalldefekten auf, die als Getterzentren (Einfangzentren) für Verunreinigungen, wie beispielsweise Alkaliionen oder Hydroxidionen, dienen. Die in 1 dargestellte Passivierungsschicht 20 umfasst zwei Teilschichten, nämlich eine erste Teilschicht 21, die an die Vorderseite 101 des Halbleiterkörpers 100 angrenzt, und eine zweite Teilschicht 22, die auf der ersten Teilschicht 21 angeordnet ist und die durch die erste Teilschicht 21 von dem Halbleiterkörper 100 getrennt ist. Bei diesem Ausführungsbeispiel ist der Defektbereich mit den Kristalldefekten in der zweiten Teilschicht 22 angeordnet. Die Kristalldefekte sind beispielsweise Gitterverschiebungen, Gitterverspannungen, wie beispielsweise durch Fremdatome hervorgerufene Gitterverspannungen, oder Präzipitate von Fremdatomen.
  • Die als Getterzentren wirkenden Kristalldefekte sind in der Lage, von außen eindringende oder in der Schicht 21 schon vorhandene Verunreinigungen, wie beispielsweise die zuvor genannten Alkaliionen und Hydroxidionen „einzufangen“ bzw. dauerhaft zu binden. Hierdurch wird verhindert, dass sich die Verunreinigungen an einer bestimmten Stelle der Passivierungsschicht 20 akkumulieren. Verunreinigungen aus der unteren Teilschicht 21 gelangen hauptsächlich durch Diffusion zu den Getterzentren in der oberen Teilschicht 22, um dann dort festgehalten zu werden.
  • Bei dem Ausführungsbeispiel gemäß 1 ist die Passivierungsschicht 20 nur oberhalb des Randbereichs 120 vorhanden. Dies ist jedoch lediglich ein Beispiel. Wie in 1 gestrichelt dargestellt ist, kann eine Passivierungsschicht 23 auch oberhalb des Innenbereichs 110 vorgesehen sein. Diese Passivierungsschicht 23 oberhalb des Innenbereichs 110 kann entsprechend der Passivierungsschicht 20 im Randbereich 120 ausgebildet sein, d.h., diese Passivierungsschicht 23 kann ebenfalls zwei Teilschichten aufweisen, nämlich eine an die Vorderseite 101 angrenzende Teilschicht ohne Kristalldefekte oder nur mit wenigen Kristalldefekten und eine oberhalb dieser ersten Teilschicht angeordnete zweite Teilschicht mit einem Kristalldefekte aufweisenden Defektbereich. Bei einem weiteren Ausführungsbeispiel ist die Passivierungsschicht 23 oberhalb des Innenbereichs 110 entsprechend der ersten Teilschicht 21 ausgebildet, weist also keine Kristalldefekte oder nur wenige Kristalldefekte auf.
  • Die Konzentration an Kristalldefekten in der zweiten Teilschicht 22 beträgt beispielsweise mehr als 1E14 cm-3, mehr als 1E16 cm-3, oder mehr als 1E18 cm-3. Die erste Teilschicht 21 weist keine Kristalldefekte oder nur wenige Kristalldefekte auf. Das Verhältnis zwischen der Konzentration an Kristalldefekten in der ersten Teilschicht 21 und der zweiten Teilschicht 22 beträgt beispielsweise weniger als 1 /100, weniger 1 /1.000 oder sogar weniger 1 /10.000.
  • Wenngleich die Passivierungsschicht 20 bei dem Halbleiterbauelement gemäß 1 nur oberhalb der Vorderseite 101 des Halbleiterkörpers 100 angeordnet ist, ist die Passivierungsschicht 20 selbstverständlich nicht hierauf beschränkt. 3 zeigt eine vertikale Querschnittsansicht eines Randbereichs 120 eines weiteren Halbleiterbauelements. Bei diesem Halbleiterbauelement ist die Passivierungsschicht 20 im Randbereich 120 sowohl auf der Vorderseite 101 des Halbleiterkörpers 100, als auch auf einer schräg verlaufenden Seitenfläche 102 des Halbleiterkörpers 100 angeordnet. Wie bei dem anhand von 1 erläuterten Ausführungsbeispiel umfasst die Passivierungsschicht 20 zwei Teilschichten 21, nämlich eine erste Teilschicht mit einer geringen Defektkonzentration und eine auf der ersten Teilschicht 21 angeordnete zweite Teilschicht 22 mit einer im Vergleich zu der ersten Teilschicht 21 hohen Defektkonzentration. Hinsichtlich der Zusammensetzung der ersten und zweiten Teilschichten 21, 22 und hinsichtlich der Defektkonzentrationen gelten die im Zusammenhang mit 1 gemachten Erläuterungen für das Ausführungsbeispiel gemäß 3 in entsprechender Weise.
  • Wie bei dem Ausführungsbeispiel gemäß 1, kann auch bei dem Ausführungsbeispiel gemäß 3 eine Passivierungsschicht 23 oberhalb des Innenbereichs 110 des Halbleiterkörpers 100 vorgesehen werden. Die im Zusammenhang mit 1 gemachten Ausführungen zu dieser Passivierungsschicht 23 gelten für die Passivierungsschicht 23 gemäß 3 in entsprechender Weise.
  • Ein Ausführungsbeispiel eines Verfahrens zum Herstellen der Passivierungsschicht 20 wird nachfolgend anhand der 4A und 4B erläutert. Der Halbleiterkörper 100 ist in den 4A und 4B nur schematisch dargestellt. Dotierte Halbleiterbereiche innerhalb dieses Halbleiterkörpers 100 sind nicht gezeigt. Außerdem ist in den 4A und 4B nur die Vorderseite 101 des Halbleiterkörpers 100 dargestellt. Eine eventuell vorhandene, schräg verlaufende Seitenfläche 102 ist nicht gezeigt.
  • Bezug nehmend auf 4A umfasst das Verfahren das Herstellen einer Oxidschicht 21' auf der Vorderseite 101 des Halbleiterkörpers 100. Diese Oxidschicht 21' kann ein undotiertes Halbleiteroxid (Siliziumoxid, SiO2) oder ein mit Bor und/oder Phosphor dotiertes Halbleiteroxid (BSG, PSG, BPSG) sein. Diese Oxidschicht 21' kann durch ein thermisches Oxidationsverfahren oder durch ein CVD-Verfahren hergestellt werden, wobei bei einem thermischen Oxidationsverfahren die Oxidationsatmosphäre gegebenenfalls Bor und/oder Phosphor enthält.
  • Eine Dicke d der Oxidschicht 21', d.h. eine Abmessung dieser Oxidschicht 21' in einer Richtung senkrecht zu der Vorderseite 101 beträgt beispielsweise zwischen 100 Nanometern (nm) und 5 Mikrometern (um), insbesondere zwischen 200 Nanometern und 2 Mikrometern.
  • Bezug nehmend auf 4B wird anschließend eine Schädigungsimplantation durchgeführt, bei der Fremdatome über eine der Vorderseite 101 des Halbleiterkörpers 100 abgewandte Seite 201 der Oxidschicht 21' in die Oxidschicht 21' implantiert werden. Die Implantationsenergie, mit der die Fremdatome in die Oxidschicht 21' implantiert werden, ist hierbei so gewählt, dass durch die Implantation Kristalldefekte in einem an die Oberfläche 201 angrenzenden Bereich der Oxidschicht 21' entstehen, während die Fremdatome in tiefer liegende, an die Vorderseite 101 angrenzende Bereiche der Oxidschicht 21' nicht vordringen. Solche Bereiche der Oxidschicht 21', in denen Kristalldefekte erzeugt werden, bilden die zweite Teilschicht 22 der Passivierungsschicht, während die Bereiche der Oxidschicht 21', die an die Vorderseite 101 angrenzen und in denen keine Kristalldefekte erzeugt werden, die erste Teilschicht 21 der Passivierungsschicht 20 bilden. Die erste Teilschicht 21 entspricht damit einem Abschnitt der Oxidschicht 21', der durch die Implantation der Fremdatome nicht verändert wurde.
  • Eine Implantationsdosis der Fremdatome (eine Menge von Fremdatomen pro Flächeneinheit) beträgt beispielsweise zwischen 1E13 cm-2 und 1E16 cm-2. Die Implantationsenergie, also die Energie, mit der die Fremdatome implantiert werden, beträgt beispielsweise zwischen 100 keV und 4 MeV, und insbesondere zwischen 170 keV und 3 MeV. Die Implantationsenergie ist insbesondere abhängig von der Art der implantierten Fremdatome und von der Tiefe, bis in welche die Fremdatome in die Oxidschicht 21' implantiert werden sollen. Allgemein gilt, dass bei einer gegebenen Art von Fremdatomen die Fremdatome umso tiefer in die Oxidschicht 21' implantiert werden, je höher die Implantationsenergie ist. Die Implantationsenergie ist bei einem Ausführungsbeispiel außerdem abhängig von der Dicke der Oxidschicht 21' so gewählt, dass die Fremdatome nicht bis an die Vorderseite 101 des Halbleiterkörpers 100 gelangen, dass also ein Abschnitt der Oxidschicht 21' verbleibt, in den keine Fremdatome eingebracht werden.
  • Geeignete Fremdatome zur Schädigung des Kristallgitters in der zweiten Teilschicht 22 sind beispielsweise Halbleiteratome, wie beispielsweise Siliziumatome, Sauerstoffatome, Argonatome, Heliumatome, Protonen, Phosphoratome, oder Ähnliches Die implantierten Fremdatome führen zu einer Schädigung des Kristallgitters der Oxidschicht 21', wobei solche geschädigten Bereiche des Kristallgitters (Kristalldefekte) als wirkungsvolle Getterzentren für Verunreinigungen dienen.
    Die 5A und 5B veranschaulichen ein weiteres Verfahren zur Herstellung einer Passivierungsschicht 20, die einen Defektbereich mit Kristalldefekten enthält. Bezug nehmend auf 5A sieht dieses Verfahren das Herstellen einer ersten Teilschicht 21 auf der Vorderseite 101 des Halbleiterkörpers 100 vor. Diese erste Teilschicht 21 kann entsprechend der Oxidschicht 21' gemäß 4A hergestellt werden und kann beispielsweise eine undotierte oder eine dotierte Oxidschicht sein. Die Dicke der ersten Teilschicht beträgt beispielsweise zwischen 50 nm (Nanometer) und 1500nm, insbesondere zwischen 100nm und 500nm.
  • Bezug nehmend auf 5B wird auf der ersten Teilschicht 21 die zweite Teilschicht 22, die wenigstens einen Defektbereich mit Kristalldefekten aufweist, hergestellt. Die zweite Teilschicht 22 umfasst beispielsweise ein undotiertes Halbleiteroxid (wie beispielsweise SiO2) oder ein mit Bor und/oder Phosphor dotiertes Halbleiteroxid (wie beispielsweise BSG, PSG oder BPSG). Das Herstellen dieser zweiten Teilschicht 22 umfasst beispielsweise ein Plasmaabscheideverfahren. Anders als bei einem thermischen Oxidationsverfahren oder einem CVD-Verfahren weist eine durch ein Plasmaabscheideverfahren hergestellte Oxidschicht eine vergleichsweise hohe Dichte (Konzentration) an Kristalldefekten auf, sodass sich eine solche durch ein Plasmaabscheideverfahren hergestellte Oxidschicht als zweite Teilschicht 22 der Passivierungsschicht 20 eignet. Die Dicke der zweiten Teilschicht 22 beträgt beispielsweise zwischen 100 Nanometern und 2 Mikrometern, insbesondere zwischen 150 Nanometern und 1 Mikrometer. Bei einer dotierten Oxidschicht beträgt die Bor- und/oder Phosphorkonzentration beispielsweise jeweils zwischen 2 % und 6 %.
  • Bei einem weiteren Ausführungsbeispiel ist vorgesehen, in dem Bereich der Passivierungsschicht 20, der den Defektbereich enthält, also in die zweite Teilschicht 22 bei den zuvor erläuterten Ausführungsbeispielen, weitere Fremdatome einzubringen, die als Getterzentren für Verunreinigungen dienen können. Solche Fremdatome sind beispielsweise Argonatome, Wasserstoffatome, Kohlenstoffatome. Diese Fremdatome können stabil in das Gitter der Passivierungsschicht 20 eingebaut werden. Bei dem anhand der 4A und 4B erläuterten Verfahren können diese Fremdatome über die Vorderseite 201 in die zweite Teilschicht 22 implantiert werden. Bei dem anhand der 4A und 4B erläuterten Verfahren können diese Fremdatome dem Prozessgas bei der Plasmaabscheidung zugegeben werden.
  • Bei einem weiteren, nicht dargestellten Ausführungsbeispiel der Passivierungsschicht 20 grenzt die Kristalldefekte aufweisende zweite Teilschicht 22 unmittelbar an die Vorderseite 101 des Halbleiterkörpers an.
  • Die Passivierungsschicht 20 ist nicht darauf beschränkt, nur eine Teilschicht mit Defektbereich zu besitzen, sondern kann auch mit mehreren solcher Teilschichten realisiert werden. 6 zeigt einen vertikalen Querschnitt einer solchen an einer Seite 101 eines Halbleiterkörpers 100 angeordneten Passivierungsschicht 20, die mehrere Teilschichten mit Defektbereichen aufweist. Die in 6 dargestellte Passivierungsschicht 20 umfasst einen Schichtstapel, der abwechselnd erste Teilschichten 211, 212 mit einer niedrigen Defektkonzentration und zweite Teilschichten 221, 222 mit einer im Vergleich zu den ersten Teilschichten 211, 212 hohen Defektkonzentration aufweist. Bezüglich der Eigenschaften und Zusammensetzungen der ersten Teilschichten 211, 212 gelten die zuvor für die erste Teilschicht 21 gemachten Ausführungen in entsprechender Weise. Für die Eigenschaften und die Zusammensetzung der zweiten Teilschichten 221, 222 gelten die zuvor im Zusammenhang mit der zweiten Teilschicht 22 gemachten Ausführungen in entsprechender Weise.
  • Wenngleich bei dem Ausführungsbeispiel gemäß 6 nur zwei erste Teilschichten 211, 212 und zwei zweite Teilschichten 221, 222 dargestellt sind, ist die Passivierungsschicht 20 nicht hierauf beschränkt. Es können auch mehr als zwei erste und zweite Teilschichten vorgesehen werden.
  • Die Passivierungsschicht 20 gemäß 6 kann durch das anhand der 4A und 4B erläuterte Verfahren dadurch hergestellt werden, dass die anhand der 4A und 4B erläuterten Verfahrensschritte mehrmals (bei dem Beispiel gemäß 6 zweimal) aufeinanderfolgend durchgeführt werden. Oder die Passivierungsschicht 20 gemäß 6 kann durch das anhand der 5A und 5B erläuterte Verfahren dadurch hergestellt werden, dass die dort beschriebenen Verfahrensschritte mehrmals (zweimal) aufeinanderfolgend durchgeführt werden.
  • In nicht näher dargestellter Weise kann auf der Passivierungsschicht 20 wenigstens eine weitere Passivierungsschicht, wie beispielsweise eine Nitridschicht und/oder ein undotiertes Oxid (Silikatglas), hergestellt werden.
  • Die zuvor erläuterte Passivierungsschicht 20 kann Teil einer beliebigen Randabschlussstruktur eines Halbleiterbauelements sein. Zwei Beispiele solcher Randabschlussstrukturen sind in den 6 und 7 dargestellt, die jeweils einen vertikalen Querschnitt durch den Randbereich 120 eines Halbleiterbauelements zeigen.
  • Bezug nehmend auf 7 kann die Randabschlussstruktur des Halbleiterbauelements mindestens einen Feldring 31 aufweisen, der den Innenbereich 110 des Halbleiterbauelements in nicht näher dargestellter Weise ringförmig umgibt. Dieser Feldring 31 ist komplementär zu dem ersten Bauelementgebiet 11 dotiert. Optional ist eine Feldplatte 32 an den wenigstens einen Feldring 31 angeschlossen. Diese Feldplatte 32 ist oberhalb der Vorderseite 101 angeordnet und in die Passivierungsschicht 20 eingebettet. Wie in 7 dargestellt ist, kann das Bauelement mehr als einen Feldring 31 aufweisen, wobei die einzelnen Feldringe 31 in einer Richtung, die vom Innenbereich 110 wegzeigt, beabstandet zueinander angeordnet sind.
  • Bei dem in 8 dargestellten Halbleiterbauelement weist die Randabschlussstruktur eine VLD-(Variation of Lateral Doping)-Zone auf, die den Innenbereich 110 in nicht näher dargestellter Weise ringförmig umgibt. Diese VLD-Zone besitzt eine zu dem ersten Bauelementgebiet 11 komplementäre Dotierung und eine Dotierungskonzentration bzw. Dotierungsdosis, die in einer Richtung, die von dem Innenbereich 110 wegzeigt, abnimmt.
  • Eine Randabschlussstruktur mit der zuvor erläuterten Passivierungsschicht 20 eignet sich für beliebige Halbleiterbauelemente, insbesondere für vertikale Halbleiterbauelemente. Zwei Beispiele solcher Halbleiterbauelemente sind in den 9 und 10 dargestellt. Die 9 und 10 veranschaulichen jeweils einen vertikalen Querschnitt durch den Randbereich 120 und einen Ausschnitt des Innenbereichs 110 eines vertikalen Leistungsbauelements. Die Passivierungsschicht 20 ist bei diesen Ausführungsbeispielen lediglich oberhalb der Vorderseite 101 des Halbleiterkörpers 100 dargestellt, außerdem sind keine weiteren Randabschlussstrukturen, wie ein Feldring oder eine VLD-Zone, dargestellt. Selbstverständlich können die in den 9 und 10 dargestellten Randabschlussstrukturen in Übereinstimmung mit den zuvor erläuterten Ausführungsbeispielen modifiziert werden.
  • Das in 9 dargestellte Halbleiterbauelement ist als MOS-Transistor ausgebildet und umfasst im Innenbereich 110 des Halbleiterkörpers ein Zellenfeld mit einer Vielzahl von Transistorzellen, denen ein Driftgebiet 11 gemeinsam ist. Dieses Driftgebiet 11 ist durch das zuvor erläuterte erste Bauelementgebiet 11 gebildet. Die einzelnen Transistorzellen umfassen außerdem ein Bodygebiet 12 und ein Sourcegebiet 13, das durch das Bodygebiet 12 von dem Driftgebiet 11 getrennt ist. Die einzelnen Bodygebiete 12 entsprechen dem zuvor erläuterten zweiten Bauelementgebiet und bilden einen pn-Übergang mit dem Driftgebiet 11. Die einzelnen Transistorzellen umfassen außerdem jeweils eine Gateelektrode 41, die durch ein Gatedielektrikum 42 von dem Halbleiterkörper 100 dielektrisch isoliert ist und die benachbart zu dem Bodygebiet 12 angeordnet ist. Die einzelnen Transistorzellen sind parallel geschaltet, indem die Gateelektroden 41 an einen gemeinsamen Gateanschluss G (nur schematisch dargestellt) angeschlossen sind, und indem die einzelnen Source- und Bodyzonen 12, 13 an einen gemeinsamen Sourceanschluss S (nur schematisch dargestellt) angeschlossen sind. Der Anschluss der Bodygebiete 12 an die Sourceelektrode S kann über Kontaktgebiete 14 des gleichen Leitungstyps wie die Bodygebiete erfolgen. Die Gateelektroden 41 sind in dem dargestellten Ausführungsbeispiel als Trenchelektroden (Grabenelektroden) ausgebildet, sind also in einem Graben angeordnet, der sich ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 erstreckt. Das Realisieren der Gateelektroden 41 als Trenchelektroden ist jedoch nur ein Beispiel. Diese Gateelektroden können auch mit einer anderen Elektrodentopologie ausgebildet sein, beispielsweise als planare Elektroden oberhalb der Vorderseite 101.
  • Bezug nehmend auf 9 umfasst der MOS-Transistor außerdem ein Draingebiet 14. Dieses Draingebiet 14 kann an das Driftgebiet 11 angrenzen (wie dargestellt). Optional kann eine Feldstoppzone (nicht dargestellt) desselben Leitungstyps wie das Driftgebiet 11 zwischen dem Driftgebiet 11 und dem Draingebiet 14 vorgesehen sein, wobei die Feldstoppzone höher dotiert ist als das Driftgebiet 11. Das Draingebiet 14 ist an einen Drainanschluss D (schematisch dargestellt) angeschlossen.
  • Der MOS-Transistor kann als n-leitender oder als p-leitender MOS-Transistor ausgebildet sein. Bei einem n-leitenden MOS-Transistor sind die Sourcegebiete 13 und das Driftgebiet 11 n-dotiert, während das Bodygebiet 12 p-dotiert ist. Bei einem p-leitenden MOS-Transistor sind die Sourcegebiete 13 und das Driftgebiet 11 p-dotiert, während die Bodygebiete 12 n-dotiert sind. Außerdem kann das Bauelement als MOSFET oder als IGBT ausgebildet sein. Bei einem MOSFET ist das Draingebiet 14 vom gleichen Leitungstyp wie das Driftgebiet 11 und die Sourcegebiete 13. Bei einem IGBT ist das Draingebiet 14 (das in diesem Fall auch als Emittergebiet bezeichnet wird) komplementär zu dem Driftgebiet 11 und den Sourcegebieten 13 dotiert. Die Dotierungskonzentration des Driftgebiets 11 liegt beispielsweise zwischen 1E12 cm-3 und 1E14 cm-3, die Dotierungskonzentrationen der Sourcegebiete 13 und des Draingebiets 14 liegen beispielsweise oberhalb von 1019 cm-3 und die Dotierungskonzentration der Bodygebiete 12 liegt beispielsweise zwischen 1E16 cm-3 und 1E18 cm-3.
  • Das in 10 dargestellte Halbleiterbauelement ist als Diode ausgebildet und unterscheidet sich von dem in 9 dargestellten MOS-Transistor im Wesentlichen dadurch, dass anstelle des Transistorzellenfeldes ein Emitter 12 im Innenbereich 110 vorhanden ist. Dieser Emitter 12 ist durch das zuvor erläuterte zweite Bauelementgebiet 12 gebildet. Eine Basis der Diode ist durch das erste Bauelementgebiet 11 gebildet, die komplementär zu dem Emitter 12 dotiert ist. Das Bauelement weist außerdem einen weiteren Emitter 51 auf, der durch die Basis 11 von dem Emitter 12 getrennt ist. Die Basis 11 ist beispielsweise n-dotiert. Der Emitter 12 ist beispielsweise p-dotiert und bildet ein Anodengebiet der Diode, während der weitere Emitter 51 beispielsweise n-dotiert ist und ein Kathodengebiet der Diode bildet. Der weitere Emitter 51 ist dabei höher dotiert als die Basis 11. Die Dotierungskonzentration der Basis 11 kann beispielsweise der Dotierungskonzentration des Driftgebiets 11 gemäß 9 entsprechen. Die Dotierungskonzentrationen der beiden Emitter 12, 51 liegen beispielsweise über 1E19 cm-3.
  • Die erläuterte Randabschlussstruktur mit der Passivierungsschicht ist selbstverständlich nicht darauf beschränkt, in einer Diode, einem MOSFET oder einem IGBT realisiert zu werden. Diese Randabschlussstruktur 40 kann in jeder Art von Halbleiterbauelement realisiert sein, insbesondere in jeder Art von vertikalem Halbleiterbauelement. Andere Arten von Halbleiterbauelementen, in denen die Randabschlussstruktur implementiert sein kann, sind beispielsweise bipolare Sperrschichttransistoren (BJTs) oder Thyristoren.

Claims (26)

  1. Halbleiterbauelement, das aufweist: einen Halbleiterkörper (100), der ein Innengebiet (110) und ein Randgebiet (120) aufweist; eine Passivierungsschicht (20), die wenigstens auf einer an das Randgebiet angrenzenden Oberfläche (101) des Halbleiterkörpers (100) angeordnet ist, die ein Halbleiteroxid aufweist und die einen Defektbereich mit Kristalldefekten aufweist, die als Getterzentren für Verunreinigungen dienen.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die Passivierungsschicht (20) aufweist: eine erste Teilschicht (21), die an den Halbleiterkörper (100) im Bereich der ersten Oberfläche angrenzt; und eine zweite Teilschicht (22) auf der ersten Teilschicht, wobei der Defektbereich in der zweiten Teilschicht (22) angeordnet sind.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem eine Konzentration an Kristalldefekten in dem Defektbereich größer als 1E14 cm-3 ist.
  4. Halbleiterbauelement nach Anspruch 2, bei dem eine Konzentration an Kristalldefekten in der ersten Teilschicht (21) kleiner als 1E13 cm-3 ist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Kristalldefekte einen oder mehrere der folgenden Defekte umfassen: Gitterverschiebungen; Gitterverspannungen; Präzipitate von Fremdatomen.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Passivierungsschicht (20) wenigstens eines der folgenden Materialien aufweist: Siliziumoxid; BPSG; PSG; BSG; und SG (Silikatglas).
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: wenigstens einen gleichrichtenden Übergang (J) in dem Innengebiet.
  8. Halbleiterbauelement nach Anspruch 7, bei dem der gleichrichtende Übergang einer der folgenden ist: ein pn-Übergang zwischen komplementär dotierten Halbleitergebieten; ein Schottkyübergang.
  9. Halbleiterbauelement nach Anspruch 7, das weiterhin aufweist: ein Zellenfeld mit mehreren Transistorzellen im Innengebiet; wobei jede Transistorzelle einen pn-Übergang zwischen einem Bodygebiet (12) und einem Driftgebiet (11) und eine Gateelektrode (41), die durch ein Gatedielektrikum (42) gegenüber dem Bodygebiet (12) isoliert ist, aufweist.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Passivierungsschicht (20) auf zwei Oberflächen (101, 102) aufgebracht ist, die aneinander angrenzen und die einen Winkel größer oder gleich 90° einschließen.
  11. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Randbereich (120) den Innenbereich (110) in einer horizontalen Ebene des Halbleiterkörpers (100) ringförmig umgibt.
  12. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die Passivierungsschicht (20) auch oberhalb des Innenbereichs (110) auf dem Halbleiterkörper (100) angeordnet ist.
  13. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: eine Randabschlussstruktur (31, 32; 32) im Randbereich (120).
  14. Verfahren zur Herstellung eines Halbleiterbauelements, das einen Halbleiterkörper (100) mit einem Innenbereich (110) und einem Randbereich (120) aufweist, wobei das Verfahren aufweist: Herstellen einer Passivierungsschicht (20) wenigstens auf einer an das Randgebiet (120) angrenzenden Oberfläche (101) des Halbleiterkörpers (100), wobei die Passivierungsschicht (20) ein Halbleiteroxid aufweist und einen Defektbereich mit Kristalldefekten aufweist, die als Getterzentren für Verunreinigungen dienen.
  15. Verfahren nach Anspruch 14, bei dem das Herstellen der Passivierungsschicht (20) aufweist: Herstellen einer Oxidschicht (21') auf der wenigstens einen Oberfläche; Durchführen einer Schädigungsimplantation, bei der Teilchen in die Oxidschicht (21') implantiert werden, um dadurch die Defektbereiche zu erzeugen.
  16. Verfahren nach Anspruch 15, bei der die Oxidschicht wenigstens eines der folgenden Materialien aufweist: Siliziumoxid; BPSG; PSG; BSG; und SG.
  17. Verfahren nach Anspruch 15 oder 16, bei dem die Teilchen wenigstens eine der nachfolgenden Teilchenarten aufweisen: Halbleiteratome, Sauerstoffatome, Argonatome, Heliumatome, Protonen und Phosphoratome.
  18. Verfahren nach einem der Ansprüche 15 bis 17, bei dem eine Implantationsdosis der Teilchen zwischen 1E13 cm-2 und 1E16 cm-2 beträgt.
  19. Verfahren nach einem der Ansprüche 15 bis 18, bei dem eine Implantationsenergie der Schädigungsimplantation zwischen 100 keV und 4MeV oder zwischen 170keV und 3 MeV beträgt.
  20. Verfahren nach einem der Ansprüche 15 bis 19, bei dem eine Dicke der Oxidschicht zwischen 100 Nanometern und 5 Mikrometern oder zwischen 200 Nanometern und 2 Mikrometern beträgt.
  21. Verfahren nach Anspruch 14, bei dem das Herstellen der Passivierungsschicht aufweist: Herstellen einer Teilschicht (22) der Passivierungsschicht mittels eines Plasmaabscheideverfahrens.
  22. Verfahren nach Anspruch 21, bei dem die Teilschicht (22) wenigstens eines der folgenden Materialien aufweist: Siliziumoxid; BPSG; PSG; BSG; und SG.
  23. Verfahren nach Anspruch 21 oder 22, bei dem die Teilschicht (22) angrenzend an die wenigstens eine Oberfläche hergestellt wird.
  24. Verfahren nach Anspruch 21 oder 22, bei dem das Herstellen der Passivierungsschicht (20) weiterhin aufweist: Herstellen einer weiteren Teilschicht (21) angrenzend an die wenigstens eine Oberfläche, und Herstellen der Teilschicht (22) auf der weiteren Teilschicht (21).
  25. Verfahren nach Anspruch 24, bei dem die weitere Teilschicht (21) eine thermische Oxidschicht ist.
  26. Verfahren nach einem der Anspruch 21 bis 24, bei dem die weitere Teilschicht (21) wenigstens eines der folgenden Materialien aufweist: Siliziumoxid; BPSG; PSG; BSG; und SG.
DE102013218494.8A 2013-09-16 2013-09-16 Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren Active DE102013218494B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102013218494.8A DE102013218494B4 (de) 2013-09-16 2013-09-16 Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren
US14/485,852 US9177829B2 (en) 2013-09-16 2014-09-15 Semiconductor component having a passivation layer and production method
CN201410469490.XA CN104465537B (zh) 2013-09-16 2014-09-15 具有钝化层的半导体元件以及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013218494.8A DE102013218494B4 (de) 2013-09-16 2013-09-16 Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102013218494A1 DE102013218494A1 (de) 2015-03-19
DE102013218494B4 true DE102013218494B4 (de) 2021-06-02

Family

ID=52579871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013218494.8A Active DE102013218494B4 (de) 2013-09-16 2013-09-16 Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US9177829B2 (de)
CN (1) CN104465537B (de)
DE (1) DE102013218494B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2993699B1 (de) * 2014-09-04 2018-03-21 IMEC vzw Verfahren zur Herstellung kristalliner photovoltaischer Zellen
CN110098155A (zh) * 2018-01-30 2019-08-06 无锡华润微电子有限公司 半导体器件的复合型表面钝化结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910746A1 (de) * 1968-03-04 1970-03-12 Hitachi Ltd Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3851271T2 (de) * 1987-06-11 1995-04-06 Philips Nv Halbleiteranordnung mit einem Kondensator und einer vergrabenen Passivierungsschicht.
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
DE102006025135A1 (de) * 2006-05-30 2007-12-06 Infineon Technologies Ag Halbleiterbauelement mit einer mehrere Abschnitte aufweisenden Passivierungsschicht
DE102006046853A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198666A (ja) * 1991-11-20 1993-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102007030755B3 (de) * 2007-07-02 2009-02-19 Infineon Technologies Austria Ag Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
EP2081233A1 (de) * 2007-12-21 2009-07-22 SEMIKRON Elektronik GmbH & Co. KG Leistungsdiode mit grabenförmigen Anodenkontaktbereich
US20090189240A1 (en) * 2008-01-25 2009-07-30 Infineon Technologies Austria Ag Semiconductor device with at least one field plate
US8159022B2 (en) * 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
KR101623547B1 (ko) * 2009-12-15 2016-05-23 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
US8785997B2 (en) * 2012-05-16 2014-07-22 Infineon Technologies Ag Semiconductor device including a silicate glass structure and method of manufacturing a semiconductor device
US9287165B2 (en) * 2013-06-26 2016-03-15 Infineon Technologies Ag Semiconductor device and method for producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910746A1 (de) * 1968-03-04 1970-03-12 Hitachi Ltd Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3851271T2 (de) * 1987-06-11 1995-04-06 Philips Nv Halbleiteranordnung mit einem Kondensator und einer vergrabenen Passivierungsschicht.
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
DE102006025135A1 (de) * 2006-05-30 2007-12-06 Infineon Technologies Ag Halbleiterbauelement mit einer mehrere Abschnitte aufweisenden Passivierungsschicht
DE102006046853A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Randkonstruktion für ein Halbleiterbauelement

Also Published As

Publication number Publication date
DE102013218494A1 (de) 2015-03-19
US9177829B2 (en) 2015-11-03
CN104465537B (zh) 2017-11-24
CN104465537A (zh) 2015-03-25
US20150076597A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE3122768C2 (de)
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE202012013628U1 (de) Halbleiterbauteil
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102013106902A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellgebiet und einem Randgebiet
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102013217225A1 (de) Halbleiterbauelement mit einer Passivierungsschicht und Verfahren zu dessen Herstellung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE212018000097U1 (de) Halbleitervorrichtung
DE10047152A1 (de) Hochvolt-Diode und Verfahren zu deren Herstellung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102019216131A1 (de) Halbleitervorrichtung
DE112019001937T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative