CN110098155A - 半导体器件的复合型表面钝化结构及其制造方法 - Google Patents

半导体器件的复合型表面钝化结构及其制造方法 Download PDF

Info

Publication number
CN110098155A
CN110098155A CN201810092164.XA CN201810092164A CN110098155A CN 110098155 A CN110098155 A CN 110098155A CN 201810092164 A CN201810092164 A CN 201810092164A CN 110098155 A CN110098155 A CN 110098155A
Authority
CN
China
Prior art keywords
layer
reflux
doped silica
boron
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810092164.XA
Other languages
English (en)
Inventor
甘新慧
张伟民
蒋正勇
韩冲
钱叶华
计建新
王国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Microelectronics Co Ltd filed Critical Wuxi China Resources Microelectronics Co Ltd
Priority to CN201810092164.XA priority Critical patent/CN110098155A/zh
Publication of CN110098155A publication Critical patent/CN110098155A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件的复合型表面钝化结构，包括绝缘介质层；掺磷二氧化硅层，形成于所述绝缘介质层上；回流层，包括掺硼二氧化硅层或掺硼磷二氧化硅层，所述回流层形成于所述掺磷二氧化硅层上；聚酰亚胺层，覆盖于所述回流层上。本发明通过采用绝缘介质层‑掺磷二氧化硅层‑回流层‑聚酰亚胺层形成复合型表面钝化结构，实现了对可移动的金属离子的捕捉，提高了半导体器件在高压下的热稳定性和可靠性。同时掺磷二氧化硅层还可以降低加热回流的温度；采用掺硼二氧化硅层或掺硼磷二氧化硅层作为回流层，可使得回流的效果更好，促进半导体器件表面的平坦化。采用聚酰亚胺层既可以降低可移动金属离子的影响，又可以保护半导体器件表面免于擦伤。

Description

半导体器件的复合型表面钝化结构及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件的复合型表面钝化结构及其制造方法。
背景技术
半导体器件较差的表面钝化结构可能会危害到漏电流和击穿电压，距离半导体表面较近的可动电荷可以引起边缘处电场的变化，导致半导体器件工作时击穿电压发生变化。对于平面型半导体器件，通常采用二氧化硅来作为半导体器件的钝化层，然而，由于钠离子与钾离子可以在二氧化硅层内迁移，从而可以引起击穿电压的不稳定。
在现有的半导体器件制造中，对于半导体器件的表面钝化层结构通常采用三层薄膜：等离子增强化学气相淀积的二氧化硅、氮化硅或者氮氧化硅和聚酰亚胺，以此来克服金属钠与钾的影响。但是这种表面钝化结构仍然存在长期热稳定性较差、可靠性较低的问题。
发明内容
基于此，有必要针对现有半导体器件的表面钝化结构热稳定性差、可靠性低的问题，提供一种半导体器件的复合型表面钝化结构及其制造方法。
一种半导体器件的复合型表面钝化结构，包括：
绝缘介质层；
掺磷二氧化硅层，形成于所述绝缘介质层上；
回流层，包括掺硼二氧化硅层或掺硼磷二氧化硅层，所述回流层形成于所述掺磷二氧化硅层上；
聚酰亚胺层，覆盖于所述回流层上。
在其中一个实施例中，所述绝缘介质层包括热氧化层和淀积于所述热氧化层上的二氧化硅层。
在其中一个实施例中，所述回流层包括形成于所述掺磷二氧化硅层上的掺硼二氧化硅层和形成于掺硼二氧化硅层上的掺硼磷二氧化硅层。
在其中一个实施例中，所述半导体器件是碳化硅器件，所述复合型表面钝化结构形成于碳化硅衬底上。
在其中一个实施例中，所述热氧化层的厚度为50nm。
在其中一个实施例中，所述二氧化硅层的厚度为0.2um～1um。
在其中一个实施例中，所述掺磷二氧化硅层的厚度为0.5um～1um。
在其中一个实施例中，所述掺硼二氧化硅层的厚度为0.5um～1um，所述掺硼磷二氧化硅层的厚度为0.5um～1um。
一种半导体器件的复合型表面钝化结构的制造方法，包括：
形成绝缘介质层；
在所述绝缘介质层上淀积掺磷二氧化硅层；
在所述掺磷二氧化硅层上淀积回流层，并进行加热回流处理使得半导体器件表面平坦化，所述回流层包括掺硼二氧化硅层和/或掺硼磷二氧化硅层；
在所述回流层上覆盖聚酰亚胺层。
上述半导体器件的复合型表面钝化结构及其制造方法。通过采用绝缘介质层-掺磷二氧化硅层-回流层-聚酰亚胺层形成复合型表面钝化结构，实现了对可移动的金属离子的捕捉，提高了半导体器件在高压下的热稳定性和可靠性。同时掺磷二氧化硅层还可以降低加热回流的温度；通过采用掺硼二氧化硅层和/或掺硼磷二氧化硅层作为回流层，可使得加热回流的效果更好，并且有利于半导体器件表面的平坦化；通过采用聚酰亚胺层既可以降低可移动金属离子的影响，又可以保护半导体器件的表面免受外力作用带来的擦伤。
附图说明
图1为一实施例中的半导体器件的复合型表面钝化结构示意图；
图2为一实施例中的绝缘介质层的组成结构示意图；
图3为一实施例中的形成有复合型表面钝化结构的半导体器件结构示意图；
图4为一实施例中的半导体器件的复合型表面钝化结构的制造方法流程图。
附图标记说明：
10：碳化硅衬底；100：绝缘介质层；200：掺磷二氧化硅层；300：回流层；400：聚酰亚胺层；
110：热氧化层；120：二氧化硅层；310：掺硼二氧化硅层；320：掺硼磷二氧化硅层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
电力电子器件(Power Electronic Device)又称功率半导体器件，主要用于电力设备的电能变换和控制电路方面大功率的电子器件(通常指电流为数十至数千安，电压为数百伏以上)。功率半导体器件的分类方法很多，种类也很多，包括晶闸管、GTO(门极可关断晶闸管)、GTR(电力晶体管)、MOSFET(电力场效应晶体管)、IGBT(绝缘栅双极晶体管)以及电力二极管等等。其中，如IGBT，具有开关速度高，开关损耗小，耐脉冲电流冲击的能力高，通态压降较低，输入阻抗高，电压驱动功率小等特点。
请参照图1，为一实施例中的半导体器件的复合型表面钝化结构示意图。一种半导体器件的复合型表面钝化结构，可以包括：绝缘介质层100，掺磷二氧化硅层200，回流层300以及聚酰亚胺层400。其中，掺磷二氧化硅层200用于捕捉可以移动的金属离子，例如金属钠离子、金属钾离子。回流层300用于增加回流效果，同时促进半导体器件表面的平坦化。聚酰亚胺层400既可以降低可移动金属离子的影响，又可以保护半导体器件表面免受擦伤。示例性地，本发明的半导体器件优选为碳化硅器件，即衬底材质为碳化硅的器件，可以理解，本领域技术人员可以根据实际应用情况和产品性能进行选择和调整。
请参照图2，为一实施例中的绝缘介质层的组成结构示意图。绝缘介质层100可以包括热氧化层110和淀积于热氧化层110上的二氧化硅层120。本发明对于热氧化层的环境没有特别限制，可以根据实际应用情况和产品性能进行选择和调整，本发明优选热氧化的温度范围为1000℃～1500℃，更优选为1100℃～1400℃，优选的反应气体为氧气。本发明对于二氧化硅层的形成方式没有特别限制，以本领域技术人员熟知的淀积工艺即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相淀积工艺，更优选为真空电子束蒸发和等离子增强化学气相淀积工艺，最优选为等离子增强化学气相淀积工艺。其中，热氧化层110的厚度可以根据实际应用情况以及产品性能进行选择和调整，本发明优选热氧化层110的厚度为50nm。同样，二氧化硅层120的厚度可以根据实际应用情况以及产品性能进行选择和调整，本发明优选化学气相淀积之后形成的二氧化硅层120的厚度为0.3um～1.1um，更优选为0.2um～1um。优选的热氧化层110以及二氧化硅层120的厚度分别为50nm和0.2um～1um可以进一步加厚热氧化层的厚度以保护碳化硅衬底受加热的影响更加的小，同时因为传统的表面钝化结构也是采用厚度相同的热氧化层，而本申请通过增加了厚度在微米级的二氧化硅层，所以不会影响半导体器件的整体尺寸，还能和其他部件协同作用以提高半导体器件的整体性能。
碳化硅衬底作为第三代半导体材料，碳化硅具有高的禁带宽度(2.4eV～3.3eV)、高的热导率(5W·cm-1K-1～7W·cm-1K-1)、高的临界击穿电场(>2*106V·cm-1)、与硅相当的电子迁移率、化学性质稳定、高硬度、耐摩擦以及抗辐射等一系列的优点，在高温、高频、大功率等方面有着广泛的应用。
可以理解，本发明制得的复合型表面钝化结构可以是形成于碳化硅衬底上。可以理解，碳化硅衬底用来为后续形成于其上的薄膜材料提供物理支撑。其中，绝缘介质层100通过淀积工艺形成于碳化硅衬底上，可以理解，与碳化硅衬底淀积接触的是热氧化层110。本发明对于碳化硅衬底的材料选取没有特别限制，以本领域技术人员熟知的碳化硅衬底材料即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明优选碳化硅衬底为4H-SiC、6H-SiC以及3C-SiC，更优选地，碳化硅衬底选择4H-SiC和6H-SiC，最优选地，碳化硅衬底选择4H-SiC。本发明所使用的碳化硅衬底的厚度优选为300um～400um，更优选为300um～350um，最优选为350um～400um，本领域技术人员可以根据实际应用情况、复合情况以及产品性能进行选择和调整。
在一个实施例中，掺磷二氧化硅(PSG)层200形成于二氧化硅层120上，本发明对于掺磷二氧化硅层200的形成方式没有特别限制，以本领域技术人员熟知的形成方式即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相淀积工艺，更优选为真空电子束蒸发和等离子增强化学气相淀积工艺，最优选为等离子增强化学气相淀积工艺。本发明所优选的掺磷二氧化硅层200的厚度为0.3um～1.2um，更优选为0.4um～1.1um，最优选为0.5um～1um，最优选掺磷二氧化硅层200的厚度为0.5um～1um可以使得捕捉的可移动金属离子和降低回流温度的效果达到最好，同时，因为厚度在微米级，所以不会因为增加的厚度影响半导体器件的整体尺寸和整体性能。可以理解，本领域技术人员可以根据实际应用情况以及产品性能对厚度进行选择和调整。在二氧化硅层120上复合一层掺磷二氧化硅层可以捕捉可移动的金属离子，同时还可以降低回流时的温度。
在一个实施例中，回流层300可以为掺硼二氧化硅层，也可以是掺硼磷二氧化硅(BPSG)层，也可以是掺硼二氧化硅层和掺硼磷二氧化硅层两层结构。回流层300形成于掺磷二氧化硅层200上。本发明对于回流层300的形成方式没有特别限制，以本领域技术人员熟知的形成即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相淀积工艺，更优选为真空电子束蒸发和等离子增强化学气相淀积工艺，最优选为等离子增强化学气相淀积工艺。本发明的回流层优选为掺硼二氧化硅层，更优选为掺硼磷二氧化硅层，最优选为掺硼二氧化硅层和掺硼磷二氧化硅层，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整。可以理解，回流层300的厚度为具体组成结构的厚度，例如，回流层300优选为掺硼二氧化硅层，那么掺硼二氧化硅层的厚度优选为0.3um～1.2um，更优选为0.4um～1.1um，最优选为0.5um～1um，那么回流层300的厚度也可以优选为0.3um～1.2um，更优选为0.4um～1.1um，最优选为0.5um～1um。换言之，回流层300优选为掺硼磷二氧化硅层，那么对于掺硼磷二氧化硅层的厚度优选为0.3um～1.2um，更优选为0.4um～1.1um，最优选为0.5um～1um。那么回流层300的厚度也可以优选为0.3um～1.2um，更优选为0.4um～1.1um，最优选为0.5um～1um。可以理解，如果回流层300由掺硼二氧化硅层和掺硼磷二氧化硅层组成，那么回流层300的厚度可以优选为0.6um～2.4um，更优选为0.8um～2.2um，最优选为1um～2um。本领域技术人员可以根据实际应用情况以及产品的性能进行选择和调整。回流层300最优选由厚度0.5um～1um的掺硼二氧化硅层和0.5um～1um的掺硼磷二氧化硅层组成，可以使得回流的效果达到最好，并且还可以最大限度的促进半导体器件表面的平坦化，同时，由于回流层300的厚度在微米级，所以不会影响半导体器件的整体尺寸，还能和其他部件协同作用以提高半导体器件的整体性能。
在一个实施例中，聚酰亚胺层400覆盖于回流层300上，本发明对于聚酰亚胺层400的形成方式没有特别限制，以本领域技术人员熟知的形成即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发、等离子增强化学气相淀积以及涂覆工艺，更优选为等离子增强化学气相淀积和涂覆工艺，最优选为涂覆工艺。其中，涂覆工艺可以参照现有的光刻胶匀胶工艺，这里不再进一步阐述，然后将涂覆完成的半导体器件放置于300℃～350℃下进行固化处理以完成复合型表面钝化结构的制作。本发明所优选的聚酰亚胺层的厚度为2um～5um，优选的聚酰亚胺层的厚度为2um～5um，既可以最大限度的降低可动金属离子的影响，同时不会影响半导体器件的整体尺寸，并且还能保证半导体器件的整体性能。可以理解，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整。本发明对于聚酰亚胺层形成过程的具体参数没有特别限制，以本领域技术人员熟知的聚酰亚胺层的形成参数即可，本领域技术人员可以根据实际情况进行选择和调整。
上述实施例通过采用绝缘介质层-掺磷二氧化硅层-回流层-聚酰亚胺层形成复合型表面钝化结构，实现了对可移动的金属离子的捕捉，提高了半导体器件在高压下的热稳定性和可靠性。同时掺磷二氧化硅层还可以降低加热回流的温度；通过采用掺硼二氧化硅层和/或掺硼磷二氧化硅层作为回流层，可使得加热回流的效果更好，并且有利于半导体器件表面的平坦化；通过采用聚酰亚胺层既可以降低可移动金属离子的影响，又可以保护半导体器件的表面免受外力作用带来的擦伤。
请继续参阅图3，为一实施例中的形成有复合型表面钝化结构的半导体器件结构示意图。半导体器件可以包括碳化硅衬底10；绝缘介质层100，其中绝缘介质层100可以包括热氧化层110和二氧化硅层120；掺磷二氧化硅层200；回流层300，其中，回流层300可以包括掺硼二氧化硅层310和掺硼磷二氧化硅层320；聚酰亚胺层400。其中，半导体器件可以为碳化硅器件，即衬底材质为碳化硅的器件。对于碳化硅衬底10的厚度、热氧化层110的厚度、二氧化硅层120的厚度、掺磷二氧化硅层200的厚度、掺硼二氧化硅层310的厚度、掺硼磷二氧化硅层320的厚度以及聚酰亚胺层400的厚度可以参照之前实施例中的描述，在此不再赘述。同时，对于热氧化层110、二氧化硅层120、掺磷二氧化硅层200、掺硼二氧化硅层310、掺硼磷二氧化硅层320以及聚酰亚胺层400的具体形成方式也可以参照之前实施例中的描述，在此不再赘述。
上述实施例通过在碳化硅衬底上形成热氧化层-二氧化硅层-掺磷二氧化硅层-掺硼二氧化硅层-掺硼磷二氧化硅层-聚酰亚胺层形成具有复合型表面钝化结构的半导体功率器件，实现了对可移动的金属离子的捕捉，提高了半导体功率器件在高压下的热稳定性和可靠性。同时掺磷二氧化硅层还可以降低加热回流的温度；通过采用掺硼二氧化硅层和掺硼磷二氧化硅层作为回流层，可使得加热回流的效果更好，并且有利于半导体器件表面的平坦化；通过采用聚酰亚胺层既可以降低可移动金属离子的影响，又可以保护半导体器件的表面免受外力作用带来的擦伤。
请继续参照图4，为一实施例中的半导体器件的复合型表面钝化结构的制造方法流程图。一种半导体器件的复合型表面钝化结构的制造方法，可以包括步骤S100～S400。
步骤S100：形成绝缘介质层。
具体地，在一个实施例中，示例性地，半导体器件采用碳化硅器件，复合型表面钝化结构形成于碳化硅衬底上。在碳化硅衬底上形成绝缘介质层，其中，绝缘介质层可以包括50nm的热氧化层和淀积于热氧化层上的0.2um～1um二氧化硅层。本发明对于热氧化层的环境没有特别限制，可以根据实际应用情况和产品性能进行选择和调整，本发明优选热氧化的温度范围为1000℃～1500℃，更优选为1100℃～1400℃，优选的反应气体为氧气。本发明对于二氧化硅层的形成方式没有特别限制，以本领域技术人员熟知的淀积工艺即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相淀积工艺，更优选为真空电子束蒸发和等离子增强化学气相淀积工艺，最优选为等离子增强化学气相淀积工艺。本发明对于碳化硅衬底的材料选取没有特别限制，以本领域技术人员熟知的碳化硅衬底材料即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明优选碳化硅衬底为4H-SiC、6H-SiC以及3C-SiC，更优选地，碳化硅衬底选择4H-SiC和6H-SiC，最优选地，碳化硅衬底选择4H-SiC。
步骤S200：在所述绝缘介质层上淀积掺磷二氧化硅层。
具体地，在一个实施例中，在二氧化硅层上淀积0.5um～1um掺磷二氧化硅层，本发明对于掺磷二氧化硅层的形成方式没有特别限制，以本领域技术人员熟知的形成方式即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相淀积工艺，更优选为真空电子束蒸发和等离子增强化学气相淀积工艺，最优选为等离子增强化学气相淀积工艺。
步骤S300：在所述掺磷二氧化硅层上淀积回流层，并进行加热回流处理使得半导体器件表面平坦化，所述回流层包括掺硼二氧化硅层和/或掺硼磷二氧化硅层。
具体地，在一个实施例中，在掺磷二氧化硅层上淀积回流层，本发明对于回流层的形成方式没有特别限制，以本领域技术人员熟知的形成即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相淀积工艺，更优选为真空电子束蒸发和等离子增强化学气相淀积工艺，最优选为等离子增强化学气相淀积工艺。其中，回流层可以包括掺硼二氧化硅层和/或掺硼磷二氧化硅层。可以理解，回流层可以是掺硼二氧化硅层，也可以是掺硼磷二氧化硅层，也可以是掺硼二氧化硅层和掺硼磷二氧化硅层两层结构。其中，当回流层采用掺硼二氧化硅层和掺硼磷二氧化硅层两层结构时，掺磷二氧化硅层、掺硼二氧化硅层和掺硼磷二氧化硅层三者之间的淀积顺序固定，也即是说先在绝缘介质层上采用化学气相淀积工艺淀积掺磷二氧化硅层，然后在掺磷二氧化硅层上继续采用化学气相淀积工艺淀积掺硼二氧化硅层，最后在掺硼二氧化硅层上采用化学气相淀积工艺淀积掺硼磷二氧化硅层。其中，掺硼二氧化硅层可以根据实际操作情况来进行选择是否添加。在淀积完回流层之后，再对其进行加热回流处理，本发明对于加热回流的环境、设备没有特别限制，以本领域技术人员熟知的环境、设备即可，本领域技术人员可以根据实际应用情况和产品性能进行选择和调整。淀积的掺硼二氧化硅层和掺硼磷二氧化硅层再加上加热回流工艺可使得回流效果更好，并且有利于半导体表面平坦化。
步骤S400：在所述回流层上覆盖聚酰亚胺层。
具体地，在一个实施例中，在回流层上覆盖2um～5um的聚酰亚胺层，本发明对于聚酰亚胺层的形成方式没有特别限制，以本领域技术人员熟知的形成即可，本领域技术人员可以根据实际应用情况以及产品性能进行选择和调整，本发明所使用的形成方式优选包括射频磁控溅射、热蒸发、真空电子束蒸发、等离子增强化学气相淀积以及涂覆工艺，更优选为等离子增强化学气相淀积和涂覆工艺，最优选为涂覆工艺。其中，涂覆工艺可以参照现有的光刻胶匀胶工艺，这里不再进一步阐述，然后将涂覆完成的半导体器件放置于300℃～350℃下进行固化处理以完成复合型表面钝化结构的制作。
上述实施例通过采用现有化学气相淀积工艺在碳化硅衬底上形成具有绝缘介质层-掺磷二氧化硅层-回流层-聚酰亚胺层的复合型表面钝化结构，实现了对可移动的金属离子的捕捉，提高了半导体器件在高压下的热稳定性和可靠性。同时淀积的掺磷二氧化硅层还可以降低加热回流的温度；进一步地，淀积掺硼二氧化硅层和掺硼磷二氧化硅层加上加热回流处理工艺，可使得加热回流的效果更好，并且有利于半导体器件表面的平坦化；更进一步地，通过采用聚酰亚胺层既可以降低可移动金属离子的影响，又可以保护半导体器件的表面免受外力作用带来的擦伤。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体器件的复合型表面钝化结构，其特征在于，包括：
绝缘介质层；
掺磷二氧化硅层，形成于所述绝缘介质层上；
回流层，包括掺硼二氧化硅层或掺硼磷二氧化硅层，所述回流层形成于所述掺磷二氧化硅层上；
聚酰亚胺层，覆盖于所述回流层上。
2.根据权利要求1所述的半导体器件的复合型表面钝化结构，其特征在于，所述绝缘介质层包括热氧化层和淀积于所述热氧化层上的二氧化硅层。
3.根据权利要求1所述的半导体器件的复合型表面钝化结构，其特征在于，所述回流层包括形成于所述掺磷二氧化硅层上的掺硼二氧化硅层和形成于掺硼二氧化硅层上的掺硼磷二氧化硅层。
4.根据权利要求1所述的半导体器件的复合型表面钝化结构，其特征在于，所述半导体器件是碳化硅器件，所述复合型表面钝化结构形成于碳化硅衬底上。
5.根据权利要求2所述的半导体器件的复合型表面钝化结构，其特征在于，所述热氧化层的厚度为50nm。
6.根据权利要求2所述的半导体器件的复合型表面钝化结构，其特征在于，所述二氧化硅层的厚度为0.2um～1um。
7.根据权利要求1所述的半导体器件的复合型表面钝化结构，其特征在于，所述掺磷二氧化硅层的厚度为0.5um～1um。
8.根据权利要求1所述的半导体器件的复合型表面钝化结构，其特征在于，所述掺硼二氧化硅层的厚度为0.5um～1um，所述掺硼磷二氧化硅层的厚度为0.5um～1um。
9.根据权利要求1所述的半导体器件的复合型表面钝化结构，其特征在于，所述聚酰亚胺层的厚度为2um～5um。
10.一种半导体器件的复合型表面钝化结构的制造方法，其特征在于，包括：
形成绝缘介质层；
在所述绝缘介质层上淀积掺磷二氧化硅层；
在所述掺磷二氧化硅层上淀积回流层，并进行加热回流处理使得半导体器件表面平坦化，所述回流层包括掺硼二氧化硅层和/或掺硼磷二氧化硅层；
在所述回流层上覆盖聚酰亚胺层。
CN201810092164.XA 2018-01-30 2018-01-30 半导体器件的复合型表面钝化结构及其制造方法 Pending CN110098155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810092164.XA CN110098155A (zh) 2018-01-30 2018-01-30 半导体器件的复合型表面钝化结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810092164.XA CN110098155A (zh) 2018-01-30 2018-01-30 半导体器件的复合型表面钝化结构及其制造方法

Publications (1)

Publication Number Publication Date
CN110098155A true CN110098155A (zh) 2019-08-06

Family

ID=67442440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810092164.XA Pending CN110098155A (zh) 2018-01-30 2018-01-30 半导体器件的复合型表面钝化结构及其制造方法

Country Status (1)

Country Link
CN (1) CN110098155A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076597A1 (en) * 2013-09-16 2015-03-19 Infineon Technologies Ag Semiconductor component having a passivation layer and production method
CN104756233A (zh) * 2012-10-22 2015-07-01 夏普株式会社 半导体器件的制造方法
CN105304811A (zh) * 2015-11-19 2016-02-03 杭州士兰微电子股份有限公司 具有斜面的衬底结构、磁阻传感器及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756233A (zh) * 2012-10-22 2015-07-01 夏普株式会社 半导体器件的制造方法
US20150076597A1 (en) * 2013-09-16 2015-03-19 Infineon Technologies Ag Semiconductor component having a passivation layer and production method
CN105304811A (zh) * 2015-11-19 2016-02-03 杭州士兰微电子股份有限公司 具有斜面的衬底结构、磁阻传感器及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
上海无线电二十九厂情报资料室: "《半导体器件表面钝化（译文集）》", 31 December 1978 *

Similar Documents

Publication Publication Date Title
CN101393937B (zh) Pin二极管
CN104718604B (zh) 半导体装置的制造方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN108172612A (zh) 一种薄膜晶体管及其制备方法
CN109860273B (zh) Mps二极管器件及其制备方法
CN103400866B (zh) 基于调制掺杂的GaN肖特基二极管
CN101246899A (zh) 碳化硅二次外延结构
CN107369720A (zh) 一种p型金刚石高低势垒肖特基二极管及其制备方法
CN108172624A (zh) 一种薄膜晶体管及其制备方法
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
CN105374862A (zh) 一种半导体器件及其制作方法和电子装置
CN109888024B (zh) Mps二极管器件及其制备方法
CN108172626A (zh) 一种薄膜晶体管及其制备方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN111129137B (zh) 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管
KR101261928B1 (ko) 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
CN110098155A (zh) 半导体器件的复合型表面钝化结构及其制造方法
CN105789108B (zh) 功率晶体管芯片的制作方法及功率晶体管芯片
CN210837768U (zh) 碳化硅半导体器件
CN106783987A (zh) 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN108172627A (zh) 一种薄膜晶体管及其制备方法
CN102770961A (zh) 制造半导体器件的方法
CN108831923A (zh) 一种增强型高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190806

RJ01 Rejection of invention patent application after publication