CN104718604B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104718604B
CN104718604B CN201380052480.XA CN201380052480A CN104718604B CN 104718604 B CN104718604 B CN 104718604B CN 201380052480 A CN201380052480 A CN 201380052480A CN 104718604 B CN104718604 B CN 104718604B
Authority
CN
China
Prior art keywords
laser
film
semiconductor device
semiconductor substrate
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380052480.XA
Other languages
English (en)
Other versions
CN104718604A (zh
Inventor
中泽治雄
立冈正明
藤岛直人
荻野正明
中岛经宏
井口研
井口研一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104718604A publication Critical patent/CN104718604A/zh
Application granted granted Critical
Publication of CN104718604B publication Critical patent/CN104718604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种防止电特性劣化，并且防止晶片翘曲和/或裂纹的半导体装置的制造方法。在n+SiC基板(1)的正面侧形成的层间绝缘膜(8)的接触孔(8a)内沉积第一镍膜(9a)。接下来，从层间绝缘膜(8)以及第一镍膜(9a)整个面开始照射第一激光(11)，而形成与碳化硅半导体之间的欧姆接触。接下来，在第一镍膜(9a)上，沉积第二镍膜以及正面电极膜而形成源电极。接下来，研磨n+SiC基板(1)的背面，在n+SiC基板(1)被研磨的背面形成第三镍膜。从第三镍膜整面开始照射第二激光，而形成与碳化硅半导体之间的欧姆接触。接下来，在第三镍膜上沉积第四镍膜以及背面电极膜，形成漏电极。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
近年来，人们对半导体设备提出了小型化和/或对于在高温环境下驱动的耐高温性能的要求。与之相伴，代替现有的使用硅(Si)半导体的半导体设备，使用碳化硅(SiC)半导体的半导体设备(以下称为碳化硅半导体装置)的研究在急速发展。碳化硅半导体与硅半导体相比具有融点高、杂质的扩散系数小等的特点。
对于制备(制造)碳化硅半导体装置而言，例如，为了形成碳化硅半导体和金属电极膜的欧姆接合等，需要在用于使导入碳化硅半导体的杂质活化的超过1000℃的温度下进行高温退火(高温热处理)。例如，作为用于形成碳化硅半导体和金属电极膜之间的欧姆接触的退火(接触退火)，已知有使用退火炉的炉退火和/或快速热退火(RTA，rapid thermalanneal)。
关于根据炉退火和/或RTA的现有的碳化硅半导体装置的制造方法，以绝缘栅型场效应晶体管(以下称为SiC-MOSFET)为例进行说明。图10～图15是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。首先，如图10所示，在为n+漏区的n+碳化硅半导体基板(以下称为n+SiC基板)101的正面上，生长作为n-漂移区的n-SiC外延层102。
接下来，如图11所示，离子注入p杂质，在n-SiC外延层102的表面层选择性地形成p基区103。接下来，如图12所示，依次进行n杂质的离子注入以及p杂质的离子注入，在p基区103的表面层选择性地形成n+源区104以及p+接触区105。接下来，通过1600℃左右的高温退火，使p基区103、n+源区104以及p+接触区105活化。
接下来，如图13所示，通过在氧化性气体环境中以1000℃的温度进行湿式氧化后，在氢(H2)气环境中以1100℃左右的温度进行氧化后退火(POA，post oxidationannealing)，从而对n-SiC外延层102的表面进行热氧化，并形成栅绝缘膜106。接下来，在栅绝缘膜106上沉积多晶硅(poly-Si)膜后对多晶硅膜进行图形化，在p基区103的被n-漂移区和n+源区104夹住的部分的表面，隔着栅绝缘膜106形成栅电极107。
接下来，如图14所示，以覆盖栅电极107的方式形成PSG(Phosphorus SiliconGlass，磷硅玻璃)等的层间绝缘膜108。接下来，为了使层间绝缘膜108平坦化(回流)，在800℃左右的温度下进行10分钟左右的退火。接下来，通过蚀刻选择性地去除层间绝缘膜108而形成接触孔，该接触孔用于获得与n+源区104以及p+接触区105的源接触。
接下来，如图15所示，形成通过接触孔而与n+源区104以及p+接触区105接触的源电极109。并且，与形成源电极109同时，在n+SiC基板101的背面形成漏电极110。接下来，在1000℃左右的温度下进行2分钟左右的接触退火，形成源电极109和碳化硅半导体之间的、以及漏电极110和碳化硅半导体之间的欧姆接触。碳化硅半导体是指在n+SiC基板101和/或n-SiC外延层102形成的各半导体区域。
接下来，在400℃的温度下进行1小时的电极沉积后退火(PMA：postmetallization annealing，金属化后退火)，改善栅绝缘膜106和n+SiC基板101的界面特性。此后，接下来以覆盖源电极109的方式形成钝化膜(未图示)，完成SiC-MOSFET。另外，作为替代上述炉退火和/或RTA的其他退火，正在进行激光退火的研究开发。
作为通过激光退火对在SiC基板和/或SiC外延层上成膜的金属电极膜进行退火的方法，提出了通过在碳化硅基板上形成金属，对该金属和SiC基板的界面部进行退火，在该处形成金属-SiC材料，并且对SiC基板上的某处不进行退火而不在该处形成金属-SiC材料，从而形成半导体元件的接触的方法(例如，参考下述的专利文献1)。
并且，作为其他方法，还提案有具备以下工序的方法，即，准备具有基板面的碳化硅基板的工序，以覆盖上述基板面的一部分的方式形成栅绝缘膜的工序，以与上述栅绝缘膜接触并相邻的方式在上述基板面上形成具有Al原子的接触电极的工序，通过用激光对上述接触电极进行退火，而形成具有Al原子的合金的工序，和形成覆盖上述栅绝缘膜的一部分的栅电极的工序(例如，参考下述的专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2012-114480号公报
专利文献2：日本特开2012-099599号公报
发明内容
技术问题
然而，在通过上述的炉退火和/或RTA进行高温退火的情况下，具有在n+SiC基板101和/或n-SiC外延层102中激发出缺陷的问题。另外，在具有MOS栅(由金属-氧化膜-半导体构成的绝缘栅)构造的SiC-MOSFET等中，在具有栅绝缘膜106和接触电极(源电极109)之间接触的构造的情况下，在接触退火时，接触电极的金属成分在栅绝缘膜106中扩散，成为产生缺陷的原因。
并且，在SiC-MOSFET的制造工序中，如上所述，在形成栅绝缘膜106和/或层间绝缘膜108之后，形成源电极109和/或漏电极110，然后，进行1000℃左右的接触退火。在以炉退火和/或RTA进行该接触退火的情况下，由之前的工程形成的栅绝缘膜106整体在高温下被加热而劣化，导致不能确保栅绝缘膜106和碳化硅半导体的密合性。据此，产生耐电荷性的降低等，并产生栅极阈值电压(Vth)特性劣化等的问题。
并且，为了制作具有3.3kV左右耐压的低损失碳化硅半导体装置，在形成背面电极(漏电极110)前对晶片背面进行研磨，当晶片厚度例如薄化至50μm以下程度时，在通过炉退火的接触退火中，当电极熔融并再次固化时，在晶片产生应力，而产生晶片翘曲的问题。即使通过RTA进行接触退火避免了电极熔融，但由于薄化后的晶片上产生由研磨损伤导致的压力，即使是在1000℃温度进行2分钟左右的接触退火也会产生晶体裂纹。因此，具有晶片的薄化困难的问题。
并且，在上述专利文献1、2中，虽然公开了通过激光退火能够抑制栅氧化膜劣化，但却没有表示针对Vth特性劣化的有效性。并且，在上述专利文献1、2中，仅提到能够定性地进行局部区域的加热，而没有明确示出激光退火的光学系统。例如，本发明的发明者通过锐意研究发现：在通过由激光退火造成的杂质扩散而形成构成肖特基势垒二极管(SBD)耐压构造的保护环的情况下，通过激光照射引起的温度上升导致覆盖耐压构造的层间绝缘膜劣化，而无法得到稳定的所期望的耐压。
本发明的目的在于解决上述现有技术的问题点，以提供一种在包括通过激光照射的热处理的制造方法中，能够防止电特性劣化的半导体装置的制造方法。并且，本发明的目的还在于解决上述现有技术的问题点，以提供一种在包括通过激光照射进行的热处理的制造方法中，能够防止晶片翘曲和/或裂纹的半导体装置的制造方法。
技术方案
为了解决上述课题，达到本发明的目的，本发明所涉及的半导体装置的制造方法，具有以下特征。首先，进行在半导体基板的表面形成绝缘膜的绝缘膜形成工序。然后，进行选择性地去除上述绝缘膜，使上述半导体基板的表面选择性地露出的工序。接下来，在上述半导体基板的露出的表面形成电极膜的电极膜形成工序。接下来，通过向上述电极膜的表面的图案部分照射激光，而对上述电极膜和上述半导体基板之间的接合部进行退火，从而形成上述电极膜和上述半导体基板之间的欧姆接触的退火工序。
另外，本发明涉及的半导体装置的制造方法，其特征在于，在上述发明中，在上述退火工序中，使上述激光通过透镜而进行聚光，在上述激光的光斑直径接近衍射极限的状态下，照射上述激光。
另外，本发明涉及的半导体装置的制造方法，其特征在于，在上述发明中，上述激光的能量密度为1.6J/cm2～2.4J/cm2。
另外，本发明涉及的半导体装置的制造方法，其特征在于，在上述发明中，上述绝缘膜以及上述电极膜在上述半导体基板的正面形成。并且，在上述电极膜形成工序后，上述退火工序前，还包括对上述半导体基板的背面进行研磨，而使上述半导体基板的厚度变薄的薄化工序。
另外，为了解决上述课题并达成本发明的目的，本发明涉及的半导体装置的制造方法，其特征在于，使激光通过透镜而进行聚光，在上述激光的光斑直径接近衍射极限的状态下，向半导体基板的预定区域照射上述激光，而对上述预定区域进行退火。
另外，本发明涉及的半导体装置的制造方法，其特征在于，在上述发明中，使上述激光通过减光滤光器而对上述激光的光量进行调整，在使上述激光的能量密度降低后的状态下，向上述预定区域照射上述激光。
另外，本发明涉及的半导体装置的制造方法，其特征在于，在上述发明中，上述半导体基板包括硅、碳化硅或氮化镓。
根据上述发明，通过由激光照射的退火(热处理)对电极膜和半导体基板的接合部局部地进行退火，能够形成良好的欧姆接触。并且，根据上述发明，因为根据激光照射局部地进行退火，不会像现有的炉退火和/或RTA那样对半导体基板整体进行退火。由此，根据在形成栅极绝缘膜之后进行的第一接触退火以及第二接触退火，能够抑制栅极绝缘膜被加热。因此，能够抑制栅极绝缘膜的劣化，能够防止Vth特性的劣化。
并且，根据上述发明，由于用于形成接触电极和半导体基板之间的欧姆接触的接触退火是针对构成接触电极的最下层的厚度薄的电极膜进行的，因此与对现有的厚度厚的接触电极进行接触退火的情况相比，还能够抑制由接触退火产生的热的不良影响波及到接触电极和半导体基板的接合部以外的区域。
并且，根据上述发明，因为局部地照射激光，在对构成接触电极的最下层的厚度薄的电极膜进行接触退火后，在薄的电极膜上再形成电极膜作为接触电极，因此不会由于接触退火而造成接触电极熔融。据此，即使在使晶片(半导体基板)薄化后进行接触退火的情况下，由于晶片上的应力降低，所以能够防止晶片的翘曲和/或裂纹。
发明效果
根据本发明涉及的半导体装置的制造方法，在包括通过激光照射进行的热处理的制造方法中，能够起到防止电特性劣化的效果。并且，根据本发明涉及的半导体装置的制造方法，在包括通过激光照射进行的热处理的制造方法中，能够起到防止晶片裂纹的效果。
附图说明
图1是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。
图2是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。
图3是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。
图4是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。
图5是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。
图6是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。
图7是表示本发明的第二实施方式的半导体装置在制造过程中的状态的剖面图。
图8是示意性地表示本发明的第三实施方式的半导体装置在制造过程中的状态的剖面图。
图9是表示本发明的半导体装置的栅极阈值电压特性的特性图。
图10是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。
图11是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。
图12是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。
图13是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。
图14是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。
图15是表示现有的SiC-MOSFET在制造过程中的状态的剖面图。
符号说明
1 n+SiC基板
2 n-SiC外延层
3 p基区
4 n+源区
5 p+接触区
6 栅绝缘膜
7 栅电极
8 层间绝缘膜
8a 接触孔
9 源电极
9a 第一镍膜
9b 第二镍膜
9c 正面电极膜
10 漏电极
10a 第三镍膜
10b 第四镍膜
10c 背面电极膜
11、21、33 第一激光
12 第二激光
30 半导体基板
34 透镜
D 第一激光的光斑直径
D0 第一激光的入射光斑直径
d 第一激光的衍射极限
NA 透镜的数值孔径
t 透镜的焦距
具体实施方式
以下参考附图，对本发明涉及的半导体装置的制造方法的优选实施方式进行详细说明。在本说明书以及附图中，标记有n或者p的层和/或区域，分别表示电子或空穴为多数载流子的意思。并且，在n和/或p标示的+和-分别表示与不标示的层和/或区域相比为高杂质浓度以及低杂质浓度的意思。其中，在以下的实施方式的说明以及附图中，相同的构成标注有相同的符号，并省略重复的说明。
(第一实施方式)
首先，针对第一实施方式的半导体装置的制造方法，以制造平面栅型MOSFET的情况为例进行说明。图1～6是表示本发明的第一实施方式的半导体装置在制造过程中的状态的剖面图。首先，如图1所示，在为n+漏区的n+碳化硅半导体基板(n+SiC基板)1的正面，生长作为n-漂移区的n-SiC外延层2。以下，以由n+SiC基板1和n-SiC外延层2构成的半导体基板的n-SiC外延层2一侧的面为正面，以n+SiC基板1一侧的面为背面。
接下来，通过通常的方法，在n-SiC外延层2上(基板正面侧)，形成由p基区3、n+源区4、p+接触区5、栅绝缘膜6以及栅电极7构成的平面栅型MOS栅构造。接下来，以覆盖栅电极7的方式形成PSG(Phosphorus Silicon Glass，磷硅玻璃)等的层间绝缘膜8。接下来，进行使层间绝缘膜8平坦化(回流)的退火(热处理)。接下来，通过蚀刻选择性地去除层间绝缘膜8，形成用于获得与n+源区4以及p+接触区5的源接触的接触孔8a。
接下来，在接触孔8a内，以第一镍(Ni)膜9a与n+源区4以及p+接触区5接触，的方式形成源接触，而沉积例如50nm左右厚度的第一镍(Ni)膜9a。使第一镍膜9a的厚度为20nm～100nm。接下来，如图2所示，从层间绝缘膜8以及第一镍膜9a的整个面开始照射第一激光11，在室温左右的温度下对第一镍膜9a和碳化硅半导体(例如C面)的接合部局部地进行退火(第一接触退火)。据此，能够确保第一镍膜9a和碳化硅半导体的密合性，并形成欧姆接触。碳化硅半导体是指n+源区4以及p+接触区5。
第一激光11的能量密度例如为0.4J/cm2～2.4J/cm2，优选可以为1.6J/cm2～2.0J/cm2左右。并且，第一激光11的照射在对第一镍膜9a的反射不强的波段进行。例如，优选波段为波长200nm～波长600nm。并且，为了使薄化后的晶片在退火时不发生翘曲，优选重叠率在70％以下。通过从第一镍膜9a上开始照射这样的波段的第一激光11，从而使碳化硅半导体表面适当地变粗糙。由此，与厚度薄的第一镍膜9a密合性好，并能够形成欧姆接触。作为第一激光11，也可以使用例如YAG(yttrium-aluminum-garnet，钇铝柘榴石)激光和/或准分子激光。
具体来说，第一激光11的照射也可以使用例如YAG二倍频激光(YAG激光的二次谐波，波长：532nm)，脉冲宽度为100ns。并且，当考虑碳化硅半导体的吸收特性时，作为第一激光11可以使用YAG三倍频激光(YAG激光的三次谐波，波长：355nm)和/或XeCl准分子激光(氯化氙准分子激光，波长：308nm)。
接下来，如图3所示，在第一镍膜9a上沉积例如500nm左右厚度的第二镍膜9b。并且，接下来在第二镍膜9b上沉积例如由5μm左右的厚度的硅铝合金(Al-Si)构成的正面电极膜9c。接下来，例如在380℃左右的低温下进行1小时左右的退火。由此，形成由第一镍膜9a、第二镍膜9b以及正面电极膜9c依次层叠而成的源电极9。接下来，研磨n+SiC基板1的背面，使由n+SiC基板1和n-SiC外延层2构成的半导体基板的厚度达到所期望的厚度(薄化)。
接下来，如图4所示，在研磨后的n+SiC基板1的背面形成与基板1的背面进行漏接触的例如沉积50nm左右厚度的第三镍膜10a。接下来，如图5所示，从第三镍膜10a整个面开始照射第二激光12，在常温程度的温度下对第三镍膜10a和碳化硅半导体的接合部进行退火(第二接触退火)。由此，确保了第三镍膜10a和碳化硅半导体的密合性，并形成欧姆接触。碳化硅半导体是指n+SiC基板1。第二激光12的种类以及第二激光12的照射条件例如与第一激光11的种类以及第一激光11的照射条件相同。
接下来，如图6所示，在第三镍膜10a上沉积例如500nm左右厚度的第四镍膜10b。然后，进一步在第四镍膜10b上沉积例如由硅膜、钛(Ti)膜、镍膜以及金(Au)膜依次层叠而成的背面电极膜10c。接下来，例如在380℃左右的低温下进行1小时左右的退火。由此，形成由第三镍膜10a、第四镍膜10b以及背面电极膜10c依次层叠而成的漏电极10，完成平面栅型MOSFET。
以上，如说明所述，根据第一实施方式，通过由激光照射的接触退火对接触电极和碳化硅半导体的接合部局部地进行退火，能够形成良好的欧姆接触。并且，根据第一实施方式，因为根据激光照射局部地进行退火，所以不会像现有的炉退火和/或RTA那样对半导体基板整体进行退火。由此，根据在形成栅极绝缘膜之后进行的第一接触退火和第二接触退火，能够抑制栅极绝缘膜被加热。因此，能够抑制栅极绝缘膜的劣化，能够防止Vth特性的劣化。
并且，根据第一实施方式，由于用于形成接触电极和半导体基板之间的欧姆接触的接触退火是针对构成接触电极的最下层的厚度薄的第一镍膜局部地进行的，因此与针对现有的厚度厚的接触电极进行接触退火的情况相比，能够抑制由于接触退火产生的热的不良影响波及到接触电极和半导体基板的接合部以外的区域。
并且，根据第一实施方式，由于局部地照射激光而对构成接触电极的最下层的厚度薄的第一镍膜进行接触退火后，在薄的第一镍膜上进一步形成第二镍膜以及正面电极作为接触电极，因此接触电极不会由于接触退火而熔融。据此，即使在对晶片进行了薄化之后进行接触退火，由于晶片的应力减少，能够防止晶片的翘曲和/或裂纹。并且，根据第一实施方式，由于不通过炉退火和/或RTA进行接触退火，能够避免在半导体基板中激发缺陷。
(第二实施方式)
接下来，针对第二实施方式涉及的半导体装置的制造方法进行说明。图7是表示本发明的第二实施方式的半导体装置在制造过程中的状态的剖面图。第二实施方式涉及的半导体装置的制造方法与第一实施方式涉及的半导体装置的制造方法的不同点在于向第一镍膜9a表面的平面图案部分(符号22所示的圈住的部分)照射第一激光21，进行第一接触退火。
具体来说，首先，如图7所示，与第一实施方式相同，在n+SiC基板1上使n-SiC外延层2生长后，在n-SiC外延层2上进行形成MOS栅构造、层间绝缘膜8以及第一镍膜9a的工序。接下来，从第一镍膜9a表面开始照射第一激光21，对第一镍膜9a和碳化硅半导体的接合部局部地进行退火(第一接触退火)。即，不向第一镍膜9a的图案部分以外的部分照射第一激光21。据此，不对第一镍膜9a和碳化硅半导体的接合部以外的部分进行退火，能够确保第一镍膜9a和碳化硅半导体的密合性。
第一激光21使用例如具备电子束光刻装置的功能，并且能够以比通常的能量密度(数mJ/cm2～数十mJ/cm2左右)高的能量密度(1.6J/cm2～2.4J/cm2左右)进行照射的激光退火装置进行照射。电子束光刻装置的功能为，例如，针对放置在能够沿X、Y、Z方向(左右上下方向)移动的载物台上的对象物(半导体基板)，一边调整载物台的位置，一边对预定图案部分照射激光的功能。例如，激光退火装置读取在存储部预先存储的第一镍膜9a的图案，根据该第一镍膜9a的图案在将半导体基板和第一激光21的光源的位置对齐后，向第一镍膜9a的表面的图案部分照射第一激光21。之后，与第一实施方式相同地，通过依次进行以后的工序来完成图6所示的平面栅型MOSFET。
如以上说明，根据第二实施方式，能够得到与第一实施方式相同的效果。并且，根据第二实施方式，因为局部地向形成源接触的区域照射第一激光，所以即使是在栅极绝缘膜形成后进行第一接触退火的情况下，也不会在栅极绝缘膜实施第一接触退火。因此，能够在期望的区域确保接触电极和半导体基板的密合性并形成良好的欧姆接触，并且能够提供栅极绝缘膜不劣化，即Vth特性不劣化的半导体装置。
(第三实施方式)
接下来，针对第三实施方式涉及的半导体装置的制造方法进行说明。图8是示意性地表示本发明的第三实施方式的半导体装置在制造过程中的状态的剖面图。第三实施方式涉及的半导体装置的制造方法与第二实施方式涉及的半导体装置的制造方法的不同点在于是从第一镍膜9a的表面开始照射通过透镜34被聚光的第一激光33。在图8中，被第一激光33照射的区域例如为第一镍膜(未图示)。在图8中，省略在基板正面侧形成的MOS栅构造等的正面元件构造的图示。
第三实施方式涉及的半导体装置的制造方法的第一激光33以外的构成与第二实施方式涉及的半导体装置的制造方法相同。因此，在第三实施方式中，只针对第一激光33的构成进行说明。如图8所示，通过使第一激光33通过透镜34而进行聚光，会在缩小光斑直径D的状态下照射第一激光33。这时，缩小第一激光33的光斑直径D，以使第一激光33的光斑直径D接近衍射极限，并调整光路而使第一激光33的能量集中。因此，由于从聚光部分偏离的区域的能量密度降低，从而不发生镍的硅化作用。也就是说，仅在光最集中的区域，即，仅在接触部发生局部的硅化作用，对偏离的区域没有影响。
第一激光33的衍射极限由第一激光33的波长λ和透镜34的特性决定。具体来说，第一激光33的理论上的衍射极限(分辨率)d在设光的波长为λ、透镜34的数值孔径为NA时，通过以下公式(1)表示。衍射极限d相当于第一激光33的最小的光斑半径(光斑直径D＝2d)。
d＝0.61·λ/NA (1)
并且，透镜34的数值孔径NA，当设相对于通过透镜34聚光的第一激光33的光轴的角度为θ，由n+SiC基板1以及n-SiC外延层2构成的半导体基板30和透镜34之间的介质的折射率为n时，通过以下公式(2)表示。
NA＝n·sinθ (2)
通过准备满足上述公式(1)和公式(2)所表示的特性、并且符合制造的半导体装置的设计条件的第一激光33以及透镜34，从而能够不使用激光掩模而选择性地对所期望的微小区域照射第一激光33。并且，也可以通过使第一激光33通过不同构成的多个透镜34来对第一激光33的光斑直径D进一步优化。作为第一激光33，例如使用具有碳化硅半导体的带隙以上的能量的激光。具体来说，作为第一激光33，例如可以使用Nd:YAG三倍频激光(钕YAG激光的三次谐波，波长：355nm)和/或XeCl准分子激光(波长：308nm)。
更具体来说，例如，当第一激光33的波长λ为308nm，通过透镜34之前的第一激光33的入射光斑直径D0为1mm，透镜34的焦距t为6.4mm时，通过上述公式(1)和公式(2)，第一激光33的光斑直径D为4.8μm(＝2×0.61×308×10-3/sin(tan-1(0.5/6.4)))。因此，即使是以10μm以下的元件构造设计的设备，也能够不使用激光掩模，而在所期望的微小区域照射第一激光33。应予说明，不考虑由于像差引起的第一激光33的光斑直径D的扩大(n＝1)。
并且，也可以通过在第一激光33的光源和半导体基板30之间进一步设置减光滤光器(Neutral Density Filter：ND滤光片)(未图示)，从而使第一激光33通过减光滤光器来对第一激光33的光量进行调整。通过使第一激光33通过减光滤光器而对第一激光33的光量进行调整，从而使第一激光33的能量密度降低。具体来说，第一激光33的入射光斑直径D0通过透镜34缩小为光斑直径D。并且，第一激光33的光量通过ND滤光片进一步减少为适合第一接触退火的能量密度，例如1.6J/cm2～2.4J/cm2。由此，能够防止半导体基板30表面被蚀刻(激光烧蚀)。
可以使用其他的能够减少第一激光33的光量的滤光片来代替ND滤光片，还可以把能够减少光量的其他的滤光片和ND滤光片进行组合而使用。第一激光33的能量密度配合退火的目的可以进行各种更改。
以上，如说明所述，根据第三实施方式，能够得到与第一、二实施方式相同的效果。并且，根据第三实施方式，因为能够不使用激光掩模而通过激光照射进行退火，所以能够提高生产量。并且，根据第三实施方式，通过适当使用ND滤光片对激光的能量密度进行调整，例如在由通过激光退火而进行的杂质扩散形成构成肖特基势垒二极管(SBD)的耐压构造的保护环的情况下，能够抑制由于激光照射引起的温度上升，因此能够抑制覆盖耐压构造的层间绝缘膜的劣化。
(实施例)
接下来，针对本发明的半导体装置的Vth特性进行验证。图9是表示本发明的半导体装置的栅极阈值电压特性的特性图。首先，按照第一实施方式涉及的半导体装置的制造方法，制备了SiC-MOSFET(以下作为第一实施例)。即，在第一实施例，向层间绝缘膜8以及第一镍膜9a的整个面进行第一激光11的照射。第一激光11、第二激光12的照射使用YAG二倍频激光(波长：532nm)，使脉冲宽度为100ns。使第一镍膜9a、第三镍膜10a的厚度为50nm，第二镍膜9b、第四镍膜10b的厚度为500nm。使耐压为3.3kV，由n+SiC基板1和n-SiC外延层2构成的半导体基板的厚度为50μm。使栅极阈值电压Vth为+15V。
并且，按照第二实施方式涉及的半导体装置的制造方法，制备了SiC-MOSFET(以下作为第二实施例)。即，在第二实施例，向第一镍膜9a的图案部分进行第一激光21的照射。用于制备第二实施例的其他的条件与第一实施例相同。作为比较，按照图10～15所示的现有的半导体装置的制造方法，制备了SiC-MOSFET(以下作为现有例)。即，在现有例中，通过RTA在1000℃的温度下进行2分钟的接触退火。并且，在现有例中，由于通过晶片薄化后的RTA会使晶片产生翘曲和/或裂纹，所以不进行晶片的薄化，与第一实施例的由n+SiC基板1和n-SiC外延层2构成的半导体基板的厚度相比，由n+SiC基板101和n-SiC外延层102构成的半导体基板的厚度变厚。现有例的n+漂移区的厚度以外的构成与第一实施例相同。
并且，对于第一实施例、第二实施例以及现有例，在室温(例如25℃)环境下施加+15V的栅极电压，并对栅极阈值电压的变化量ΔVth进行了测定。其结果表示于图9。栅极阈值电压的变化量ΔVth是指测定的栅极阈值电压Vth与相同构造的MOSFET中的理论设计上的栅极阈值电压Vth0之间的差(＝Vth-Vth0)。通过图9所示的结果，确认了在现有例，栅极阈值电压的变化量ΔVth增大到0.4V～0.6V左右。与此相对，在第一实施例，栅极阈值电压的变化量ΔVth能够控制在0.2V左右。在第二实施例，栅极阈值电压的变化量ΔVth能够控制在0.1V左右。因此，确认了在第一实施例以及第二实施例，几乎不产生栅极阈值电压的变化量ΔVth。
根据以上所述，本发明能够进行各种更改，在上述的各实施方式中，例如对第一激光、第二激光的照射条件和/或透镜的构成条件等根据所要求的规格等进行各种设定。并且，在上述的各实施方式中，虽然以用于形成金属膜和碳化硅半导体之间的欧姆接触的接触退火为例进行了说明，但并不局限于此，还能够应用在用于对局部的微小区域进行加热的退火，具体来说，例如用于使导入半导体基板的杂质活性化的退火。并且，在各实施方式中，虽然将第一导电型设为n型，将第二导电型设为p型，但本发明如果将第一导电型设为p型，将第二导电型设为n型也同样成立。
并且，在各实施方式中，虽然使用SiC基板进行说明，但并不局限于此，也可以使用由硅、氮化镓等构成电子设备的各种半导体材料构成的半导体基板。并且，在各实施方式中，虽然以平面栅型MOSFET为例进行说明，但也能够应用于在半导体基板的正面以及背面分别形成电极的设备。例如，代替平面栅型，也可以应用于槽栅型MOSFET，还可以应用于FWD、IGBT、RB-IGBT、RC-IGBT以及RB型MOSFET。例如，在制备RB型MOSFET时，在确保形成接触电极的区域的表面平坦后，形成成为接触层的钛膜，通过从钛膜上开始照射激光形成肖特基接触即可。
产业上的可利用性
如上，本发明涉及的半导体装置的制造方法针对需要进行高温退火的功率半导体装置具有有益效果。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板的表面形成绝缘膜的绝缘膜形成工序；
选择性地去除所述绝缘膜，使所述半导体基板的表面选择性地露出的工序；
在所述半导体基板的露出的表面形成厚度为20nm～100nm的第一镍电极膜的电极膜形成工序；
通过向所述第一镍电极膜的表面的图案部分照射波长为200nm～600nm的激光，而对所述第一镍电极膜和所述半导体基板之间的接合部进行第一退火，从而形成所述第一镍电极膜和所述半导体基板之间的欧姆接触的第一退火工序；
在所述第一退火工序之后，在所述第一镍电极膜的表面形成第二镍电极膜的第一形成工序；和
在所述第二镍电极膜的表面形成含有铝的电极膜的第二形成工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一退火工序中，使所述激光通过透镜而进行聚光，在所述激光的光斑直径接近衍射极限的状态下，照射所述激光。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述激光的能量密度为1.6J/cm2～2.4J/cm2，
所述激光的重叠率在70％以下。
4.根据权利要求1至3中任意一项所述的半导体装置的制造方法，其特征在于，
所述半导体基板包括硅、碳化硅或氮化镓。
5.根据权利要求1至3中任意一项所述的半导体装置的制造方法，其特征在于，
所述绝缘膜以及所述第一镍电极膜在所述半导体基板的正面形成，
在所述电极膜形成工序后，所述第一退火工序前，还包括对所述半导体基板的背面进行研磨，而使所述半导体基板的厚度变薄的薄化工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述半导体基板包括硅、碳化硅或氮化镓。
CN201380052480.XA 2012-10-23 2013-09-05 半导体装置的制造方法 Active CN104718604B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012234232 2012-10-23
JP2012-234232 2012-10-23
PCT/JP2013/073900 WO2014065018A1 (ja) 2012-10-23 2013-09-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104718604A CN104718604A (zh) 2015-06-17
CN104718604B true CN104718604B (zh) 2017-06-30

Family

ID=50544399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052480.XA Active CN104718604B (zh) 2012-10-23 2013-09-05 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9892919B2 (zh)
EP (1) EP2913843A4 (zh)
JP (1) JP6164220B2 (zh)
CN (1) CN104718604B (zh)
WO (1) WO2014065018A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN105244266B (zh) * 2015-10-26 2017-12-08 株洲南车时代电气股份有限公司 一种SiC晶圆的欧姆接触形成方法
CN107533961B (zh) * 2015-12-11 2020-08-21 新电元工业株式会社 碳化硅半导体装置的制造方法、半导体基体的制造方法、碳化硅半导体装置以及碳化硅半导体装置的制造装置
CN107785258B (zh) * 2016-08-31 2020-08-28 株洲中车时代电气股份有限公司 一种4H-SiC P型绝缘栅双极型晶体管的制备方法
WO2018070263A1 (ja) * 2016-10-13 2018-04-19 三菱電機株式会社 半導体装置の製造方法
JP2019057682A (ja) * 2017-09-22 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109103186B (zh) * 2018-08-14 2022-10-11 电子科技大学 一种集成异质结续流二极管碳化硅槽栅mosfet
EP3848956A4 (en) * 2018-09-07 2021-11-03 Sumitomo Heavy Industries, Ltd. SEMICONDUCTOR MANUFACTURING PROCESS AND SEMICONDUCTOR MANUFACTURING DEVICE
US11018023B2 (en) * 2018-11-21 2021-05-25 Semiconductor Components Industries, Llc Defect reduction of semiconductor layers and semiconductor devices by anneal and related methods
RU188684U1 (ru) * 2019-01-10 2019-04-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Силовое полупроводниковое устройство на основе карбида кремния
CN111599670A (zh) * 2019-02-20 2020-08-28 创能动力科技有限公司 晶片加工方法及半导体装置
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN112216603A (zh) * 2019-07-10 2021-01-12 创能动力科技有限公司 用于晶片的激光处理方法及半导体装置
DE102021108756A1 (de) * 2021-04-08 2022-10-13 Osram Opto Semiconductors Gmbh Verfahren zum testen eines wafers und wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868036A (zh) * 2003-08-14 2006-11-22 克里公司 金属－碳化硅欧姆接触的局部退火及其形成的装置
CN101346800A (zh) * 2005-12-20 2009-01-14 株式会社半导体能源研究所 用于制造半导体装置的激光辐射设备和方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP3184115B2 (ja) * 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
TW494444B (en) 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP5255739B2 (ja) * 1999-08-18 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3523156B2 (ja) * 2000-06-30 2004-04-26 株式会社東芝 半導体装置及びその製造方法
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP2005243797A (ja) * 2004-02-25 2005-09-08 Harison Toshiba Lighting Corp 光エネルギー照射装置
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
KR20130086057A (ko) * 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
TWI320606B (en) * 2006-08-07 2010-02-11 Epistar Corp A method for making a light emitting diode by electroless plating
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080206897A1 (en) * 2007-02-27 2008-08-28 Woo Sik Yoo Selective Depth Optical Processing
EP2086014B1 (en) * 2008-02-01 2012-12-26 Ricoh Company, Ltd. Method for producing conductive oxide-deposited substrate and MIS laminated structure
JP5460975B2 (ja) * 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP5526811B2 (ja) 2010-01-29 2014-06-18 富士電機株式会社 逆導通形絶縁ゲート型バイポーラトランジスタ
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP2011187753A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置の製造方法
FR2957479B1 (fr) * 2010-03-12 2012-04-27 Commissariat Energie Atomique Procede de traitement d'un contact metallique realise sur un substrat
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP5418466B2 (ja) 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
JP5668414B2 (ja) * 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2012156390A (ja) * 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868036A (zh) * 2003-08-14 2006-11-22 克里公司 金属－碳化硅欧姆接触的局部退火及其形成的装置
CN101346800A (zh) * 2005-12-20 2009-01-14 株式会社半导体能源研究所 用于制造半导体装置的激光辐射设备和方法

Also Published As

Publication number Publication date
US9892919B2 (en) 2018-02-13
EP2913843A1 (en) 2015-09-02
JPWO2014065018A1 (ja) 2016-09-08
WO2014065018A1 (ja) 2014-05-01
CN104718604A (zh) 2015-06-17
EP2913843A4 (en) 2016-06-29
US20150214053A1 (en) 2015-07-30
JP6164220B2 (ja) 2017-07-19

Similar Documents

Publication Publication Date Title
CN104718604B (zh) 半导体装置的制造方法
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
CN101256948B (zh) 半导体元件的制造方法
CN105161539B (zh) 碳化硅mosfet器件及其制作方法
JP2011091100A (ja) 炭化珪素半導体装置の製造方法
CN102741982B (zh) 用于制造半导体器件的方法
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
TW201133573A (en) Method for manufacturing semiconductor device
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
JP2011040729A (ja) 半導体基板の作製方法および半導体装置
CN105518830A (zh) 半导体装置的制造方法
JP2012099599A (ja) 半導体装置およびその製造方法
TW200805657A (en) Power semiconductor device having improved performance and method
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN109712877A (zh) 欧姆接触电极、hemt器件及制备方法
CN105849877A (zh) 半导体装置以及半导体装置的制造方法
CN104681646B (zh) 碳化硅嵌入式电极平面型光导开关及其制作方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
JP5920275B2 (ja) 炭化珪素半導体装置およびその製造方法
JPS60186066A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
CN109545669A (zh) 用于制造半导体器件的方法
JP5201305B2 (ja) 半導体装置の製造方法
JP2019021689A (ja) 半導体装置の製造方法
JPWO2015159437A1 (ja) 半導体装置の製造方法
TWI305055B (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant