JP5436231B2 - 半導体素子の製造方法及び半導体素子、並びに半導体装置 - Google Patents

半導体素子の製造方法及び半導体素子、並びに半導体装置 Download PDF

Info

Publication number
JP5436231B2
JP5436231B2 JP2010002842A JP2010002842A JP5436231B2 JP 5436231 B2 JP5436231 B2 JP 5436231B2 JP 2010002842 A JP2010002842 A JP 2010002842A JP 2010002842 A JP2010002842 A JP 2010002842A JP 5436231 B2 JP5436231 B2 JP 5436231B2
Authority
JP
Japan
Prior art keywords
semiconductor element
silicon carbide
bulk substrate
manufacturing
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010002842A
Other languages
English (en)
Other versions
JP2010186991A (ja
Inventor
太一 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010002842A priority Critical patent/JP5436231B2/ja
Priority to PCT/JP2010/000131 priority patent/WO2010082476A1/ja
Priority to EP10731146.6A priority patent/EP2388804B1/en
Priority to US13/144,159 priority patent/US8679882B2/en
Publication of JP2010186991A publication Critical patent/JP2010186991A/ja
Application granted granted Critical
Publication of JP5436231B2 publication Critical patent/JP5436231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

本発明は、半導体素子の製造方法及び半導体素子、並びに半導体装置に関し、特に、炭化珪素バルク基板に対してオーミック接触する電極を備える半導体素子の製造方法及び半導体素子、並びに半導体装置に関するものである。
従来から、炭化珪素（炭化シリコン：以下、ＳｉＣと称することがある）からなる半導体は、ワイドバンドギャップ特性を備える物性的優位性の他、構成元素が自然界においてほぼ無尽蔵に存在することから、半導体基板として好適に用いられている。
このようなＳｉＣは、結晶構造が共有性結合であることから物質的に極めて安定であり、バンドギャップが大きく且つ高融点である。このため、炭化珪素（ＳｉＣ）半導体基板にオーミック電極を形成する場合には、ショットキー電極を形成する場合に比べて高温の熱処理（アニール）が必要となる。
上述のような、半導体基板と電極との間でオーミック接合を得るための熱処理方法として、イオン注入されたＳｉＣ半導体基板に、結晶材料が溶融しない程度の照射エネルギーでレーザ光を照射する方法が提案されている（例えば、特許文献１、２を参照）。
また、レーザ光の照射に対して膜厚が薄くなるに従い反射率が小さくなる反射率調整膜を半導体基板上に形成した後、反射率調整膜をエッチングし、次いで、半導体基板にレーザ光を照射してアニール処理を行なう方法が提案されている（例えば、特許文献３を参照）。
しかしながら、ＳｉＣ半導体基板にショットキー電極を形成した後、オーミック電極形成のための熱処理を行なった場合には、高熱によってショットキー電極の特性が劣化してしまうという問題がある。従って、従来、ＳｉＣ半導体基板を用いて半導体素子を製造する場合には、ショットキー電極を形成する前に、オーミック電極を形成する必要があった。
ここで、ＳｉＣ半導体基板にショットキー電極を形成する場合の工程について、図６（ａ）、（ｂ）に示すような上下電極型のショットキーバリアダイオード１００、２００を例に、以下に説明する。
図６（ａ）に示すように、ショットキーバリアダイオード１００の素子構造内部におけるシリーズ抵抗は、ショットキー電極１２２とＳｉＣ半導体エピタキシャル層１２１の界面及び内部、並びに、ｎ＋ＳｉＣ半導体基板１１０及びオーミック電極１３０内部で生じる抵抗の和で表される。このようなシリーズ抵抗は、より低い方が動作時の電力損失が少なく、素子特性が優れたものとなる。このため、ショットキーバリアダイオードにおけるシリーズ抵抗を下げるための有効な方法としては、図６（ｂ）に示すショットキーバリアダイオード２００のように、ショットキー電極２２２、ＳｉＣ半導体エピタキシャル層２２１及びオーミック電極２３０は他特性の維持のためにそのままとして、ｎ＋ＳｉＣ半導体基板２１０を研削することで薄く形成する方法が挙げられる。しかしながら、ｎ＋ＳｉＣ半導体基板２１０を薄くし過ぎると、基板強度が低下して半導体素子が破損する虞がある。
上記理由により、従来のＳｉＣ半導体基板上にショットキー電極が形成された半導体素子においては、ＳｉＣ半導体基板を研削せずに用いていた。しかしながら、ＳｉＣ半導体基板を研削せずに用いた場合、必然的に基板の厚みが大きくなり、上述したような、素子構造内部におけるシリーズ抵抗が増大し、電力損失が大きくなるとともに素子特性が低下するという問題がある。
ここで、上述のような熱処理を行なわずに、半導体基板と電極との間でオーミック接合を得る方法として、シリコン半導体基板の主面側に半導体素子構造を形成した後、最終工程においてシリコン半導体基板の裏面側を研削し、この裏面と同一導電型の不純物をイオン注入した後に、オーミック電極となる金属薄膜を形成する工程を備える方法が提案されている（例えば、特許文献４を参照）。しかしながら、特許文献４に記載の方法を用いて、上述のような上下電極型の半導体素子を製造した場合、ショットキー電極を形成する前にオーミック電極を形成することが出来ない。このため、上記同様、オーミック電極の熱処理時の高熱によってショットキー電極の特性が劣化するという問題がある。
また、ＳｉＣ半導体基板上に金属膜を堆積する工程と、ＳｉＣ半導体基板の裏面側からレーザ光を照射して金属膜を熱処理することにより、金属膜とＳｉＣ半導体基板とをオーミック接触させてオーミック電極を形成する工程とを備えた方法が提案されている（例えば、特許文献５を参照）。特許文献５に記載の方法によれば、ＳｉＣ半導体基板の裏面側からレーザ光を照射することにより、オーミック電極が形成された部分のみを選択的に熱処理することができるので、ＳｉＣ半導体基板並びに素子構造にダメージが生じるのを抑制できるとされる。
しかしながら、例えば、図６（ａ）、（ｂ）に示す例のような上下電極型の半導体素子に特許文献５の製造方法を適用した場合、ＳｉＣ半導体基板の厚さ方向において、裏面側から主面側に向かって高熱が容易に伝搬してしまう。このため、ショットキー電極や半導体層を含む半導体素子構造の特性が劣化してしまうという問題があった。
特開２０００−２７７４４８号公報 特開２００２−２８９５５０号公報 特開２００８−１５３４４２号公報 特開平９−８０６２号公報 特開平１０−２８４４３６号公報
本発明は上記問題に鑑みてなされたものであり、オーミック特性に優れた電極を形成することができるとともに、素子特性に優れる半導体素子が歩留まり良く得られる半導体素子の製造方法を提供することを目的とする。
また、本発明は、上記本発明の製造方法によって得られ、電極のオーミック特性に優れるとともに、素子特性に優れる半導体素子を提供することを目的とする。
さらに、本発明は、上記本発明の半導体素子が用いられてなる半導体装置を提供することを目的とする。
本発明者等は、炭化珪素バルク基板を備えた半導体素子において、基板裏面に良好なオーミック特性を備える電極を形成し、素子特性に優れた半導体素子を製造するために鋭意検討を行なった。この結果、基板裏面の電極に対し、光学式加熱によって局所的に熱処理を行なうとともに、この際の工程や熱処理条件を適正化することにより、高熱によって電極や半導体層を含む半導体素子構造の特性が劣化することなく、オーミック電極が形成できることを知見した。これにより、素子特性に優れる半導体素子が歩留まり良く製造可能となることを見出し、以下に示す各発明を完成した。
即ち、本発明は以下に関する。
［１］ 少なくとも、主面及び裏面を有する第１導電型の炭化珪素バルク基板の前記主面側に半導体素子構造の一部又は全体を形成する半導体素子構造形成工程と、前記炭化珪素バルク基板の前記裏面側に前記炭化珪素バルク基板とオーミック接触するオーミック電極を形成するオーミック電極形成工程とを、この順で具備してなり、前記オーミック電極形成工程は、前記炭化珪素バルク基板の前記裏面側を研削することによって前記炭化珪素バルク基板の厚みを薄くした後、前記裏面に前記オーミック電極を形成する小工程と、前記オーミック電極上にＳｉＯ２膜を堆積させた後、前記オーミック電極に対し、前記炭化珪素バルク基板の裏面側から高出力光を、前記ＳｉＯ２ 膜を介して照射する光学式加熱法によって熱処理を行なった後に前記ＳｉＯ ２ 膜をエッチング除去する、熱処理を行なう小工程とを、この順で備えていることを特徴とする半導体素子の製造方法。
［２］ 前記高出力光がレーザ光であることを特徴とする上記［１］に記載の半導体素子の製造方法。
［３］ 前記レーザ光がエキシマレーザ光であることを特徴とする上記［２］に記載の半導体素子の製造方法。
［４］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光の照射をパルス照射とすることを特徴とする上記［１］〜［３］の何れか１項に記載の半導体素子の製造方法。
［５］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光をパルス照射する際の、１パルスあたりの照射エネルギー密度を１０ｍＪ／ｃｍ２以上とすることを特徴とする上記［４］に記載の半導体素子の製造方法。
［６］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光をパルス照射する際の、１パルスあたりの照射時間を１０μｓｅｃ以下とすることを特徴とする上記［４］又は［５］に記載の半導体素子の製造方法。
［７］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光をパルス照射する際のパルス周期を５ｍｓｅｃ以上とすることを特徴とする上記［４］〜［６］の何れか１項に記載の半導体素子の製造方法。
［８］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程を、前記高出力光、又は、前記炭化珪素バルク基板の少なくとも一方を、直線移動又は回転移動の少なくとも何れかの方法で移動させながら行なうことを特徴とする上記［１］〜［７］の何れか１項に記載の半導体素子の製造方法。
［９］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記炭化珪素バルク基板の前記裏面側の任意の点における前記高出力光の照射時間を１秒以下とすることを特徴とする上記［１］〜［８］の何れか１項に記載の半導体素子の製造方法。
［１０］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光の発光形状、又は、前記オーミック電極上における高出力光の照射形状の少なくとも何れかが、非円形形状とされていることを特徴とする上記［１］〜［９］の何れか１項に記載の半導体素子の製造方法。
［１１］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光の照射角度が、前記炭化珪素バルク基板に対して９０°未満であることを特徴とする上記［１］〜［１０］の何れか１項に記載の半導体素子の製造方法。
［１２］ 前記オーミック電極形成工程は、前記熱処理を行なう小工程を、少なくとも、前記炭化珪素バルク基板の前記主面側を冷却することにより、前記主面側の温度を前記裏面側の温度よりも低くして行なうことを特徴とする上記［１］〜［１１］の何れか１項に記載の半導体素子の製造方法。
［１３］ 前記炭化珪素バルク基板の前記裏面が、カーボン面又はシリコン面から０°〜１０°の範囲で傾斜していることを特徴とする上記［１］〜［１２］の何れか１項に記載の半導体素子の製造方法。
［１４］ 前記炭化珪素バルク基板の前記主面が、シリコン面又はカーボン面から０°〜１０°の範囲で傾斜していることを特徴とする上記［１］〜［１３］の何れか１項に記載の半導体素子の製造方法。
［１５］ 前記半導体素子構造形成工程は、少なくとも、前記炭化珪素バルク基板の前記主面側に炭化珪素エピタキシャル層を形成する小工程と、前記炭化珪素エピタキシャル層上に、該炭化珪素エピタキシャル層とショットキー接触するショットキー電極を形成する小工程とを、この順で備えていることを特徴とする上記［１］〜［１４］の何れか１項に記載の半導体素子の製造方法。
［１６］ 前記半導体素子構造形成工程は、前記半導体素子構造を、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造として形成することを特徴とする上記［１］〜［１４］の何れか１項に記載の半導体素子の製造方法。
［１７］ 前記半導体素子構造形成工程は、前記半導体素子構造を、横型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造として形成することを特徴とする上記［１］〜［１４］の何れか１項に記載の半導体素子の製造方法。
［１８］ 前記半導体素子構造形成工程は、前記半導体素子構造を、ＰＮ型ダイオード構造として形成することを特徴とする上記［１］〜［１４］の何れか１項に記載の半導体素子の製造方法。
［１９］ 上記［１］〜［１８］に記載の製造方法によって得られる半導体素子。
［２０］ 上記［１９］に記載の半導体素子が用いられてなる半導体装置。
本発明の半導体素子の製造方法によれば、少なくとも、炭化珪素バルク基板の主面側に半導体素子構造を形成する半導体素子構造形成工程と、炭化珪素バルク基板の裏面側に炭化珪素バルク基板とオーミック接触するオーミック電極を形成するオーミック電極形成工程とを、この順で具備し、該オーミック電極形成工程は、炭化珪素バルク基板の裏面側を研削することによって炭化珪素バルク基板の厚みを薄くした後、裏面にオーミック電極を形成する小工程と、オーミック電極に対し、炭化珪素バルク基板の裏面側から高出力光を照射する光学式加熱法によって熱処理を行なう小工程とを、この順で備えている方法なので、炭化珪素バルク基板の破損を防止できるとともに、熱処理時の高熱によって電極や半導体層を含む半導体素子構造の特性が劣化することなくオーミック電極を形成することができる。これにより、素子特性に優れる半導体素子を、歩留まり良く製造することが可能となる。
また、本発明の半導体素子によれば、上記本発明の製造方法によって製造されるものなので、オーミック特性に優れた電極を備え、素子特性に優れたものとなる。
また、本発明の半導体装置によれば、上記本発明の半導体素子が用いられてなるものなので、装置特性に優れたものとなる。
本発明に係る半導体素子の積層構造の一例を模式的に説明する断面図である。 本発明に係る半導体素子の一例を模式的に説明する図であり、ショットキーダイオードを示す断面図である。 本発明に係る半導体素子の製造方法の一例を模式的に説明する図であり、ショットキーダイオードを製造する工程を示す断面図である。 本発明に係る半導体素子の製造方法の一例を模式的に説明する図であり、ショットキーダイオードを製造する工程を示す断面図である。 本発明に係る半導体素子の製造方法の一例を模式的に説明する図であり、ショットキーダイオードを製造する工程を示す断面図である。 従来の半導体素子を模式的に説明する断面図である。
以下に、本発明の実施形態である半導体素子の製造方法及び半導体素子、並びに半導体装置について、図面を適宜参照しながら説明する。図１は本発明の半導体素子の一実施形態である半導体素子１０の積層構造を示す模式断面図であり、図２は半導体素子の一実施形態であるショットキーバリアダイオード（半導体素子）１を示す模式断面図である。また、図３〜図５は、図２に示す半導体素子１の製造方法を説明するための模式断面図である。
なお、以下の説明において参照する図面は、本実施形態の半導体素子の製造方法及び半導体素子、並びに半導体装置を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体素子等の寸法関係とは異なっている。
本実施形態の半導体素子の製造方法は、少なくとも、主面２ａ及び裏面２ｂを有する第１導電型（本実施形態ではｎ型）の炭化珪素バルク基板２の主面２ａ側に半導体素子構造３を形成する半導体素子構造形成工程と、炭化珪素バルク基板２の裏面２ｂ側に炭化珪素バルク基板２との間でオーミック接触するオーミック電極４を形成するオーミック電極形成工程とを、この順で具備してなり、このオーミック電極形成工程は、炭化珪素バルク基板２の裏面２ｂ側を研削することによって炭化珪素バルク基板２の厚みを薄くした後、裏面２ｂにオーミック電極４を形成する小工程と、オーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光を照射する光学式加熱法によって熱処理を行なう小工程とを、この順で備える方法である。
［半導体素子］
以下、本実施形態の半導体素子の製造方法で得られる半導体素子１０の積層構造、及び、この半導体素子１０を含む本実施形態のショットキーバリアダイオード１について説明する。
『半導体素子の積層構造』
本実施形態の半導体素子１０は、図１に示すように、主面２ａ及び裏面２ｂを有するｎ型の炭化珪素バルク基板２と、該炭化珪素バルク基板２の主面２ａ上に形成され、電気回路を含む半導体素子構造３と、炭化珪素バルク基板２の裏面２ｂに形成されるオーミック電極４とからなる積層構造とされている。
以下、半導体素子１０の積層構造について詳述する。
「炭化珪素バルク基板（ＳｉＣ半導体基板）」
炭化珪素バルク基板２は、ｎ型の特性を有し、炭化珪素からなる半導体基板である。
本実施形態の炭化珪素バルク基板２は、例えば、低抵抗のｎ＋型４Ｈ−ＳｉＣ単結晶基板からなるものである。この炭化珪素バルク基板２の不純物濃度は、２×１０１８ｃｍ−３程度であることが好ましい。また、炭化珪素バルク基板２の厚さは、３５０μｍ程度であることが好ましい。
本実施形態で用いる炭化珪素バルク基板２の主面２ａ及び裏面２ｂの各面は、例えば、カーボン面又はシリコン面の何れかが、それぞれ表出する構成とすることができる。
また、本実施形態で用いる炭化珪素バルク基板２は、裏面２ｂが、カーボン面又はシリコン面から０°〜１０°の範囲で傾斜した構成とすることができる。また、炭化珪素バルク基板２は、主面２ａが、シリコン面又はカーボン面から０°〜１０°の範囲で傾斜した構成とすることもできる。
「半導体素子構造」
本実施形態の半導体素子１０に備えられる半導体素子構造３は、上述したｎ＋型４Ｈ−ＳｉＣ単結晶基板からなる炭化珪素バルク基板２上に成長する、ｎ−型ＳｉＣエピタキシャル層を含むものである。このような、半導体素子構造３を構成するｎ−型ＳｉＣエピタキシャル層の不純物濃度は１×１０１６ｃｍ−３程度であることが好ましい。また、ｎ−型ＳｉＣエピタキシャル層を含む半導体素子構造３の厚さは、８μｍ程度であること好ましい。
半導体素子構造３を構成するｎ−型ＳｉＣエピタキシャル層は、例えば、ＳｉＣ単結晶がエピタキシャル成長した層に、アルミニウム等がイオン注入されることで形成された複数の半導体領域等から構成される電気回路を備えた層である。このような、半導体素子構造３をなすｎ−型ＳｉＣエピタキシャル層は、目的とする素子構造に合わせ、各種の半導体構造等を採用することが可能である。また、半導体素子構造３は、上記電気回路の他、詳細を後述するが、素子の外部と電気的に接続される各種電極を備えた構造とすることができる。
「オーミック電極」
本実施形態のオーミック電極４は、炭化珪素バルク基板２の裏面２ｂ側にオーミック接触されて設けられている。
オーミック電極４は、ＳｉＣに対してオーミック接触する金属、例えば、Ｎｉ（ニッケル）を主成分とする金属からなる構成とすることができ、ニッケル元素単体の他、Ｔｉ、Ａｌ等を含む金属を用いることができる。
また、オーミック電極４の厚みは、特に限定されないが、１００ｎｍ程度であることが好ましい。
本実施形態のオーミック電極４は、後述の製造方法において説明するように、炭化珪素バルク基板２及びオーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光を照射する光学式加熱法によって熱処理を行なったものである。これにより、オーミック電極４は、炭化珪素バルク基板２に対して、優れたオーミック特性で接触する電極となる。
『ショットキーバリアダイオード（半導体素子）』
本実施形態のショットキーバリアダイオード１は、図２に示すように、上述したｎ型の炭化珪素バルク基板２と、該炭化珪素バルク基板２の主面２ａ上に形成され、電気回路を含むｎ−型ＳｉＣエピタキシャル層（半導体素子構造：炭化珪素エピタキシャル層）３０と、該ｎ−型ＳｉＣエピタキシャル層３０の上に形成されるショットキー電極（半導体素子構造）５と、炭化珪素バルク基板２の裏面２ｂに形成されるオーミック電極４とから構成される。
本実施形態のショットキーバリアダイオード１は、図１に示す半導体素子１０の構成に対し、半導体素子構造として、炭化珪素バルク基板２の主面２ａ上にｎ−型ＳｉＣエピタキシャル層３０が設けられ、さらに、その上にショットキー電極５が設けられてなる。
「ショットキー電極」
ショットキー電極５は、ｎ−型ＳｉＣエピタキシャル層３０上の所定の位置に形成され、このｎ−型ＳｉＣエピタキシャル層３０とショットキー接触する電極である。
ショットキー電極５は、ＳｉＣに対してショットキー接触する金属、例えば、Ｔｉ（チタン）を主成分とする金属からなる構成とすることができる。また、ショットキー電極５に用いる金属としては、Ｔｉの他、Ｍｏ、Ｎｉ等が使用可能であり、適宜採用することができる。
また、ショットキー電極５の厚みとしては、特に限定されないが、１００ｎｍ程度であることが好ましい。
図２に示す本実施形態のショットキーバリアダイオード１は、上記構成により、炭化珪素バルク基板２の裏面２ｂに形成されたオーミック電極４が、カソード電極として機能する。また、炭化珪素バルク基板２の主面２ａ側のｎ−型ＳｉＣエピタキシャル層３０上に形成されたショットキー電極５が、アノード電極として機能する。
『その他の半導体素子』
本実施形態では、半導体素子として、上述のようなショットキーバリアダイオードを例に説明しているが、本発明の半導体素子は、これには限定されない。例えば、上述のショットキーバリアダイオードの他、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、横型ＭＯＳＦＥＴ、ＰＮ型ダイオード等で半導体素子構造を構成することができ、本発明の半導体素子の構造は、何ら限定されない。
［半導体素子の製造方法］
本実施形態の半導体素子の製造方法について、上述したような本実施形態のショットキーバリアダイオード（半導体素子）１を製造する方法を例に、図３〜図５を適宜参照しながら以下に説明する。
本実施形態のショットキーバリアダイオード１の製造方法は、主面２ａ及び裏面２ｂを有するｎ型の炭化珪素バルク基板２の主面２ａ側に、少なくともｎ−型ＳｉＣエピタキシャル層（半導体素子構造）３０を形成する半導体素子構造形成工程と、炭化珪素バルク基板２の裏面２ｂ側に、炭化珪素バルク基板２との間でオーミック接触するオーミック電極４を形成するオーミック電極形成工程とをこの順で具備してなり、このオーミック電極形成工程は、炭化珪素バルク基板２の裏面２ｂ側を研削することによって炭化珪素バルク基板２の厚みを薄くした後、裏面２ｂにオーミック電極４を形成する小工程（１）と、オーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光を照射する光学式加熱法によって熱処理を行なう小工程（２）とを、この順で備える方法である。
また、本実施形態で説明する例では、上述の半導体素子構造形成工程が、少なくとも、炭化珪素バルク基板２の主面２ａ側に電気回路を含むｎ−型ＳｉＣエピタキシャル層（半導体素子構造：炭化珪素エピタキシャル層）３０を形成する小工程と、ｎ−型ＳｉＣエピタキシャル層３０上に、該ｎ−型ＳｉＣエピタキシャル層３０とショットキー接触するショットキー電極５を形成する小工程とを、この順で備えている。
また、本実施形態では、オーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光を照射する光学式加熱法によって熱処理を行なう小工程（２）において、高出力光としてレーザ光Ｌを用いる方法を例に説明する。
本実施形態の製造方法は、上記各工程が備えられることにより、図２に示すような上下電極型のショットキーバリアダイオード１を製造する方法とされている。
以下、本実施形態の発光ダイオードの製造方法について詳述する。
『半導体素子構造形成工程』
半導体素子構造形成工程では、図３及び図４（ａ）、（ｂ）に示すように、炭化珪素バルク基板２の主面２ａ上に、半導体素子構造をなす各層を形成する。また、上述のように、本実施形態の半導体素子構造形成工程は、ｎ−型ＳｉＣエピタキシャル層３０を形成する小工程と、ショットキー電極５を形成する小工程とが備えられている。
「ｎ−型ＳｉＣエピタキシャル層を形成する小工程」
本小工程では、まず、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなり、主面２ａ及び裏面２ｂを有する炭化珪素バルク基板２を準備する。
そして、図３に示すように、炭化珪素バルク基板２の主面２ａに、ｎ−型ＳｉＣ単結晶成長層からなるｎ−型ＳｉＣエピタキシャル層３０を、例えば、ＣＶＤ法を用いて形成する。本小工程において、ｎ−型ＳｉＣエピタキシャル層３０を形成する際の成膜条件としては、従来から半導体分野で採用されている条件を、何ら制限無く用いることができる。
「ショットキー電極を形成する小工程」
次に、本小工程においては、ｎ−型ＳｉＣエピタキシャル層３０上に、該ｎ−型ＳｉＣエピタキシャル層３０とショットキー接触するショットキー電極５を形成する。
具体的には、図４（ａ）に示すように、まず、ｎ−型ＳｉＣエピタキシャル層３０の表面３０ａに、ＳｉＣ単結晶に対してショットキー接触する金属、例えば、Ｔｉを主成分とする金属や、Ｍｏ、Ｎｉ等を、スパッタ法等の方法を用いて薄膜として堆積させる。この際、ｎ−型ＳｉＣエピタキシャル層３０上において、上記箔膜からなるショットキー電極５の厚さが１００ｎｍ程度となるように、成膜処理を行なう。
なお、上記金属をｎ−型ＳｉＣエピタキシャル層３０の表面３０ａに堆積させる方法としては、スパッタ法の他、電子ビーム蒸着法等を使用することも可能である。
次いで、図４（ｂ）に示すように、ショットキー電極５を、半導体素子として必要な大きさの電極とするため、リフトオフ法やエッチング法等の方法を用いて、所望の大きさに加工する。
次いで、ショットキー電極５に対して熱処理を施すことにより、所望のショットキー障壁高さを有する電極に加工する。この際の熱処理方法としては、例えば、ＲＴＡ（急速アニール処理：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。この際、ＲＴＡの条件としては、目標とするショットキー障壁高さや電極金属の種類等によって異なるが、一般的に、温度を６００〜７００℃、時間を３〜６０分とし、アルゴン雰囲気中で行なう条件とすることができる。
なお、本実施形態で説明する例の半導体素子構造形成工程では、上述のような各小工程を備え、ショットキーバリアダイオード１を製造する場合の半導体素子構造を形成する例を説明しているが、本発明の半導体素子の製造方法はこれには限定されない。例えば、上述したような、縦型ＭＯＳＦＥＴ構造や横型ＭＯＳＦＥＴ構造、ＰＮ型ダイオード構造等を形成する場合においても、本発明の製造方法を何ら制限なく適用することが可能である。
『オーミック電極形成工程』
次に、オーミック電極形成工程においては、炭化珪素バルク基板２の裏面２ｂ側に、炭化珪素バルク基板２との間でオーミック接触するオーミック電極４を形成する。また、本実施形態で説明するオーミック電極形成工程は、炭化珪素バルク基板２の裏面２ｂ側を研削することによって炭化珪素バルク基板２の厚みを薄くした後、裏面２ｂにオーミック電極４を形成する小工程（１）と、炭化珪素バルク基板２及びオーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側からレーザ光（高出力光）Ｌを照射する光学式加熱法によって熱処理を行なう小工程（２）とを、この順で備える。
「小工程（１）」
まず、小工程（１）においては、上述したように、炭化珪素バルク基板２の裏面２ｂ側を研削することによって炭化珪素バルク基板２の厚さを薄くした後、裏面２ｂにオーミック電極４を形成する。
具体的には、図５（ａ）に示すように、まず、炭化珪素バルク基板２の裏面２ｂ側をダイヤモンド砥粒法等の方法によって研削し、炭化珪素バルク基板２の厚さを１００μm程度の厚さまで薄く加工する。この際、研削後の炭化珪素バルク基板２の厚さは、出来る限り薄くすることが、半導体素子における熱抵抗や電気抵抗を低減できる点から好ましい。しかしながら、炭化珪素バルク基板２が薄すぎると、研削後の各工程における取り扱いが難しくなるため、５０〜１００μm程度とすることが好ましい。
なお、炭化珪素バルク基板２の裏面２ｂの研削方法としては、上述のようなダイヤモンド砥粒法には限定されず、例えば、機械・化学式研磨を用いることもでき、適宜採用することが可能である。
次いで、図５（ｂ）に示すように、研削によって薄く加工した炭化珪素バルク基板２の裏面２ｂにオーミック電極４を形成する。
具体的には、図５（ｂ）に示すように、炭化珪素バルク基板２の裏面２ｂに、ＳｉＣに対してオーミック接触する金属、例えば、Ｎｉを主成分とする金属を堆積させる。より具体的には、例えば、ニッケル元素単体の他、Ｔｉ、Ａｌ等を含む金属を、スパッタ法等の方法を用いて、炭化珪素バルク基板２の裏面２ｂに堆積させる。この際、炭化珪素バルク基板２の裏面２ｂ上において、オーミック電極４の厚さが１００ｎｍ程度となるように成膜処理を行なう。
なお、上記金属からなるオーミック電極４を炭化珪素バルク基板２の裏面２ｂに堆積させる方法としては、スパッタ法の他、蒸着法等を使用することも可能である。
「小工程（２）」
次に、小工程（２）においては、上述したように、オーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光を照射する光学式加熱法によって熱処理を行なう。
具体的には、図５（ｃ）に示すように、炭化珪素バルク基板２の裏面２ｂ側から、オーミック電極４に対し、高出力光としてレーザ光Ｌを照射する。
本実施形態のオーミック電極形成工程では、熱処理を行なう小工程（２）において、光学式加熱によってオーミック電極４及び炭化珪素バルク基板２を加熱する際、高出力光にレーザ光を用いることが好ましい。また、レーザ光の中でも、エキシマレーザ光を用いることがより好ましい。
上述した小工程（１）における炭化珪素バルク基板２の裏面２ｂ側の研削加工は、ダイヤモンド砥粒法等によって行なわれるが、研削後の裏面２ｂは、全面に研磨傷が残り、平坦でない場合がある。このような研削加工を施した炭化珪素バルク基板の表面粗さｒｍｓを、ＡＭＦ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子間力顕微鏡）法によって測定すると、例えば、数μｍにも達する場合がある。このような、平坦でない炭化珪素バルク基板の表面に、電極として、例えば、１００ｎｍのＮｉを堆積させる場合、部分的に厚さが薄い箇所や、炭化珪素バルク基板表面に付着していない箇所が生じることがある。
このような炭化珪素バルク基板上の電極に、例えば、ＳｉＣのバンドギャップよりも小さいエネルギーの波長のレーザを照射した場合、電極の薄い部分や付着していない箇所からレーザ光が炭化珪素バルク基板を透過してしまう。このため、炭化珪素バルク基板上の半導体素子構造がレーザ光によって加熱され、重大な損傷が生じる場合がある。
上述のような問題が生じるのを防止するため、高出力光にレーザ光を用いる場合の波長としては、炭化珪素（ＳｉＣ）のバンドギャップと同じか、それよりも大きいエネルギーの波長を選択することが有効である。例えば、６Ｈ−ＳｉＣ単結晶からなる炭化珪素バルク基板の場合、バンドギャップは約３ｅＶであり、これは、波長λ＝ｈ・ｃ／Ｅｇ＝１．２４／３＝０．４１μmに相当する。よって、ＳｉＣを透過しにくいレーザの波長は０．４１μm以下となり、例えば、エキシマレーザ（ＡｒＦエキシマレーザ：波長１９３ｎｍ、ＸｅＣｌエキシマレーザ：波長３０８ｎｍ、ＸｅＦエキシマレーザ：波長３５１ｎｍ）を用いることが有効である。なお、レーザ光の波長が短すぎると、吸収される光のエネルギーが熱エネルギーに変換されにくく、また、１９０ｎｍよりも短波長の場合には空気中の水分や酸素の吸収が多い等の問題があることから、本実施形態では、１９０ｎｍよりも短波長のレーザ光は適さない。また、さらに短波長のレーザ光の場合には、熱変換が困難であるとともに、装置の規模が大きくなる等の問題がある。但し、短波長のレーザ光による空気中の酸素や水分による吸収を低減させるため、雰囲気空気として乾燥空気を用いたり、窒素ガスやアルゴンガスを用いたりする方法もある。
また、オーミック電極４と炭化珪素バルク基板２との間の良好なオーミックコンタクトを得るためには、オーミック電極４と炭化珪素バルク基板２との界面が拡散、合金化する必要がある。このためには、高出力のレーザ光、例えば、上述したような、ＡｒＦエキシマレーザ、ＸｅＣｌエキシマレーザ、ＸｅＦエキシマレーザ等のエキシマレーザを用いることが必要となる。
さらに、オーミック電極４と炭化珪素バルク基板２との間の良好なオーミックコンタクトを得るため、光学式加熱に用いるレーザ光Ｌのエネルギーとしては、まず、１パルス当たりの照射エネルギー密度を１０ｍＪ／ｃｍ２以上とすることが好ましい。またさらに、１パルス当たりの照射エネルギー密度を１０ｍＪ／ｃｍ２とした場合、パルス数を１０〜２００回程度とすることにより、レーザ光Ｌのエネルギー密度を０．１〜２Ｊ／ｃｍ２程度とすることが好ましい。
また、レーザ光Ｌのエネルギー密度の適性値は、炭化珪素バルク基板の導電型（ｎ型又はｐ型）や、電極に用いる金属の種類、電極の厚さ等によって変化する。例えば、ｐ型の特性を有する炭化珪素バルク基板と、厚さが１０００ÅのＮｉからなる電極を用いる際には、１パルス当たりの照射エネルギー密度を１０ｍＪ／ｃｍ２とした場合、パルス数を４０〜１５０回程度とし、０．４〜１．５Ｊ／ｃｍ２程度のエネルギー密度のレーザ光Ｌを使用することにより、良好なオーミック特性を得ることが可能となる。
また、レーザ光Ｌによる熱処理時間が長い場合には、オーミック電極４が昇温するのに伴ってオーミック特性は良好となるが、熱伝導によって、炭化珪素バルク基板２の主面２ａ側に形成されるｎ−型ＳｉＣエピタキシャル層３０及びショットキー電極５も昇温する。ここで、ＭＯＳＦＥＴやショットキーデバイスの半導体素子構造を備える場合には、それぞれ最適な温度で熱処理が施されている。このため、半導体素子構造の熱処理温度に近い温度や、それを超える温度まで昇温すると、半導体素子構造の素子特性が劣化するという問題があり、この劣化の程度は、高温で保持される時間が長いほど大きくなる。
そこで、本実施形態においては、炭化珪素バルク基板２の裏面２ｂ側からレーザ光等の高出力光を照射した場合に、主面２ａ側の半導体素子構造が過度に昇温することで素子特性が劣化しないような方法とする必要がある。具体的には、例えば、以下のような方法を採用することができる。
まず、主面２ａ側の半導体素子構造が過度に昇温するのを防止するためには、レーザ光（高出力光）Ｌの照射時間を出来るだけ短くすることが効果的である。このため、本実施形態では、レーザ光Ｌの照射をパルス照射とすることがより好ましく、また、炭化珪素バルク基板２の裏面２ｂ側の任意の点にレーザ光Ｌをパルス照射する際の、１パルスあたりの照射時間を１０μｓｅｃ以下、パルス照射間隔を１ｍｓｅｃ以上とすることがさらに好ましい。また、本実施形態では、レーザ光Ｌの照射時間（パルス照射時間とパルス照射間隔とを合わせたレーザ照射時間）を１秒以下とすることがより好ましい。
レーザ光等の高出力光をオーミック電極４に照射する際の最適な照射時間は、熱抵抗、即ち炭化珪素バルク基板２の厚さに依存し、例えば、基板厚さが薄い場合には最適な照射時間が短くなる。このため、レーザ光Ｌの照射をパルス照射とすることがより好ましい。また、基板厚さが１００μm程度の場合には、１パルス当たりの照射時間を１０μｓｅｃ以下とすることが好ましく、この際のパルス照射間隔は１ｍｓｅｃ以上とすることが好ましい。
また、本実施形態では、レーザ光（高出力光）Ｌをパルス照射する際のパルス周期（パルス照射間隔）を５ｍｓｅｃ以上とすることがより好ましく、１０ｍｓｅｃ以上とすることがさらに好ましい。
また、エキシマレーザ光を用いた場合、１パルスあたりの照射エネルギー密度を１０ｍＪ／ｃｍ２以上、１パルスあたりの照射時間を５０ｎｓｅｃ以下、又はパルス周期を５ｍｓｅｃ以上とすることが好ましい。また、１パルスあたりの照射エネルギー密度を１０ｍＪ／ｃｍ２以上、１パルスあたりの照射時間を５０ｎｓｅｃ以下、及び、パルス周期を５ｍｓｅｃ以上とすることがより好ましい。また、１パルスあたりの照射エネルギー密度を１０ｍＪ／ｃｍ２以上、１パルスあたりの照射時間を３０ｎｓｅｃ以下、及び、パルス周期を１０ｍｓｅｃ以上とすることがさらに好ましい。
エキシマレーザ光を用いた場合、エキシマレーザ光の出力は数ｎｓから数１０ｎｓｅｃの時間で立ち上がり、入射後１０ｎｓｅｃ程度以降にサンプルから熱放射が観察され、深さ数１０ｎｍ程度の領域が加熱されるとともに、レーザ光は数１０ｎｓｅｃで減衰する。このため、短時間で高エネルギーのレーザ光、例えば、パルス照射間隔が１０ｎｓｅｃのパルスレーザ光をオーミック電極４に照射すると、このオーミック電極４を含む表面近傍のみが瞬間的に加熱、合金化され、良好なオーミック特性を得ることが可能となる。従って、極薄いオーミック電極４を形成した後、オーミック電極４と炭化珪素バルク基板２の界面に薄いシリサイド合金層を形成することにより、良好なオーミックコンタクトを得ることができ、未反応の炭素を減らすことが可能となる。
ここで、通常用いられるような厚膜のオーミック電極に、従来公知の方法で熱処理を施すことでオーミックコンタクトを形成した場合、オーミック電極と炭化珪素バルク基板との界面に未反応の炭素が大量に発生する。このため、電極の剥離や、シリーズ抵抗の増大等の問題が生じる。
これに対し、本実施形態の製造方法では、上述した熱処理方法とすることにより、オーミック電極４と炭化珪素バルク基板２との間が良好にオーミック接触し、電極剥離やシリーズ抵抗増大等の問題が生じることが無い。
また、本実施形態では、熱処理を行なう小工程（２）を、高出力光をなすレーザ光Ｌの光源、又は、炭化珪素バルク基板２の少なくとも何れか一方を、直線移動又は回転移動の少なくとも何れかの方法で移動させながら行なうことがより好ましい。このような方法でオーミック電極４の熱処理を行なうことにより、レーザ光Ｌが長時間に渡って同一箇所に照射されることが無いので、上記同様、炭化珪素バルク基板２の内部を熱が伝播するのを抑制でき、半導体素子構造が損傷するのを防止することが可能となる。
なお、レーザ光Ｌの照射レベルを制御する場合、上述のような方法の他、例えば、レーザ光投影面積、レーザ光入射方向、レーザ光スキャン速度や基板移動速度等を変更する方法等を採用することも可能である。
例えば、本実施形態では、高出力光をなすレーザ光Ｌの発光形状、又は、オーミック電極４上におけるレーザＬ光の照射形状の少なくとも何れかが、非円形形状とされていることがより好ましい。レーザ光Ｌの発光形状又は照射形状の何れかを非円形形状とすることにより、炭化珪素バルク基板２の内部を熱が伝播するのを抑制でき、主面２ａ側の半導体素子構造が損傷するのを防止することが可能となる。
ここで、本発明で説明する非円形形状とは、例えば、一般に長方形や楕円形等、様々な形状を含むものである。
また、本実施形態では、高出力光をなすレーザ光Ｌの照射角度が、炭化珪素バルク基板２又はオーミック電極４に対して９０°未満であることが好ましい。レーザ光Ｌの炭化珪素バルク基板２又はオーミック電極４に対する照射角度をこの範囲とすることにより、上記同様、炭化珪素バルク基板２の内部を熱が伝播するのを抑制でき、半導体素子構造が損傷するのを防止することが可能となる。
また、さらに、本実施形態では、熱処理を行なう小工程（２）を、少なくとも、炭化珪素バルク基板２の主面２ａ側を冷却することにより、主面２ａ側の温度を裏面２ｂ側の温度よりも低くして行なう方法としても良い。具体的には、炭化珪素バルク基板２の主面２ａ側に、熱容量の大きいヒートシンクを接続する方法等が採用できる。このような方法でオーミック電極４の熱処理を行なうことにより、レーザ光Ｌによる高熱が、炭化珪素バルク基板２の裏面２ｂ側から主面２ａ側に伝播するのが抑制される。従って、上記同様、炭化珪素バルク基板２の主面２ａ側に形成された半導体素子構造が損傷するのを防止することが可能となる。
また、レーザ光Ｌを照射する前の、炭化珪素バルク基板２の温度は出来るだけ低い方が、炭化珪素バルク基板２内部を高熱が伝播するのを抑制でき、半導体素子構造の昇温が抑制できる点から好ましい。
なお、オーミック電極に高出力のレーザ光Ｌを照射して熱処理を行なった場合、照射された部分の電極材料が蒸発したり、溶融〜再結晶化したりして表面モホロジーが低下する場合がある。
このような問題を防止するため、本実施形態のオーミック電極形成工程に含まれる、熱処理を行なう小工程（２）では、レーザ光Ｌの透過率が高い膜をオーミック電極４上に堆積させた後、レーザ光Ｌによる熱処理を行なう方法とすることが好ましい。具体的には、例えば、厚さが１μｍ程度のＳｉＯ２膜を、ＣＶＤ法やスパッタ法等の方法によってオーミック電極４上に堆積させた後、ＳｉＯ２膜を介してオーミック電極４にレーザ光Ｌを照射し、熱処理を行なう方法とすることができる。このような方法でオーミック電極４の熱処理を行なうことにより、電極材料の蒸発による消失や、溶融〜再結晶化による表面モホロジー低下を効果的に防止できる。
本実施形態では、上記各工程により、炭化珪素バルク基板２の主面２ａ上に半導体素子構造を形成し、炭化珪素バルク基板２の裏面２ｂを研削して薄く加工した後、裏面２ｂにオーミック電極４を形成して高出力光による熱処理を行なう。このように、炭化珪素バルク基板２の主面２ａ側に半導体素子構造を形成した後に、裏面２ｂ側を研削することにより、炭化珪素バルク基板２の破損が生じるのを防止できるので、ショットキーバリアダイオード１等の半導体素子を製造する際の歩留まりが向上する。また、炭化珪素バルク基板２を薄く形成することにより、この炭化珪素バルク基板２内部の熱抵抗が低減されるので、オーミック電極４の熱処理を行なう際の冷却性能が向上し、また、半導体素子内部のシリーズ抵抗（直列抵抗）が低減され、素子特性が向上する。従って、半導体素子を製造する際の歩留まりの向上と、半導体素子の特性の向上との両方を実現することが可能となる。
『分割〜素子化工程』
次に、本実施形態の製造方法では、上記各工程によって得られた半導体ウェーハを、例えば、ダイシング法、スクライブ法、レーザ等によって裁断し、チップに分割して、素子単位のショットキーバリアダイオード（半導体素子）１とする。
具体的には、例えば、ダイシングソーを用いて、炭化珪素バルク基板２に対して、所望の平面視形状となるように裁断を施し、所定寸法の正方形や長方形に切断することにより、チップ状のショットキーバリアダイオード１とする。
以上説明したような、本発明の半導体素子の実施形態であるショットキーバリアダイオード１の製造方法によれば、少なくとも、炭化珪素バルク基板２の主面２ａ側に半導体素子構造（ｎ−型ＳｉＣエピタキシャル層３０、ショットキー電極５）を形成する半導体素子構造形成工程と、炭化珪素バルク基板２の裏面２ｂ側に炭化珪素バルク基板２とオーミック接触するオーミック電極４を形成するオーミック電極形成工程とを、この順で具備し、該オーミック電極形成工程は、炭化珪素バルク基板２の裏面２ｂ側を研削することによって炭化珪素バルク基板２の厚みを薄くした後、裏面２ｂにオーミック電極４を形成する小工程（１）と、オーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光であるレーザ光Ｌを照射する光学式加熱法によって熱処理を行なう小工程（２）とを、この順で備えている方法なので、炭化珪素バルク基板２の破損を防止できるとともに、熱処理時の高熱によって電極や半導体層を含む半導体素子構造の特性が劣化することなくオーミック電極４を形成することができる。これにより、素子特性に優れるショットキーバリアダイオード１を、歩留まり良く製造することが可能となる。
また、本発明の半導体素子の実施形態であるショットキーバリアダイオード１によれば、上記本実施形態の製造方法によって製造されるものなので、オーミック特性に優れた電極を備え、素子特性に優れたものとなる。
［半導体装置］
上述のような本実施形態のショットキーバリアダイオード（半導体素子）を用いた半導体装置として、例えば、スイッチング電源装置やインバータ装置等を挙げることができる。ここで、スイッチング電源装置は、直流電圧を入力して、昇圧や降圧をすると同時に、電圧変換率を改善して品質の良い直流電圧を出力する装置である。また、インバータ装置は、直流電源から交流電源を作り出す装置である。
以下に、本発明の半導体素子の製造方法及び半導体素子、並びに半導体装置を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
本実施例では、本発明に係る半導体素子として、図２に示すような、ショットキー電極構造を有するショットキーバリアダイオード１を作製した。
『半導体素子構造の形成（半導体素子構造形成工程）』
まず、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなり、主面２ａ及び裏面２ｂを有する炭化珪素バルク基板２を準備した。
そして、図３に示すように、炭化珪素バルク基板２の主面２ａに、ｎ−型ＳｉＣ単結晶成長層からなるｎ−型ＳｉＣエピタキシャル層３０を、ＣＶＤ法を用いて、一般に採用されている通常の成膜条件によって形成した。
次いで、図４（ａ）に示すように、ｎ−型ＳｉＣエピタキシャル層３０の表面３０ａに、ＳｉＣ単結晶に対してショットキー接触する金属であるＴｉを主成分とする金属を、スパッタ法を用いて薄膜として堆積させた。この際、ｎ−型ＳｉＣエピタキシャル層３０上において、上記箔膜からなるショットキー電極５の厚さが１００ｎｍ程度となるように成膜した。
次いで、図４（ｂ）に示すように、ショットキー電極５を、リフトオフ法を用いて、ショットキーバリアダイオードとして必要な大きさに加工した。
次いで、ショットキー電極５に対し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いて熱処理を施すことにより、所望のショットキー障壁高さを有する電極として加工した。この際、雰囲気ガスとして、高純度アルゴンを用いた。
『オーミック電極の形成（オーミック電極形成工程）』
次いで、図５（ａ）に示すように、炭化珪素バルク基板２の裏面２ｂ側をダイヤモンド砥粒法によって研削し、炭化珪素バルク基板２の厚さが１００μm程度となるまで薄く加工した。
次いで、図５（ｂ）に示すように、薄く加工した炭化珪素バルク基板２の裏面２ｂに、ＳｉＣに対してオーミック接触する金属であるＮｉを、スパッタ法を用いて堆積させた。この際、炭化珪素バルク基板２の裏面２ｂ上において、オーミック電極４の厚さが１００ｎｍ程度となるように成膜した。
次いで、図５（ｃ）に示すように、炭化珪素バルク基板２の裏面２ｂ側から、オーミック電極４に対し、エキシマレーザ光（レーザ光Ｌ）を照射して光学的加熱による熱処理（アニール）を行なった。この際、エキシマレーザ光として、波長が３０８ｎｍ、１パルスあたりの照射エネルギー密度が０．１Ｊ／ｃｍ２のＸｅＣｌエキシマレーザを用いた。また、炭化珪素バルク基板２の厚さを１００μm程度としたことを考慮し、１パルスあたりの照射時間を約２０ｎｓｅｃ、パルス周期（パルス照射間隔）を１０ｍｓｅｃ、パルス回数を１０回とした。これにより、オーミック電極４と炭化珪素バルク基板２との間で良好なオーミックコンタクトが得られていることが確認できた。また、炭化珪素バルク基板２の主面２ａ側の半導体素子構造であるｎ−型ＳｉＣエピタキシャル層３０及びショットキー電極５には、裏面２ｂ側で行なった熱処理の前後において特性変化が無いことが確認できた。
また、別のサンプルとして、炭化珪素バルク基板２の裏面２ｂ側をさらに研削し、炭化珪素バルク基板２の厚さを５０μmとしたものも作製し、上記同様、炭化珪素バルク基板２の裏面２ｂにオーミック電極４を形成し、熱処理を行なった。この際、熱処理に用いるレーザ光Ｌとして、上記同様の波長及びエネルギー密度を有するＸｅＣｌエキシマレーザを用い、パルス幅（１パルスあたりの照射時間）を２０ｎｓｅｃ、照射間隔を２５ｍｓｅｃ、照射回数を４０回とした。この結果、炭化珪素バルク基板２の厚さを５０μmとした場合でも、オーミック電極４と炭化珪素バルク基板２との間で良好なオーミックコンタクトが得られていることが確認できた。
上述したように、ダイヤモンド砥粒法等によって行なう炭化珪素バルク基板２の裏面２ｂ側の研削加工では、研削後の裏面２ｂの全面に研磨傷が残り、平坦でない状態となる。このため、炭化珪素バルク基板２の裏面２ｂにおいて、オーミック電極４をなすＮｉ金属が薄くなっている部分や、付着していない部分が発生する。本実施例では、上述のようなオーミック電極４に対し、波長が３０８ｎｍ、エネルギー密度が１．０Ｊ／ｃｍ２のＸｅＣｌエキシマレーザを用いて熱処理を行なうことで、オーミック電極４と炭化珪素バルク基板２との間が良好にオーミック接触することが確認できた。
また、炭化珪素バルク基板２をなす６Ｈ−ＳｉＣのバンドギャップが約３ｅＶであり、波長λ＝ｈ・ｃ／Ｅｇ＝１．２４／３＝０．４１μmに相当するため、照射したＸｅＣｌエキシマレーザは、炭化珪素バルク基板２をほとんど透過しない。これにより、炭化珪素バルク基板２の主面２ａ側のｎ−型ＳｉＣエピタキシャル層３０及びショットキー電極５には、裏面２ｂ側で行なった熱処理の前後での特性変化が無かったものと考えられる。
また、上記同様のサンプルにおいて、オーミック電極４上に、厚さが１μｍのＳｉＯ２膜をＣＶＤ法によって堆積させた後、ＳｉＯ２膜を介して上記同様の条件でＸｅＣｌエキシマレーザによる熱処理を行ない、酸性液によってＳｉＯ２膜をエッチング除去した。この結果、オーミック電極４のモホロジー劣化させることなく、オーミック電極４と炭化珪素バルク基板２との間が良好にオーミック接触していることが確認できた。
『分割〜素子化』
次いで、ダイシングソーを用いて、炭化珪素バルク基板２に対して、所望の平面視形状となるように裁断を施し、所定寸法の正方形や長方形に切断することにより、チップ状のショットキーバリアダイオード１として素子化した。
上記実施例により、本発明の半導体素子の製造方法が、炭化珪素バルク基板が薄いことによる熱抵抗の低減（冷却性能向上）、及び、直列抵抗（シリーズ抵抗）の低減（ｏｎ電圧の低減）を両立できることが明らかとなった。また、炭化珪素バルク基板の主面側に半導体素子構造を形成した後に、裏面側を研削することにより、炭化珪素バルク基板の破損が生じるのを抑制でき、ショットキーバリアダイオード等の半導体素子を製造する際の歩留まりが向上することが明らかとなった。
以上の結果により、本発明に係る半導体素子の製造方法が、オーミック特性に優れた電極を形成することができるとともに、素子特性に優れる半導体素子を歩留まり良く製造できることが明らかである。また、上記製造方法によって得られる半導体素子が、電極のオーミック特性に優れるとともに、素子特性に優れることが明らかである。
本発明は、半導体素子の製造方法及び半導体素子、並びに半導体装置に関するものであって、炭化珪素バルク基板を用いた半導体素子の素子特性及び歩留まりを大きく向上させることができるものである。従って、半導体デバイス等を製造する産業において利用可能性がある。
１…ショットキーダイオード（半導体素子）、１０…半導体素子、２…炭化珪素バルク基板、２ａ…主面（炭化珪素バルク基板）、２ｂ…裏面（炭化珪素バルク基板）、３…半導体素子構造、３０…ｎ−型ＳｉＣエピタキシャル層（半導体素子構造）、４…オーミック電極、５…ショットキー電極（半導体素子構造）、Ｌ…レーザ光（高出力光）

Claims (20)

  1. 少なくとも、主面及び裏面を有する第１導電型の炭化珪素バルク基板の前記主面側に半導体素子構造の一部又は全体を形成する半導体素子構造形成工程と、
    前記炭化珪素バルク基板の前記裏面側に前記炭化珪素バルク基板とオーミック接触するオーミック電極を形成するオーミック電極形成工程とを、
    この順で具備してなり、
    前記オーミック電極形成工程は、
    前記炭化珪素バルク基板の前記裏面側を研削することによって前記炭化珪素バルク基板の厚みを薄くした後、前記裏面に前記オーミック電極を形成する小工程と、
    前記オーミック電極上にＳｉＯ２膜を堆積させた後、前記オーミック電極に対し、前記炭化珪素バルク基板の裏面側から高出力光を、前記ＳｉＯ２ 膜を介して照射する光学式加熱法によって熱処理を行なった後に前記ＳｉＯ ２ 膜をエッチング除去する、熱処理を行なう小工程とを、
    この順で備えていることを特徴とする半導体素子の製造方法。
  2. 前記高出力光がレーザ光であることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記レーザ光がエキシマレーザ光であることを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光の照射をパルス照射とすることを特徴とする請求項１〜請求項３の何れか１項に記載の半導体素子の製造方法。
  5. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光をパルス照射する際の、１パルスあたりの照射エネルギー密度を１０ｍＪ／ｃｍ２以上とすることを特徴とする請求項４に記載の半導体素子の製造方法。
  6. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光をパルス照射する際の、１パルスあたりの照射時間を１０μｓｅｃ以下とすることを特徴とする請求項４又は請求項５に記載の半導体素子の製造方法。
  7. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光をパルス照射する際のパルス周期を５ｍｓｅｃ以上とすることを特徴とする請求項４〜請求項６の何れか１項に記載の半導体素子の製造方法。
  8. 前記オーミック電極形成工程は、前記熱処理を行なう小工程を、前記高出力光、又は、前記炭化珪素バルク基板の少なくとも一方を、直線移動又は回転移動の少なくとも何れかの方法で移動させながら行なうことを特徴とする請求項１〜請求項７の何れか１項に記載の半導体素子の製造方法。
  9. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記炭化珪素バルク基板の前記裏面側の任意の点における前記高出力光の照射時間を１秒以下とすることを特徴とする請求項１〜請求項８の何れか１項に記載の半導体素子の製造方法。
  10. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光の発光形状、又は、前記オーミック電極上における高出力光の照射形状の少なくとも何れかが、非円形形状とされていることを特徴とする請求項１〜請求項９の何れか１項に記載の半導体素子の製造方法。
  11. 前記オーミック電極形成工程は、前記熱処理を行なう小工程において、前記高出力光の照射角度が、前記炭化珪素バルク基板に対して９０°未満であることを特徴とする請求項１〜請求項１０の何れか１項に記載の半導体素子の製造方法。
  12. 前記オーミック電極形成工程は、前記熱処理を行なう小工程を、少なくとも、前記炭化珪素バルク基板の前記主面側を冷却することにより、前記主面側の温度を前記裏面側の温度よりも低くして行なうことを特徴とする請求項１〜請求項１１の何れか１項に記載の半導体素子の製造方法。
  13. 前記炭化珪素バルク基板の前記裏面が、カーボン面又はシリコン面から０°〜１０°の範囲で傾斜していることを特徴とする請求項１〜請求項１２の何れか１項に記載の半導体素子の製造方法。
  14. 前記炭化珪素バルク基板の前記主面が、シリコン面又はカーボン面から０°〜１０°の範囲で傾斜していることを特徴とする請求項１〜請求項１３の何れか１項に記載の半導体素子の製造方法。
  15. 前記半導体素子構造形成工程は、
    少なくとも、前記炭化珪素バルク基板の前記主面側に炭化珪素エピタキシャル層を形成する小工程と、
    前記炭化珪素エピタキシャル層上に、該炭化珪素エピタキシャル層とショットキー接触するショットキー電極を形成する小工程とを、
    この順で備えていることを特徴とする請求項１〜請求項１４の何れか１項に記載の半導体素子の製造方法。
  16. 前記半導体素子構造形成工程は、前記半導体素子構造を、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造として形成することを特徴とする請求項１〜請求項１４の何れか１項に記載の半導体素子の製造方法。
  17. 前記半導体素子構造形成工程は、前記半導体素子構造を、横型ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造として形成することを特徴とする請求項１〜請求項１４の何れか１項に記載の半導体素子の製造方法。
  18. 前記半導体素子構造形成工程は、前記半導体素子構造を、ＰＮ型ダイオード構造として形成することを特徴とする請求項１〜請求項１４の何れか１項に記載の半導体素子の製造方法。
  19. 請求項１〜請求項１８に記載の製造方法によって得られる半導体素子。
  20. 請求項１９に記載の半導体素子が用いられてなる半導体装置。
JP2010002842A 2009-01-16 2010-01-08 半導体素子の製造方法及び半導体素子、並びに半導体装置 Active JP5436231B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010002842A JP5436231B2 (ja) 2009-01-16 2010-01-08 半導体素子の製造方法及び半導体素子、並びに半導体装置
PCT/JP2010/000131 WO2010082476A1 (ja) 2009-01-16 2010-01-13 半導体素子の製造方法及び半導体素子、並びに半導体装置
EP10731146.6A EP2388804B1 (en) 2009-01-16 2010-01-13 Method for manufacturing semiconductor element
US13/144,159 US8679882B2 (en) 2009-01-16 2010-01-13 Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009007687 2009-01-16
JP2009007687 2009-01-16
JP2010002842A JP5436231B2 (ja) 2009-01-16 2010-01-08 半導体素子の製造方法及び半導体素子、並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2010186991A JP2010186991A (ja) 2010-08-26
JP5436231B2 true JP5436231B2 (ja) 2014-03-05

Family

ID=42339728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010002842A Active JP5436231B2 (ja) 2009-01-16 2010-01-08 半導体素子の製造方法及び半導体素子、並びに半導体装置

Country Status (4)

Country Link
US (1) US8679882B2 (ja)
EP (1) EP2388804B1 (ja)
JP (1) JP5436231B2 (ja)
WO (1) WO2010082476A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119585A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
JP5756692B2 (ja) * 2011-07-05 2015-07-29 株式会社日立製作所 半導体装置の製造方法
WO2013021786A1 (ja) * 2011-08-10 2013-02-14 三菱電機株式会社 半導体装置の製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
JP5886005B2 (ja) * 2011-11-14 2016-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9343310B1 (en) * 2012-06-27 2016-05-17 Nathaniel R Quick Methods of forming conductors and semiconductors on a substrate
JP2014078659A (ja) * 2012-10-12 2014-05-01 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN104718604B (zh) 2012-10-23 2017-06-30 富士电机株式会社 半导体装置的制造方法
JP2014123589A (ja) * 2012-12-20 2014-07-03 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
US8962468B1 (en) * 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
JP6387855B2 (ja) * 2015-02-24 2018-09-12 株式会社デンソー 炭化珪素半導体装置の製造方法およびそれに用いるレーザ加工装置
WO2018070263A1 (ja) 2016-10-13 2018-04-19 三菱電機株式会社 半導体装置の製造方法
DE102017107952B4 (de) * 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
US10416406B1 (en) 2018-03-01 2019-09-17 Afl Telecommunications Llc Communications module housing
US10451828B1 (en) 2018-11-09 2019-10-22 Afl Telecommunications Llc Communications module housing

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248109B2 (ja) * 1990-11-02 2002-01-21 ソニー株式会社 ステップアンドリピート式のレーザ結晶化方法及びレーザ光照射方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH08264468A (ja) * 1994-09-12 1996-10-11 Ion Kogaku Kenkyusho:Kk 炭化ケイ素への不純物ドーピング方法および電極形成方法
JP3289550B2 (ja) 1995-06-21 2002-06-10 日産自動車株式会社 半導体装置の製造方法
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP2000277448A (ja) 1999-03-26 2000-10-06 Ion Kogaku Kenkyusho:Kk 結晶材料の製造方法および半導体素子
JP3684962B2 (ja) * 1999-12-01 2005-08-17 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP3523156B2 (ja) * 2000-06-30 2004-04-26 株式会社東芝 半導体装置及びその製造方法
JP3820424B2 (ja) 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP4015865B2 (ja) * 2002-03-22 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
CN1938820A (zh) * 2004-03-26 2007-03-28 关西电力株式会社 双极型半导体装置及其制造方法
CN101263581B (zh) * 2005-09-16 2010-09-29 克里公司 其上有碳化硅功率器件的半导体晶圆的处理方法
JP2007287992A (ja) * 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2008153442A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP4953939B2 (ja) 2007-06-27 2012-06-13 日本バイリーン株式会社 不織布の製造方法
JP5169528B2 (ja) 2008-06-23 2013-03-27 大日本印刷株式会社 体積型ホログラム積層体の製造方法およびホログラム熱転写装置

Also Published As

Publication number Publication date
EP2388804A4 (en) 2013-06-12
EP2388804A1 (en) 2011-11-23
WO2010082476A1 (ja) 2010-07-22
US8679882B2 (en) 2014-03-25
EP2388804B1 (en) 2016-12-07
US20110272711A1 (en) 2011-11-10
JP2010186991A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5436231B2 (ja) 半導体素子の製造方法及び半導体素子、並びに半導体装置
US10903078B2 (en) Methods for processing a silicon carbide wafer, and a silicon carbide semiconductor device
US9431290B2 (en) Semiconductor device and manufacturing method therefor
JP6566812B2 (ja) 炭化珪素半導体装置及びその製造方法
WO2011065094A1 (ja) レーザアニール装置およびレーザアニール方法
US9892919B2 (en) Semiconductor device manufacturing method
JP2011040564A (ja) 半導体素子の製造方法および製造装置
WO2017187760A1 (ja) 炭化珪素半導体装置およびその製造方法
US7135387B2 (en) Method of manufacturing semiconductor element
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2014078660A (ja) ワイドギャップ半導体装置およびその製造方法
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5187771B2 (ja) 半導体基板の製造方法およびレーザアニール装置
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP5201305B2 (ja) 半導体装置の製造方法
JP7314758B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5802333B2 (ja) 半導体装置の製造方法および半導体装置
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021027114A (ja) 半導体素子およびその製造方法
JP2018503248A (ja) ワイドバンドギャップジャンクションバリアショットキーダイオードの製造方法。
US20130109200A1 (en) Method for manufacturing semiconductor device
JP2017076743A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131210

R150 Certificate of patent or registration of utility model

Ref document number: 5436231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350