JP3289550B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3289550B2 JP3289550B2 JP15460195A JP15460195A JP3289550B2 JP 3289550 B2 JP3289550 B2 JP 3289550B2 JP 15460195 A JP15460195 A JP 15460195A JP 15460195 A JP15460195 A JP 15460195A JP 3289550 B2 JP3289550 B2 JP 3289550B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- semiconductor substrate
- semiconductor device
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、高耐圧用または電力用半導体装置の製造方
法に関する。
係り、特に、高耐圧用または電力用半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来例として、例えば、図５（ａ）〜
（ｃ）、図６（ｄ）〜（ｆ）に示す工程で作製される半
導体装置が挙げられる。まず、図５（ａ）に示すｐ型半
導体基板（例えばｐ型不純物濃度が１.０×１０15／ｃ
ｍ3程度）２１上の所定の位置に、ｎ型拡散層２３、ｐ
型拡散層２４、およびフィールド酸化膜２２を形成する
〔図５（ｂ）〕。次に、ｐ型半導体基板２１の裏面を、
所定の厚さだけグラインダ等により機械的に研削する
〔図５（ｃ）〕。それから、ｐ型半導体基板２１の裏面
に、ｐ型半導体基板２１と同一導電型の不純物イオン注
入（例えばボロンイオン、４０ｋｅＶ、５.０×１０15
／ｃｍ2程度）２５を行う〔図６（ｄ）〕。次に、上記
不純物を拡散させるための熱処理（Ｎ2雰囲気中、約９
５０℃、約２０分）を行い、ｐ型半導体基板２１の裏面
表面に、高ドープｐ型拡散層２６を形成する〔図６
（ｅ）〕。その後、ｐ型半導体基板２１の表面の所定の
位置にアルミ配線２７を形成し、最後に、ｐ型半導体基
板２１の裏面に電極となる金属薄膜〔裏面金属電極（Ｔ
ｉ）〕２８、金属薄膜〔裏面金属電極（Ｎｉ）〕２９、
金属薄膜〔裏面金属電極（Ａｇ）〕３０を形成する〔図
６（ｆ）〕。以上の方法により、ｐ型半導体基板２１
と、裏面の金属薄膜２８、２９、３０の接合においてオ
ーミックの特性を得ることができ、金属薄膜２８、２
９、３０を裏面金属電極として用いることができる。こ
こで、金属−半導体接合について簡単に説明する。例え
ば、ｐ型不純物濃度が１.０×１０15／ｃｍ3程度のｐ型
半導体基板と金属薄膜の接合においてはショットキー障
壁が形成され、半導体と金属薄膜の界面部分の抵抗が高
くなり、低抵抗のオーミック接触が得られず、ショット
キー接触の特性を示す。したがって、この金属薄膜を裏
面電極として使用することは好ましくない。そこで、半
導体基板と金属薄膜との接合特性を向上させる方法、す
なわちオーミック特性（接触）が得られ、かつ抵抗を低
くするための一つの方法として、半導体基板裏面の不純
物濃度を上げ、トンネル効果を利用することで、低抵抗
のオーミック特性を得る方法がある。上述した従来例
は、このトンネル効果を利用したものである。しかし、
この従来例においては、半導体基板の裏面の研削工程が
存在する〔図５（ｃ）〕。この工程は、半導体基板の厚
みを薄くすることによって、基板の熱抵抗等を低減させ
るために行われるものである。しかし、研削された半導
体基板は、研削工程以降の各工程において、基板の厚さ
が薄いことによる基板の割れや反りが起こり易くなると
いう問題がある。さらに、半導体基板の研削工程以降に
おいては、ドライエッチング工程における半導体基板の
温度が上昇しやすくなる。このため、ドライエッチング
工程では半導体基板の温度上昇を抑制するためにステー
ジを冷却している。しかし、研削後の半導体基板は薄く
反り易いと共に、研削面にある凹凸のためステージとの
密着性が悪くなり冷却効率が低下する。そのため、基板
を十分に冷却することができなくなるので、例えば、配
線パターン等を形成するためのレジストパターンの焦げ
や変形が生じ易くなる。特に、配線パターンの形成にお
いて緻密で信頼性の高い配線パターンが形成できないと
いう問題がある。また、裏面金属電極のオーミック特性
を得るために、不純物イオンを注入をし、これを拡散す
るために９５０℃の高温の熱処理を必要とすることか
ら、基板の裏面研削工程をアルミ配線の形成後には行え
ないという問題があった。
（ｃ）、図６（ｄ）〜（ｆ）に示す工程で作製される半
導体装置が挙げられる。まず、図５（ａ）に示すｐ型半
導体基板（例えばｐ型不純物濃度が１.０×１０15／ｃ
ｍ3程度）２１上の所定の位置に、ｎ型拡散層２３、ｐ
型拡散層２４、およびフィールド酸化膜２２を形成する
〔図５（ｂ）〕。次に、ｐ型半導体基板２１の裏面を、
所定の厚さだけグラインダ等により機械的に研削する
〔図５（ｃ）〕。それから、ｐ型半導体基板２１の裏面
に、ｐ型半導体基板２１と同一導電型の不純物イオン注
入（例えばボロンイオン、４０ｋｅＶ、５.０×１０15
／ｃｍ2程度）２５を行う〔図６（ｄ）〕。次に、上記
不純物を拡散させるための熱処理（Ｎ2雰囲気中、約９
５０℃、約２０分）を行い、ｐ型半導体基板２１の裏面
表面に、高ドープｐ型拡散層２６を形成する〔図６
（ｅ）〕。その後、ｐ型半導体基板２１の表面の所定の
位置にアルミ配線２７を形成し、最後に、ｐ型半導体基
板２１の裏面に電極となる金属薄膜〔裏面金属電極（Ｔ
ｉ）〕２８、金属薄膜〔裏面金属電極（Ｎｉ）〕２９、
金属薄膜〔裏面金属電極（Ａｇ）〕３０を形成する〔図
６（ｆ）〕。以上の方法により、ｐ型半導体基板２１
と、裏面の金属薄膜２８、２９、３０の接合においてオ
ーミックの特性を得ることができ、金属薄膜２８、２
９、３０を裏面金属電極として用いることができる。こ
こで、金属−半導体接合について簡単に説明する。例え
ば、ｐ型不純物濃度が１.０×１０15／ｃｍ3程度のｐ型
半導体基板と金属薄膜の接合においてはショットキー障
壁が形成され、半導体と金属薄膜の界面部分の抵抗が高
くなり、低抵抗のオーミック接触が得られず、ショット
キー接触の特性を示す。したがって、この金属薄膜を裏
面電極として使用することは好ましくない。そこで、半
導体基板と金属薄膜との接合特性を向上させる方法、す
なわちオーミック特性（接触）が得られ、かつ抵抗を低
くするための一つの方法として、半導体基板裏面の不純
物濃度を上げ、トンネル効果を利用することで、低抵抗
のオーミック特性を得る方法がある。上述した従来例
は、このトンネル効果を利用したものである。しかし、
この従来例においては、半導体基板の裏面の研削工程が
存在する〔図５（ｃ）〕。この工程は、半導体基板の厚
みを薄くすることによって、基板の熱抵抗等を低減させ
るために行われるものである。しかし、研削された半導
体基板は、研削工程以降の各工程において、基板の厚さ
が薄いことによる基板の割れや反りが起こり易くなると
いう問題がある。さらに、半導体基板の研削工程以降に
おいては、ドライエッチング工程における半導体基板の
温度が上昇しやすくなる。このため、ドライエッチング
工程では半導体基板の温度上昇を抑制するためにステー
ジを冷却している。しかし、研削後の半導体基板は薄く
反り易いと共に、研削面にある凹凸のためステージとの
密着性が悪くなり冷却効率が低下する。そのため、基板
を十分に冷却することができなくなるので、例えば、配
線パターン等を形成するためのレジストパターンの焦げ
や変形が生じ易くなる。特に、配線パターンの形成にお
いて緻密で信頼性の高い配線パターンが形成できないと
いう問題がある。また、裏面金属電極のオーミック特性
を得るために、不純物イオンを注入をし、これを拡散す
るために９５０℃の高温の熱処理を必要とすることか
ら、基板の裏面研削工程をアルミ配線の形成後には行え
ないという問題があった。
【０００３】
【発明が解決しようとする課題】上述した従来例では、
半導体装置の製造工程において、半導体基板の裏面の研
削工程によって基板の厚さが薄くなり、そのため基板が
割れたり、反り易くなると共に、ドライエッチング工程
において冷却機能を備えたステージとの密着性が悪くな
り、冷却効率が低下するため、配線等のレジストパター
ンの焦げや変形などが生じ易くなり、緻密で信頼性の高
い配線パターンの形成が難しいという問題があった。ま
た、先願発明である特願平６−９６３２１号に記載され
ている半導体装置は、図７（ａ）〜（ｃ）、図８（ｄ）
〜（ｅ）に示す工程により作製される。まず、ｎ型半導
体基板（例えば、ｎ型不純物濃度が５.０×１０18／ｃ
ｍ3程度）３１〔図７（ａ）〕の所定の位置に、ｐ型拡
散層３３、ｎ型拡散層３４およびフィールド酸化膜３２
およびアルミ配線３５を形成する〔図７（ｂ）〕。次
に、ｎ型半導体基板３１の裏面を所定の厚さだけ研削す
る〔図７（ｃ）〕。それから、酸素プラズマ処理等によ
りｎ型半導体基板３１の裏面に電荷を内在するプラズマ
酸化薄膜３６を形成する〔図８（ｄ）〕。そして、ｎ型
半導体基板３１の裏面に、金属薄膜〔裏面金属電極（Ｔ
ｉ）〕３７、金属薄膜〔裏面金属電極（Ｎｉ）〕３８、
金属薄膜〔裏面金属電極（Ａｇ）〕３９を形成する〔図
８（ｅ）〕。このようにすることにより、金属薄膜３
７、３８、３９とｎ型半導体基板３１との接合において
オーミック特性を得ることができる。上記先願発明は、
上述した従来例とは異なり、不純物イオンを注入する工
程を用いないので、不純物を拡散するための高温の熱処
理は不要であり、また、半導体装置製造の最終工程で基
板の研削加工を行うこともできるので、基板の割れや反
り等、あるいはドライエッチング時の昇温によるレジス
トの焦げや変形等を防止することができる。しかし、上
記先願発明による方法は、基板の不純物濃度が高い場合
だけにしか適用できないという問題がある。例えば、実
務表面技術vol.32,No.2,1985,p.17〜p.21に掲載された
技術論文「ＳｉとＣｒ／ＮｉＣｒ／Ｎｉ３層構造の接触
抵抗」（北村、原田、横沢著）によると、Ｓｉ基板とＣ
ｒ／ＮｉＣｒ／Ｎｉの接合において、ｎ型の場合では不
純物濃度が２.５×１０18／ｃｍ3以下、ｐ型の場合では
不純物濃度が３.０×１０18／ｃｍ3以下では、それぞれ
接合の特性がオーミックにならないことが報告されてい
る。このように、半導体基板における不純物濃度が所定
の値以上でないと半導体基板と金属との間にオーミック
特性が得られないので、上記先願発明は不純物濃度の低
い半導体基板の場合には適用できないという問題があっ
た。
半導体装置の製造工程において、半導体基板の裏面の研
削工程によって基板の厚さが薄くなり、そのため基板が
割れたり、反り易くなると共に、ドライエッチング工程
において冷却機能を備えたステージとの密着性が悪くな
り、冷却効率が低下するため、配線等のレジストパター
ンの焦げや変形などが生じ易くなり、緻密で信頼性の高
い配線パターンの形成が難しいという問題があった。ま
た、先願発明である特願平６−９６３２１号に記載され
ている半導体装置は、図７（ａ）〜（ｃ）、図８（ｄ）
〜（ｅ）に示す工程により作製される。まず、ｎ型半導
体基板（例えば、ｎ型不純物濃度が５.０×１０18／ｃ
ｍ3程度）３１〔図７（ａ）〕の所定の位置に、ｐ型拡
散層３３、ｎ型拡散層３４およびフィールド酸化膜３２
およびアルミ配線３５を形成する〔図７（ｂ）〕。次
に、ｎ型半導体基板３１の裏面を所定の厚さだけ研削す
る〔図７（ｃ）〕。それから、酸素プラズマ処理等によ
りｎ型半導体基板３１の裏面に電荷を内在するプラズマ
酸化薄膜３６を形成する〔図８（ｄ）〕。そして、ｎ型
半導体基板３１の裏面に、金属薄膜〔裏面金属電極（Ｔ
ｉ）〕３７、金属薄膜〔裏面金属電極（Ｎｉ）〕３８、
金属薄膜〔裏面金属電極（Ａｇ）〕３９を形成する〔図
８（ｅ）〕。このようにすることにより、金属薄膜３
７、３８、３９とｎ型半導体基板３１との接合において
オーミック特性を得ることができる。上記先願発明は、
上述した従来例とは異なり、不純物イオンを注入する工
程を用いないので、不純物を拡散するための高温の熱処
理は不要であり、また、半導体装置製造の最終工程で基
板の研削加工を行うこともできるので、基板の割れや反
り等、あるいはドライエッチング時の昇温によるレジス
トの焦げや変形等を防止することができる。しかし、上
記先願発明による方法は、基板の不純物濃度が高い場合
だけにしか適用できないという問題がある。例えば、実
務表面技術vol.32,No.2,1985,p.17〜p.21に掲載された
技術論文「ＳｉとＣｒ／ＮｉＣｒ／Ｎｉ３層構造の接触
抵抗」（北村、原田、横沢著）によると、Ｓｉ基板とＣ
ｒ／ＮｉＣｒ／Ｎｉの接合において、ｎ型の場合では不
純物濃度が２.５×１０18／ｃｍ3以下、ｐ型の場合では
不純物濃度が３.０×１０18／ｃｍ3以下では、それぞれ
接合の特性がオーミックにならないことが報告されてい
る。このように、半導体基板における不純物濃度が所定
の値以上でないと半導体基板と金属との間にオーミック
特性が得られないので、上記先願発明は不純物濃度の低
い半導体基板の場合には適用できないという問題があっ
た。
【０００４】本発明の目的は、上記従来技術および先願
発明における問題点を解消するものであって、半導体装
置の製造方法において、基板の研削工程を、半導体装置
の製造工程の最終工程で行うことにより、基板の割れ、
反りを抑止すると共に、ドライエッチング時の基板の昇
温を抑えてレジストパターンの変形や焦げを防止し、緻
密で信頼性の高い配線パターンを形成することができ、
かつ不純物濃度の低い半導体基板であっても、金属電極
と基板とが高性能のオーミック接合を形成することがで
きる半導体装置の製造方法を提供することにある。
発明における問題点を解消するものであって、半導体装
置の製造方法において、基板の研削工程を、半導体装置
の製造工程の最終工程で行うことにより、基板の割れ、
反りを抑止すると共に、ドライエッチング時の基板の昇
温を抑えてレジストパターンの変形や焦げを防止し、緻
密で信頼性の高い配線パターンを形成することができ、
かつ不純物濃度の低い半導体基板であっても、金属電極
と基板とが高性能のオーミック接合を形成することがで
きる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、Ｓｉ基板の第１主面側に半導体装置の能動
領域を形成する工程と、上記能動領域を形成する工程を
行った後に、上記Ｓｉ基板の第２主面側を所定の厚さだ
け研削する工程と、上記Ｓｉ基板の第２主面側を研削す
る工程の後に、上記Ｓｉ基板の第２主面側に同一導電型
の不純物をイオン注入する工程と、上記不純物をイオン
注入する工程の後に、熱処理工程を設けずに、上記Ｓｉ
基板の第２主面側に酸素プラズマ処理により酸化薄膜を
形成する工程と、上記酸化薄膜を形成する工程の後に、
上記Ｓｉ基板の第２主面側に、上記半導体装置の裏面電
極となる金属薄膜を形成する工程と、を少なくとも含む
半導体装置の製造方法とするものである。また、本発明
は請求項２に記載のように、Ｓｉ基板の第１主面側に半
導体装置の能動領域を形成する工程と、上記能動領域を
形成する工程を行った後に、上記Ｓｉ基板の第２主面側
を所定の厚さだけ研削する工程と、上記Ｓｉ基板の第２
主面側を研削する工程の後に、上記Ｓｉ基板の第２主面
側に同一導電型の不純物をイオン注入する工程と、上記
不純物をイオン注入する工程の後に、熱処理工程を設け
ずに、上記Ｓｉ基板の第２主面側に酸素プラズマ処理に
より酸化薄膜を形成する工程と、上記酸化薄膜を除去す
る工程と、上記酸化薄膜を除去する工程の後に、上記Ｓ
ｉ基板の第２主面側に、上記半導体装置の裏面電極とな
る金属薄膜を形成する工程と、を少なくとも含む半導体
装置の製造方法とするものである。
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項１に記
載のように、Ｓｉ基板の第１主面側に半導体装置の能動
領域を形成する工程と、上記能動領域を形成する工程を
行った後に、上記Ｓｉ基板の第２主面側を所定の厚さだ
け研削する工程と、上記Ｓｉ基板の第２主面側を研削す
る工程の後に、上記Ｓｉ基板の第２主面側に同一導電型
の不純物をイオン注入する工程と、上記不純物をイオン
注入する工程の後に、熱処理工程を設けずに、上記Ｓｉ
基板の第２主面側に酸素プラズマ処理により酸化薄膜を
形成する工程と、上記酸化薄膜を形成する工程の後に、
上記Ｓｉ基板の第２主面側に、上記半導体装置の裏面電
極となる金属薄膜を形成する工程と、を少なくとも含む
半導体装置の製造方法とするものである。また、本発明
は請求項２に記載のように、Ｓｉ基板の第１主面側に半
導体装置の能動領域を形成する工程と、上記能動領域を
形成する工程を行った後に、上記Ｓｉ基板の第２主面側
を所定の厚さだけ研削する工程と、上記Ｓｉ基板の第２
主面側を研削する工程の後に、上記Ｓｉ基板の第２主面
側に同一導電型の不純物をイオン注入する工程と、上記
不純物をイオン注入する工程の後に、熱処理工程を設け
ずに、上記Ｓｉ基板の第２主面側に酸素プラズマ処理に
より酸化薄膜を形成する工程と、上記酸化薄膜を除去す
る工程と、上記酸化薄膜を除去する工程の後に、上記Ｓ
ｉ基板の第２主面側に、上記半導体装置の裏面電極とな
る金属薄膜を形成する工程と、を少なくとも含む半導体
装置の製造方法とするものである。
【０００６】
【作用】本発明者等は、特許請求の範囲の請求項１また
は請求項２に記載の半導体装置の製造方法とすることに
より、従来技術における問題点を解消すると共に、半導
体基板と金属薄膜との接合において高性能のオーミック
特性が得られることを、種々研究の結果見出したもので
ある。すなわち、請求項１に記載のように、半導体基板
表面に所定の能動領域を形成した後、半導体基板の裏面
を所定の厚さだけ除去し、半導体基板裏面に基板と同一
導電型の不純物をイオン注入し、高温の熱処理なしに、
続けて半導体基板裏面に酸素プラズマ処理等により酸化
薄膜を形成し、それから半導体基板裏面に金属薄膜を形
成するという製造工程を用いることにより、裏面電極と
なる金属薄膜と半導体基板との間の接合において高性能
のオーミック特性を得ることができる。これは、上記酸
素プラズマ処理により酸化薄膜が形成されると、半導体
基板裏面の極表面にトラップ（結晶欠陥）が形成される
ことと、上記イオン注入を行うと、その注入されたイオ
ンの活性化率は低いが半導体基板裏面のキャリア濃度が
高くなることにより、基板裏面の半導体と金属との接合
においてトンネル電流の確率が高くなり、そのため低抵
抗で高性能のオーミック接合が実現されるものと考えら
れる。したがって、半導体装置の製造過程において熱処
理を行わなくてもオーミック特性を得ることができるの
で、半導体基板の研削工程を半導体装置の製造工程の最
終工程で行うことが可能となり、基板の薄板化による割
れ、反り等を抑制することができ、さらにドライエッチ
ング工程における冷却機能付きのステージとの密着性が
悪くなり基板を十分に冷却できなくなるという問題が解
消されるので、ドライエッチング時の熱によるレジスト
パターンの焦げや変形などを防止することができ、特に
配線の形成において緻密で信頼性の高い配線パターンが
得られる。また請求項２に記載のように、半導体基板表
面に所定の能動領域を形成した後、半導体基板の裏面を
所定の厚さだけ除去し、半導体基板裏面に基板と同一導
電型の不純物をイオン注入し、高温の熱処理なしに、続
けて半導体基板裏面に酸素プラズマ処理等により酸化薄
膜を形成し、その酸化薄膜を希フッ酸等を用いて除去
し、それから半導体基板裏面に金属薄膜を形成するとい
う製造工程を用いるので、上記請求項１に示される共通
の効果に加えて、酸素プラズマ処理等により形成した酸
化薄膜を除去することにより、裏面電極となる金属薄膜
と半導体基板との間の接合抵抗をいっそう低くすること
ができ、極めて低い抵抗の高性能で信頼性の高いオーミ
ック接触を実現することができる。そして、上記請求項
１の場合と同様に、半導体装置の製造過程において熱処
理を行わなくてもオーミック特性を得ることができるこ
とから、半導体基板の研削工程を半導体装置の製造工程
の最終工程で行うことが可能となり、基板の割れ、反り
等を抑止することができる。さらに、ドライエッチング
工程における冷却機能付きのステージとの密着性が悪く
なり基板を十分に冷却できなくなるという問題も解消さ
れるので、レジストパターンの焦げや変形などの熱影響
を防止することができ、特に配線の形成において緻密で
信頼性の高い配線パターンが得られる。
は請求項２に記載の半導体装置の製造方法とすることに
より、従来技術における問題点を解消すると共に、半導
体基板と金属薄膜との接合において高性能のオーミック
特性が得られることを、種々研究の結果見出したもので
ある。すなわち、請求項１に記載のように、半導体基板
表面に所定の能動領域を形成した後、半導体基板の裏面
を所定の厚さだけ除去し、半導体基板裏面に基板と同一
導電型の不純物をイオン注入し、高温の熱処理なしに、
続けて半導体基板裏面に酸素プラズマ処理等により酸化
薄膜を形成し、それから半導体基板裏面に金属薄膜を形
成するという製造工程を用いることにより、裏面電極と
なる金属薄膜と半導体基板との間の接合において高性能
のオーミック特性を得ることができる。これは、上記酸
素プラズマ処理により酸化薄膜が形成されると、半導体
基板裏面の極表面にトラップ（結晶欠陥）が形成される
ことと、上記イオン注入を行うと、その注入されたイオ
ンの活性化率は低いが半導体基板裏面のキャリア濃度が
高くなることにより、基板裏面の半導体と金属との接合
においてトンネル電流の確率が高くなり、そのため低抵
抗で高性能のオーミック接合が実現されるものと考えら
れる。したがって、半導体装置の製造過程において熱処
理を行わなくてもオーミック特性を得ることができるの
で、半導体基板の研削工程を半導体装置の製造工程の最
終工程で行うことが可能となり、基板の薄板化による割
れ、反り等を抑制することができ、さらにドライエッチ
ング工程における冷却機能付きのステージとの密着性が
悪くなり基板を十分に冷却できなくなるという問題が解
消されるので、ドライエッチング時の熱によるレジスト
パターンの焦げや変形などを防止することができ、特に
配線の形成において緻密で信頼性の高い配線パターンが
得られる。また請求項２に記載のように、半導体基板表
面に所定の能動領域を形成した後、半導体基板の裏面を
所定の厚さだけ除去し、半導体基板裏面に基板と同一導
電型の不純物をイオン注入し、高温の熱処理なしに、続
けて半導体基板裏面に酸素プラズマ処理等により酸化薄
膜を形成し、その酸化薄膜を希フッ酸等を用いて除去
し、それから半導体基板裏面に金属薄膜を形成するとい
う製造工程を用いるので、上記請求項１に示される共通
の効果に加えて、酸素プラズマ処理等により形成した酸
化薄膜を除去することにより、裏面電極となる金属薄膜
と半導体基板との間の接合抵抗をいっそう低くすること
ができ、極めて低い抵抗の高性能で信頼性の高いオーミ
ック接触を実現することができる。そして、上記請求項
１の場合と同様に、半導体装置の製造過程において熱処
理を行わなくてもオーミック特性を得ることができるこ
とから、半導体基板の研削工程を半導体装置の製造工程
の最終工程で行うことが可能となり、基板の割れ、反り
等を抑止することができる。さらに、ドライエッチング
工程における冷却機能付きのステージとの密着性が悪く
なり基板を十分に冷却できなくなるという問題も解消さ
れるので、レジストパターンの焦げや変形などの熱影響
を防止することができ、特に配線の形成において緻密で
信頼性の高い配線パターンが得られる。
【０００７】
【実施例】以下、本発明の一実施例を挙げ、図面を用い
てさらに詳細に説明する。 〈実施例１〉図１（ａ）〜（ｃ）、図２（ｄ）〜（ｆ）
は、本実施例で例示する半導体装置の製造過程を示す工
程図である。始めに、図１（ａ）に示すｐ型半導体基板
（例えばｐ型シリコンの場合、不純物濃度１.０×１０
15／ｃｍ3程度）１上の所定の位置に、ｎ型拡散層３、
ｐ型拡散層４、フィールド酸化膜２、アルミ配線５等か
らなる能動領域を形成する〔図１（ｂ）〕。それから、
ｐ型半導体基板１の裏面を機械的に研削する〔図１
（ｃ）〕。次に、ｐ型半導体基板１の裏面に、ｐ型半導
体基板１と同一導電型の不純物イオン注入（例えばボロ
ンイオン、４０ｋｅＶ、５.０×１０15／ｃｍ2）６を行
う〔図２（ｄ）〕。それから、ｐ型半導体基板１の裏面
に、酸素プラズマ処理（例えばＯ2、１Ｔｏｒｒ、４０
０Ｗ、５ｍｉｎ程度の条件を用いて処理する）等により
プラズマ酸化薄膜７を形成する〔図２（ｅ）〕。 次
に、ｐ型半導体基板１の裏面に、電極となる金属薄膜
〔裏面金属電極（Ｔｉ）〕８、金属薄膜〔裏面金属電極
（Ｎｉ）〕９、〔裏面金属電極（Ａｇ）〕１０を蒸着す
る。このように、半導体装置の製造過程において熱処理
を行わなくてもオーミック特性を得ることができるの
で、半導体基板を薄板化する研削工程を半導体装置の製
造工程の最終工程で行うことが可能となり、基板裏面の
研削後の工程を短縮することができ、基板の割れ、反り
等を抑止することができる。さらに、ドライエッチング
工程における冷却機能付きのステージとの密着性が悪く
なり基板を十分に冷却できなくなるという問題も解消さ
れるので、レジストパターンの焦げや変形などの熱影響
を防止することができ、特に配線の形成において緻密で
信頼性の高い配線パターンが得られる。
てさらに詳細に説明する。 〈実施例１〉図１（ａ）〜（ｃ）、図２（ｄ）〜（ｆ）
は、本実施例で例示する半導体装置の製造過程を示す工
程図である。始めに、図１（ａ）に示すｐ型半導体基板
（例えばｐ型シリコンの場合、不純物濃度１.０×１０
15／ｃｍ3程度）１上の所定の位置に、ｎ型拡散層３、
ｐ型拡散層４、フィールド酸化膜２、アルミ配線５等か
らなる能動領域を形成する〔図１（ｂ）〕。それから、
ｐ型半導体基板１の裏面を機械的に研削する〔図１
（ｃ）〕。次に、ｐ型半導体基板１の裏面に、ｐ型半導
体基板１と同一導電型の不純物イオン注入（例えばボロ
ンイオン、４０ｋｅＶ、５.０×１０15／ｃｍ2）６を行
う〔図２（ｄ）〕。それから、ｐ型半導体基板１の裏面
に、酸素プラズマ処理（例えばＯ2、１Ｔｏｒｒ、４０
０Ｗ、５ｍｉｎ程度の条件を用いて処理する）等により
プラズマ酸化薄膜７を形成する〔図２（ｅ）〕。 次
に、ｐ型半導体基板１の裏面に、電極となる金属薄膜
〔裏面金属電極（Ｔｉ）〕８、金属薄膜〔裏面金属電極
（Ｎｉ）〕９、〔裏面金属電極（Ａｇ）〕１０を蒸着す
る。このように、半導体装置の製造過程において熱処理
を行わなくてもオーミック特性を得ることができるの
で、半導体基板を薄板化する研削工程を半導体装置の製
造工程の最終工程で行うことが可能となり、基板裏面の
研削後の工程を短縮することができ、基板の割れ、反り
等を抑止することができる。さらに、ドライエッチング
工程における冷却機能付きのステージとの密着性が悪く
なり基板を十分に冷却できなくなるという問題も解消さ
れるので、レジストパターンの焦げや変形などの熱影響
を防止することができ、特に配線の形成において緻密で
信頼性の高い配線パターンが得られる。
【０００８】〈実施例２〉図３（ａ）〜（ｄ）、図４
（ｅ）〜（ｇ）は、本実施例で例示する半導体装置の製
造過程を示す工程図である。本実施例においては、能動
領域を形成し、ｐ型半導体基板１１の裏面を研削し、ｐ
型半導体基板１１と同一導電型の不純物イオン注入１６
し、その後、酸素プラズマ処理等により、半導体基板１
１の裏面に、プラズマ酸化薄膜１７を形成〔図４
（ｅ）〕するところまでは、上記の実施例１と同様の工
程で行った。それから、ｐ型半導体基板１１の裏面に形
成されたプラズマ酸化薄膜１７を希フッ酸により除去し
〔図４（ｆ）〕、その後、金属薄膜〔裏面金属電極（Ｔ
ｉ）〕１８、金属薄膜〔裏面金属電極（Ｎｉ）〕１９、
金属薄膜〔裏面金属電極（Ａｇ）〕２０を蒸着して、そ
れぞれの裏面金属電極を形成した〔図４（ｇ）〕。この
ように、ｐ型半導体基板１１の裏面に形成されたプラズ
マ酸化薄膜１７を除去した後、それぞれの裏面金属電極
を形成するので、上記実施例１よりも、裏面金属電極と
基板との接合抵抗が低減され、低抵抗で高性能のオーミ
ック特性が得られる。上記本発明の実施例に示すよう
に、半導体基板表面にイオン注入し、その基板表面を酸
素プラズマ処理により酸化薄膜を形成し、その上に金属
薄膜を形成することによって、高温の熱処理を行うこと
なしに半導体基板と金属薄膜の接合においてオーミック
特性が得られる。その理由は明確ではないが、次のよう
に考えられる。まず、酸素プラズマ処理により酸化薄膜
を形成すると、半導体基板の極表面にトラップ（結晶欠
陥）が形成される。また、イオン注入を行うと、その注
入されたイオンによる活性化率は低いものの半導体基板
のキャリア濃度が高くなる。この二つの現象が相まっ
て、基板表面の半導体と金属との接合において、トンネ
ル電流の確率が高くなるものと考えられる。図９（ａ）
は、従来のイオン注入および酸素プラズマ処理を行わな
い場合の金属（電極）−半導体基板（ｐ型）接触のエネ
ルギーバンド図を示し、図９（ｂ）は、本発明の実施例
であるイオン注入および酸素プラズマ処理を行った場合
の金属（電極）−半導体基板（ｐ型）接触のエネルギー
バンド図を示す、図９（ｂ）に示すように、半導体基板
の極表面にトラップ（結晶欠陥×印）が形成され、その
結果、半導体基板と金属との接合においてトンネル電流
の確率が高くなり、そのため良好なオーミック特性が得
られるものと考えられる。ここで、酸素プラズマ処理に
よる酸化薄膜の形成は不純物イオンの注入工程の後に行
っていたが、その前に行うことも可能である。図１０
は、イオン注入、酸素プラズマ処理、熱処理の各工程に
おいて、半導体基板と金属薄膜との接合の特性について
実験結果をまとめたものである。ここで、半導体基板は
比抵抗１０Ωｃｍのｐ型基板を用いた。また、注入した
イオンはボロンイオンで、打ち込みエネルギー４０ｋｅ
Ｖ、濃度５.０×１０15／ｃｍ2の条件とした。なお、図
１０において、○印は、イオン注入、酸素プラズマ処
理、熱処理を行い、オーミック特性が得られたことを表
わし、×印は、イオン注入、熱処理を行わず、オーミッ
ク特性が得られなかったことを表わしている。そして、
条件Ｎｏ.１は、イオン注入、酸素プラズマ処理、熱処
理を行った場合で、オーミック特性が得られたことを示
し、条件Ｎｏ.２は、イオン注入、酸素プラズマ処理を
行い、熱処理を行わない場合を示し、高温の熱処理を行
わなくても半導体基板と金属薄膜との接合においてオー
ミック特性が得られることを示している。条件Ｎｏ.３
は、酸素プラズマ処理のみ行い、イオン注入、熱処理を
行わない場合で、イオン注入を行わないとオーミック特
性が得られないことを示している。図１１〜図１３は、
図１０に示した条件Ｎｏ.１、２または３の処理を行っ
た場合の半導体基板と金属薄膜の接合領域における電流
（Ｉ）−電圧（Ｖ）特性を示したものである。図１１
は、図１０における条件Ｎｏ.１で、イオン注入、酸素
プラズマ処理、熱処理を行った場合の電流−電圧特性を
示すもので、Ｉ−Ｖ特性は直線的で、かつ正負の電圧に
対して対称的であり、理想的なオーミック特性を示して
いる。また、図１２は、図１０における条件Ｎｏ.２
で、イオン注入、酸素プラズマ処理を行い、熱処理を行
わない場合であり、高温の熱処理を行わなくても半導体
基板と金属薄膜との接合において、上記図１１の場合と
同様に、理想的なオーミック特性が得られることを示し
ている。また、図１３は、図１０における条件Ｎｏ.３
で、酸素プラズマ処理のみ行い、イオン注入、熱処理を
行わない場合であり、イオン注入を行わないとオーミッ
ク接触を示すＩ−Ｖ特性が得られないことを示してい
る。
（ｅ）〜（ｇ）は、本実施例で例示する半導体装置の製
造過程を示す工程図である。本実施例においては、能動
領域を形成し、ｐ型半導体基板１１の裏面を研削し、ｐ
型半導体基板１１と同一導電型の不純物イオン注入１６
し、その後、酸素プラズマ処理等により、半導体基板１
１の裏面に、プラズマ酸化薄膜１７を形成〔図４
（ｅ）〕するところまでは、上記の実施例１と同様の工
程で行った。それから、ｐ型半導体基板１１の裏面に形
成されたプラズマ酸化薄膜１７を希フッ酸により除去し
〔図４（ｆ）〕、その後、金属薄膜〔裏面金属電極（Ｔ
ｉ）〕１８、金属薄膜〔裏面金属電極（Ｎｉ）〕１９、
金属薄膜〔裏面金属電極（Ａｇ）〕２０を蒸着して、そ
れぞれの裏面金属電極を形成した〔図４（ｇ）〕。この
ように、ｐ型半導体基板１１の裏面に形成されたプラズ
マ酸化薄膜１７を除去した後、それぞれの裏面金属電極
を形成するので、上記実施例１よりも、裏面金属電極と
基板との接合抵抗が低減され、低抵抗で高性能のオーミ
ック特性が得られる。上記本発明の実施例に示すよう
に、半導体基板表面にイオン注入し、その基板表面を酸
素プラズマ処理により酸化薄膜を形成し、その上に金属
薄膜を形成することによって、高温の熱処理を行うこと
なしに半導体基板と金属薄膜の接合においてオーミック
特性が得られる。その理由は明確ではないが、次のよう
に考えられる。まず、酸素プラズマ処理により酸化薄膜
を形成すると、半導体基板の極表面にトラップ（結晶欠
陥）が形成される。また、イオン注入を行うと、その注
入されたイオンによる活性化率は低いものの半導体基板
のキャリア濃度が高くなる。この二つの現象が相まっ
て、基板表面の半導体と金属との接合において、トンネ
ル電流の確率が高くなるものと考えられる。図９（ａ）
は、従来のイオン注入および酸素プラズマ処理を行わな
い場合の金属（電極）−半導体基板（ｐ型）接触のエネ
ルギーバンド図を示し、図９（ｂ）は、本発明の実施例
であるイオン注入および酸素プラズマ処理を行った場合
の金属（電極）−半導体基板（ｐ型）接触のエネルギー
バンド図を示す、図９（ｂ）に示すように、半導体基板
の極表面にトラップ（結晶欠陥×印）が形成され、その
結果、半導体基板と金属との接合においてトンネル電流
の確率が高くなり、そのため良好なオーミック特性が得
られるものと考えられる。ここで、酸素プラズマ処理に
よる酸化薄膜の形成は不純物イオンの注入工程の後に行
っていたが、その前に行うことも可能である。図１０
は、イオン注入、酸素プラズマ処理、熱処理の各工程に
おいて、半導体基板と金属薄膜との接合の特性について
実験結果をまとめたものである。ここで、半導体基板は
比抵抗１０Ωｃｍのｐ型基板を用いた。また、注入した
イオンはボロンイオンで、打ち込みエネルギー４０ｋｅ
Ｖ、濃度５.０×１０15／ｃｍ2の条件とした。なお、図
１０において、○印は、イオン注入、酸素プラズマ処
理、熱処理を行い、オーミック特性が得られたことを表
わし、×印は、イオン注入、熱処理を行わず、オーミッ
ク特性が得られなかったことを表わしている。そして、
条件Ｎｏ.１は、イオン注入、酸素プラズマ処理、熱処
理を行った場合で、オーミック特性が得られたことを示
し、条件Ｎｏ.２は、イオン注入、酸素プラズマ処理を
行い、熱処理を行わない場合を示し、高温の熱処理を行
わなくても半導体基板と金属薄膜との接合においてオー
ミック特性が得られることを示している。条件Ｎｏ.３
は、酸素プラズマ処理のみ行い、イオン注入、熱処理を
行わない場合で、イオン注入を行わないとオーミック特
性が得られないことを示している。図１１〜図１３は、
図１０に示した条件Ｎｏ.１、２または３の処理を行っ
た場合の半導体基板と金属薄膜の接合領域における電流
（Ｉ）−電圧（Ｖ）特性を示したものである。図１１
は、図１０における条件Ｎｏ.１で、イオン注入、酸素
プラズマ処理、熱処理を行った場合の電流−電圧特性を
示すもので、Ｉ−Ｖ特性は直線的で、かつ正負の電圧に
対して対称的であり、理想的なオーミック特性を示して
いる。また、図１２は、図１０における条件Ｎｏ.２
で、イオン注入、酸素プラズマ処理を行い、熱処理を行
わない場合であり、高温の熱処理を行わなくても半導体
基板と金属薄膜との接合において、上記図１１の場合と
同様に、理想的なオーミック特性が得られることを示し
ている。また、図１３は、図１０における条件Ｎｏ.３
で、酸素プラズマ処理のみ行い、イオン注入、熱処理を
行わない場合であり、イオン注入を行わないとオーミッ
ク接触を示すＩ−Ｖ特性が得られないことを示してい
る。
【０００９】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置の製造方法は、以下に示す効果がある。すなわ
ち、請求項１に記載のように、半導体基板表面に所定の
能動領域を形成した後、半導体基板の裏面を所定の厚さ
だけ除去し、半導体基板裏面に基板と同一導電型の不純
物をイオン注入し、高温の熱処理なしに、続けて半導体
基板裏面に酸素プラズマ処理等により酸化薄膜を形成
し、それから半導体基板裏面に金属薄膜を形成するとい
う製造工程を用いることにより、裏面電極となる金属薄
膜と半導体基板との間の接合において高性能のオーミッ
ク特性を得ることができる。これは、上記酸素プラズマ
処理により酸化薄膜が形成されると、半導体基板裏面の
極表面にトラップ（結晶欠陥）が形成されることと、上
記イオン注入を行うと、その注入されたイオンの活性化
率は低いが半導体基板裏面のキャリア濃度が高くなるこ
とにより、基板裏面の半導体と金属との接合においてト
ンネル電流の確率が高くなり、そのため低抵抗で高性能
のオーミック接合が実現されるものと考えられる。した
がって、半導体装置の製造過程において熱処理を行わな
くてもオーミック特性を得ることができるので、半導体
基板の研削工程を半導体装置の製造工程の最終工程で行
うことができるので、基板の薄板化による割れ、反り等
を抑制することができ、さらにドライエッチング工程に
おける冷却機能付きのステージとの密着性が悪くなり基
板を十分に冷却できなくなるという問題がなくなるの
で、レジストパターンの焦げや変形などの熱影響を防止
することができ、特に配線の形成において緻密で信頼性
の高い配線パターンが得られる。また請求項２に記載の
ように、半導体基板表面に所定の能動領域を形成した
後、半導体基板の裏面を所定の厚さだけ除去し、半導体
基板裏面に基板と同一導電型の不純物をイオン注入し、
高温の熱処理なしに、続けて半導体基板裏面に酸素プラ
ズマ処理等により酸化薄膜を形成し、その酸化薄膜を希
フッ酸等を用いて除去し、それから半導体基板裏面に金
属薄膜を形成するという製造工程を用いるので、上記請
求項１に示される共通の効果に加えて、酸素プラズマ処
理等により形成した酸化薄膜を除去するので、裏面電極
となる金属薄膜と半導体基板との間の接合の抵抗がいっ
そう低くなり、極めて低い抵抗の高性能で信頼性の高い
オーミック接触を実現することができる。そして、上記
請求項１の場合と同様に、半導体装置の製造過程におい
て熱処理を行わなくてもオーミック特性を得ることがで
きることから、半導体基板の研削工程を半導体装置の製
造工程の最終工程で行うことができるので、基板の割
れ、反り等を抑止することが可能であり、さらにドライ
エッチング工程における冷却機能付きのステージとの密
着性が悪くなり基板を十分に冷却できなくなるという問
題がなくなるので、レジストパターンの焦げや変形など
の熱影響を防止することができ、特に配線の形成におい
て緻密で信頼性の高い配線パターンが得られる。
導体装置の製造方法は、以下に示す効果がある。すなわ
ち、請求項１に記載のように、半導体基板表面に所定の
能動領域を形成した後、半導体基板の裏面を所定の厚さ
だけ除去し、半導体基板裏面に基板と同一導電型の不純
物をイオン注入し、高温の熱処理なしに、続けて半導体
基板裏面に酸素プラズマ処理等により酸化薄膜を形成
し、それから半導体基板裏面に金属薄膜を形成するとい
う製造工程を用いることにより、裏面電極となる金属薄
膜と半導体基板との間の接合において高性能のオーミッ
ク特性を得ることができる。これは、上記酸素プラズマ
処理により酸化薄膜が形成されると、半導体基板裏面の
極表面にトラップ（結晶欠陥）が形成されることと、上
記イオン注入を行うと、その注入されたイオンの活性化
率は低いが半導体基板裏面のキャリア濃度が高くなるこ
とにより、基板裏面の半導体と金属との接合においてト
ンネル電流の確率が高くなり、そのため低抵抗で高性能
のオーミック接合が実現されるものと考えられる。した
がって、半導体装置の製造過程において熱処理を行わな
くてもオーミック特性を得ることができるので、半導体
基板の研削工程を半導体装置の製造工程の最終工程で行
うことができるので、基板の薄板化による割れ、反り等
を抑制することができ、さらにドライエッチング工程に
おける冷却機能付きのステージとの密着性が悪くなり基
板を十分に冷却できなくなるという問題がなくなるの
で、レジストパターンの焦げや変形などの熱影響を防止
することができ、特に配線の形成において緻密で信頼性
の高い配線パターンが得られる。また請求項２に記載の
ように、半導体基板表面に所定の能動領域を形成した
後、半導体基板の裏面を所定の厚さだけ除去し、半導体
基板裏面に基板と同一導電型の不純物をイオン注入し、
高温の熱処理なしに、続けて半導体基板裏面に酸素プラ
ズマ処理等により酸化薄膜を形成し、その酸化薄膜を希
フッ酸等を用いて除去し、それから半導体基板裏面に金
属薄膜を形成するという製造工程を用いるので、上記請
求項１に示される共通の効果に加えて、酸素プラズマ処
理等により形成した酸化薄膜を除去するので、裏面電極
となる金属薄膜と半導体基板との間の接合の抵抗がいっ
そう低くなり、極めて低い抵抗の高性能で信頼性の高い
オーミック接触を実現することができる。そして、上記
請求項１の場合と同様に、半導体装置の製造過程におい
て熱処理を行わなくてもオーミック特性を得ることがで
きることから、半導体基板の研削工程を半導体装置の製
造工程の最終工程で行うことができるので、基板の割
れ、反り等を抑止することが可能であり、さらにドライ
エッチング工程における冷却機能付きのステージとの密
着性が悪くなり基板を十分に冷却できなくなるという問
題がなくなるので、レジストパターンの焦げや変形など
の熱影響を防止することができ、特に配線の形成におい
て緻密で信頼性の高い配線パターンが得られる。
【図１】本発明の実施例１において例示した半導体装置
の作製過程を示す工程図。
の作製過程を示す工程図。
【図２】本発明の実施例１において例示した半導体装置
の作製過程を示す工程図。
の作製過程を示す工程図。
【図３】本発明の実施例２において例示した半導体装置
の作製過程を示す工程図。
の作製過程を示す工程図。
【図４】本発明の実施例２において例示した半導体装置
の作製過程を示す工程図。
の作製過程を示す工程図。
【図５】従来の半導体装置の作製過程を示す工程図。
【図６】従来の半導体装置の作製過程を示す工程図。
【図７】先願発明（特願平６−９６３２１号）の半導体
装置の作製過程を示す工程図。
装置の作製過程を示す工程図。
【図８】先願発明（特願平６−９６３２１号）の半導体
装置の作製過程を示す工程図。
装置の作製過程を示す工程図。
【図９】本発明の実施例において例示した半導体装置
（ｂ）の金属（電極）−半導体基板（ｐ型）接触のエネ
ルギーバンド図および従来の半導体装置（ａ）の金属
（電極）−半導体基板（ｐ型）接触のエネルギーバンド
図。
（ｂ）の金属（電極）−半導体基板（ｐ型）接触のエネ
ルギーバンド図および従来の半導体装置（ａ）の金属
（電極）−半導体基板（ｐ型）接触のエネルギーバンド
図。
【図１０】本発明の実施例において例示した各処理条件
における半導体基板と金属薄膜とのオーミック接合特性
を示す図。
における半導体基板と金属薄膜とのオーミック接合特性
を示す図。
【図１１】本発明の実施例において例示した半導体基板
と金属薄膜との接合における電流−電圧特性（オーミッ
ク特性）を示すグラフ。
と金属薄膜との接合における電流−電圧特性（オーミッ
ク特性）を示すグラフ。
【図１２】本発明の実施例において例示した半導体基板
と金属薄膜との接合における電流−電圧特性（オーミッ
ク特性）を示すグラフ。
と金属薄膜との接合における電流−電圧特性（オーミッ
ク特性）を示すグラフ。
【図１３】比較例として示した半導体基板と金属薄膜と
の接合における電流−電圧特性を示すグラフ。
の接合における電流−電圧特性を示すグラフ。
１…ｐ型半導体基板 ２…フィールド酸化膜 ３
…ｎ型拡散層 ４…ｐ型拡散層 ５…アルミ配線 ６…不純物イオン
（ボロンイオン）注入 ７…プラズマ酸化薄膜 ８…金属薄膜〔裏面金属
電極（Ｔｉ）〕 ９…金属薄膜〔裏面金属電極（Ｎｉ）〕 １０…金属薄膜〔裏面金属電極（Ａｇ）〕 １１
…ｐ型半導体基板 １２…フィールド酸化膜 １３…ｎ型拡散層 １４
…ｐ型拡散層 １５…アルミ配線 １６…不純物イオン（ボロンイオ
ン）注入 １７…プラズマ酸化薄膜 １８…金属薄膜〔裏面金
属電極（Ｔｉ）〕 １９…金属薄膜〔裏面金属電極（Ｎｉ）〕 ２０…金属薄膜〔裏面金属電極（Ａｇ）〕 ２１…ｐ型半導体基板 ２２…フィールド酸化膜 ２３
…ｎ型拡散層 ２４…ｐ型拡散層 ２５…不純物イオン（ボロンイ
オン）注入 ２６…高ドープｐ型拡散層 ２７…アルミ配線 ２８…金属薄膜〔裏面金属電極（Ｔｉ）〕 ２９…金属薄膜〔裏面金属電極（Ｎｉ）〕 ３０…金属薄膜〔裏面金属電極（Ａｇ）〕 ３１
…ｎ型半導体基板 ３２…フィールド酸化膜 ３３…ｐ型拡散層 ３４
…ｎ型拡散層 ３５…アルミ配線 ３６…プラズマ酸化薄膜 ３７…金属薄膜〔裏面金属電極（Ｔｉ）〕 ３８…金属薄膜〔裏面金属電極（Ｎｉ）〕 ３９…金属薄膜〔裏面金属電極（Ａｇ）〕
…ｎ型拡散層 ４…ｐ型拡散層 ５…アルミ配線 ６…不純物イオン
（ボロンイオン）注入 ７…プラズマ酸化薄膜 ８…金属薄膜〔裏面金属
電極（Ｔｉ）〕 ９…金属薄膜〔裏面金属電極（Ｎｉ）〕 １０…金属薄膜〔裏面金属電極（Ａｇ）〕 １１
…ｐ型半導体基板 １２…フィールド酸化膜 １３…ｎ型拡散層 １４
…ｐ型拡散層 １５…アルミ配線 １６…不純物イオン（ボロンイオ
ン）注入 １７…プラズマ酸化薄膜 １８…金属薄膜〔裏面金
属電極（Ｔｉ）〕 １９…金属薄膜〔裏面金属電極（Ｎｉ）〕 ２０…金属薄膜〔裏面金属電極（Ａｇ）〕 ２１…ｐ型半導体基板 ２２…フィールド酸化膜 ２３
…ｎ型拡散層 ２４…ｐ型拡散層 ２５…不純物イオン（ボロンイ
オン）注入 ２６…高ドープｐ型拡散層 ２７…アルミ配線 ２８…金属薄膜〔裏面金属電極（Ｔｉ）〕 ２９…金属薄膜〔裏面金属電極（Ｎｉ）〕 ３０…金属薄膜〔裏面金属電極（Ａｇ）〕 ３１
…ｎ型半導体基板 ３２…フィールド酸化膜 ３３…ｐ型拡散層 ３４
…ｎ型拡散層 ３５…アルミ配線 ３６…プラズマ酸化薄膜 ３７…金属薄膜〔裏面金属電極（Ｔｉ）〕 ３８…金属薄膜〔裏面金属電極（Ｎｉ）〕 ３９…金属薄膜〔裏面金属電極（Ａｇ）〕
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/872 (56)参考文献 特開 平４−324931（ＪＰ，Ａ) 特開 昭59−220937（ＪＰ，Ａ) 特開 昭63−84125（ＪＰ，Ａ) 特開 昭58−108748（ＪＰ，Ａ) 特開 平４−26161（ＪＰ，Ａ) 特開 平２−43739（ＪＰ，Ａ) 特開 平２−301133（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 21/322 H01L 21/337 H01L 29/808 H01L 29/812 H01L 29/872
Claims (2)
- 【請求項１】Ｓｉ基板の第１主面側に半導体装置の能動
領域を形成する工程と、 上記能動領域を形成する工程を行った後に、上記Ｓｉ基
板の第２主面側を所定の厚さだけ研削する工程と、 上記Ｓｉ基板の第２主面側を研削する工程の後に、上記
Ｓｉ基板の第２主面側に同一導電型の不純物をイオン注
入する工程と、上記不純物をイオン注入する工程の後に、熱処理工程を
設けずに、上記Ｓｉ 基板の第２主面側に酸素プラズマ処
理により酸化薄膜を形成する工程と、上記酸化薄膜を形成する工程の後に、上記Ｓｉ基板の第
２主面側に、上記半導体装置の裏面電極となる金属薄膜
を形成する工程と、 を少なくとも含むことを特徴とする
半導体装置の製造方法。 - 【請求項２】Ｓｉ基板の第１主面側に半導体装置の能動
領域を形成する工程と、 上記能動領域を形成する工程を行った後に、上記Ｓｉ基
板の第２主面側を所定の厚さだけ研削する工程と、 上記Ｓｉ基板の第２主面側を研削する工程の後に、上記
Ｓｉ基板の第２主面側に同一導電型の不純物をイオン注
入する工程と、上記不純物をイオン注入する工程の後に、熱処理工程を
設けずに、上記Ｓｉ 基板の第２主面側に酸素プラズマ処
理により酸化薄膜を形成する工程と、 上記酸化薄膜を除去する工程と、上記酸化薄膜を除去する工程の後に、上記Ｓｉ基板の第
２主面側に、上記半導体装置の裏面電極となる金属薄膜
を形成する工程と、 を少なくとも含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460195A JP3289550B2 (ja) | 1995-06-21 | 1995-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460195A JP3289550B2 (ja) | 1995-06-21 | 1995-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098062A JPH098062A (ja) | 1997-01-10 |
| JP3289550B2 true JP3289550B2 (ja) | 2002-06-10 |
Family
ID=15587755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15460195A Expired - Fee Related JP3289550B2 (ja) | 1995-06-21 | 1995-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289550B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5436231B2 (ja) | 2009-01-16 | 2014-03-05 | 昭和電工株式会社 | 半導体素子の製造方法及び半導体素子、並びに半導体装置 |
| US10665459B2 (en) | 2016-10-13 | 2020-05-26 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| WO2018138756A1 (ja) * | 2017-01-24 | 2018-08-02 | 新電元工業株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-06-21 JP JP15460195A patent/JP3289550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098062A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP2003258271A (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JP3289550B2 (ja) | 半導体装置の製造方法 | |
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| JP2003197633A (ja) | 半導体装置の製造方法 | |
| JP4087368B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| JPS6136975A (ja) | 半導体装置 | |
| JPH0558257B2 (ja) | ||
| JP2006073923A (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP2008004704A (ja) | 半導体素子の製造方法 | |
| JP2006140309A (ja) | 半導体装置の製造方法 | |
| JPS6257252A (ja) | 薄膜トランジスタ | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| US7326596B2 (en) | High voltage power device with low diffusion pipe resistance | |
| JP2928417B2 (ja) | 半導体装置の製造方法 | |
| JP2528660B2 (ja) | 化合物半導体導電層の形成方法 | |
| JP2835398B2 (ja) | 電界効果トランジスタの製法 | |
| WO1997012403A1 (fr) | Diode | |
| JP2006073922A (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JPS6084876A (ja) | パワ−トランジスタの製法 | |
| JPS63236366A (ja) | 縦形電界効果トランジスタ | |
| JP2004273772A (ja) | 半導体装置の製造方法 | |
| JPH05326930A (ja) | ゲートターンオフサイリスタ | |
| JPS58212175A (ja) | 半導体装置の製造方法 | |
| Obreja et al. | Reduced time high temperature processing for thyristor silicon wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |