JP2928417B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2928417B2 JP2928417B2 JP33167891A JP33167891A JP2928417B2 JP 2928417 B2 JP2928417 B2 JP 2928417B2 JP 33167891 A JP33167891 A JP 33167891A JP 33167891 A JP33167891 A JP 33167891A JP 2928417 B2 JP2928417 B2 JP 2928417B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- junction
- heat treatment
- manufacturing
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、pnダイオード、ショッ
トキーダイオード、バイポーラトランジスタのコレクタ
等の耐圧を向上させる半導体装置の製造方法に関する。
トキーダイオード、バイポーラトランジスタのコレクタ
等の耐圧を向上させる半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置、とりわけ電力用半導体装置
では十分な耐圧の確保が極めて重要である。従来の半導
体装置の製造方法では、イオン注入による衝撃で電極周
辺の半導体基板の表面および内部に欠陥を生じさせ、活
性領域外の領域を全て高抵抗化して耐圧を向上させてい
た。
では十分な耐圧の確保が極めて重要である。従来の半導
体装置の製造方法では、イオン注入による衝撃で電極周
辺の半導体基板の表面および内部に欠陥を生じさせ、活
性領域外の領域を全て高抵抗化して耐圧を向上させてい
た。
【０００３】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、耐圧は数十Ｖ程度しか向上せず、半導体
材料で決まる最大耐圧まで向上させることができず、ま
た耐圧はイオン注入のドーズ量に強く依存しているが、
高ドーズ量の場合にはリーク電流が増大し耐圧が劣化す
るという課題を有していた。
来の構成では、耐圧は数十Ｖ程度しか向上せず、半導体
材料で決まる最大耐圧まで向上させることができず、ま
た耐圧はイオン注入のドーズ量に強く依存しているが、
高ドーズ量の場合にはリーク電流が増大し耐圧が劣化す
るという課題を有していた。
【０００４】本発明は上記の従来の課題を解決するもの
で、接合のリーク電流を抑制し、半導体材料で決まる最
大耐圧まで向上させ、プロセス余裕度の大きい半導体装
置の製造方法を提供することを目的とする。
で、接合のリーク電流を抑制し、半導体材料で決まる最
大耐圧まで向上させ、プロセス余裕度の大きい半導体装
置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、半導体装置の表面
に接合が存在する構造において、接合近傍の電極をマス
クとして自己整合的にイオン注入を行い、その衝撃によ
り接合近傍の低濃度側に欠陥を生じさせ、活性領域以外
を全て高抵抗化するとともに、イオン注入後にその高抵
抗領域内のリーク電流に寄与する欠陥を消失させ、かつ
キャリア補償に寄与する欠陥は残留する300℃以上600℃
以下の熱処理を行うものである。
に本発明の半導体装置の製造方法は、半導体装置の表面
に接合が存在する構造において、接合近傍の電極をマス
クとして自己整合的にイオン注入を行い、その衝撃によ
り接合近傍の低濃度側に欠陥を生じさせ、活性領域以外
を全て高抵抗化するとともに、イオン注入後にその高抵
抗領域内のリーク電流に寄与する欠陥を消失させ、かつ
キャリア補償に寄与する欠陥は残留する300℃以上600℃
以下の熱処理を行うものである。
【０００６】
【作用】この構成によって、リーク電流により耐圧を劣
化させる余分な欠陥を消失させ、高抵抗化に寄与する欠
陥だけ残すことで接合の耐圧を半導体材料の持つ最大耐
圧まで向上させることができる。
化させる余分な欠陥を消失させ、高抵抗化に寄与する欠
陥だけ残すことで接合の耐圧を半導体材料の持つ最大耐
圧まで向上させることができる。
【０００７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【０００８】図１は本発明の一実施例における半導体装
置の製造方法を説明するための断面図であり、ガリウム
ひ素（GaAs）ショットキーバリヤダイオードの例につい
て示したものである。図１において、１はショットキー
電極、２は高抵抗領域、３はn-型GaAs層、３ａはショッ
トキー接合、４はn+型GaAs層、５はオーミック電極、６
はn-型GaAs層３とn+型GaAs層４とを積層したn-/n+ GaAs
エピ基板（以下基板と称する）である。図１に示すよう
に、基板６の上にショットキー電極１としてチタンとア
ルミの積層膜（Ti/Al膜）を３μmの膜厚で形成してい
る。また基板６の裏面には金ゲルマニウムニッケル−金
（AuGeNi/Au)からなるオーミック電極５を形成してい
る。本実施例における半導体装置の製造方法では、ショ
ットキー電極１をマスクにボロンをドーズ量5X1013c
m-2、加速電圧100kVの条件で注入し、その衝撃により生
じる欠陥によって基板６に高抵抗領域２をショットキー
電極１の周辺に表面から少なくとも100nm以上の深さま
で形成した後、500℃で熱処理を行う。この熱処理によ
り高抵抗領域２におけるリーク電流の原因となる再結合
センタ等の余分な欠陥を消失させる。しかしこの温度で
はキャリア補償に寄与する欠陥は消失しないため高抵抗
領域２は高抵抗のままである。この高抵抗領域２はショ
ットキー接合３ａの露出部を覆っている。このような構
造においては、高電圧印加時に電界はこの高抵抗領域２
に沿ってショットキー電極１に対して垂直かつ等間隔に
分布する。その結果電界集中が緩和されるため、基板６
の電離破壊が起こりにくい。したがって、この構造の素
子は良好な耐圧特性を示す。
置の製造方法を説明するための断面図であり、ガリウム
ひ素（GaAs）ショットキーバリヤダイオードの例につい
て示したものである。図１において、１はショットキー
電極、２は高抵抗領域、３はn-型GaAs層、３ａはショッ
トキー接合、４はn+型GaAs層、５はオーミック電極、６
はn-型GaAs層３とn+型GaAs層４とを積層したn-/n+ GaAs
エピ基板（以下基板と称する）である。図１に示すよう
に、基板６の上にショットキー電極１としてチタンとア
ルミの積層膜（Ti/Al膜）を３μmの膜厚で形成してい
る。また基板６の裏面には金ゲルマニウムニッケル−金
（AuGeNi/Au)からなるオーミック電極５を形成してい
る。本実施例における半導体装置の製造方法では、ショ
ットキー電極１をマスクにボロンをドーズ量5X1013c
m-2、加速電圧100kVの条件で注入し、その衝撃により生
じる欠陥によって基板６に高抵抗領域２をショットキー
電極１の周辺に表面から少なくとも100nm以上の深さま
で形成した後、500℃で熱処理を行う。この熱処理によ
り高抵抗領域２におけるリーク電流の原因となる再結合
センタ等の余分な欠陥を消失させる。しかしこの温度で
はキャリア補償に寄与する欠陥は消失しないため高抵抗
領域２は高抵抗のままである。この高抵抗領域２はショ
ットキー接合３ａの露出部を覆っている。このような構
造においては、高電圧印加時に電界はこの高抵抗領域２
に沿ってショットキー電極１に対して垂直かつ等間隔に
分布する。その結果電界集中が緩和されるため、基板６
の電離破壊が起こりにくい。したがって、この構造の素
子は良好な耐圧特性を示す。
【０００９】図２は本発明の一実施例による半導体装置
の逆バイアス時のリーク電流の温度依存性を示す図であ
り、白丸はイオン注入直後の、黒丸は500℃での熱処理
後の特性をそれぞれ示す。図２に示すように、-40℃以
上の領域で熱処理の効果が現れている。室温付近ではこ
の熱処理によりリーク電流は一桁以上も低減する。
の逆バイアス時のリーク電流の温度依存性を示す図であ
り、白丸はイオン注入直後の、黒丸は500℃での熱処理
後の特性をそれぞれ示す。図２に示すように、-40℃以
上の領域で熱処理の効果が現れている。室温付近ではこ
の熱処理によりリーク電流は一桁以上も低減する。
【００１０】図３は本発明の一実施例による半導体装置
の耐圧のドーズ量依存性を示す図であり、白丸はイオン
注入直後の、黒丸は500℃での熱処理後の特性をそれぞ
れ示す。図３に示すようにドーズ量の増加にともない耐
圧の向上が見られるが、特にドーズ量5X1013cm-2以上の
素子では熱処理の効果が顕著であり、半導体材料の持つ
耐圧の理想値390Vを示している。
の耐圧のドーズ量依存性を示す図であり、白丸はイオン
注入直後の、黒丸は500℃での熱処理後の特性をそれぞ
れ示す。図３に示すようにドーズ量の増加にともない耐
圧の向上が見られるが、特にドーズ量5X1013cm-2以上の
素子では熱処理の効果が顕著であり、半導体材料の持つ
耐圧の理想値390Vを示している。
【００１１】なお本実施例ではドーズ量に5X1013cm-2、
熱処理温度に500℃を採用したが、半導体装置の基板濃
度で決定されるドーズ量以上の注入であって、かつリー
ク電流に寄与する欠陥を消失させ、キャリア補償に寄与
する欠陥は残留する300℃以上600℃以下の熱処理であれ
ば同様の効果を示す。
熱処理温度に500℃を採用したが、半導体装置の基板濃
度で決定されるドーズ量以上の注入であって、かつリー
ク電流に寄与する欠陥を消失させ、キャリア補償に寄与
する欠陥は残留する300℃以上600℃以下の熱処理であれ
ば同様の効果を示す。
【００１２】また、本発明はpn接合の耐圧向上すなわち
バイポーラトランジスタのベースとコレクタの間の耐圧
向上にも適用できることは言うまでもない。
バイポーラトランジスタのベースとコレクタの間の耐圧
向上にも適用できることは言うまでもない。
【００１３】
【発明の効果】以上のように本発明は、ショットキー接
合またはpn接合の周囲の低濃度領域に深さが少なくとも
100nm以上の高抵抗領域をイオン注入法とその後の熱処
理を行うことにより形成する構成により、半導体材料で
決まる最大耐圧をもつ優れた半導体装置を実現できるも
のである。このような素子を用いることにより、ばらつ
きが少なく、かつ製作方法の簡便な電力用の高速ショッ
トキーバリヤダイオードやヘテロバイポーラトランジス
タ等が容易に実現できる。
合またはpn接合の周囲の低濃度領域に深さが少なくとも
100nm以上の高抵抗領域をイオン注入法とその後の熱処
理を行うことにより形成する構成により、半導体材料で
決まる最大耐圧をもつ優れた半導体装置を実現できるも
のである。このような素子を用いることにより、ばらつ
きが少なく、かつ製作方法の簡便な電力用の高速ショッ
トキーバリヤダイオードやヘテロバイポーラトランジス
タ等が容易に実現できる。
【図１】本発明の一実施例における半導体装置の製造方
法を説明するための断面図
法を説明するための断面図
【図２】本発明の一実施例による半導体装置の逆バイア
ス時のリーク電流の温度依存性を示す図
ス時のリーク電流の温度依存性を示す図
【図３】同半導体装置の耐圧のドーズ量依存性を示す図
３ n-型GaAs層（低濃度領域） ３ａ ショットキー接合（接合）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/872 H01L 21/331 H01L 29/73 H01L 29/861
Claims (1)
- 【請求項１】 半導体装置の表面またはその近傍に形成
されたpn接合、ショットキー接合等の接合の周囲の低濃
度領域に、ドーズ量5X1013cm-2以上でイオン注入し、そ
の後300℃以上600℃以下で熱処理を行うことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33167891A JP2928417B2 (ja) | 1991-12-16 | 1991-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33167891A JP2928417B2 (ja) | 1991-12-16 | 1991-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167064A JPH05167064A (ja) | 1993-07-02 |
| JP2928417B2 true JP2928417B2 (ja) | 1999-08-03 |
Family
ID=18246362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33167891A Expired - Fee Related JP2928417B2 (ja) | 1991-12-16 | 1991-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928417B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229866B2 (en) * | 2004-03-15 | 2007-06-12 | Velox Semiconductor Corporation | Non-activated guard ring for semiconductor devices |
| JP2007048783A (ja) | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | ショットキーダイオード及びその製造方法 |
-
1991
- 1991-12-16 JP JP33167891A patent/JP2928417B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167064A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101244A (en) | Semiconductor schottky device with pn regions | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| JP3182262B2 (ja) | 半導体装置 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JP3413021B2 (ja) | 半導体装置 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2928417B2 (ja) | 半導体装置の製造方法 | |
| JPH0313748B2 (ja) | ||
| JP3207559B2 (ja) | Ｍｏｓ駆動型半導体装置 | |
| JP2002231968A (ja) | 半導体装置およびその製造方法 | |
| JP2934606B2 (ja) | 半導体装置 | |
| JP2734875B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2513640B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0459786B2 (ja) | ||
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JP5077508B2 (ja) | 半導体装置およびその製造方法 | |
| JP3289550B2 (ja) | 半導体装置の製造方法 | |
| JPH0618280B2 (ja) | ショットキバリア半導体装置 | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3199924B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06216400A (ja) | 半導体装置 | |
| JPS63127571A (ja) | 電導度変調形ｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090514 |
|
| LAPS | Cancellation because of no payment of annual fees |