JPH0313748B2 - - Google Patents
Info
- Publication number
- JPH0313748B2 JPH0313748B2 JP58124697A JP12469783A JPH0313748B2 JP H0313748 B2 JPH0313748 B2 JP H0313748B2 JP 58124697 A JP58124697 A JP 58124697A JP 12469783 A JP12469783 A JP 12469783A JP H0313748 B2 JPH0313748 B2 JP H0313748B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- collector
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000006798 recombination Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 230000005855 radiation Effects 0.000 description 11
- 238000005215 recombination Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 230000005865 ionizing radiation Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、γ線、Ｘ線、電子線などの電離性放
射線照射に対して特性劣化の少ない横型バイポー
ラ・トランジスタを供するものである。
射線照射に対して特性劣化の少ない横型バイポー
ラ・トランジスタを供するものである。
従来のシリコンバイポーラ型トランジスタ、特
に第１図に示すような、エミツタ４、ベース３、
コレクタ５からなる能動ベース領域の表面が酸化
膜１と接する横方向トランジスタにおいて、電離
性放射線１００が照射された場合、酸化膜１中に
正電荷１０が形成され、酸化膜／シリコン界面２
に界面準位２０が形成される。そして、この界面
準位２０は電離性放射線１００の照射量増加に伴
い指数関数的に増大する。この界面準位２０は再
結合中心として働くために、少数キヤリヤの表面
再結合速度の増加をもたらす。このため第２図に
示すような横方向トランジスタに電離性放射線が
入射すると、結果として、第３図の曲線３００が
示すように電流増幅率hFEが、曲線２００で示す
放射線照射前のものに比べて著しく低下する。特
に、低電流部での低下が著しいという欠点があつ
た。
に第１図に示すような、エミツタ４、ベース３、
コレクタ５からなる能動ベース領域の表面が酸化
膜１と接する横方向トランジスタにおいて、電離
性放射線１００が照射された場合、酸化膜１中に
正電荷１０が形成され、酸化膜／シリコン界面２
に界面準位２０が形成される。そして、この界面
準位２０は電離性放射線１００の照射量増加に伴
い指数関数的に増大する。この界面準位２０は再
結合中心として働くために、少数キヤリヤの表面
再結合速度の増加をもたらす。このため第２図に
示すような横方向トランジスタに電離性放射線が
入射すると、結果として、第３図の曲線３００が
示すように電流増幅率hFEが、曲線２００で示す
放射線照射前のものに比べて著しく低下する。特
に、低電流部での低下が著しいという欠点があつ
た。
一方、縦形の逆方向動作npnトランジスタの耐
放射線性向上に関する従来技術については、ア
イ・イー・イー・イートランザクシヨンズ オン
ヌークリア サイエンス、第NS−24巻、第６号、
（1977年12月）、第2327頁乃至第2335頁（IEEE
TRANSACTIONS ON NUCLEAR
SCIENCE，NS−24，［６］（1977−12.）pp.2327
−2335）において論じられている。以下これを第
１の公知例と呼ぶ。該公知例のFigure３の
Harris Substrate Fed Logicでは、半導体基板
上に縦形npnトランジスタが形成され、通常とは
逆に上側（表面側）のｎ形高濃度層をコレクタと
し、下側（基板側）のｎ形層をエミツタとする逆
方向動作npnトランジスタが形成されている。こ
こでｐ形ベース領域の表面全面がｐ形高濃度層に
よつて形成されてなり、このため長期の放射線照
射に対する強度が優れていると述べられている。
放射線性向上に関する従来技術については、ア
イ・イー・イー・イートランザクシヨンズ オン
ヌークリア サイエンス、第NS−24巻、第６号、
（1977年12月）、第2327頁乃至第2335頁（IEEE
TRANSACTIONS ON NUCLEAR
SCIENCE，NS−24，［６］（1977−12.）pp.2327
−2335）において論じられている。以下これを第
１の公知例と呼ぶ。該公知例のFigure３の
Harris Substrate Fed Logicでは、半導体基板
上に縦形npnトランジスタが形成され、通常とは
逆に上側（表面側）のｎ形高濃度層をコレクタと
し、下側（基板側）のｎ形層をエミツタとする逆
方向動作npnトランジスタが形成されている。こ
こでｐ形ベース領域の表面全面がｐ形高濃度層に
よつて形成されてなり、このため長期の放射線照
射に対する強度が優れていると述べられている。
しかるに上記の記載は逆方向動作npnトランジ
スタに関するものであり、横形バイポーラトラン
ジスタにおける耐放射線性向上については開示も
示唆もされていない。
スタに関するものであり、横形バイポーラトラン
ジスタにおける耐放射線性向上については開示も
示唆もされていない。
一方横形パイポーラトランジスタの、耐放射線
性向上に関する従来技術については、第１回次世
代産業基盤技術シンポジウム−第２回新機能素子
技術シンポジウム−予稿集、（昭58−７−６）
pp.89−101において論じられている。以下これを
第２の公知例と呼ぶ。該第２の公知例の「4.Siバ
イポーラでバイスの対放射線性向上のための検
討」においては、横形バイポーラトランジスタの
エミツタとコレクタの間のベース領域の表面に、
ｎ形高濃度層を設ける構造が開示されている。こ
れにより正孔に対する障壁がベース領域表面に形
成され、正孔流が再結合中心の存在するSiO2／
Si界面に流れることが抑制され、結果として耐放
射線性を向上できると考えられることが述べられ
ている。
性向上に関する従来技術については、第１回次世
代産業基盤技術シンポジウム−第２回新機能素子
技術シンポジウム−予稿集、（昭58−７−６）
pp.89−101において論じられている。以下これを
第２の公知例と呼ぶ。該第２の公知例の「4.Siバ
イポーラでバイスの対放射線性向上のための検
討」においては、横形バイポーラトランジスタの
エミツタとコレクタの間のベース領域の表面に、
ｎ形高濃度層を設ける構造が開示されている。こ
れにより正孔に対する障壁がベース領域表面に形
成され、正孔流が再結合中心の存在するSiO2／
Si界面に流れることが抑制され、結果として耐放
射線性を向上できると考えられることが述べられ
ている。
本願発明者等は本願出願以前に、第２図に示す
如くにエミツタ４の周囲をコレクタ５が取り囲
み、コレクタ５の周囲をさらに外部ベース領域が
取り囲んだ構造の横形バイポーラトランジスタに
おける新規な問題点を検討した。この問題点とは
下記のようなものである。この横形構造のpnpバ
イポーラトランジスタではエミツタ４から正孔が
活性ベース領域３に注入され、正孔の多くがコレ
クタ５によつて捕獲される。しかしコレクタ５に
捕獲されなかつた正孔が、コレクタ５とその下側
の高濃度ｎ形埋込層３０との間の活性ベース領域
３を通つてコレクタ５と分離領域５０の間の外部
ベース領域に蓄積する。この正孔が外部ベース領
域表面の再結合中心を介して再結合し、不要なベ
ース電流となつて電流利得を低下させるというも
のである。従つてエミツタ４とコレクタ５の間の
活性ベース領域における表面再結合電流を低減す
ると共に、コレクタ５の外側の外部ベース領域に
おける表面再結合電流も低減する必要がある。本
発明は以上の検討の結果生まれたものである。
如くにエミツタ４の周囲をコレクタ５が取り囲
み、コレクタ５の周囲をさらに外部ベース領域が
取り囲んだ構造の横形バイポーラトランジスタに
おける新規な問題点を検討した。この問題点とは
下記のようなものである。この横形構造のpnpバ
イポーラトランジスタではエミツタ４から正孔が
活性ベース領域３に注入され、正孔の多くがコレ
クタ５によつて捕獲される。しかしコレクタ５に
捕獲されなかつた正孔が、コレクタ５とその下側
の高濃度ｎ形埋込層３０との間の活性ベース領域
３を通つてコレクタ５と分離領域５０の間の外部
ベース領域に蓄積する。この正孔が外部ベース領
域表面の再結合中心を介して再結合し、不要なベ
ース電流となつて電流利得を低下させるというも
のである。従つてエミツタ４とコレクタ５の間の
活性ベース領域における表面再結合電流を低減す
ると共に、コレクタ５の外側の外部ベース領域に
おける表面再結合電流も低減する必要がある。本
発明は以上の検討の結果生まれたものである。
しかるに上記第２の公知例では、横形バイポー
ラトランジスタのエミツタの周囲をコレクタが取
り囲み、コレクタの外側をさらに外部ベース領域
が取り囲んだ構造において、上記外部ベース領域
の表面で生じる再結合電流により電流利得が低下
する問題については記載されておらず、これを改
良する方法、構造およびその効果については開示
も示唆もされていない。
ラトランジスタのエミツタの周囲をコレクタが取
り囲み、コレクタの外側をさらに外部ベース領域
が取り囲んだ構造において、上記外部ベース領域
の表面で生じる再結合電流により電流利得が低下
する問題については記載されておらず、これを改
良する方法、構造およびその効果については開示
も示唆もされていない。
本発明の目的は、横形バイポーラトランジスタ
の外部ベース領域における表面再結合電流を低減
することにより、放射線耐量の大きい横形バイポ
ーラトランジスタを提供することにある。
の外部ベース領域における表面再結合電流を低減
することにより、放射線耐量の大きい横形バイポ
ーラトランジスタを提供することにある。
低電流部での電流増幅率の低下は、ベース領域
に注入された少数キヤリヤがベース表面、すなわ
ち酸化膜／シリコン界面に到達した時に、放射線
照射により形成された界面準位に起因して再結合
し、ベース電流成分を増大させることに原因して
いる。よつて、ベース表面部に少数キヤリヤが到
達しにくい構造にすれば、再結合電流成分を減少
でき、これにより電流増幅率の低下を防止するこ
とができる。
に注入された少数キヤリヤがベース表面、すなわ
ち酸化膜／シリコン界面に到達した時に、放射線
照射により形成された界面準位に起因して再結合
し、ベース電流成分を増大させることに原因して
いる。よつて、ベース表面部に少数キヤリヤが到
達しにくい構造にすれば、再結合電流成分を減少
でき、これにより電流増幅率の低下を防止するこ
とができる。
本発明のさらに具体的な手段は以下のような半
導体装置とすることである。すなわち、 第１導電形のベース領域３中に互いに離間して
形成された第２導電形のエミツタ領域４とコレク
タ領域５とを具備してなり、 第２導電形の上記エミツタ領域４の周囲を第１
導電形の活性ベース領域３が取り囲み、該活性ベ
ース領域３の周囲を第２導電形の上記コレクタ領
域５が取り囲み、上記コレクタ領域５の周囲を第
１導電形の外部ベース領域３が取り囲んだ構造の
横形バイポーラトランジスタにおいて、 上記活性ベース領域３の表面に第１導電形の高
濃度の表面層６が形成され、 上記外部ベース領域３の表面に第１導電形の高
濃度の表面層６が形成されてなることを特徴とす
る半導体装置とすることである。
導体装置とすることである。すなわち、 第１導電形のベース領域３中に互いに離間して
形成された第２導電形のエミツタ領域４とコレク
タ領域５とを具備してなり、 第２導電形の上記エミツタ領域４の周囲を第１
導電形の活性ベース領域３が取り囲み、該活性ベ
ース領域３の周囲を第２導電形の上記コレクタ領
域５が取り囲み、上記コレクタ領域５の周囲を第
１導電形の外部ベース領域３が取り囲んだ構造の
横形バイポーラトランジスタにおいて、 上記活性ベース領域３の表面に第１導電形の高
濃度の表面層６が形成され、 上記外部ベース領域３の表面に第１導電形の高
濃度の表面層６が形成されてなることを特徴とす
る半導体装置とすることである。
これによりエミツタからコレクタへ流れる正孔
と、コレクタの外側のコレクタと外部ベース領域
の間に蓄積する正孔の両方を、表面から遠ざける
ことが可能になる。従つて悪環境によつて表面が
劣化し、表面再結合速度が増大しても、電流利得
の低下を生じることがない。
と、コレクタの外側のコレクタと外部ベース領域
の間に蓄積する正孔の両方を、表面から遠ざける
ことが可能になる。従つて悪環境によつて表面が
劣化し、表面再結合速度が増大しても、電流利得
の低下を生じることがない。
以下、本発明の一実施例を第４図により説明す
る。
る。
第４図は横方向pnpトランジスタの部分断面構
造を示したものである。第４図において、ｎ形ベ
ース領域３の酸化膜１と接する表面部全域には、
ｎ形不純物高濃度層６が形成されていることを特
徴とする。形成に際しては、熱拡散、イオン打込
みなど、通常のシリコン半導体素子形成手段を用
いて容易に形成される。
造を示したものである。第４図において、ｎ形ベ
ース領域３の酸化膜１と接する表面部全域には、
ｎ形不純物高濃度層６が形成されていることを特
徴とする。形成に際しては、熱拡散、イオン打込
みなど、通常のシリコン半導体素子形成手段を用
いて容易に形成される。
さて、本発明のような構造にした場合、次のよ
うな利点がある。ｐ形エミツタ領域４からｎ形ベ
ース領域３に注入された小数キヤリヤの正孔は、
酸化膜１の直下のベース表面に形成されたｎ形不
純物高濃度領域６とベース領域３のｎ形不純物濃
度の違いにより形成される電位障壁のために、再
結合中心の存在する酸化膜／シリコン界面２に拡
散することが抑制される。すなわち、注入された
正孔はそのほとんどがベース表面で再結合して消
滅することなく、ｐ形コレクタ領域５に到達でき
る。
うな利点がある。ｐ形エミツタ領域４からｎ形ベ
ース領域３に注入された小数キヤリヤの正孔は、
酸化膜１の直下のベース表面に形成されたｎ形不
純物高濃度領域６とベース領域３のｎ形不純物濃
度の違いにより形成される電位障壁のために、再
結合中心の存在する酸化膜／シリコン界面２に拡
散することが抑制される。すなわち、注入された
正孔はそのほとんどがベース表面で再結合して消
滅することなく、ｐ形コレクタ領域５に到達でき
る。
この考えを適用し、第５図に示すようなベース
領域３の表面部にｎ形不純物高濃度層６を設けた
横方向pnpトランジスタを作成した。この横方向
pnpトランジスタに、電離性放射線照射を行なつ
た時の電流増幅率hFEの変化を第６図に示す。放
射線照射前の特性２００に比べて、照射後の特性
３００は低電流部での低下が第３図に示す従来構
造の特性に比べると著しく改善されることがわか
る。
領域３の表面部にｎ形不純物高濃度層６を設けた
横方向pnpトランジスタを作成した。この横方向
pnpトランジスタに、電離性放射線照射を行なつ
た時の電流増幅率hFEの変化を第６図に示す。放
射線照射前の特性２００に比べて、照射後の特性
３００は低電流部での低下が第３図に示す従来構
造の特性に比べると著しく改善されることがわか
る。
さらに、ｎ形不純物高濃度層６は、ベース電極
３′の取り出し用不純物層として機能することが
できる点が非常に有利である。不純物層６がトラ
ンジスタ領域の全域に存在するため、ベース電極
３′の位置を任意にできるし、さらに、ベース寄
生抵抗の低減の効果がある。したがつて素子面積
を小さくする効果もある。
３′の取り出し用不純物層として機能することが
できる点が非常に有利である。不純物層６がトラ
ンジスタ領域の全域に存在するため、ベース電極
３′の位置を任意にできるし、さらに、ベース寄
生抵抗の低減の効果がある。したがつて素子面積
を小さくする効果もある。
本発明によれば、電離性放射線照射によつて酸
化膜／シリコン界面に小数キヤリヤの再結合中心
となる界面準位が形成されても、少数キヤリヤが
酸化膜／シリコン界面に到達するのを抑制して表
面再結合電流成分が増大するのを防ぐことができ
るので、結果として耐放射線性能を改善すること
ができる。
化膜／シリコン界面に小数キヤリヤの再結合中心
となる界面準位が形成されても、少数キヤリヤが
酸化膜／シリコン界面に到達するのを抑制して表
面再結合電流成分が増大するのを防ぐことができ
るので、結果として耐放射線性能を改善すること
ができる。
又、ベース電極作成の任意性、素子面積低減に
よる集積度の向上の効果がある。さらにベース抵
抗も低減できる。
よる集積度の向上の効果がある。さらにベース抵
抗も低減できる。
第１図は従来の横方向pnpトランジスタの部分
断面図、第２図は従来の横方向pnpトランジスタ
の構造断面図、第３図は従来の横方向pnpトラン
ジスタの電流増幅率（hFE）−コレクタ電流（Ic）
特性曲線図、第４図は本発明の横方向pnpトラン
ジスタの部分断面図、第５図は本発明の横方向
pnpトランジスタの構造断面図、第６図は本発明
の横方向pnpトランジスタのhFE−Ic特性曲線図で
ある。 １…酸化膜、２…酸化膜−シリコン界面、３…
ｎ形ベース領域、３′…ベース電極、４…ｐ形エ
ミツタ領域、４′…エミツタ電極、５…ｐ形コレ
クタ領域、５′…コレクタ電極、６…ベース領域
表面ｎ形不純物高濃度領域、１０…正電荷、２０
…酸化膜／シリコン界面準位、３０…n+形埋め
込み層、４０…基板、５０…ｐ形分離領域、１０
０…電離性放射線、２００…照射前特性曲線、３
００…照射後特性曲線。
断面図、第２図は従来の横方向pnpトランジスタ
の構造断面図、第３図は従来の横方向pnpトラン
ジスタの電流増幅率（hFE）−コレクタ電流（Ic）
特性曲線図、第４図は本発明の横方向pnpトラン
ジスタの部分断面図、第５図は本発明の横方向
pnpトランジスタの構造断面図、第６図は本発明
の横方向pnpトランジスタのhFE−Ic特性曲線図で
ある。 １…酸化膜、２…酸化膜−シリコン界面、３…
ｎ形ベース領域、３′…ベース電極、４…ｐ形エ
ミツタ領域、４′…エミツタ電極、５…ｐ形コレ
クタ領域、５′…コレクタ電極、６…ベース領域
表面ｎ形不純物高濃度領域、１０…正電荷、２０
…酸化膜／シリコン界面準位、３０…n+形埋め
込み層、４０…基板、５０…ｐ形分離領域、１０
０…電離性放射線、２００…照射前特性曲線、３
００…照射後特性曲線。
Claims (1)
- 【特許請求の範囲】 １ 第１導電形のベース領域中に互いに離間して
形成された第２導電形のエミツタ領域とコレクタ
領域とを具備してなり、 第２導電形の上記エミツタ領域の周囲を第１導
電形の活性ベース領域が取り囲み、該活性ベース
領域の周囲を第２導電形の上記コレクタ領域が取
り囲み、上記コレクタ領域の周囲を第１導電形の
外部ベース領域が取り囲んだ構造の横形バイポー
ラトランジスタにおいて、 上記活性ベース領域の表面に第１導電形の高濃
度の表面層が形成され、 上記外部ベース領域の表面に第１導電形の高濃
度の表面層が形成されてなることを特徴とする半
導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124697A JPS6017956A (ja) | 1983-07-11 | 1983-07-11 | 耐放射線半導体素子 |
| US07/073,305 US4998155A (en) | 1983-07-11 | 1987-07-13 | Radiation-hardened semiconductor device with surface layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124697A JPS6017956A (ja) | 1983-07-11 | 1983-07-11 | 耐放射線半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6017956A JPS6017956A (ja) | 1985-01-29 |
| JPH0313748B2 true JPH0313748B2 (ja) | 1991-02-25 |
Family
ID=14891853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124697A Granted JPS6017956A (ja) | 1983-07-11 | 1983-07-11 | 耐放射線半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4998155A (ja) |
| JP (1) | JPS6017956A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253479A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の選別方法 |
| US5355015A (en) * | 1990-12-13 | 1994-10-11 | National Semiconductor Corporation | High breakdown lateral PNP transistor |
| CA2247565A1 (en) * | 1997-10-20 | 1999-04-20 | General Electric Company | Semiconductor diode array having radiation degradation retardation means |
| US6746224B2 (en) | 2000-06-22 | 2004-06-08 | Mitsubishi Heavy Industries, Ltd. | Scroll compressor |
| JP4709400B2 (ja) | 2001-01-18 | 2011-06-22 | 三菱重工業株式会社 | スクロール圧縮機 |
| JP4709439B2 (ja) | 2001-07-24 | 2011-06-22 | 三菱重工業株式会社 | スクロール型圧縮機 |
| CN100371598C (zh) | 2003-08-11 | 2008-02-27 | 三菱重工业株式会社 | 涡旋式压缩机 |
| JP4239980B2 (ja) * | 2005-01-14 | 2009-03-18 | 三菱電機株式会社 | 赤外線固体撮像装置およびその製造方法 |
| CN103872106B (zh) * | 2014-04-04 | 2017-03-01 | 哈尔滨工业大学 | 抗辐照双极器件及该器件的制备方法 |
| CN110828560A (zh) * | 2019-11-14 | 2020-02-21 | 西安微电子技术研究所 | 一种基区环掺杂抗辐射横向pnp晶体管及制备方法 |
| CN110828549B (zh) * | 2019-11-14 | 2022-08-16 | 西安微电子技术研究所 | 一种保护环掺杂抗辐射晶体管结构及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1385041A (fr) * | 1963-02-25 | 1965-01-08 | Telefunken Patent | Procédé pour produire une couche d'oxyde sur un semi-conducteur en germanium ou encomposé aiii-bv |
| GB1358275A (en) * | 1972-04-25 | 1974-07-03 | Ferranti Ltd | Semiconductor devices |
| US3868720A (en) * | 1973-12-17 | 1975-02-25 | Westinghouse Electric Corp | High frequency bipolar transistor with integral thermally compensated degenerative feedback resistance |
| US4165516A (en) * | 1975-04-28 | 1979-08-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing same |
| US4047217A (en) * | 1976-04-12 | 1977-09-06 | Fairchild Camera And Instrument Corporation | High-gain, high-voltage transistor for linear integrated circuits |
| US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
| US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
| IT8134911V0 (it) * | 1981-11-26 | 1981-11-26 | Ideal Standard Spa | Lavello con erogatore periferico superiore per il lavaggio ed il risciacquo di prodotti e cestello traforato per il detto |
| US4660065A (en) * | 1983-06-10 | 1987-04-21 | Texas Instruments Incorporated | Hall effect device with surface potential shielding layer |
-
1983
- 1983-07-11 JP JP58124697A patent/JPS6017956A/ja active Granted
-
1987
- 1987-07-13 US US07/073,305 patent/US4998155A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON NUCLEAR SCIENCE=1977US * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6017956A (ja) | 1985-01-29 |
| US4998155A (en) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0313748B2 (ja) | ||
| JPS5988875A (ja) | 光電変換素子 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| JPH0313757B2 (ja) | ||
| JPH0638478B2 (ja) | 半導体装置 | |
| JP2643524B2 (ja) | バイポーラ集積回路装置 | |
| JP2636555B2 (ja) | 半導体装置 | |
| JP3001600B2 (ja) | 半導体装置 | |
| JP3001601B2 (ja) | 半導体装置 | |
| JP2928417B2 (ja) | 半導体装置の製造方法 | |
| JPH088359B2 (ja) | 半導体装置 | |
| JPS5992560A (ja) | 耐放射線半導体集積回路装置 | |
| JPH0513705A (ja) | 半導体装置 | |
| JP2666335B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPS61224340A (ja) | 半導体装置 | |
| JP2864843B2 (ja) | バイポーラ型半導体記憶装置 | |
| JPH0467341B2 (ja) | ||
| JPS61234068A (ja) | バイポ−ラｒａｍ | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JPS62159461A (ja) | 半導体装置 | |
| JPH0442831B2 (ja) | ||
| JPS61212062A (ja) | 半導体装置 | |
| JPH0151067B2 (ja) | ||
| JPS60136272A (ja) | 半導体装置 | |
| JPS636875A (ja) | 半導体装置 |