JPS61224340A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61224340A
JPS61224340A JP6342485A JP6342485A JPS61224340A JP S61224340 A JPS61224340 A JP S61224340A JP 6342485 A JP6342485 A JP 6342485A JP 6342485 A JP6342485 A JP 6342485A JP S61224340 A JPS61224340 A JP S61224340A
Authority
JP
Japan
Prior art keywords
film
wirings
oxide film
sio2 film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6342485A
Other languages
English (en)
Other versions
JPH0587974B2 (ja
Inventor
Takahiro Okabe
岡部 隆博
Kikuo Watanabe
渡辺 喜久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP6342485A priority Critical patent/JPS61224340A/ja
Publication of JPS61224340A publication Critical patent/JPS61224340A/ja
Publication of JPH0587974B2 publication Critical patent/JPH0587974B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、耐輻射線性を有する半導体装置に関する。
〔発明の背景〕
第1図は従来より用いられているバイポーラ半導体装置
の1例であり、アール・ニス・ミューラー及び、ティー
・アイ・カミンスによるパデバイスエレクトロニクス 
フォーインテグレーティッドサーキッッ″(ジョンライ
レイ アンド ソング)第230頁(R,S 、 Mu
ller & T、 I 。
K amins“Device Electronic
s for Integrated C1rcuijs
” (John Wiley & 5ons) pp。
230)にも示されている。
ここで、2はn形エピタキシャル層、4,6は高濃度n
影領域、5はp影領域、3は酸化膜、7は電極である。
この半導体装置は、輻射線照射等により酸化膜3とシリ
コン層2,4,5.6の間に形成された界面準位や、酸
化膜3中に形成された正電荷のために、低電流領域でベ
ース電流が増加し、電流増幅率の低下が生じる。特に、
第1図に示されるようなnpnトランジスタは、エミッ
タ・コレクタ間にチャネルが形成され、コレクタ電流が
増加するという欠点を持っていた。
〔発明の目的〕
本発明の目的は、上記従来の半導体装置の問題点を改善
した半導体装置を提供することにある3〔発明の概要〕 前述のごとく、一般に、バイポーラトランジスタに波長
の短い紫外線や電磁波、X線、高速荷電粒子線高速中性
子線等(明細書中にて、輻射線という。)を照射すると
、電流増幅率の低下が生じることが知られている。この
原因は、輻射線照射により半導体基板と酸化膜との間に
界面準位が形成されると共に、酸化膜中に正の固定電荷
が多く形成、蓄積され、この界面準位及び正の固定電荷
を通して、正孔、電子の再結合が生じ表面再結合電流が
増加することによると考えられている。しかし、これら
の界面準位及び正の固定電荷は、酸化膜行が薄いほど蓄
積されにくいため、輻射線量を増すために薄い酸化膜を
形成することが必要となる。
しかし、酸化膜を単に薄くすると、各電極間配線により
表面ポテンシャルが変化してしまい信頼性の低下を招い
てしまう。
そこで、本発明では、゛素子間配線のない表面は薄い酸
化膜で覆い、素子間配線下は、厚い酸化膜とすることに
より、配線容量を減少させたものである。
また、配線直下の厚い酸化膜をシリコン基板間の界面準
位の影響を抑えるため、酸線直下のシリコン表面を高濃
度不純物領域化することにより、少数キャリアに対する
表面ポテンシャルを高くし、配線直下のシリコン・シリ
コン酸化膜界面の界面準位を通した再結合をおさえるこ
とを特徴とする。
〔発明の実施例〕
以下、本発明の実施例を詳細に説明する。
第2図は本発明の第1の実施例を示す断面構造図である
。本実施例の半導体装置は、素子の形成された表面に、
膜厚の薄い、例えば50〜200人のシリコン酸化膜1
1を有し、各電極からの配線7直下に膜厚の厚い、例え
ば2000〜5000人のシリコン酸化膜13が形成さ
れている。この薄膜酸化膜により輻射線照射による固定
電荷の蓄積が減少し、界面の影響が抑えられバイポーラ
トランジスタの電流増幅率の低下を抑えることができる
。なお1本実施例では、バイポーラトランジスタとして
縦型npnトランジスタが例示されているが、縦型pn
p、横型pnp、横型npn、ダイオード、抵抗等すべ
てのバイポーラ型素子に有効であることはいうまでもな
い。
次に、本発明の第1の実施例の半導体装置の製造方法を
説明する。
第3図(a)〜(a)は、第2図に示された本発明のバ
イポーラトランジスタの製造工程を工程順に示した断面
構造図である。主要工程を図番にしたがって説明する。
(a):高濃度n形基板又はn形埋込M1上にn形エピ
タキシャル層2を成長させ、全面にシリコン酸化膜3を
形成する。次に、ホトレジストを塗布し、ベース領域形
成用の穴明けを行いベース不純物を添加してベース領域
(P影領域)5を形成し、ホトレジストを除去する。続
いて、ホトレジストを塗布し、エミッタ及びコレクタ領
域形成用の穴明けを行いエミッタ不純物を添加してエミ
ッタ領域(高濃度n影領域)6及びコレクタ取り出し領
域4を形成し、ホトレジストを除去する。
(b)二表面シリコン酸化膜3を全面除去し、再び全面
に950℃以上の高温条件下で50〜200λの膜厚を
有するシリコン酸化膜11を形成し、シリコン酸化膜1
1上にシリコン窒化膜12及び600℃以下の低温条件
下で、2000Å以上の膜厚を有するシリコン酸化膜1
3を堆積させる。
(C):全面にホトレジストを塗布し、エミッタ・ベー
ス・コレクタ領域取り出し電極用の穴明けを行い、順次
、シリコン酸化膜13゜シリコン窒化膜12.シリコン
酸化膜11の穴明けを行った後ホトレジストを除去する
(d):配線用導電体を例えば蒸着させ、配線のパター
ニングを行う。次に、シリコン酸化膜13をエツチング
して、配線直下以外のシリコン酸化膜13を除去する。
第4図に本発明の第2の実施例を示す断面構造図である
6本実施例の半導体装置は、第1の実施例に加えて各電
極からの配線直下を高濃度不純物層としているため、輻
射線照射により厚い酸化膜中に蓄積される正の固定電荷
によるシリコン表面導電形の反転や、シリコン−シリコ
ン酸化膜界面に形成される再結合中心によるリーク電流
の増加を抑えることができる。本実施例におけるシリコ
ン酸化膜の膜厚は第1の実施例と同様であるが。
配線直下の高濃度不純物層濃度は、そのピーク値で、I
 X I O”ロー3以上である。この高濃度層は、本
発明の第1の実施例第3図(a)において、エミッタ・
ベース領域を形成する方法と同一の方法を用いて、配線
下にのみ配線直下と同−導電形の高濃度不純物を添加す
ることにより形成される。
〔発明の効果〕
本発明によれば、半導体装置表面が膜厚の薄い酸化膜で
覆わわでいるために、輻射線照射による正の固定電荷の
蓄積、界面準位の増加を防止し、トランジスタの電流増
幅率の低下を防止することができる。
具体的には、再酸化により形成された酸化膜を100人
の厚さで形成し、配線下の一酸化膜厚を。
3000人に形成したa npnhランジランに。
輻射線をI X 105rad照射したとき、電流増幅
率が初期値の85%になり、従来50%まで低下してい
たのに比べ大幅な改善が得られた。
【図面の簡単な説明】
第1図は従来の半導体装置の一例を示す断面図。 第2図は本発明の半導体装置の第1の実施例を示す断面
図、第3図(a)〜(d)は、第2図に示した本発明の
半導体装置の製造方法を示す断面図、第4図は本発明の
半導体装置の第2の実施例を示す断面図である。 1・・・高濃度n形層、2・・・n形エピタキシャル層
。 3.11.13・・・シリコン酸化膜、4.6.21・
・・高濃度n形不純物層、5・・・P形不純物層、7・
・・電極、12・・・シリコン窒化膜。 第1図 躬2図 躬3区(勾 (C) 躬4図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に形成されたエピタキシャル成長層と
    、該エピタキシャル成長層に設けられたベース領域と、
    該ベース領域内に設けられたエミッタ領域と、上記ベー
    ス及びエミッタ領域に接続された第1、第2の配線と、
    上記エピタキシャル成長層に接続されたコレクタ領域用
    の第3の配線とを有するバイポーラトランジスタにおい
    て、 上記第1、第2及び第3の配線下全面には厚さ約100
    Åの第1のシリコン酸化膜と、該第1のシリコン酸化膜
    上に設けられたシリコン窒化膜と、該シリコン窒化膜上
    に設けられた厚さ約3000Åの第2のシリコン酸化膜
    とを有し、かつ 上記第1、第2及び第3の配線下全面の上記エピタキシ
    ャル成長層表面には高濃度不純物領域が設けられてなる
    ことを特徴とする半導体装置。 2、半導体基板上にエピタキシャル成長層を形成する工
    程、 該エピタキシャル成長層にベース領域を設ける工程、 該ベース領域表面全面に、該ベース領域と同一導電型で
    高濃度の領域を設ける工程、 該ベース領域内にエミッタ領域を設ける工程、全面に厚
    さ約100Åのシリコン酸化膜を全面に熱酸化法により
    形成する工程、 上記シリコン酸化膜上全面に厚さ約2000ÅのPSG
    膜を低温CVD法により形成する工程、上記シリコン酸
    化膜及び上記PSG膜に接触用孔を設ける工程、 上記接触孔のうち上記エミッタ及び上記エピタキシャル
    成長層に設けられたものにのみ多結晶シリコン膜を形成
    する工程、 上記接触用孔に所望の配線を設ける工程、 とを含むことを特徴とする半導体装置の製造方法。
JP6342485A 1985-03-29 1985-03-29 半導体装置 Granted JPS61224340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6342485A JPS61224340A (ja) 1985-03-29 1985-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6342485A JPS61224340A (ja) 1985-03-29 1985-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS61224340A true JPS61224340A (ja) 1986-10-06
JPH0587974B2 JPH0587974B2 (ja) 1993-12-20

Family

ID=13228889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6342485A Granted JPS61224340A (ja) 1985-03-29 1985-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS61224340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205466A (ja) * 1988-02-10 1989-08-17 Nec Corp 半導体装置およびその製造方法
JPH03126228A (ja) * 1989-10-12 1991-05-29 Nec Corp 半導体集積回路装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183050A (en) * 1981-05-02 1982-11-11 Fujitsu Ltd Integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183050A (en) * 1981-05-02 1982-11-11 Fujitsu Ltd Integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205466A (ja) * 1988-02-10 1989-08-17 Nec Corp 半導体装置およびその製造方法
JPH03126228A (ja) * 1989-10-12 1991-05-29 Nec Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH0587974B2 (ja) 1993-12-20

Similar Documents

Publication Publication Date Title
JPS62291171A (ja) ラテラルトランジスタ及びラテラルトランジスタを有する半導体集積回路の製造方法
JPH0719882B2 (ja) 光電変換装置
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
JPH0313748B2 (ja)
JPS61224340A (ja) 半導体装置
US4512074A (en) Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source
CA1205577A (en) Semiconductor device
JP3209443B2 (ja) バイポーラトランジスタの製造方法
JP2729870B2 (ja) 可変容量ダイオードとその製造方法
JPS5935182B2 (ja) 半導体装置の電極構造
JPH0624233B2 (ja) 光電変換装置
JPS61212062A (ja) 半導体装置
JPS60113967A (ja) 半導体装置の製造方法
JPS61224355A (ja) 半導体装置及びその製造方法
JPS62115868A (ja) 半導体装置の製造方法
JPS5816559A (ja) 半導体装置の製法
JP2637463B2 (ja) 半導体集積回路装置及びその製造方法
JPS648471B2 (ja)
JPH03196561A (ja) 半導体装置の製造方法
JPS6153862B2 (ja)
JPS6295870A (ja) 半導体装置
JPS6019142B2 (ja) 半導体装置の製造方法
JPS6252958A (ja) 半導体装置の製造方法
JPH0529310B2 (ja)
JPS63133660A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term