JP2729870B2 - 可変容量ダイオードとその製造方法 - Google Patents
可変容量ダイオードとその製造方法Info
- Publication number
- JP2729870B2 JP2729870B2 JP35214691A JP35214691A JP2729870B2 JP 2729870 B2 JP2729870 B2 JP 2729870B2 JP 35214691 A JP35214691 A JP 35214691A JP 35214691 A JP35214691 A JP 35214691A JP 2729870 B2 JP2729870 B2 JP 2729870B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- diffusion layer
- semiconductor substrate
- diffusion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、可変容量素子が形成さ
れるエピタキシャル層の不純物濃度に左右されることな
く、容量可変比の大きい容量特性が設定し得る可変容量
ダイオードと、その製造方法に関するものである。
れるエピタキシャル層の不純物濃度に左右されることな
く、容量可変比の大きい容量特性が設定し得る可変容量
ダイオードと、その製造方法に関するものである。
【０００２】
【従来の技術】一般に、可変容量ダイオードでは、容量
可変比を大きく取りたいが為に、気相成長法によるエピ
タキシャル層の形成に当たり、その不純物濃度を微量に
して高比抵抗にすることがなされている。又、チップサ
イズが小さく、比較的大容量の可変容量ダイオードを得
ようとする要求に答えるには、極めて高い比抵抗のエピ
タキシャル層としなければならない。図４は、従来の可
変容量ダイオードの断面図である。図に於いて、低比抵
抗のＮ++導電型の半導体基板２に気相成長法によって少
量の不純物元素をドーパントとして比較的高比抵抗のＮ
- 導電型のエピタキシャル層３1 を形成して半導体基体
１1 を形成する。半導体基体１1 の二酸化シリコン膜等
の熱酸化膜７に開口部７1 を設け、開口部７1 を介して
Ｎ導電型の不純物元素を拡散させて低比抵抗のＮ++導電
型の拡散層５を形成する。続いて拡散層５を覆うように
Ｐ++導電型の拡散層６を形成して、ＰＮ接合Ｊ1 を形成
する。拡散層６の主表面には、アルミニウム等の導電体
膜８が被着されて可変容量ダイオードが形成される。
可変比を大きく取りたいが為に、気相成長法によるエピ
タキシャル層の形成に当たり、その不純物濃度を微量に
して高比抵抗にすることがなされている。又、チップサ
イズが小さく、比較的大容量の可変容量ダイオードを得
ようとする要求に答えるには、極めて高い比抵抗のエピ
タキシャル層としなければならない。図４は、従来の可
変容量ダイオードの断面図である。図に於いて、低比抵
抗のＮ++導電型の半導体基板２に気相成長法によって少
量の不純物元素をドーパントとして比較的高比抵抗のＮ
- 導電型のエピタキシャル層３1 を形成して半導体基体
１1 を形成する。半導体基体１1 の二酸化シリコン膜等
の熱酸化膜７に開口部７1 を設け、開口部７1 を介して
Ｎ導電型の不純物元素を拡散させて低比抵抗のＮ++導電
型の拡散層５を形成する。続いて拡散層５を覆うように
Ｐ++導電型の拡散層６を形成して、ＰＮ接合Ｊ1 を形成
する。拡散層６の主表面には、アルミニウム等の導電体
膜８が被着されて可変容量ダイオードが形成される。
【０００３】
【発明が解決しようとする課題】従来の可変容量ダイオ
ードでは、容量を大きくする為に接合面積を大きくしよ
うとすると、その接合の最小容量値も大きくなり、その
結果、容量可変比を大きくすることができない欠点があ
る。この欠点を改善する方法として、エピタキシャル層
の比抵抗を６０Ωcm以上の極めて高い値にしなければな
らない。しかしながら、エピタキシャル層の比抵抗をこ
のような値に制御するには、極めて微量なドーパントの
流入を制御して製造する必要があり、安定した生産を維
持することは極めて困難である。図５は、エピタキシャ
ル層の比抵抗とその歩留りとの関係を示す図である。図
５の横軸が比抵抗値を示し、縦軸がエピタキシャル層の
歩留りを示している。図から明らかなように、その比抵
抗を６０Ωcm以上に高めようとすると、その歩留が悪化
することを示している。従って、このような高比抵抗の
エピタキシャル層を形成しようとすると、可変容量ダイ
オードを、安定に生産することは極めて困難であること
が理解できよう。本発明は、上述の如き問題点を解消し
ようとしてなされたもので、可変容量接合が形成される
エピタキシャル層が比較的低比抵抗であったとしても、
容量可変化比を大きく設定することができる可変容量ダ
イオードを提供することを目的とするものである。
ードでは、容量を大きくする為に接合面積を大きくしよ
うとすると、その接合の最小容量値も大きくなり、その
結果、容量可変比を大きくすることができない欠点があ
る。この欠点を改善する方法として、エピタキシャル層
の比抵抗を６０Ωcm以上の極めて高い値にしなければな
らない。しかしながら、エピタキシャル層の比抵抗をこ
のような値に制御するには、極めて微量なドーパントの
流入を制御して製造する必要があり、安定した生産を維
持することは極めて困難である。図５は、エピタキシャ
ル層の比抵抗とその歩留りとの関係を示す図である。図
５の横軸が比抵抗値を示し、縦軸がエピタキシャル層の
歩留りを示している。図から明らかなように、その比抵
抗を６０Ωcm以上に高めようとすると、その歩留が悪化
することを示している。従って、このような高比抵抗の
エピタキシャル層を形成しようとすると、可変容量ダイ
オードを、安定に生産することは極めて困難であること
が理解できよう。本発明は、上述の如き問題点を解消し
ようとしてなされたもので、可変容量接合が形成される
エピタキシャル層が比較的低比抵抗であったとしても、
容量可変化比を大きく設定することができる可変容量ダ
イオードを提供することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明の可変容量ダイオ
ードは、第１導電型の半導体基板に第１導電型のエピタ
キシャル層が形成され、該エピタキシャル層にＰＮ接合
が形成され、且つ、該ＰＮ接合直下の第１導電型の半導
体基板とエピタキシャル層との境界に、第２導電型の不
純物元素を拡散させて該エピタキシャル層の比抵抗より
高い比抵抗の第１導電型の第１の拡散層を形成したもの
である。
ードは、第１導電型の半導体基板に第１導電型のエピタ
キシャル層が形成され、該エピタキシャル層にＰＮ接合
が形成され、且つ、該ＰＮ接合直下の第１導電型の半導
体基板とエピタキシャル層との境界に、第２導電型の不
純物元素を拡散させて該エピタキシャル層の比抵抗より
高い比抵抗の第１導電型の第１の拡散層を形成したもの
である。
【０００５】
【作用】本発明の可変容量ダイオードは、ＰＮ接合の空
乏層が延びるエピタキシャル層と半導体基板との境界部
に形成された埋込型の拡散層を、Ｎ導電型の半導体基板
にＰ導電型の不純物元素を拡散させてＮ- 導電型の拡散
層とすることによって容量可変比を大きく設定するもの
である。
乏層が延びるエピタキシャル層と半導体基板との境界部
に形成された埋込型の拡散層を、Ｎ導電型の半導体基板
にＰ導電型の不純物元素を拡散させてＮ- 導電型の拡散
層とすることによって容量可変比を大きく設定するもの
である。
【０００６】
【実施例】図１は、本発明の可変容量ダイオードの一実
施例を示す断面図である。図に於いて、１は、低比抵抗
のＮ++導電型の半導体基板２に比較的低比抵抗のＮ+ 導
電型のエピタキシャル層３が形成された半導体基体であ
る。この半導体基板２とエピタキシャル層３との境界に
は、埋込型の比較的高比抵抗のＮ- 導電型の拡散層４が
形成されている。エピタキシャル層３には、低比抵抗の
Ｎ++導電型の拡散層５が形成され、更に、Ｎ++導電型の
拡散層５を覆うようにＰ++導電型の拡散層６が形成さ
れ、主要なＰＮ接合Ｊ1 が形成される。ＰＮ接合Ｊ1 の
直下に埋め込み型の拡散層４が拡散層５と接している。
熱処理工程で形成された拡散層６の主表面を覆っている
熱酸化膜（二酸化シリコン膜）の一部を除去して、拡散
層６の主表面には、導電体膜８が被着される。図１の実
施例では、エピタキシャル層３の比抵抗Ａ1 は、埋込型
の拡散層４の比抵抗Ａ2 に対して低く設定されている。
このようにＰＮ接合Ｊ1 の空乏層が主に延びる領域に、
Ｎ++導電型の半導体基板２にＰ導電型のドーパントをイ
オン注入することによって、比較的高比抵抗のＮ- 導電
型の拡散層４が形成できる為に、エピタキシャル層３の
比抵抗Ａ1 と拡散層４の比抵抗Ａ2 との関係を、Ａ1 ＜
Ａ2 に設定できるので、エピタキシャル層３の比抵抗Ａ
1 が低比抵抗であったとしても大きな容量可変比が設定
できる。
施例を示す断面図である。図に於いて、１は、低比抵抗
のＮ++導電型の半導体基板２に比較的低比抵抗のＮ+ 導
電型のエピタキシャル層３が形成された半導体基体であ
る。この半導体基板２とエピタキシャル層３との境界に
は、埋込型の比較的高比抵抗のＮ- 導電型の拡散層４が
形成されている。エピタキシャル層３には、低比抵抗の
Ｎ++導電型の拡散層５が形成され、更に、Ｎ++導電型の
拡散層５を覆うようにＰ++導電型の拡散層６が形成さ
れ、主要なＰＮ接合Ｊ1 が形成される。ＰＮ接合Ｊ1 の
直下に埋め込み型の拡散層４が拡散層５と接している。
熱処理工程で形成された拡散層６の主表面を覆っている
熱酸化膜（二酸化シリコン膜）の一部を除去して、拡散
層６の主表面には、導電体膜８が被着される。図１の実
施例では、エピタキシャル層３の比抵抗Ａ1 は、埋込型
の拡散層４の比抵抗Ａ2 に対して低く設定されている。
このようにＰＮ接合Ｊ1 の空乏層が主に延びる領域に、
Ｎ++導電型の半導体基板２にＰ導電型のドーパントをイ
オン注入することによって、比較的高比抵抗のＮ- 導電
型の拡散層４が形成できる為に、エピタキシャル層３の
比抵抗Ａ1 と拡散層４の比抵抗Ａ2 との関係を、Ａ1 ＜
Ａ2 に設定できるので、エピタキシャル層３の比抵抗Ａ
1 が低比抵抗であったとしても大きな容量可変比が設定
できる。
【０００７】次に、図１に基づき、本発明の可変容量ダ
イオードの製造方法について、その製造工程に基づいて
説明する。第１の製造工程は、Ｎ導電型の半導体基板２
に、熱処理によって形成された二酸化シリコン膜をマス
クとしてＰ導電型の不純物元素（ドーパント）をイオン
注入によって打ち込み、アニール工程を経て、埋め込み
型の拡散層４となるＮ- 導電型のイオン注入層を形成す
る工程である。この第１の製造工程では、半導体基板２
にイオン注入されたＰ導電型のドーパントは半導体基板
２の導電型によって相殺されて比較的高比抵抗のＮ- 導
電型のイオン注入層となる。又、この拡散層４となるイ
オン注入層は、イオン注入法によるのみならず、デポジ
ット・ドライブイン工程によって形成してもよい。第２
の製造工程は、この半導体基板２にエピタキシャル成長
法によって、比較的低比抵抗のＮ+ 導電型のエピタキシ
ャル層３を形成する気相成長工程である。この第２の工
程によって、イオン注入層は、拡散してＮ- 導電型の拡
散層４が形成される。第３の製造工程は、半導体基体１
を熱酸化処理を施して、半導体基体１の主表面に熱酸化
膜（二酸化シリコン膜）７を形成し、次の拡散工程を行
う為にエッチング工程によって、開口部７1 を形成する
工程である。又は、マスクとして熱酸化膜を用いずに、
レジスト膜等をマスクとしてイオン注入を行い、アニー
ル工程を経て拡散層を形成する。第４の製造工程は、熱
酸化膜７をマスクとして開口部７1 からイオン注入によ
って、Ｎ導電型のドーパントを打ち込み、続いて、アニ
ール工程による拡散を経て、Ｎ++導電型の拡散層５を形
成する工程である。アニール工程に伴って開口部７ 1 に
熱酸化膜が形成される。この拡散工程によって、埋め込
み層である拡散層４は拡散層５に近接する。第５の製造
工程は、第４の製造工程で開口部７1 の主表面に堆積し
た二酸化シリコン膜をエッチングによって除去した後、
イオン注入工程によってＰ導電型のドーパントを打ち込
み、Ｐ++導電型の拡散層６を形成し、Ｎ++導電型の拡散
層５とによってＰＮ接合を形成する工程である。第６の
製造工程は、開口部７1 の主表面に熱処理によって堆積
した二酸化シリコン膜をエッチングによって除去した
後、導電膜８を蒸着によって形成する電極形成工程であ
る。
イオードの製造方法について、その製造工程に基づいて
説明する。第１の製造工程は、Ｎ導電型の半導体基板２
に、熱処理によって形成された二酸化シリコン膜をマス
クとしてＰ導電型の不純物元素（ドーパント）をイオン
注入によって打ち込み、アニール工程を経て、埋め込み
型の拡散層４となるＮ- 導電型のイオン注入層を形成す
る工程である。この第１の製造工程では、半導体基板２
にイオン注入されたＰ導電型のドーパントは半導体基板
２の導電型によって相殺されて比較的高比抵抗のＮ- 導
電型のイオン注入層となる。又、この拡散層４となるイ
オン注入層は、イオン注入法によるのみならず、デポジ
ット・ドライブイン工程によって形成してもよい。第２
の製造工程は、この半導体基板２にエピタキシャル成長
法によって、比較的低比抵抗のＮ+ 導電型のエピタキシ
ャル層３を形成する気相成長工程である。この第２の工
程によって、イオン注入層は、拡散してＮ- 導電型の拡
散層４が形成される。第３の製造工程は、半導体基体１
を熱酸化処理を施して、半導体基体１の主表面に熱酸化
膜（二酸化シリコン膜）７を形成し、次の拡散工程を行
う為にエッチング工程によって、開口部７1 を形成する
工程である。又は、マスクとして熱酸化膜を用いずに、
レジスト膜等をマスクとしてイオン注入を行い、アニー
ル工程を経て拡散層を形成する。第４の製造工程は、熱
酸化膜７をマスクとして開口部７1 からイオン注入によ
って、Ｎ導電型のドーパントを打ち込み、続いて、アニ
ール工程による拡散を経て、Ｎ++導電型の拡散層５を形
成する工程である。アニール工程に伴って開口部７ 1 に
熱酸化膜が形成される。この拡散工程によって、埋め込
み層である拡散層４は拡散層５に近接する。第５の製造
工程は、第４の製造工程で開口部７1 の主表面に堆積し
た二酸化シリコン膜をエッチングによって除去した後、
イオン注入工程によってＰ導電型のドーパントを打ち込
み、Ｐ++導電型の拡散層６を形成し、Ｎ++導電型の拡散
層５とによってＰＮ接合を形成する工程である。第６の
製造工程は、開口部７1 の主表面に熱処理によって堆積
した二酸化シリコン膜をエッチングによって除去した
後、導電膜８を蒸着によって形成する電極形成工程であ
る。
【０００８】上記のような第１乃至第６の製造工程を経
て図１の可変容量ダイオードが形成される。この製造工
程によれば、拡散層４を比較的高比抵抗とすることがで
きるので、エピタキシャル層は、Ｎ導電型のドーパント
が多くドープされており、通常の可変容量ダイオードに
用いられているエピタキシャル層の比抵抗よりも低比抵
抗に設定できる。
て図１の可変容量ダイオードが形成される。この製造工
程によれば、拡散層４を比較的高比抵抗とすることがで
きるので、エピタキシャル層は、Ｎ導電型のドーパント
が多くドープされており、通常の可変容量ダイオードに
用いられているエピタキシャル層の比抵抗よりも低比抵
抗に設定できる。
【０００９】図２は、本発明の可変容量ダイオードの他
の実施例を示す断面図であり、その構造は、図１とほぼ
同一である。しかし、図２のエピタキシャル層３1 と拡
散層４1 の比抵抗の関係は、図１の実施例より何れも高
い値となっており、エピタキシャル層３1 は、Ｎ- 導電
型の比較的高比抵抗の半導体層となっている。又、拡散
層４1 は、高比抵抗Ｎ -- の拡散層であって、拡散層４1
の比抵抗は、エピタキシャル層３1 の比抵抗に比べより
高い値に設定されている。
の実施例を示す断面図であり、その構造は、図１とほぼ
同一である。しかし、図２のエピタキシャル層３1 と拡
散層４1 の比抵抗の関係は、図１の実施例より何れも高
い値となっており、エピタキシャル層３1 は、Ｎ- 導電
型の比較的高比抵抗の半導体層となっている。又、拡散
層４1 は、高比抵抗Ｎ -- の拡散層であって、拡散層４1
の比抵抗は、エピタキシャル層３1 の比抵抗に比べより
高い値に設定されている。
【００１０】図３は、図１の拡散層４が分離して埋め込
まれた複数の拡散層４2 となっていることを除いて、他
の構成は図１とほぼ同一となっている。拡散層４2 とエ
ピタキシャル層３2 との比抵抗の関係は、拡散層４2 が
高い値に設定されている。このような構造によって、可
変容量ダイオードの最小容量値を低下させることができ
る。無論、図２の実施例のようなエピタキシャル層３1
と拡散層４1 の導電型の濃度、或いは比抵抗値の関係に
設定してもよい。即ち、本発明の可変容量ダイオード
は、その空乏層が主に延びる領域である拡散層４，
４1 ，４2 がエピタキシャル層３，３1 ，３2 の比抵抗
より高く設定することができるので、エピタキシャル層
３，３1 ，３2 が低比抵抗であったとしても、容量可変
比の大きい容量特性を有するものとすることができる。
まれた複数の拡散層４2 となっていることを除いて、他
の構成は図１とほぼ同一となっている。拡散層４2 とエ
ピタキシャル層３2 との比抵抗の関係は、拡散層４2 が
高い値に設定されている。このような構造によって、可
変容量ダイオードの最小容量値を低下させることができ
る。無論、図２の実施例のようなエピタキシャル層３1
と拡散層４1 の導電型の濃度、或いは比抵抗値の関係に
設定してもよい。即ち、本発明の可変容量ダイオード
は、その空乏層が主に延びる領域である拡散層４，
４1 ，４2 がエピタキシャル層３，３1 ，３2 の比抵抗
より高く設定することができるので、エピタキシャル層
３，３1 ，３2 が低比抵抗であったとしても、容量可変
比の大きい容量特性を有するものとすることができる。
【００１１】
【発明の効果】本発明の可変容量ダイオードは、Ｎ
+ （Ｎ- ）導電型のエピタキシャル層とＮ++導電型の半
導体基板との境界に形成される埋込型の拡散層が、Ｐ導
電型のドーパントを半導体基板にイオン注入しておくこ
とによって、高比抵抗のＮ- （Ｎ--）導電型の埋込型の
拡散層が形成されるので、エピタキシャル層は、比較的
低比抵抗の半導体層でよい。従って、エピタキシャル層
が製造の容易な比較的低比抵抗の半導体層であったとし
ても、可変容量ダイオードの主な空乏層が形成される拡
散層の不純物濃度を高い比抵抗とすることができるの
で、高比抵抗のエピタキシャル層を用いることなく、容
量変化を大きく設定できる可変容量ダイオードを提供す
ることができる利点がある。又、図５に示すようにエピ
タキシャル層の歩留りは、その比抵抗が１０Ωcmより高
くなるに従って悪化するが、本発明の可変容量ダイオー
ドでは、エピタキシャル層が低比抵抗でよい為に歩留り
を向上させることができる効果をも奏するものである。
+ （Ｎ- ）導電型のエピタキシャル層とＮ++導電型の半
導体基板との境界に形成される埋込型の拡散層が、Ｐ導
電型のドーパントを半導体基板にイオン注入しておくこ
とによって、高比抵抗のＮ- （Ｎ--）導電型の埋込型の
拡散層が形成されるので、エピタキシャル層は、比較的
低比抵抗の半導体層でよい。従って、エピタキシャル層
が製造の容易な比較的低比抵抗の半導体層であったとし
ても、可変容量ダイオードの主な空乏層が形成される拡
散層の不純物濃度を高い比抵抗とすることができるの
で、高比抵抗のエピタキシャル層を用いることなく、容
量変化を大きく設定できる可変容量ダイオードを提供す
ることができる利点がある。又、図５に示すようにエピ
タキシャル層の歩留りは、その比抵抗が１０Ωcmより高
くなるに従って悪化するが、本発明の可変容量ダイオー
ドでは、エピタキシャル層が低比抵抗でよい為に歩留り
を向上させることができる効果をも奏するものである。
【図１】本発明の可変容量ダイオードの一実施例を示す
断面図である。
断面図である。
【図２】本発明の可変容量ダイオードの他の実施例を示
す断面図である。
す断面図である。
【図３】本発明の可変容量ダイオードの他の実施例を示
す断面図である。
す断面図である。
【図４】従来の可変容量ダイオードの一例を示す断面図
である。
である。
【図５】比抵抗に対するエピタキシャル層の歩留りを示
す図である。
す図である。
１ 半導体基体 ２ 半導体基板 ３，３1,３2 エピタキシャル層 ４，４1,４2 拡散層 ５ Ｎ++ 導電型の拡散層 ６ Ｐ++ 導電型の拡散層 ７ 熱酸化膜 ７1 開口部 ８ 導電体膜
Claims (5)
- 【請求項１】 可変容量ダイオードに於いて、第１導電
型の半導体基板に形成された第１導電型のエピタキシャ
ル層にＰＮ接合が形成され、該ＰＮ接合直下の第１導電
型の半導体基板と第１導電型のエピタキシャル層との境
界に、第２導電型の不純物元素を拡散させて該エピタキ
シャル層の比抵抗より高い比抵抗の第１導電型の第１の
拡散層を形成したことを特徴とする可変容量ダイオー
ド。 - 【請求項２】 可変容量ダイオードに於いて、第１導電
型の半導体基板と、該半導体基板に形成された第１導電
型のエピタキシャル層と、該半導体基板と該エピタキシ
ャル層との境界に、第２導電型の不純物元素が拡散され
てなる該エピタキシャル層の比抵抗より高い比抵抗であ
る第１導電型の第１の拡散層と、該エピタキシャル層の
導電型と同一であって、より比抵抗が低く、第１の拡散
層に到達する第１導電型の第２の拡散層と、該第２の拡
散層を覆ってＰＮ接合を形成する第２導電型の第３の拡
散層と、該第３の拡散層の主表面に被着された導電体膜
とからなることを特徴とする可変容量ダイオード。 - 【請求項３】 前記第１の拡散層が分離した複数の拡散
層として配列されていることを特徴とする特許請求の範
囲第２項記載の可変容量ダイオード。 - 【請求項４】 可変容量ダイオードの製造方法に於い
て、 第１導電型の半導体基板に第２導電型の不純物元素をイ
オン注入させ、アニール工程を経て拡散させて、高比抵
抗の第１導電型の第１の拡散層を形成する第１の拡散工
程と、 第１の拡散層が形成された該半導体基板に第１導電型の
不純物元素をドープしたエピタキシャル層を気相成長さ
せて半導体基体を形成する工程と、 該半導体基体を熱処理してその主表面に熱酸化膜を形成
し、該熱酸化膜にエッチングによって開口部を形成し、
該開口部から該エピタキシャル層より高濃度に不純物元
素を拡散させてアニール工程を経て該第１の拡散層と近
接するように第１導電型の第２の拡散層を形成する第２
の拡散工程と、第２の拡散工程におけるアニール工程で 該開口部に形成
された熱酸化膜を除去して該第２の拡散層を覆うように
第２導電型の不純物元素を拡散させて第１導電型の該第
２の拡散層とＰＮ接合を形成する第２導電型の第３の拡
散層を形成する第３の拡散工程と、第３の拡散工程において 該開口部に形成された熱酸化膜
を除去して導電膜を形成する工程とからなることを特徴
とする可変容量ダイオードの製造方法。 - 【請求項５】 可変容量ダイオードの製造方法に於い
て、 第１導電型の半導体基板に第２導電型の不純物元素をイ
オン注入させ、アニール工程を経て拡散させて、高比抵
抗の第１導電型の第１の拡散層を形成する第１の拡散工
程と、 第１の拡散層が形成された該半導体基板に第１導電型の
不純物元素をドープしたエピタキシャル層を気相成長さ
せて半導体基体を形成する工程と、 該半導体基体の主表面にレジスト膜をマスクとして該エ
ピタキシャル層より高濃度に不純物元素をイオン注入さ
せ、アニール工程を経て該第１の拡散層と近接するよう
に第１導電型の第２の拡散層を形成する第２の拡散工程
と、第２の拡散工程におけるアニール工程で 該半導体基体主
表面に形成された熱酸化膜を除去した後、レジスト膜を
マスクとして該第２の拡散層を覆うように第２導電型の
不純物元素をイオン注入して拡散させ、該第２の拡散層
とＰＮ接合を形成する第２導電型の第３の拡散層を形成
する第３の拡散工程と、第３の拡散工程において形成された 該第３の拡散層の主
表面の熱酸化膜を除去して導電膜を形成する工程とから
なることを特徴とする可変容量ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35214691A JP2729870B2 (ja) | 1991-12-13 | 1991-12-13 | 可変容量ダイオードとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35214691A JP2729870B2 (ja) | 1991-12-13 | 1991-12-13 | 可変容量ダイオードとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167088A JPH05167088A (ja) | 1993-07-02 |
| JP2729870B2 true JP2729870B2 (ja) | 1998-03-18 |
Family
ID=18422095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35214691A Expired - Fee Related JP2729870B2 (ja) | 1991-12-13 | 1991-12-13 | 可変容量ダイオードとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2729870B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221330A (ja) * | 1994-01-28 | 1995-08-18 | Toko Inc | 可変容量ダイオード |
-
1991
- 1991-12-13 JP JP35214691A patent/JP2729870B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05167088A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| JPH065706B2 (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JPH0412628B2 (ja) | ||
| US4860086A (en) | Semiconductor device | |
| KR100498503B1 (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| US5420050A (en) | Method of enhancing the current gain of bipolar junction transistors | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPH0482180B2 (ja) | ||
| US7101750B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2500831B2 (ja) | 多結晶シリコンを利用したバイポ―ラ素子の製造方法 | |
| JPS60133763A (ja) | 可変容量ダイオ−ドおよびその製造方法 | |
| JPH0327530A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6239538B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091219 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |