JPS584454B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS584454B2 JPS584454B2 JP7765675A JP7765675A JPS584454B2 JP S584454 B2 JPS584454 B2 JP S584454B2 JP 7765675 A JP7765675 A JP 7765675A JP 7765675 A JP7765675 A JP 7765675A JP S584454 B2 JPS584454 B2 JP S584454B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- layer
- isolation
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
この発明は、アイソプレーナ（Ｉｓｏｐｌａｎａｒ）形
絶縁分離層を有する半導体集積回路の製造方法に関する
ものである。
絶縁分離層を有する半導体集積回路の製造方法に関する
ものである。
従来、バイポーラ・トランジスタを同一チップ内に組み
込む集積回路においては、素子間を絶縁分離するため、
第１図に示すようなｐ−ｎ接合分離方式が用いられてい
る。
込む集積回路においては、素子間を絶縁分離するため、
第１図に示すようなｐ−ｎ接合分離方式が用いられてい
る。
この方式は製造方法として容易であり、しかも製造工程
も簡単なため一般に広く採用されているわけであるが、
その反面、不純物の熱拡散によりｐ−ｎ接合を基板に深
く到達するまで侵入させなければならず、しかも拡散さ
れた不純物は深さ方向だけでなく、横方向にもほぼ同一
距離だけ拡散されるため分離領域が狭くなり、必然的に
素子の集積度の向上を阻害している。
も簡単なため一般に広く採用されているわけであるが、
その反面、不純物の熱拡散によりｐ−ｎ接合を基板に深
く到達するまで侵入させなければならず、しかも拡散さ
れた不純物は深さ方向だけでなく、横方向にもほぼ同一
距離だけ拡散されるため分離領域が狭くなり、必然的に
素子の集積度の向上を阻害している。
また、このｐ−ｎ接合分離方式は、その接合に逆バイア
スを印加し、かつ空乏層を形成してその高抵抗により分
離するようにしているが、この空乏層の拡がり領域を分
離領域として確保しなければ、集積度の向上が計れなか
った。
スを印加し、かつ空乏層を形成してその高抵抗により分
離するようにしているが、この空乏層の拡がり領域を分
離領域として確保しなければ、集積度の向上が計れなか
った。
なお、この第１図において、１はシリコン基板、２は埋
め込みコレクタ層、３は気相成長層、４は分離接合部、
５はベース、６はエミフッタ、７はコレクタウオール、
４１は分離用酸化膜である。
め込みコレクタ層、３は気相成長層、４は分離接合部、
５はベース、６はエミフッタ、７はコレクタウオール、
４１は分離用酸化膜である。
この発明は、上述したｐ−ｎ接合分離方式に代わる素子
分離方式として絶縁膜分離方式のうち、特にシリコンを
酸化させてこれを絶縁分離層として用いる酸化膜分離方
式による半導体装置の製造方法を提供しようとするもの
である。
分離方式として絶縁膜分離方式のうち、特にシリコンを
酸化させてこれを絶縁分離層として用いる酸化膜分離方
式による半導体装置の製造方法を提供しようとするもの
である。
一般に、アイソプレーナ形絶縁分離層は、集積度の向上
と、アルミニウム等の金属電極配線における断線故障を
減少させる特徴を有しているが、その製造工程中に酸化
膜分離層の下面に、ｎ形反転層が発生しやすく、しかも
、ｐ形基板を用いてその上に気相成長によってｎ形層を
形成したあと、この中に活動素子を作る作業がきわめて
難しいため、この酸化膜分離法の利点が認められながら
もノ量産化されていない原因となっている。
と、アルミニウム等の金属電極配線における断線故障を
減少させる特徴を有しているが、その製造工程中に酸化
膜分離層の下面に、ｎ形反転層が発生しやすく、しかも
、ｐ形基板を用いてその上に気相成長によってｎ形層を
形成したあと、この中に活動素子を作る作業がきわめて
難しいため、この酸化膜分離法の利点が認められながら
もノ量産化されていない原因となっている。
この発明は、かかる点に着目してなされたもので、酸化
膜におけるチャンネル発生を効果的に防止することがで
きるばかりでなく、従来、チャンネルカットのために、
拡散あるいは、イオン注入等によって酸化成長前に導入
していたｐ形不純物が、長時間の酸化膜生成中に他の部
分に拡散することによって発生していた特性劣化をも防
止することができる半導体装置の製造方法である。
膜におけるチャンネル発生を効果的に防止することがで
きるばかりでなく、従来、チャンネルカットのために、
拡散あるいは、イオン注入等によって酸化成長前に導入
していたｐ形不純物が、長時間の酸化膜生成中に他の部
分に拡散することによって発生していた特性劣化をも防
止することができる半導体装置の製造方法である。
なお、この発明を説明するに先立ち、従来法による分離
酸化膜の製造方法について述べる。
酸化膜の製造方法について述べる。
すなわち、第２図は、分離用酸化膜４１の成長前後の半
導体基板１の断面を示し、第３図ａ，ｂ，ｃはその製造
工程図である。
導体基板１の断面を示し、第３図ａ，ｂ，ｃはその製造
工程図である。
シリコン基板１は、シリコン窒化膜、または、シリコン
酸化膜とシリコン窒化膜をマスクとして所望の深さにエ
ッチングされる。
酸化膜とシリコン窒化膜をマスクとして所望の深さにエ
ッチングされる。
このエッチング深さは分離しようとする層の深さの約５
５係でよく、このエッチング後、熱酸化工程により、シ
リコン窒化膜によってマスクされた領域は、エッチング
によって作られた凹窩と共に分離用酸化膜４１によって
同一高さに覆われる。
５係でよく、このエッチング後、熱酸化工程により、シ
リコン窒化膜によってマスクされた領域は、エッチング
によって作られた凹窩と共に分離用酸化膜４１によって
同一高さに覆われる。
このときのシリコン結晶は酸化膜厚の約４５係が酸化に
よって消費される。
よって消費される。
また、エッチングされた領域に拡散またはイオン注入に
よって導入されていたｐ形不純物は、内部に拡散され、
酸化膜成長の前面にその一部分が残存してｐ形基板と酸
化膜との界面に発生しやすいチャンネル発生を防止する
。
よって導入されていたｐ形不純物は、内部に拡散され、
酸化膜成長の前面にその一部分が残存してｐ形基板と酸
化膜との界面に発生しやすいチャンネル発生を防止する
。
しかしながら、以上述べた製造方法によれば、このチャ
ンネル防止用の不純物が第３図に示すように、熱酸化工
程中において必要のない領域にまで拡散し、分離用酸化
膜に近接してベースあるいはエミツターを形成する場合
の特性劣化の原因となっている。
ンネル防止用の不純物が第３図に示すように、熱酸化工
程中において必要のない領域にまで拡散し、分離用酸化
膜に近接してベースあるいはエミツターを形成する場合
の特性劣化の原因となっている。
次に、この発明による半導体装置の製造方法を第５図に
よって説明する。
よって説明する。
すなわち、シリコン基板１のエッチング工程後における
この発明においては、従来のように、チャンネル発生防
止用のｐ形不純物の拡散またはイオン注入は行なわず、
先づ分離用酸化膜４２を第５図ａに示すように、所定の
厚みの１／２〜１／４の厚みまで熱成長させる。
この発明においては、従来のように、チャンネル発生防
止用のｐ形不純物の拡散またはイオン注入は行なわず、
先づ分離用酸化膜４２を第５図ａに示すように、所定の
厚みの１／２〜１／４の厚みまで熱成長させる。
この酸化膜成長後、酸化膜４２を貫通してシリコン基板
に到達し得るエネルギーによってｐ形イオン、たとえば
「ボロン」を注入してチャンネルストップ用Ｐ＋層１０
を生成する。
に到達し得るエネルギーによってｐ形イオン、たとえば
「ボロン」を注入してチャンネルストップ用Ｐ＋層１０
を生成する。
このイオン注入時において酸化膜が成長されていない領
域は、窒化膜によって多少マスクはされるが、たとえイ
オンが注入されてもさしつかえない。
域は、窒化膜によって多少マスクはされるが、たとえイ
オンが注入されてもさしつかえない。
しかしながら、酸化膜によって分離しようとする領域の
壁面部分は第５図ｂによって明らかなように、基板に垂
直に入射するイオンに対しては、充分な厚さとなりうる
ので、注入イオンは到達しない。
壁面部分は第５図ｂによって明らかなように、基板に垂
直に入射するイオンに対しては、充分な厚さとなりうる
ので、注入イオンは到達しない。
このあと酸化工程を継続して第５図ｂに示すように、所
望の厚さまで酸化膜成長を行なう。
望の厚さまで酸化膜成長を行なう。
なお、上述したようにイオン注入された領域は、分離領
域の中央部のみであるため、このあとの酸化膜成長や、
ベース、エミツタ拡散工程で他に拡散する恐れはない。
域の中央部のみであるため、このあとの酸化膜成長や、
ベース、エミツタ拡散工程で他に拡散する恐れはない。
ベース、エミツタ、コレクタ形成後の断面を示す第５図
Ｃにおいて１はシリコン基板、２は埋め込みコレクタ層
、３は気相成長層、５はベース、６はエミツタ、７はコ
レクタウオール、８は下敷き酸化膜、９はシリコン窒化
膜、１０はチャンネルストップ用ｐ＋層、４１は分離用
酸化膜である。
Ｃにおいて１はシリコン基板、２は埋め込みコレクタ層
、３は気相成長層、５はベース、６はエミツタ、７はコ
レクタウオール、８は下敷き酸化膜、９はシリコン窒化
膜、１０はチャンネルストップ用ｐ＋層、４１は分離用
酸化膜である。
なお、この発明の半導体装置において、従来周知の部位
の製造方法についてはその説明を省略した。
の製造方法についてはその説明を省略した。
この発明によれば、上述したように、ｐ形基板と酸化膜
との界面にチャンネルが発生しないばかりでなく、分離
領域における酸化途上において生成される酸化膜４１の
膜厚と、分離酸化膜生成のためのマスクとして用いるシ
リコン窒化膜９の膜厚との関係比の選定と、注入イオン
のエネルギーと量を適当に設定することにより、継続し
て行なわれる酸化工程によってベース領域も同時に形成
され、製造工程が著しく単純化される優れた効果を有す
るものである。
との界面にチャンネルが発生しないばかりでなく、分離
領域における酸化途上において生成される酸化膜４１の
膜厚と、分離酸化膜生成のためのマスクとして用いるシ
リコン窒化膜９の膜厚との関係比の選定と、注入イオン
のエネルギーと量を適当に設定することにより、継続し
て行なわれる酸化工程によってベース領域も同時に形成
され、製造工程が著しく単純化される優れた効果を有す
るものである。
なお、分離酸化膜成長のあと、通常の方法によってベー
ス形成の拡散、またはイオン注入は、上述したように酸
化膜生成時に同時に行なってもよいし、またそれぞれ別
個に行なってもよい。
ス形成の拡散、またはイオン注入は、上述したように酸
化膜生成時に同時に行なってもよいし、またそれぞれ別
個に行なってもよい。
また、ベース形成後のエミツタ形成と、コレクター用の
高濃度領域拡散とは通常の方法によって行なうことはい
うまでもない。
高濃度領域拡散とは通常の方法によって行なうことはい
うまでもない。
【図面の簡単な説明】
第１図はｐ−ｎ接合分離方式による半導体装置の断面図
、第２図は絶縁膜分離方式による半導体装置の断面図、
第３図は第２図の酸化膜分離方式による半導体装置の製
造工程図、第４図はｐ−ｎ接合分離方式による半導体装
置と、絶縁膜分離方式による半導体装置のコレクターベ
ース間の電圧−電流特性図、第５図はこの発明の一実施
例を示す製造工程図である。 図面中、１はシリコン基板、２は埋め込みコレクタ層、
３は気相成長層、４は分離接合部、５はベース、６はエ
ミツタ、７はコレクタウオール、８は下敷き酸化膜、９
はシリコン窒化膜、１０はチャンネルストップ用Ｐ＋層
、４１は分離用酸化膜、４２はイオン注入前の分離用酸
化膜である。 なお、図中同一符号は同一または相当部分を示す。
、第２図は絶縁膜分離方式による半導体装置の断面図、
第３図は第２図の酸化膜分離方式による半導体装置の製
造工程図、第４図はｐ−ｎ接合分離方式による半導体装
置と、絶縁膜分離方式による半導体装置のコレクターベ
ース間の電圧−電流特性図、第５図はこの発明の一実施
例を示す製造工程図である。 図面中、１はシリコン基板、２は埋め込みコレクタ層、
３は気相成長層、４は分離接合部、５はベース、６はエ
ミツタ、７はコレクタウオール、８は下敷き酸化膜、９
はシリコン窒化膜、１０はチャンネルストップ用Ｐ＋層
、４１は分離用酸化膜、４２はイオン注入前の分離用酸
化膜である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- １ シリコン基板上に選択的にｎ十埋め込みコレクタ層
を設ける工程と、この埋め込み層上に気相反応によりｎ
形シリコン層を生成する工程と、シリコン酸化膜の絶縁
膜を選択的に生成するためのマスクとなる薄膜を被着す
る工程と、この薄膜の所定領域をエッチング除去して凹
部を設ける工程と、このエッチングされた領域に酸化性
雰囲気中において酸化膜を所定の厚みの１／２〜１／４
の厚みまで成長させる工程と、この酸化膜を介してチャ
ンネルストップ用のＰ形伝導形を生成させるイオンを加
速して打ち込む工程と、上記凹部が他の領域とほぼ同一
水準に達するまで酸化工程を継続する工程とからなる半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7765675A JPS584454B2 (ja) | 1975-06-24 | 1975-06-24 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7765675A JPS584454B2 (ja) | 1975-06-24 | 1975-06-24 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS522291A JPS522291A (en) | 1977-01-08 |
| JPS584454B2 true JPS584454B2 (ja) | 1983-01-26 |
Family
ID=13639916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7765675A Expired JPS584454B2 (ja) | 1975-06-24 | 1975-06-24 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584454B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609082U (ja) * | 1983-06-29 | 1985-01-22 | 松下電器産業株式会社 | ディジタルオーディオディスク等の記録媒体 |
-
1975
- 1975-06-24 JP JP7765675A patent/JPS584454B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS522291A (en) | 1977-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| US3761319A (en) | Methods of manufacturing semiconductor devices | |
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| JPH0241170B2 (ja) | ||
| JPS60175453A (ja) | トランジスタの製造方法 | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| EP0316562A2 (en) | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same | |
| JPH11340245A (ja) | サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JP2523489B2 (ja) | 半導体装置 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPS5919374A (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPS641933B2 (ja) |