JP2673943B2 - Ｐ型領域に低抵抗オーム接点を形成する方法 - Google Patents
Ｐ型領域に低抵抗オーム接点を形成する方法Info
- Publication number
- JP2673943B2 JP2673943B2 JP62024897A JP2489787A JP2673943B2 JP 2673943 B2 JP2673943 B2 JP 2673943B2 JP 62024897 A JP62024897 A JP 62024897A JP 2489787 A JP2489787 A JP 2489787A JP 2673943 B2 JP2673943 B2 JP 2673943B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact
- base
- emitter
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
A.産業上の利用分野
この発明は、高性能集積回路装置を形成する方法に関
するものであり、特に、集積回路を構成する半導体基板
中のＰ型領域に、自己整合の低抵抗接点を形成する方法
に関するものである。 B.従来技術 本明細書では、Ｐ型領域は下記のものを含むものとす
る。すなわち、半導体中に形成された単一の垂直NPNト
ランジスタの場合は、Ｐ型領域は、トランジスタのベー
スを指し、相補形垂直NPNデバイスおよびラテラルPNP
（以下LPNPと称する）トランジスタの場合は、Ｐ型領域
はNPNのベース、LPNPのコレクタおよびエミツタ、なら
びに抵抗（抵抗が相補形回路と一体化している場合）
を、相補形電界効果トランジスタ（FET）の場合は、Ｐ
型領域はPFETのソースまたはドレインである。 単一垂直NPNトランジスタの製造について、第２図を
参照して簡単に説明すると、デバイスを形成する従来の
方法は、最初にＰ−シリコン基板10の上にＮ＋サブコレ
クタ12を形成する。次に、Ｎ型エピタキシヤル・シリコ
ン層14を形成した後、層14の選択した領域中に、Ｐ型不
純物（たとえばホウ素）をピーク濃度が約（１〜５）×
1018原子/ccとなるように導入して、トランジスタ・ベ
ース16を形成する。次に、構造を熱酸化して、二酸化シ
リコン18を形成する。構造全体の上に、窒化シリコン層
20をさらに形成させる。次に、ベース拡散部分16を覆う
酸化物および窒化物層に開口部を形成し、露出したベー
ス領域にＮ型の不純物（たとえばヒ素）を導入して、エ
ミツタ22を形成する。最後に、ベース上の酸化物および
窒化物絶縁体に接点開口部を形成し、ベースおよびエミ
ツタの領域にそれぞメタラージー接点24および26を形成
する。デバイス製造の過程で、適当なデバイス分離（リ
セス分離、トレンチ分離等）を形成される。この従来技
術の実施については、米国特許第4014718号および第403
2957号明細書に開示されている。 第２図に示す構造を参照すると、NPNトランジスタ
は、概略下記の３成分からなるベース直列抵抗Rbにより
特徴づけられる。この３成分は、（１）エミツタ22直下
のベース部の抵抗を示す固有ベース抵抗Rbi、（２）エ
ミツタとベースとの接合部28の端と、接点24の端との間
のベース部の抵抗である外因性ベース抵抗Rbe、および
（３）ベース表面領域とのメタラージー接点を形成する
ことにより生ずる抵抗であるベース接触抵抗Rbcであ
る。第１の近似値として、Rbとその成分との数学的関係
は次のように表わすことができる。 Rb＝Rbc＋Rbe＋Rbi 回路の性能（動作速度）に対する要求、特に、電流ス
イツチ、エミツタ、フオロウ、またはバイポーラ・アレ
イ回路等、バイポーラ論理アプリケーシヨンの場合の性
能に対する要求が高まるにつれて、Rbはできる限り低く
することが不可欠となる。また、これらの回路における
動作電流レベルが増大するにつれて、回路の性能に与え
るRbの影響は比例的に増大する。 上記の従来技術によるバイポーラ・デバイスの製造に
おける欠点は、酸化物層18を形成する熱酸化工程中に、
Ｐ型不純物（ホウ素）が、偏析係数が高いために、急速
に酸化物層18中に偏析することである。このことは、ベ
ース領域におけるＰ型不純物の表面濃度を減少させ、接
点メタラージー24を形成した後、ベース直列抵抗Rbの成
分である接触抵抗Rbcが著しく増大する。 マイクロエレクトロエクス工業が、デバイスの大きさ
を小さくすることにより、大規模集積回路（VLSI）およ
び超大規模集積回路（ULSI）の時代に突入するにつれ、
抵抗成分であるRbiおよびRbeは（ベースおよびエミツタ
領域が最適濃度にドーピングされていると仮定すれば）
小さくなる。しかし、デバイスの接点を無限に小さくす
ることは不可能であるため、この状況下では、金属とシ
リコンの界面における抵抗Rbcは、極めて優勢な成分に
なる。このような理由で、VLSIおよびULSI回路のアプリ
ケーシヨンの要件に合うよう、Rbcを減少させることが
不可欠となる。 Rbcを減少させる方法の１つは、ベース領域を最初に
過度に高濃度に（たとえばシリコン中のホウ素の固体溶
解度の限度まで）ドープすることである。しかし、その
後の各加熱工程中に、不純物が過度に深く押込まれて、
ベース・コレクタ間のキヤパシタンスを増大し、デバイ
スの速度を抵下させる。上記のようなベース領域の過度
のブランケツト・ドーピングによるもう１つの欠点は、
エミツタとベースとの接合28の洩れが生じることであ
る。 Rbcを減少させるもう一つの方法は、ブロツクアウト
・マスクを使用してベース接点領域に追加の不純物を選
択的に導入した後、エミツタを形成して不純物の偏析を
補償する方法である。しかし、この方法は、余分なマス
キング工程が必要なため工程が複雑になるだけでなく、
エミツタを形成するのに用いるマスクの開口部と、問題
の余分なマスクの開口部とに対応する２つの端部間許容
誤差のためにエミツタとベースとの間の間隔が増大する
ためRbeが高くなる。また、この方法によれば、ベース
の全面積が増大し、コレクタ・ベース間のキヤパシタン
スが大きくなり、このためデバイスがさらに低速とな
る。このことに関しては、Ｎエピタキシヤル領域（たと
えばシヨツトキー・ダイオードの陰極）のドーピングを
さけるため、フオトリソグラフイー・マスクを使つてＰ
＋接点を注入することを開示した米国特許第4385433号
明細書を参照されたい。 さらに、ベース接触抵抗を減少させる方法として、多
結晶シリコンのベース接点を利用するものがある。この
基本的方法の例が米国特許第4125426号明細書に開示さ
れている。この方法では、ベースの形成直後に、ベース
領域全体に、固体溶解度の限度までドーピングした多結
晶シリコン層を形成して、ベースからのＰ不純物の偏析
を防止する。次に多結晶シリコンを所定の形成にパター
ン化した後、エミツタ領域に対応する多結晶シリコンに
開口部を形成し、ベース領域の一部に開口部からＮ型不
純物を導入することによりエミツタを埋め込む。その
後、多結晶シリコン中にベース接点の開口部を形成し、
トランジスタのエレメント全部に接点メタラージーを形
成する。この方法は、Rbeを増大せずにRbcを低下させる
が、２つのマスク（ベースのための領域を開けるため
と、多結晶シリコンを画定するための）が余分に必要に
なる。また、余分な絶縁層の形成、および反応性イオン
・エツチング（RIE）工程も必要となる。この方法はま
た、多結晶シリコンを（その抵抗を低くするため）十分
厚くし、次にパツシベーシヨン層でコーテイングするた
め、望ましくないデバイス表面起伏（深い谷の部分と高
い丘の部分からなる）を生じる。この表面起伏は、重大
なメタライゼーシヨン上の問題を生じる。 C.発明が解決しようとする問題点 この発明は、低いＰ接触抵抗を保証する簡単で直接的
な方法により、従来技術における上記およびその他の欠
点を解決するものである。 この発明の目的は、すべての加熱工程を完了した後、
Ｐ接点領域にＰ型不純物を選択的に導入して、従来技術
の加熱工程中の不純物の損失を減少させることにある。 この発明の他の目的は、Ｎ＋型にドーピングした領域
がＰ型にドーピングした領域と比較して、低温度で、明
らかに高速で酸化する現象を利用した、上記の目的を達
成することにある。 D.問題点を解決するための手段 上記の目的および他の関連する目的、ならびに利点
は、本明細書に開示する新規の方法を用いることにより
達成される。基本的な垂直NPNトランジスタの製造を目
的とするこの発明の１実施例では、デバイス製造に関連
するすべての加熱工程を完了した後、Ｐ型の不純物をベ
ース接点領域に選択的に導入する。この方法では、Ｎ型
エピタキシヤル層にベース領域を形成し、これを二重の
酸化物および窒化物の層でマスキングした後、二重層に
選択的に開口部を形成し、そこから露出したベースにＮ
型不純物を導入することにより、Ｎ＋型のエミツタ（通
常３×1020原子/cc濃度）をベース領域の一部に形成す
る。各不純物について、所定の深さとプロフアイルを得
るため、構造を、従来の方法でアニーリングしてもよ
い。次に、酸化物および窒化物の層を選択的にエツチン
グして、接点開口部を形成する。次に構造を低温（たと
えば800〜900℃）で酸化して、ベース接点開口部での厚
みより３〜５倍厚い酸化物層をエミツタ接点開口部に形
成する。Ｐ型のベース接点領域より、Ｎ＋型のエミツタ
接点領域の酸化速度がかなり速いためにそれが可能であ
る。次に、エミツタ領域の厚い酸化物を残して、ベース
接点領域の薄い酸化物をエツチングにより除去する。次
に、Ｐ型不純物を、シリコン・ベース材料中のこの不純
物の固体溶解度の限度に達するまで自己整合式にベース
接点領域に導入する。エミツタ接点領域中に残つた酸化
物を除去し、すべての接点に接点メタラージーを形成す
る。 E.実施例 第１図を参照して、この発明の方法を、垂直NPNトラ
ンジスタおよび相補形ラテラルPNPトランジスタと一体
化した、１対のシヨツトキー・バリア・ダイオード（SB
D）からなるCTSセルの製造に関して説明する。CTSセル
では、１つのSBDは回路の入力装置として作用し、NPNの
ベースと一体化した第２のSBDは、NPNデバイスの飽和を
防止する。特に第１図（Ｇ）に示すように、この構造の
Ｐ領域はLPNPのエミツタ48およびコレクタ46（領域46
は、NPNトランジスタのベースとしても作用する）であ
り、Ｎ＋領域はNPNエミツタ60、およびコレクタのリー
チ・スルー40であり、Ｎ−領域はSBDの陽極62および64
である。下記の詳細な説明は、主としてCTSセルの製造
に関するものであるが、この説明は、この発明の原理を
具体化した種類のデバイスの製造の具体例である。さら
に、本明細書に示す厚みその他の寸法は、説明をわかり
やすくするために選択したもので、これらに限定される
と解釈すべきではない。 第１図（Ａ）は、高密度、高性能のバイポーラ（CT
S）回路の形成に使用するシリコンの小部分を拡大して
示したものである。単結晶シリコンのＰ−基板30は、Ｎ
＋型のサブコレクタ32を有する。エピタキシヤルＮ−層
34を基板30の上面に成長させる。この基板は通常抵抗が
約10〜20Ω/cmで結晶配向が＜100＞のシリコン・ウエー
ハである。サブコレクタは通常ヒ素を表面濃度が約１×
1020原子/cm3になるように拡散して形成する。層34を形
成するエピタキシヤル成長工程は、温度1000ないし1200
℃で、四塩化シリコンと水素またはシランと水素の混合
物を使用するなどの、周知の従来技術によつて実施する
ことができる。エピタキシヤル成長の間に、Ｎ＋層中の
不純物はエピタキシヤル層に移動し、第１図（Ａ）に示
すように、サブコレクタ領域32を完全に形成する。高密
度集積回路のエピタキシヤル層34の厚みは、３μｍ以下
で、不純物濃度は通常約（１〜５）×1016原子/cm3であ
る。 エピタキシヤル層34の形成後、この層の表面を適当な
温度で酸化して、通常厚みが150〜300nmの酸化物マスク
36を形成する。この酸化物層36は製造工程中デバイスの
活性領域上のパツシベーシヨン層としても作用する。標
準のリソグラフイおよびエツチング技術により、酸化物
36中に開口部38を形成し、Ｎ型（たとえばヒ素またはリ
ン）イオンの注入または拡散により、Ｎ＋コレクタのリ
ーチ・スルー40（濃度範囲1017〜1018原子/cm3）を形成
する、次にこの構造をアニーリングし、領域40中の不純
物を、サブコレクタ領域32に接触させる。 この実施例の次の工程は、単結晶シリコンの他の領域
からの単結晶シリコンの分離領域の形成である。この分
離は逆バイアスされたPN結合、部分的誘電体分離あるい
は完全な誘電体分離のいずれでもよい。使用する誘電体
材料は、二酸化シリコン、ガラス、多結晶シリコン等が
ある。高密度（VLSIまたはULSI）回路の分離は、誘電体
分離が好ましい。代りの方法として、ポリイミド充填の
深いトレンチによる分離の場合は、分離はトランジスタ
の製造を完了した後の段階で形成することができる。分
離領域の形成が完了した時、開口部38で露出したエピタ
キシヤル層34の一部に酸化物層を形成する。 上記の工程は従来のもので、この発明の特長はこの後
の工程にある。 次に、第１図（Ｂ）に示すように、標準のリソグラフ
イおよびエツチングにより、酸化物36中に開口部42およ
び44を形成し、下のエピタキシヤル層34を露出させる。
次に、イオン注入、オープン・チユーブ拡散または他の
適当なドーピング技術により、露出したエピタキシヤル
層の領域に、Ｐ型不純物（たとえばホウ素）を導入し、
Ｐ型にドーピングした領域46および48を形成する。この
ドーピング工程後の領域46および48の不純物の表面濃度
は通常（１〜５）×1019原子/cm3である。Ｐ型にドーピ
ングした領域46は、垂直NPNトランジスタのベースとし
て働くだけでなく、LPNPデバイスのコレクタとしても働
く。Ｐ型にドーピングした領域48は、LPNPのエミツタと
して働く。Ｐ型にドーピングした領域46と48とを横方向
に分離するＮ−領域50はLPNPデバイスのベースとして機
能する。 第１図（Ｃ）に示すように、不純物を露出したエピタ
キシヤル層の領域に導入した後、Ｐ型にドーピングした
領域を熱酸化して、Ｐ型不純物を約0.5μｍの深さまで
拡散させると同時に、領域46および48の表面部に熱酸化
物層52を成長させる。この熱酸化工程中、ホウ素の偏析
係数が高いために、領域46および48の表面部から、ホウ
素が酸化物層へ拡散する。この拡散の結果、Ｐ領域46お
よび48中の不純物濃度が通常約（３〜５）×1018原子/c
m3に減少する。酸化物層52の厚みは、酸化物層36の厚み
のほぼ1/2になるように選択する。NPNベース領域上の酸
化物52の厚みは、この発明では特に重要である。これ
は、この酸化物層が、次工程で形成される窒化物54によ
つてエミツタ接点での応力が過大になるのを防止するの
に十分なほど厚く、しかも、上述の不純物の外部拡散を
補償するようにＰ型不純物（ホウ素）をＰ接点領域にさ
らに導入するため、容易に除去できる程度に薄くなけれ
ばならないためである。 NPNコレクタ・ベース接合の深さは、この実施例で使
用する約0.1〜0.5μｍの深さのNPNエミツタの場合、最
終値が約0.3μｍないし0.7μｍになるように調整する。
この結果、NPNベース幅（NPNデバイスのエミツタ・ベー
ス接合と、コレクタ・ベース接合間の垂直距離）が約0.
15〜0.25μｍになる。これらの値は例示のためのもので
あり、適宜変えることができる。接合の深さの正確な仕
様は、必要とする回路の性能によつて決まる。しかし、
NPNエミツタが約200nmより薄いと、エミツタのドーピン
グ効果が大きくなるため電流利得が減少する。一方、ベ
ース幅が広すぎ、たとえば0.3nmを超えると、デバイス
は著しく低速になる。 Ｐ型にドーピングした領域の酸化後、第１図（Ｃ）に
示すように、シリコンの表面全体に薄い窒化シリコンの
層54を形成する。この窒化物層54は、化学蒸着により通
常下記の条件で形成する。すなわち、シラン、アンモニ
アおよび窒素ガスを使用し、温度を約800℃、圧力を常
圧または減圧とする。 従来のリソグラフイおよびエツチング技術を使用し
て、窒化シリコン54中にNPNエミツタ開口部56およびNPN
コレクタ接点開口部58（および図示されていないSBD陰
極接点開口部）を形成する。たとえば緩衝フツ化水素酸
またはCF4エツチング剤を使用したRIEによりさらにエツ
チングすることにより、窒化物の除去によつて露出した
酸化物層の部分を除去する。得られた構造を第１図
（Ｃ）に示す。 さらに第１図（Ｃ）に示すように、ヒ素のカプセル拡
散またはインオ注入を用いてNPNエミツタ60を形成す
る。ヒ素イオン注入には、50〜75KeVのエネルギで、
（0.5〜０）×1016イオン/cm2の線量を用いるのが好ま
しく、アニーリングは約950℃で約60±10分間行う。こ
の温度サイクル後のNPNエミツタ・ベース接合の深さは3
00〜350nm、ベース・コレクタ接合の深さは500〜550nm
となる。これらの条件は、所期のトランジスタ構造を得
るため変えることができる。この工程により、ベース幅
は約220nmとなる。しかし、この工程では容易にベース
幅を100〜500nmとすることができる。エミツタ・ベース
接合の深さと、NPNベースの幅は、デバイスの性能にと
つて重要である。ベースの幅が小さく、NPNエミツタと
ベースを合わせたプロフイルが浅いほど、デバイスのカ
ツトオフ周波数が高くなる。上述のエミツタ60の製造中
に、ヒ素はNPNコレクタのリーチ・スルー領域40（61で
示す）およびSBD陰極接点領域（示されていない）にも
導入される。 NPNエミツタ60の形成後、従来のリソグラフイおよび
エツチングにより、窒化物54および酸化物52中に、Ｐ型
にドーピングした領域46および48に対する電気的接点を
設けたい部分に対応する開口部を形成する。このＰ型接
点画定工程の間に、クランプされたSBD上の陽極領域62
および入力SBDの陽極領域64の上側にある、窒化物54と
酸化物36の上面部分も、第１図（Ｄ）に示すように除去
する。第１図（Ｄ）に示すように、上記のＰ接点画定工
程が完了した時点で、SBDの陽極領域62および64中には
元の酸化物層36と52の厚みの差に等しい厚みの酸化物層
66が残る。酸化物層66の厚みは通常80〜120nmの範囲で
ある。SBD陽極領域62および64中に残つた酸化物66は、
下記に説明する後の補足Ｐ接点ドーピング中、有効なマ
スクとして働く。 次に、第１図（Ｅ）に示すように、構造を約800〜900
℃の範囲の低温で、水蒸気を用いて熱酸化を行う。この
条件下では、Ｐ型にドーピングした領域よりも、Ｎ＋型
にドーピングした領域がかなり速く酸化されるという傾
向のため、Ｐ型にドーピングした領域よりも、Ｎ＋型に
ドーピングした領域に、ずつと厚い酸化物層が形成され
る。特に、NPNエミツタ60およびコレクタのリーチ・ス
ルー61の接点領域に形成される酸化物層70は、NPNベー
ス接点およびLPNPエミツタ接点領域に形成される酸化物
層68に比べて３〜５倍の厚みがある。 一例では、工程のこの段階でのＰ型にドーピングした
領域（すなわちNPNベース、LPNPエミツタ、LPNPコレク
タ等の接点領域）、Ｎ−エピタキシヤル層領域（SBD陽
極領域に対応する）およびＮ＋型にドーピングした領域
（すなわちNPNエミツタまたはコレクタ、LPNPベース、S
BD陰極等の接点領域）の厚みはそれぞれ30nm、140nm、
および120nmである。 次に、第１図（Ｆ）に示すように、緩衝フツ化水素酸
を用いた標準のデイツプ・エツチングにより、Ｐ接点領
域中の薄い酸化物層68を除去して、Ｐ接点領域を露出さ
せる。このエツチング工程の間に、酸化物層66および70
の表面部分（酸化物層68の厚みにほぼ等しい）も除去さ
れ、それぞれ層66′および70′となる。通常、Ｐ接点領
域以外のすべての接点領域に残る酸化物の厚みは、約80
〜110nmの範囲である。 Ｐ接点領域を除く半導体のすべての領域に、第１図
（Ｆ）に示すように、酸化物（66′または70′）または
酸化物と窒化物（36＋54または52＋54）のマスクでマス
キングした状態で、前述の熱酸化物工程中にこれらの領
域から失われた不純物を補充するためにＰ接点領域にＰ
型不純物を導入する。Ｐ接点のドーピングは、低エネル
ギのイオン注入またはオープン・チユーブ拡散によつて
行う。イオン注入は通常ホウ素イオン（11B+）を用い、
エネルギ５〜15KeV、線量（１〜５）×1015イオン/cm2
で行う。好ましい方法は、約800〜850℃の低温でのBBr3
の付着および拡散である。拡散の方が、Ｐ型にドーピン
グした領域の損傷が最少になるので好ましい。低温の方
が、NPNベースおよびエミツタの不純物プロフアイルの
再分布を減少させるので好ましい。Ｐ接点拡散は通常0.
1〜0.3μｍの深さまで行われ、Ｐ＋ポケツト72および74
を得る。この工程でのホウ素のドーピングは、ホウ素の
濃度がシリコン中のホウ素の固体溶解度の限度に等しく
なるまで、または少くとも1020原子/cm3になるまで行
う。このＰ接点ドーピング工程の間に、Ｐ接点領域以外
のすべての領域がマスキングされているため、Ｐ＋ポケ
ツト72および74が、下のＰ型にドーピングされた領域に
対して自己整合式に形成される。 上記のＰ接点ドーピングは下記の利点を有する。以前
の加熱工程での外部拡散による不純物の損失を補充し
て、Ｐ型にドーピングした領域の接触抵抗、特にNPNベ
ース接触抵抗Rbcを大幅に減少させる。ベース接点近傍
のドーピング濃度の増大によるNPNの外因性ベース抵抗R
beを減少させる。これらのベース抵抗成分減少の総合効
果により、NPNベース直列抵抗が著しく減少する。LPNP
エミツタの直列抵抗を減少させて、このエミツタの効率
およびLPNPトランジスタの利得を高める。Ｐ接点ドーピ
ング工程の間NPNエミツタは完全にマスキングされ、逆
ドーピングが防止されるため、NPNエミツタの不純物濃
度プロフアイル、したがつてその効率が保持される。NP
Nベース接点のドーピング濃度が増大するため、NPNデバ
イスの逆利得も増大し、これが組合せトランジスタ論理
（MTL）回路設計にとつて利点となる。事実、この発明
の方法により製造したCTS構造と、ベース接点への不純
物の導入を制御せずにエミツタを形成する従来技術の方
法によつて製造した同じCTS構造との比較実験を行う
と、下記のような顕著な改善が見られた。すなわち、従
来技術の方法で製造したCTS構造より、外因性ベース抵
抗は40％低く、LPNP利得（100μＡにおける）は45％高
く、NPN逆利得（100μＡにおける）は約30％高くなつ
た。 次に第１図（Ｇ）に示すように、Ｎ＋領域の酸化物層
70′を適当なエツチング剤を用いて除去し、Ｎ＋接点領
域を露出させる。この段階で、集積回路装置のすべての
接点領域が露出し、オーム接点がすぐに形成できる。こ
の構造には、各種の金属オーム接点を利用することがで
きる。しかし、例として、CTSセルの各エレメントに、
ケイ化白金・オーム接点76が示されている。これは露出
したシリコンおよび窒化シリコンの表面上に白金金属を
ブランケツト付着させることにより形成する。この構造
を、約400〜550℃の範囲の低温に加熱して、シリコンと
白金を反応させ、ケイ化白金を形成する。次に未反応の
金属を従来のエツチングにより除去する。領域62および
64に形成されたケイ化白金は、２つのSBD接合のＰ側
（すなわち陽極）として機能する。遷移金属、アルミニ
ウム、アルミニウム・銅等のブランケツト金属層を、ケ
イ化白金および窒化シリコン層上に付着させる。従来の
リソグラフイおよびエツチング技術を使つて、ブランケ
ツト金属層を画定し、NPNコレクタ接点78、クランプさ
れたSBD陽極とNPNベース（LPNPコレクタも）の共通接点
80、PNPエミツタ接点82、LPNPエミツタ接点84および入
力SBDの陽極接点86を形成する。 要約すれば、この発明は、接触表面領域を減少させる
ベース接点領域の再酸化を用いずにＰ接触抵抗を減少さ
せることができる。これは（１）高濃度にドーピングし
たＮ＋領域が、Ｐ型にドーピングした領域よりもずつと
速く酸化して、Ｎ＋接点領域に酸化物マスク、即ちＰ接
点領域のドーピング工程の間に、これらのＮ＋領域の逆
ドーピングを防止する働きをする酸化物マスクを形成す
る現象を利用し、（２）各種のＮ−、Ｎ＋およびＰ領域
中の元の酸化物層の厚みを適当に選んで、各ドーピング
工程の間、これらの領域を選択的にマスキングしたり露
出させたりすることができるようにすることによつて達
成される。最終の補足ドーピングは、追加のマスクを用
いたり、接点と接点の間隔を増大したりせずに、Ｐ接点
領域に自己整合して行なわれる（これは最後Ｐ接点拡散
がＰ接点領域のみに行われることを意味する）。換言す
れば、この発明の方法は、接点間隔の狭い（デバイス密
度の高い）優秀な（回路遅延の極めて低い）集積デバイ
ス／回路を与える。 このように、この発明によれば、上記の目的および利
点を完全に満足する方法が得られる。 この発明を、バイポーラ・デバイスで構成されるCTS
セルの形成について説明したが、当事者にとつて、上記
の説明から、多くの代替、修正および変更を行うことが
できることは明らかである。最も広い形態では、この発
明は、回路中にＮ型とＰ型の両領域が存在し、それらの
低抵抗接点を必要とする限り、バイポーラかFET技術か
に関係なく、いかなる集積回路にも、Ｐ接点抵抗を減少
させるために応用することができる。この発明は、上記
の能動デバイスの製造について説明を行つたが、この発
明は、受動デバイスにも、能動および受動デバイスを組
合せた回路にも同様に応用することができる。ここで受
動デバイスとは、抵抗およびコンデンサを含む。 F.発明の効果 Ｐ型領域とＮ型領域の酸化速度の差を利用する本発明
によれば、極めて簡単にＰ型領域に追加のＰ型接点ドー
ピングを自己整合式に行なうことができ、集積密度を犠
牲にすることなく、また製造工程を複雑化することな
く、接触抵抗を減じることができる。
するものであり、特に、集積回路を構成する半導体基板
中のＰ型領域に、自己整合の低抵抗接点を形成する方法
に関するものである。 B.従来技術 本明細書では、Ｐ型領域は下記のものを含むものとす
る。すなわち、半導体中に形成された単一の垂直NPNト
ランジスタの場合は、Ｐ型領域は、トランジスタのベー
スを指し、相補形垂直NPNデバイスおよびラテラルPNP
（以下LPNPと称する）トランジスタの場合は、Ｐ型領域
はNPNのベース、LPNPのコレクタおよびエミツタ、なら
びに抵抗（抵抗が相補形回路と一体化している場合）
を、相補形電界効果トランジスタ（FET）の場合は、Ｐ
型領域はPFETのソースまたはドレインである。 単一垂直NPNトランジスタの製造について、第２図を
参照して簡単に説明すると、デバイスを形成する従来の
方法は、最初にＰ−シリコン基板10の上にＮ＋サブコレ
クタ12を形成する。次に、Ｎ型エピタキシヤル・シリコ
ン層14を形成した後、層14の選択した領域中に、Ｐ型不
純物（たとえばホウ素）をピーク濃度が約（１〜５）×
1018原子/ccとなるように導入して、トランジスタ・ベ
ース16を形成する。次に、構造を熱酸化して、二酸化シ
リコン18を形成する。構造全体の上に、窒化シリコン層
20をさらに形成させる。次に、ベース拡散部分16を覆う
酸化物および窒化物層に開口部を形成し、露出したベー
ス領域にＮ型の不純物（たとえばヒ素）を導入して、エ
ミツタ22を形成する。最後に、ベース上の酸化物および
窒化物絶縁体に接点開口部を形成し、ベースおよびエミ
ツタの領域にそれぞメタラージー接点24および26を形成
する。デバイス製造の過程で、適当なデバイス分離（リ
セス分離、トレンチ分離等）を形成される。この従来技
術の実施については、米国特許第4014718号および第403
2957号明細書に開示されている。 第２図に示す構造を参照すると、NPNトランジスタ
は、概略下記の３成分からなるベース直列抵抗Rbにより
特徴づけられる。この３成分は、（１）エミツタ22直下
のベース部の抵抗を示す固有ベース抵抗Rbi、（２）エ
ミツタとベースとの接合部28の端と、接点24の端との間
のベース部の抵抗である外因性ベース抵抗Rbe、および
（３）ベース表面領域とのメタラージー接点を形成する
ことにより生ずる抵抗であるベース接触抵抗Rbcであ
る。第１の近似値として、Rbとその成分との数学的関係
は次のように表わすことができる。 Rb＝Rbc＋Rbe＋Rbi 回路の性能（動作速度）に対する要求、特に、電流ス
イツチ、エミツタ、フオロウ、またはバイポーラ・アレ
イ回路等、バイポーラ論理アプリケーシヨンの場合の性
能に対する要求が高まるにつれて、Rbはできる限り低く
することが不可欠となる。また、これらの回路における
動作電流レベルが増大するにつれて、回路の性能に与え
るRbの影響は比例的に増大する。 上記の従来技術によるバイポーラ・デバイスの製造に
おける欠点は、酸化物層18を形成する熱酸化工程中に、
Ｐ型不純物（ホウ素）が、偏析係数が高いために、急速
に酸化物層18中に偏析することである。このことは、ベ
ース領域におけるＰ型不純物の表面濃度を減少させ、接
点メタラージー24を形成した後、ベース直列抵抗Rbの成
分である接触抵抗Rbcが著しく増大する。 マイクロエレクトロエクス工業が、デバイスの大きさ
を小さくすることにより、大規模集積回路（VLSI）およ
び超大規模集積回路（ULSI）の時代に突入するにつれ、
抵抗成分であるRbiおよびRbeは（ベースおよびエミツタ
領域が最適濃度にドーピングされていると仮定すれば）
小さくなる。しかし、デバイスの接点を無限に小さくす
ることは不可能であるため、この状況下では、金属とシ
リコンの界面における抵抗Rbcは、極めて優勢な成分に
なる。このような理由で、VLSIおよびULSI回路のアプリ
ケーシヨンの要件に合うよう、Rbcを減少させることが
不可欠となる。 Rbcを減少させる方法の１つは、ベース領域を最初に
過度に高濃度に（たとえばシリコン中のホウ素の固体溶
解度の限度まで）ドープすることである。しかし、その
後の各加熱工程中に、不純物が過度に深く押込まれて、
ベース・コレクタ間のキヤパシタンスを増大し、デバイ
スの速度を抵下させる。上記のようなベース領域の過度
のブランケツト・ドーピングによるもう１つの欠点は、
エミツタとベースとの接合28の洩れが生じることであ
る。 Rbcを減少させるもう一つの方法は、ブロツクアウト
・マスクを使用してベース接点領域に追加の不純物を選
択的に導入した後、エミツタを形成して不純物の偏析を
補償する方法である。しかし、この方法は、余分なマス
キング工程が必要なため工程が複雑になるだけでなく、
エミツタを形成するのに用いるマスクの開口部と、問題
の余分なマスクの開口部とに対応する２つの端部間許容
誤差のためにエミツタとベースとの間の間隔が増大する
ためRbeが高くなる。また、この方法によれば、ベース
の全面積が増大し、コレクタ・ベース間のキヤパシタン
スが大きくなり、このためデバイスがさらに低速とな
る。このことに関しては、Ｎエピタキシヤル領域（たと
えばシヨツトキー・ダイオードの陰極）のドーピングを
さけるため、フオトリソグラフイー・マスクを使つてＰ
＋接点を注入することを開示した米国特許第4385433号
明細書を参照されたい。 さらに、ベース接触抵抗を減少させる方法として、多
結晶シリコンのベース接点を利用するものがある。この
基本的方法の例が米国特許第4125426号明細書に開示さ
れている。この方法では、ベースの形成直後に、ベース
領域全体に、固体溶解度の限度までドーピングした多結
晶シリコン層を形成して、ベースからのＰ不純物の偏析
を防止する。次に多結晶シリコンを所定の形成にパター
ン化した後、エミツタ領域に対応する多結晶シリコンに
開口部を形成し、ベース領域の一部に開口部からＮ型不
純物を導入することによりエミツタを埋め込む。その
後、多結晶シリコン中にベース接点の開口部を形成し、
トランジスタのエレメント全部に接点メタラージーを形
成する。この方法は、Rbeを増大せずにRbcを低下させる
が、２つのマスク（ベースのための領域を開けるため
と、多結晶シリコンを画定するための）が余分に必要に
なる。また、余分な絶縁層の形成、および反応性イオン
・エツチング（RIE）工程も必要となる。この方法はま
た、多結晶シリコンを（その抵抗を低くするため）十分
厚くし、次にパツシベーシヨン層でコーテイングするた
め、望ましくないデバイス表面起伏（深い谷の部分と高
い丘の部分からなる）を生じる。この表面起伏は、重大
なメタライゼーシヨン上の問題を生じる。 C.発明が解決しようとする問題点 この発明は、低いＰ接触抵抗を保証する簡単で直接的
な方法により、従来技術における上記およびその他の欠
点を解決するものである。 この発明の目的は、すべての加熱工程を完了した後、
Ｐ接点領域にＰ型不純物を選択的に導入して、従来技術
の加熱工程中の不純物の損失を減少させることにある。 この発明の他の目的は、Ｎ＋型にドーピングした領域
がＰ型にドーピングした領域と比較して、低温度で、明
らかに高速で酸化する現象を利用した、上記の目的を達
成することにある。 D.問題点を解決するための手段 上記の目的および他の関連する目的、ならびに利点
は、本明細書に開示する新規の方法を用いることにより
達成される。基本的な垂直NPNトランジスタの製造を目
的とするこの発明の１実施例では、デバイス製造に関連
するすべての加熱工程を完了した後、Ｐ型の不純物をベ
ース接点領域に選択的に導入する。この方法では、Ｎ型
エピタキシヤル層にベース領域を形成し、これを二重の
酸化物および窒化物の層でマスキングした後、二重層に
選択的に開口部を形成し、そこから露出したベースにＮ
型不純物を導入することにより、Ｎ＋型のエミツタ（通
常３×1020原子/cc濃度）をベース領域の一部に形成す
る。各不純物について、所定の深さとプロフアイルを得
るため、構造を、従来の方法でアニーリングしてもよ
い。次に、酸化物および窒化物の層を選択的にエツチン
グして、接点開口部を形成する。次に構造を低温（たと
えば800〜900℃）で酸化して、ベース接点開口部での厚
みより３〜５倍厚い酸化物層をエミツタ接点開口部に形
成する。Ｐ型のベース接点領域より、Ｎ＋型のエミツタ
接点領域の酸化速度がかなり速いためにそれが可能であ
る。次に、エミツタ領域の厚い酸化物を残して、ベース
接点領域の薄い酸化物をエツチングにより除去する。次
に、Ｐ型不純物を、シリコン・ベース材料中のこの不純
物の固体溶解度の限度に達するまで自己整合式にベース
接点領域に導入する。エミツタ接点領域中に残つた酸化
物を除去し、すべての接点に接点メタラージーを形成す
る。 E.実施例 第１図を参照して、この発明の方法を、垂直NPNトラ
ンジスタおよび相補形ラテラルPNPトランジスタと一体
化した、１対のシヨツトキー・バリア・ダイオード（SB
D）からなるCTSセルの製造に関して説明する。CTSセル
では、１つのSBDは回路の入力装置として作用し、NPNの
ベースと一体化した第２のSBDは、NPNデバイスの飽和を
防止する。特に第１図（Ｇ）に示すように、この構造の
Ｐ領域はLPNPのエミツタ48およびコレクタ46（領域46
は、NPNトランジスタのベースとしても作用する）であ
り、Ｎ＋領域はNPNエミツタ60、およびコレクタのリー
チ・スルー40であり、Ｎ−領域はSBDの陽極62および64
である。下記の詳細な説明は、主としてCTSセルの製造
に関するものであるが、この説明は、この発明の原理を
具体化した種類のデバイスの製造の具体例である。さら
に、本明細書に示す厚みその他の寸法は、説明をわかり
やすくするために選択したもので、これらに限定される
と解釈すべきではない。 第１図（Ａ）は、高密度、高性能のバイポーラ（CT
S）回路の形成に使用するシリコンの小部分を拡大して
示したものである。単結晶シリコンのＰ−基板30は、Ｎ
＋型のサブコレクタ32を有する。エピタキシヤルＮ−層
34を基板30の上面に成長させる。この基板は通常抵抗が
約10〜20Ω/cmで結晶配向が＜100＞のシリコン・ウエー
ハである。サブコレクタは通常ヒ素を表面濃度が約１×
1020原子/cm3になるように拡散して形成する。層34を形
成するエピタキシヤル成長工程は、温度1000ないし1200
℃で、四塩化シリコンと水素またはシランと水素の混合
物を使用するなどの、周知の従来技術によつて実施する
ことができる。エピタキシヤル成長の間に、Ｎ＋層中の
不純物はエピタキシヤル層に移動し、第１図（Ａ）に示
すように、サブコレクタ領域32を完全に形成する。高密
度集積回路のエピタキシヤル層34の厚みは、３μｍ以下
で、不純物濃度は通常約（１〜５）×1016原子/cm3であ
る。 エピタキシヤル層34の形成後、この層の表面を適当な
温度で酸化して、通常厚みが150〜300nmの酸化物マスク
36を形成する。この酸化物層36は製造工程中デバイスの
活性領域上のパツシベーシヨン層としても作用する。標
準のリソグラフイおよびエツチング技術により、酸化物
36中に開口部38を形成し、Ｎ型（たとえばヒ素またはリ
ン）イオンの注入または拡散により、Ｎ＋コレクタのリ
ーチ・スルー40（濃度範囲1017〜1018原子/cm3）を形成
する、次にこの構造をアニーリングし、領域40中の不純
物を、サブコレクタ領域32に接触させる。 この実施例の次の工程は、単結晶シリコンの他の領域
からの単結晶シリコンの分離領域の形成である。この分
離は逆バイアスされたPN結合、部分的誘電体分離あるい
は完全な誘電体分離のいずれでもよい。使用する誘電体
材料は、二酸化シリコン、ガラス、多結晶シリコン等が
ある。高密度（VLSIまたはULSI）回路の分離は、誘電体
分離が好ましい。代りの方法として、ポリイミド充填の
深いトレンチによる分離の場合は、分離はトランジスタ
の製造を完了した後の段階で形成することができる。分
離領域の形成が完了した時、開口部38で露出したエピタ
キシヤル層34の一部に酸化物層を形成する。 上記の工程は従来のもので、この発明の特長はこの後
の工程にある。 次に、第１図（Ｂ）に示すように、標準のリソグラフ
イおよびエツチングにより、酸化物36中に開口部42およ
び44を形成し、下のエピタキシヤル層34を露出させる。
次に、イオン注入、オープン・チユーブ拡散または他の
適当なドーピング技術により、露出したエピタキシヤル
層の領域に、Ｐ型不純物（たとえばホウ素）を導入し、
Ｐ型にドーピングした領域46および48を形成する。この
ドーピング工程後の領域46および48の不純物の表面濃度
は通常（１〜５）×1019原子/cm3である。Ｐ型にドーピ
ングした領域46は、垂直NPNトランジスタのベースとし
て働くだけでなく、LPNPデバイスのコレクタとしても働
く。Ｐ型にドーピングした領域48は、LPNPのエミツタと
して働く。Ｐ型にドーピングした領域46と48とを横方向
に分離するＮ−領域50はLPNPデバイスのベースとして機
能する。 第１図（Ｃ）に示すように、不純物を露出したエピタ
キシヤル層の領域に導入した後、Ｐ型にドーピングした
領域を熱酸化して、Ｐ型不純物を約0.5μｍの深さまで
拡散させると同時に、領域46および48の表面部に熱酸化
物層52を成長させる。この熱酸化工程中、ホウ素の偏析
係数が高いために、領域46および48の表面部から、ホウ
素が酸化物層へ拡散する。この拡散の結果、Ｐ領域46お
よび48中の不純物濃度が通常約（３〜５）×1018原子/c
m3に減少する。酸化物層52の厚みは、酸化物層36の厚み
のほぼ1/2になるように選択する。NPNベース領域上の酸
化物52の厚みは、この発明では特に重要である。これ
は、この酸化物層が、次工程で形成される窒化物54によ
つてエミツタ接点での応力が過大になるのを防止するの
に十分なほど厚く、しかも、上述の不純物の外部拡散を
補償するようにＰ型不純物（ホウ素）をＰ接点領域にさ
らに導入するため、容易に除去できる程度に薄くなけれ
ばならないためである。 NPNコレクタ・ベース接合の深さは、この実施例で使
用する約0.1〜0.5μｍの深さのNPNエミツタの場合、最
終値が約0.3μｍないし0.7μｍになるように調整する。
この結果、NPNベース幅（NPNデバイスのエミツタ・ベー
ス接合と、コレクタ・ベース接合間の垂直距離）が約0.
15〜0.25μｍになる。これらの値は例示のためのもので
あり、適宜変えることができる。接合の深さの正確な仕
様は、必要とする回路の性能によつて決まる。しかし、
NPNエミツタが約200nmより薄いと、エミツタのドーピン
グ効果が大きくなるため電流利得が減少する。一方、ベ
ース幅が広すぎ、たとえば0.3nmを超えると、デバイス
は著しく低速になる。 Ｐ型にドーピングした領域の酸化後、第１図（Ｃ）に
示すように、シリコンの表面全体に薄い窒化シリコンの
層54を形成する。この窒化物層54は、化学蒸着により通
常下記の条件で形成する。すなわち、シラン、アンモニ
アおよび窒素ガスを使用し、温度を約800℃、圧力を常
圧または減圧とする。 従来のリソグラフイおよびエツチング技術を使用し
て、窒化シリコン54中にNPNエミツタ開口部56およびNPN
コレクタ接点開口部58（および図示されていないSBD陰
極接点開口部）を形成する。たとえば緩衝フツ化水素酸
またはCF4エツチング剤を使用したRIEによりさらにエツ
チングすることにより、窒化物の除去によつて露出した
酸化物層の部分を除去する。得られた構造を第１図
（Ｃ）に示す。 さらに第１図（Ｃ）に示すように、ヒ素のカプセル拡
散またはインオ注入を用いてNPNエミツタ60を形成す
る。ヒ素イオン注入には、50〜75KeVのエネルギで、
（0.5〜０）×1016イオン/cm2の線量を用いるのが好ま
しく、アニーリングは約950℃で約60±10分間行う。こ
の温度サイクル後のNPNエミツタ・ベース接合の深さは3
00〜350nm、ベース・コレクタ接合の深さは500〜550nm
となる。これらの条件は、所期のトランジスタ構造を得
るため変えることができる。この工程により、ベース幅
は約220nmとなる。しかし、この工程では容易にベース
幅を100〜500nmとすることができる。エミツタ・ベース
接合の深さと、NPNベースの幅は、デバイスの性能にと
つて重要である。ベースの幅が小さく、NPNエミツタと
ベースを合わせたプロフイルが浅いほど、デバイスのカ
ツトオフ周波数が高くなる。上述のエミツタ60の製造中
に、ヒ素はNPNコレクタのリーチ・スルー領域40（61で
示す）およびSBD陰極接点領域（示されていない）にも
導入される。 NPNエミツタ60の形成後、従来のリソグラフイおよび
エツチングにより、窒化物54および酸化物52中に、Ｐ型
にドーピングした領域46および48に対する電気的接点を
設けたい部分に対応する開口部を形成する。このＰ型接
点画定工程の間に、クランプされたSBD上の陽極領域62
および入力SBDの陽極領域64の上側にある、窒化物54と
酸化物36の上面部分も、第１図（Ｄ）に示すように除去
する。第１図（Ｄ）に示すように、上記のＰ接点画定工
程が完了した時点で、SBDの陽極領域62および64中には
元の酸化物層36と52の厚みの差に等しい厚みの酸化物層
66が残る。酸化物層66の厚みは通常80〜120nmの範囲で
ある。SBD陽極領域62および64中に残つた酸化物66は、
下記に説明する後の補足Ｐ接点ドーピング中、有効なマ
スクとして働く。 次に、第１図（Ｅ）に示すように、構造を約800〜900
℃の範囲の低温で、水蒸気を用いて熱酸化を行う。この
条件下では、Ｐ型にドーピングした領域よりも、Ｎ＋型
にドーピングした領域がかなり速く酸化されるという傾
向のため、Ｐ型にドーピングした領域よりも、Ｎ＋型に
ドーピングした領域に、ずつと厚い酸化物層が形成され
る。特に、NPNエミツタ60およびコレクタのリーチ・ス
ルー61の接点領域に形成される酸化物層70は、NPNベー
ス接点およびLPNPエミツタ接点領域に形成される酸化物
層68に比べて３〜５倍の厚みがある。 一例では、工程のこの段階でのＰ型にドーピングした
領域（すなわちNPNベース、LPNPエミツタ、LPNPコレク
タ等の接点領域）、Ｎ−エピタキシヤル層領域（SBD陽
極領域に対応する）およびＮ＋型にドーピングした領域
（すなわちNPNエミツタまたはコレクタ、LPNPベース、S
BD陰極等の接点領域）の厚みはそれぞれ30nm、140nm、
および120nmである。 次に、第１図（Ｆ）に示すように、緩衝フツ化水素酸
を用いた標準のデイツプ・エツチングにより、Ｐ接点領
域中の薄い酸化物層68を除去して、Ｐ接点領域を露出さ
せる。このエツチング工程の間に、酸化物層66および70
の表面部分（酸化物層68の厚みにほぼ等しい）も除去さ
れ、それぞれ層66′および70′となる。通常、Ｐ接点領
域以外のすべての接点領域に残る酸化物の厚みは、約80
〜110nmの範囲である。 Ｐ接点領域を除く半導体のすべての領域に、第１図
（Ｆ）に示すように、酸化物（66′または70′）または
酸化物と窒化物（36＋54または52＋54）のマスクでマス
キングした状態で、前述の熱酸化物工程中にこれらの領
域から失われた不純物を補充するためにＰ接点領域にＰ
型不純物を導入する。Ｐ接点のドーピングは、低エネル
ギのイオン注入またはオープン・チユーブ拡散によつて
行う。イオン注入は通常ホウ素イオン（11B+）を用い、
エネルギ５〜15KeV、線量（１〜５）×1015イオン/cm2
で行う。好ましい方法は、約800〜850℃の低温でのBBr3
の付着および拡散である。拡散の方が、Ｐ型にドーピン
グした領域の損傷が最少になるので好ましい。低温の方
が、NPNベースおよびエミツタの不純物プロフアイルの
再分布を減少させるので好ましい。Ｐ接点拡散は通常0.
1〜0.3μｍの深さまで行われ、Ｐ＋ポケツト72および74
を得る。この工程でのホウ素のドーピングは、ホウ素の
濃度がシリコン中のホウ素の固体溶解度の限度に等しく
なるまで、または少くとも1020原子/cm3になるまで行
う。このＰ接点ドーピング工程の間に、Ｐ接点領域以外
のすべての領域がマスキングされているため、Ｐ＋ポケ
ツト72および74が、下のＰ型にドーピングされた領域に
対して自己整合式に形成される。 上記のＰ接点ドーピングは下記の利点を有する。以前
の加熱工程での外部拡散による不純物の損失を補充し
て、Ｐ型にドーピングした領域の接触抵抗、特にNPNベ
ース接触抵抗Rbcを大幅に減少させる。ベース接点近傍
のドーピング濃度の増大によるNPNの外因性ベース抵抗R
beを減少させる。これらのベース抵抗成分減少の総合効
果により、NPNベース直列抵抗が著しく減少する。LPNP
エミツタの直列抵抗を減少させて、このエミツタの効率
およびLPNPトランジスタの利得を高める。Ｐ接点ドーピ
ング工程の間NPNエミツタは完全にマスキングされ、逆
ドーピングが防止されるため、NPNエミツタの不純物濃
度プロフアイル、したがつてその効率が保持される。NP
Nベース接点のドーピング濃度が増大するため、NPNデバ
イスの逆利得も増大し、これが組合せトランジスタ論理
（MTL）回路設計にとつて利点となる。事実、この発明
の方法により製造したCTS構造と、ベース接点への不純
物の導入を制御せずにエミツタを形成する従来技術の方
法によつて製造した同じCTS構造との比較実験を行う
と、下記のような顕著な改善が見られた。すなわち、従
来技術の方法で製造したCTS構造より、外因性ベース抵
抗は40％低く、LPNP利得（100μＡにおける）は45％高
く、NPN逆利得（100μＡにおける）は約30％高くなつ
た。 次に第１図（Ｇ）に示すように、Ｎ＋領域の酸化物層
70′を適当なエツチング剤を用いて除去し、Ｎ＋接点領
域を露出させる。この段階で、集積回路装置のすべての
接点領域が露出し、オーム接点がすぐに形成できる。こ
の構造には、各種の金属オーム接点を利用することがで
きる。しかし、例として、CTSセルの各エレメントに、
ケイ化白金・オーム接点76が示されている。これは露出
したシリコンおよび窒化シリコンの表面上に白金金属を
ブランケツト付着させることにより形成する。この構造
を、約400〜550℃の範囲の低温に加熱して、シリコンと
白金を反応させ、ケイ化白金を形成する。次に未反応の
金属を従来のエツチングにより除去する。領域62および
64に形成されたケイ化白金は、２つのSBD接合のＰ側
（すなわち陽極）として機能する。遷移金属、アルミニ
ウム、アルミニウム・銅等のブランケツト金属層を、ケ
イ化白金および窒化シリコン層上に付着させる。従来の
リソグラフイおよびエツチング技術を使つて、ブランケ
ツト金属層を画定し、NPNコレクタ接点78、クランプさ
れたSBD陽極とNPNベース（LPNPコレクタも）の共通接点
80、PNPエミツタ接点82、LPNPエミツタ接点84および入
力SBDの陽極接点86を形成する。 要約すれば、この発明は、接触表面領域を減少させる
ベース接点領域の再酸化を用いずにＰ接触抵抗を減少さ
せることができる。これは（１）高濃度にドーピングし
たＮ＋領域が、Ｐ型にドーピングした領域よりもずつと
速く酸化して、Ｎ＋接点領域に酸化物マスク、即ちＰ接
点領域のドーピング工程の間に、これらのＮ＋領域の逆
ドーピングを防止する働きをする酸化物マスクを形成す
る現象を利用し、（２）各種のＮ−、Ｎ＋およびＰ領域
中の元の酸化物層の厚みを適当に選んで、各ドーピング
工程の間、これらの領域を選択的にマスキングしたり露
出させたりすることができるようにすることによつて達
成される。最終の補足ドーピングは、追加のマスクを用
いたり、接点と接点の間隔を増大したりせずに、Ｐ接点
領域に自己整合して行なわれる（これは最後Ｐ接点拡散
がＰ接点領域のみに行われることを意味する）。換言す
れば、この発明の方法は、接点間隔の狭い（デバイス密
度の高い）優秀な（回路遅延の極めて低い）集積デバイ
ス／回路を与える。 このように、この発明によれば、上記の目的および利
点を完全に満足する方法が得られる。 この発明を、バイポーラ・デバイスで構成されるCTS
セルの形成について説明したが、当事者にとつて、上記
の説明から、多くの代替、修正および変更を行うことが
できることは明らかである。最も広い形態では、この発
明は、回路中にＮ型とＰ型の両領域が存在し、それらの
低抵抗接点を必要とする限り、バイポーラかFET技術か
に関係なく、いかなる集積回路にも、Ｐ接点抵抗を減少
させるために応用することができる。この発明は、上記
の能動デバイスの製造について説明を行つたが、この発
明は、受動デバイスにも、能動および受動デバイスを組
合せた回路にも同様に応用することができる。ここで受
動デバイスとは、抵抗およびコンデンサを含む。 F.発明の効果 Ｐ型領域とＮ型領域の酸化速度の差を利用する本発明
によれば、極めて簡単にＰ型領域に追加のＰ型接点ドー
ピングを自己整合式に行なうことができ、集積密度を犠
牲にすることなく、また製造工程を複雑化することな
く、接触抵抗を減じることができる。
【図面の簡単な説明】
第１図は、本発明の１実施例を製作する工程を、連続的
に断面図で示した工程図、第２図は、従来の垂直バイポ
ーラ・デバイスの断面図である。 30……単結晶シリコン基板、32……Ｎ＋サブコレクタ領
域、34……エピタキシヤル層、36……酸化物マスク、38
……開口部、40……Ｎ＋コレクタ・リーチ・スルー領
域、68……薄い酸化物、70……厚い酸化物。
に断面図で示した工程図、第２図は、従来の垂直バイポ
ーラ・デバイスの断面図である。 30……単結晶シリコン基板、32……Ｎ＋サブコレクタ領
域、34……エピタキシヤル層、36……酸化物マスク、38
……開口部、40……Ｎ＋コレクタ・リーチ・スルー領
域、68……薄い酸化物、70……厚い酸化物。
Claims (1)
- (57)【特許請求の範囲】 １．Ｐ導電型となるべき第１の領域を露呈させるように
Ｎ導電型の半導体基板の表面に酸化物マスクを形成し、 該露呈された第１の領域にＰ型不純物を導入し、 該基板の表面全体を熱酸化して酸化物層を形成し、 上記第１の領域の一部に当たる場所において該酸化物層
に開口を開けてＮ導電型不純物を導入し、これにより上
記第１の領域中にＮ導電型の第２の領域を形成し、 上記酸化物層に上記第１の領域のための接点開口部を形
成し、 熱酸化によって、上記接点開口部に薄い酸化物絶縁体
を、上記第２の領域に対応する上記開口部に厚い酸化物
絶縁体を形成し、 上記第２の領域に対応する上記開口部の上記絶縁体を実
質的に保持しながら、上記接点開口部の上記絶縁体を除
去し、 上記接点開口部を介して、上記第１の領域中にＰ導電型
の不純物を導入し、 上記第２の領域に対応する上記開口部の上記絶縁体を除
去し、 上記接点開口部および上記第２の領域に対応する上記開
口部を介して上記第１および第２の領域に対してオーム
接点を形成すること、 を含む、Ｐ型領域に低抵抗オーム接点を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US837125 | 1986-03-07 | ||
| US06/837,125 US4717678A (en) | 1986-03-07 | 1986-03-07 | Method of forming self-aligned P contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62211917A JPS62211917A (ja) | 1987-09-17 |
| JP2673943B2 true JP2673943B2 (ja) | 1997-11-05 |
Family
ID=25273587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024897A Expired - Lifetime JP2673943B2 (ja) | 1986-03-07 | 1987-02-06 | Ｐ型領域に低抵抗オーム接点を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4717678A (ja) |
| EP (1) | EP0236687B1 (ja) |
| JP (1) | JP2673943B2 (ja) |
| CA (1) | CA1240411A (ja) |
| DE (1) | DE3781573T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839302A (en) * | 1986-10-13 | 1989-06-13 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bipolar semiconductor device |
| FR2636474B1 (fr) * | 1988-09-09 | 1990-11-30 | Sgs Thomson Microelectronics | Procede de fabrication d'une diode de regulation et de protection |
| GB2237445B (en) * | 1989-10-04 | 1994-01-12 | Seagate Microelectron Ltd | A semiconductor device fabrication process |
| EP0490236A3 (en) * | 1990-12-13 | 1992-08-12 | National Semiconductor Corporation | Fabrication process for schottky barrier diodes on a substrate |
| TW214610B (en) * | 1992-08-31 | 1993-10-11 | Siemens Ag | Method of making contact for semiconductor device |
| US5374569A (en) * | 1992-09-21 | 1994-12-20 | Siliconix Incorporated | Method for forming a BiCDMOS |
| JP3206419B2 (ja) * | 1996-02-19 | 2001-09-10 | 富士電機株式会社 | 半導体装置の製造方法 |
| IT1301729B1 (it) * | 1998-06-16 | 2000-07-07 | St Microelectronics Srl | Processo per il drogaggio selettivo di una fetta di materialesemiconduttore mediante impiantazione ionica. |
| US6423598B1 (en) * | 1998-10-08 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, a method of manufacturing the same, and a semiconductor device protective circuit |
| US6368986B1 (en) * | 2000-08-31 | 2002-04-09 | Micron Technology, Inc. | Use of selective ozone TEOS oxide to create variable thickness layers and spacers |
| US6503851B2 (en) | 2000-08-31 | 2003-01-07 | Micron Technology, Inc. | Use of linear injectors to deposit uniform selective ozone TEOS oxide film by pulsing reactants on and off |
| US7118443B2 (en) * | 2002-09-27 | 2006-10-10 | Mattel, Inc. | Animated multi-persona toy |
| US6844225B2 (en) * | 2003-01-15 | 2005-01-18 | International Business Machines Corporation | Self-aligned mask formed utilizing differential oxidation rates of materials |
| JP4310657B2 (ja) * | 2006-05-26 | 2009-08-12 | セイコーエプソン株式会社 | 光素子 |
| US8759188B2 (en) * | 2010-12-29 | 2014-06-24 | Stmicroelectronics S.R.L. | Radiation hardened bipolar injunction transistor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3212162A (en) * | 1962-01-05 | 1965-10-19 | Fairchild Camera Instr Co | Fabricating semiconductor devices |
| GB1133422A (en) * | 1967-01-19 | 1968-11-13 | Marconi Co Ltd | Improvements in or relating to methods of manufacturing planar transistors |
| US4032957A (en) * | 1972-12-29 | 1977-06-28 | Sony Corporation | Semiconductor device |
| JPS5128777A (en) * | 1974-09-04 | 1976-03-11 | Hitachi Ltd | Kisei pnpn sairisutanohatsuseioboshishita shusekikairosochi no seizohoho |
| JPS51127682A (en) * | 1975-04-30 | 1976-11-06 | Fujitsu Ltd | Manufacturing process of semiconductor device |
| US4110125A (en) * | 1977-03-03 | 1978-08-29 | International Business Machines Corporation | Method for fabricating semiconductor devices |
| US4233337A (en) * | 1978-05-01 | 1980-11-11 | International Business Machines Corporation | Method for forming semiconductor contacts |
| US4151010A (en) * | 1978-06-30 | 1979-04-24 | International Business Machines Corporation | Forming adjacent impurity regions in a semiconductor by oxide masking |
| US4325180A (en) * | 1979-02-15 | 1982-04-20 | Texas Instruments Incorporated | Process for monolithic integration of logic, control, and high voltage interface circuitry |
| JPS5669844A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5685848A (en) * | 1979-12-15 | 1981-07-13 | Toshiba Corp | Manufacture of bipolar integrated circuit |
| EP0051534B1 (en) * | 1980-10-29 | 1986-05-14 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth |
| US4475280A (en) * | 1980-12-24 | 1984-10-09 | General Electric Company | Method of making an integrated circuit incorporating low voltage and high voltage semiconductor devices |
-
1986
- 1986-03-07 US US06/837,125 patent/US4717678A/en not_active Expired - Fee Related
-
1987
- 1987-01-16 EP EP87100548A patent/EP0236687B1/en not_active Expired
- 1987-01-16 DE DE8787100548T patent/DE3781573T2/de not_active Expired - Fee Related
- 1987-02-06 JP JP62024897A patent/JP2673943B2/ja not_active Expired - Lifetime
- 1987-02-11 CA CA000529468A patent/CA1240411A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0236687A2 (en) | 1987-09-16 |
| EP0236687B1 (en) | 1992-09-09 |
| DE3781573D1 (de) | 1992-10-15 |
| JPS62211917A (ja) | 1987-09-17 |
| US4717678A (en) | 1988-01-05 |
| EP0236687A3 (en) | 1988-10-26 |
| CA1240411A (en) | 1988-08-09 |
| DE3781573T2 (de) | 1993-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| JP3232111B2 (ja) | ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ | |
| US4066473A (en) | Method of fabricating high-gain transistors | |
| US6730986B2 (en) | Bipolar junction transistors having trench-based base electrodes | |
| US4433470A (en) | Method for manufacturing semiconductor device utilizing selective etching and diffusion | |
| US4492008A (en) | Methods for making high performance lateral bipolar transistors | |
| JPS62588B2 (ja) | ||
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| JPS6148784B2 (ja) | ||
| JP3127455B2 (ja) | 半導体装置の製法 | |
| US5139961A (en) | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| US4982244A (en) | Buried Schottky clamped transistor | |
| US5198372A (en) | Method for making a shallow junction bipolar transistor and transistor formed thereby | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| JPH0241170B2 (ja) | ||
| JPH0645537A (ja) | 集積回路の製造方法 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| US5298440A (en) | Method of fabrication of transistor device with increased breakdown voltage | |
| US5320971A (en) | Process for obtaining high barrier Schottky diode and local interconnect | |
| US5242854A (en) | High performance semiconductor devices and their manufacture |