JPS62211917A - Ｐ型領域に低抵抗オ−ム接点を形成する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、高性能集積回路装置を形成する方法に関す
るものであり、特に、集積回路を構成する半導体基板中
のＰ型領域に、自己整合の低抵抗接点を形成する方法に
関するものである。

Ｂ、従来技術 本発明書では、Ｐ型領域は下記のものを含むものとする
。すなわち、半導体中に形成された単一の垂直ＮＰＮ）
−ランジスタの場合は、Ｐ型領域は、トランジスタのベ
ースを指し、相補形垂直ＮＰＮデバイスおよびラテラル
ＰＮＰ　（以下ＬＰＮＰと称する）トランジスタの場合
は、Ｐ型領域はＮＰＮのベース、ＬＰＮＰのコレクタお
よびエミッタ、ならびに抵抗（抵抗が相補形回路と一体
化している場合）を、相補形電界効果トランジスタ（Ｆ
ＥＴ）の場合は、Ｐ型領域はＰＦＥＴのソースまたはド
レインである。

単一垂直ＮＰＮトランジスタの製造について、第２図を
参照して簡単に説明すると、デバイスを形成する従来の
方法は、最初にＰ−シリコン基板１０の」二にＮ＋サブ
コレクタ１２を形成する。次に、Ｎ型エピタキシャル・
シリコン層１４を形成した後、層１４の選択した領域中
に、Ｐ型不純物（たとえばホウ素）をピーク濃度が約（
１〜５）ｘ　１０１８Ｍ＋子／ｃｃとなるように導入し
て、トランジスタ・ベース１６を形成する。次に、構造
を熱酸化して、二酸化シリコン１８を形成する。構造全
体の上に、窒化シリコン層２０をさらに形成させる。次
に、ベース拡散部分１６を覆う酸化物および窒化物層に
開口部を形成し、霧出したベース領域にＮ型の不純物（
たとえばヒ素）を導入して、エミッタ２２を形成する。

最後に、ベース上の酸化物および窒化物絶縁体に接点開
口部を形成し、−３＝ ベースおよびエミッタの領域にそれぞれメタラージ−接
点２４および２６を形成する。デバイス製造の過程で、
適当なデバイス分離（リセス分離、トレンチ分離等）を
形成される。この従来技術の実施については、米国特許
第４０１４７１８号および第４０３２９５７号明細書に
開示されている。

第２図に示す構造を参照すると、ＮＰＮ　トランジスタ
は、概略下記の３成分からなるベース直列抵抗Ｒｂによ
り特徴づけられる。この３成分は、（Ｐエミッタ２２直
下のベース部の抵抗を示す固有ベース抵抗Ｒｂｉ、（２
）エミッタとベースとの接合部２８の端と、接点２４の
端との間のベース部の抵抗である外因性ベース抵抗Ｒｂ
ｅ、および（３）ベース表面領域とのメタラージ−接点
を形成することにより生ずる抵抗であるベース接触抵抗
Ｒｂｃである。第１の近似値として、Ｒｂとその成分と
の数学的関係は次のように表わすことができる。

Ｒｂ　＝　Ｒｂｅ　十Ｒｂｅ　＋　Ｒｂｊ回路の性能（
動作速度）に対する要求、特に、電流スイッチ、エミッ
タ・フオロウ、またはパイポーラ・アレイ回路等、バイ
ポーラ論理アプリケーションの場合の性能に対する要求
が高まるにつれて、Ｒｂはできる限り低くすることが不
可欠となる。また、これらの回路における動作電流レベ
ルが増大するにつれて、回路の性能に与えるＲｂの影響
は比例的に増大する。

上記の従来技術によるバイポーラ・デバイスの製造にお
ける欠点は、酸化物層１８を形成する熱酸化工程中に、
Ｐ型不純物（ホウ素）が、偏析係数が高いために、急速
に酸化物層１８中に偏析することである。このことは、
ベース領域におけるＰ型不純物の表面濃度を減少させ、
接点メタラージ−２４を形成した後、ベース直列抵抗Ｒ
ｂの成分である接触抵抗Ｒｂｃが著しく増大する。

マイクロエレクトロエクス工業が、デバイスの大きさを
小さくすることにより、大規模集積回路（ＶＬＳＩ）お
よび超大規模集積回路（ＵＬＳＩ）の時代に突入するに
つれ、抵抗成分であるＲｂ１およびＲｂｅは（ベースお
よびエミッタ領域が最適濃度にドーピングされていると
仮定すれば）小さくなる。しかし、デバイスの接点を無
限に小さくすることは不可能であるため、この状況下で
は、金属とシリコンの界面における抵抗Ｒｂｃは、極め
て優勢な成分になる。このような理由で、ＶＬＳＩおよ
びＵＬＳＩ回路のアプリケーションの要件に合うよう、
Ｒｂｃを減少させることが不可欠となる。

Ｒｂｃを減少させる方法の１つは、ベース領域を最初に
過度に高濃度に（たとえばシリコン中のホウ素の固体溶
解度の限度まで）ドープすることである。しかし、その
後の各加熱工程中に、不純物が過度に深く押込まれて、
ベース・コレクタ間のキャパシタンスを増大し、デバイ
スの速度を低下させる。上記のようなベース領域の過度
のブランケット・ドーピングによるもう１つの欠点は、
エミッタとベースとの接合２８の洩れが生じることであ
る。

Ｒｂｃを減少させるもう一つの方法は、ブロックアウト
・マスクを使用してベース接点領域に他の不純物を選択
的に導入した後、エミッタを形成して不純物の偏析を偏
償する方法である。しかし、この方法は、余分なマスキ
ング工程が必要なため工程が複雑になるだけでなく、エ
ミッタを形成するのに用いるマスクの開口部と、問題の
余分なマスクの開口部とに対応する２つの端部開端部許
容誤差のためにエミッタとベースとの間の間隔が増大す
るためＲｂｅが高くなる。また、この方法によれば、ベ
ースの全面積が増大し、コレクタ・ベース間のキャパシ
タンスが大きくなり、このためデバイスがさらに低速と
なる。このことに関しては、Ｎエピタキシャル領域（た
とえばショットキー・ダイオードの陰極）のドーピング
をさけるため、フォトリソグラフィー・マスクを使って
Ｐ十接点を注入することを開示した米国特許第４３８５
４３３号明細書を参照されたい。

さらに、ベース接触抵抗を減少させる方法として、多結
晶シリコンのベース接点を利用するものがある。この基
本的方法の例が米国特許第４１２５４２６号明細書に開
示されている。この方法では、ベースの形成直後に、ベ
ース領域全体に、固体溶解度の限度までドーピングした
多結晶シリコン層を形成して、ベースからのＰ不純物の
偏析を防止する。次に多結晶シリコンを所定の形成にパ
ターン化した後、エミッタ領域に対応する多結晶シリコ
ンに開口部を形成し、ベース領域の一部に開口部からＮ
型不純物を導入することによりエミッタを埋め込む。そ
の後、多結晶シリコン中にベース接点の開口部を形成し
、トランジスタのエレメント全部に接点メタラージ−を
形成する。この方法は、Ｒｂｅを増大せずにＲｂｃを低
下させるが、２つのマスク（ベースのための領域を開け
るためと、多結晶シリコンを画定するための）が余分に
必要になる。また、余分な絶縁層の形成、および反応性
イオン・エツチング（ＲＩＥ）工程も必要となる。この
方法はまた、多結晶シリコンを（その抵抗を低くするた
め）十分厚くし、次にパッシベーション層でコーティン
グするため、望ましくないデバイス表面起伏（深い谷の
部分と高い丘の部分からなる）を生じる。この表面起伏
は、重大なメタライゼーション上の問題を生じる。

Ｃ１発明が解決しようとする問題点 この発明は、低いＰ接触抵抗を保証する簡単で直接的な
方法により、従来技術における上記およびその他の欠点
を解決するものである。

この発明の目的は、すべての加熱工程を完了した後、Ｐ
接点領域にＰ型不純物を選択的に導入して、従来技術の
加熱工程中の不純物の損失を減少させることにある。

この発明の他の目的は、Ｎ子種にドーピングした領域が
Ｐ型にドーピングした領域と比較して、低温度で、明ら
かに高速で酸化する現象を利用して、上記の目的を達成
することにある。

Ｄ１問題点を解決するための手段 上記の目的および他の関連する目的、ならびに利点は、
本明細書に開示する新規の方法を用いることにより達成
される。基本的な垂直ＮＰＮトランジスタの製造を目的
とするこの発明の１実施例では、デバイス製造に関連す
るすべての加熱工程を完了した後、Ｐ型の不純物をベー
ス接点領域に選択的に導入する。この方法では、Ｎ型エ
ピタキシャル層にベース領域を形成し、これを二重の酸
化物および窒化物の層でマスキングした後、二重層に選
択的に開口部を形成し、そこから露出したベースにＮ型
不純物を導入することにより、Ｎ＋型のエミッタ（通常
３　Ｘ　１０”原子／ｃｃ濃度）をベース領域の一部に
形成する。各不純物について、所定の深さとプロファイ
ルを得るため、構造を、従来の方法でアニーリングして
もよい。次に、酸化物および窒化物を層の選択的にエツ
チングして、接点開口部を形成する。次に構造を低温（
たとえば８００〜９００℃）で酸化して、ベース接点開
口部での厚みにより３〜５倍厚い酸化物層をエミッタ接
点開口部に形成する。Ｐ型のベース接点領域より、Ｎ子
種のエミッタ接点領域の酸化速度がかなり速いためにそ
れが可能である。次に、エミッタ領域の厚い酸化物を残
して、ベース接点領域の薄い酸化物をエツチングにより
除去する。次に、Ｐ型不純物を、シリコン・ベース材料
中のこの不純物の固体溶解度の限度に達するまで自己整
合式にベース接点領域に導入する。エミッタ接点領域中
に残った酸化物を除去し、すべての接点に接点メタラー
ジ−を形成する。

Ｅ、実施例 第１図を参照して、この発明の方法を、垂直ＮＰＮトラ
ンジスタおよび相補形ラテラルＰＮＰトランジスタと一
体化した、１対のショットキー・バリア・ダイオード（
ＳＢＤ）からなるＣＴＳセルの製造に関して説明する。

ＣＴＳセルでは、１つのＳＢＤは回路の入力装置として
作用し、ＮＰＮのベースと一体化した第２のＳＢＤは、
ＮＰＮデバイスの飽和を防止する。特に第１図（Ｇ）に
示すように、この構造のＰ領域はＬＰＮＰのエミッタ４
８およびコレクタ４６（領域４６は、Ｎ、ＰＮトランジ
スタのベースとしても作用する）であり、Ｎ十領域はＮ
ＰＮエミッタ６０、およびコレクタのリーチ・スルー４
０であり、Ｎ−領域はＳＢＤの陽極６２および６４であ
る。下記の詳細な説明は、主としてＣＴＳセルの製造に
関するものであるが、この説明は、この発明の原理を具
体化した種類のデバイスの製造の具体例である。さらに
、本明細書に示す厚みその他の寸法は、説明をわかりや
すくするために選択したもので、これらに限定されると
解釈すべきではない。

第１図（Ａ）は、高密度、高性能のバイポーラ（ＣＴＳ
）回路の形成に使用するシリコンの小部分を拡大して示
したものである。単結晶シリコンのＰ−基板３０は、Ｎ
子種のサブコレクタ３２を有する。エピタキシャルＮ一
層３４を基板３０の上面に成長させる。この基板は通常
抵抗が約１０〜２０Ω／■で結晶配向が＜１００＞のシ
リコン・ウェーハである。サブコレクタは通常ヒ素を表
面濃度が約Ｉ　Ｘ　Ｉ　Ｏ”原子／ｄになるように拡散
して形成する。層３４を形成するエピタキシャル成長工
程は、温度１０００ないし１２００℃で、四塩化シリコ
ンと水素またはシランと水素の混合物を使用するなどの
、周知の従来技術によって実施することができる。エピ
タキシャル成長の間に、Ｎ十層中の不純物はエピタキシ
ャル層に移動し、第１図（Ａ）に示すように、サブコレ
クタ領域３２を完全に形成する。高密度集積回路のエピ
タキシャル層３４の厚みは、３μｍ以下で、不純物濃度
は通常約（１〜５）　Ｘ　１’０”原子／ｄである。

エピタキシャル層３４の形成後、この層の表面を適当な
温度で酸化して、通常厚みが１５０〜３００ｎｍの酸化
物マスク３６を形成する。この酸化物層３６は製造工程
中デバイスの活性領域上のパッシベーション層としても
作用する。標準のりソグラフイおよびエツチング技術に
より、酸化物３６中に開口部３８を形成し、Ｎ型（たと
えばヒ素またはリン）イオンの注入または拡散により、
Ｎ＋コレクタのリーチ・スルー４０（濃度範囲１０１７
〜１０・ｌｓ原子／ｄ）を形成する。次にこの構造をア
ニーリングし、領域４０中の不純物を、サブコレクタ領
域３２に接触させる。

この実施例の次の工程は、単結晶シリコンの他の領域か
らの単結晶シリコンの分離領域の形成である。この分離
は逆バイアスされたＰＮ結合、部分的誘電体分離あるい
は完全な誘電体分離のいずれでもよい。使用する誘電体
材料は、二酸化シリコン、ガラス、多結晶シリコン等が
ある。高密度（ＶＬＳＩまたはＵＬＳＩ）回路の分離は
、誘電体分離が好ましい。代りの方法として、ポリイミ
ド充填の深いトレンチによる分離の場合は、分離はトラ
ンジスタの製造を完了した後の段階で形成することがで
きる。分離領域の形成が完了した時、開口部３８で露出
したエピタキシャル層３４の一部に酸化物層を形成する
。

上記の工程は従来のもので、この発明の特長はこの後の
工程にある。

次に、第１図（Ｂ）に示すように、標準のりソグラフイ
およびエツチングにより、酸化物３６中に開口部４２お
よび４４を形成し、下のエピタキシャル層３４を露出さ
せる。次に、イオン注入、オープン・チューブ拡散また
は他の適当なドーピング技術により、“露出したエピタ
キシャル層の領域に、Ｐ型不純物（たとえばホウ素）を
導入し、Ｐ型にドーピングした領域４６および４８を形
成する。このドーピング工程後の領域４６および４８の
不純物の表面濃度は通常（１〜５）ＸＩＯ１９原子／ｄ
である。Ｐ型にドーピングした領域４６は、垂直ＮＰＮ
トランジスタのベースとして働くだけでなく、ＬＰＮＰ
デバイスのコレクタとしても働く。Ｐ型にドーピングし
た領域４８は、ＬＰＮＰのエミッタとして働く。Ｐ型に
ドーピングした領域４６と４８とを横方向に分離するＮ
−領域５０はＬＰＮＰデバイスのベースとして機能する
。

第１図（Ｃ）に示すようしこ、不純物を露出したエピタ
キシャル層の領域に導入した後、Ｐ型にドーピングした
領域を熱酸化して、Ｐ型不純物を約０．５μｍの深さま
で拡散させると同時に、領域４６および４８の表面部に
熱酸化物層５２を成長させる。この熱酸化工程中、ホウ
素の偏析係数が高いために、領域４６および４８の表面
部から、ホウ素が酸化物層へ拡散する。この拡散の結果
。

Ｐ領域４６および４８中の不純物濃度が通常約（３〜５
）ＸＩＯ１８原子／ｄに減少する。酸化物層５２の厚み
は、酸化物層３６の厚みのほぼ１／２になるように選択
する。ＮＰＮベース領域」二の酸化物５２の厚みは、こ
の発明では特に重要である。これは、この酸化物層が、
次工程で形成される窒化物５４によってエミッタ接点で
の応力が過大になるのを防止するのに十分なほど厚く、
しかも、上述の不純物の外部拡散を補償するようにＰ型
不純物（ホウ素）をＰ接点領域にさらに導入するため、
容易に除去できる程度に薄くなければならないためであ
る。

ＮＰＮコレクク・ベース接合の深さは、この実施例で使
用する約０．１〜０．５μｍの深さのＮＰＮエミッタの
場合、最終値が約０．３μｍないし０．７μｍになるよ
うに調整する。この結果、ＮＰＮベース幅（ＮＰＮデバ
イスのエミッタ・ベース接合と、コレクタ・ベース接合
間の垂直距離）が約０．１５〜０．２５μｍになる。こ
れらの値は例示のためのものであり、適宜変えることが
できる。接合の深さの正確な仕様は、必要とする回路の
性能によって決まる。しかし、ＮＰＮエミッタが約２０
０ｎｍより薄いと、エミッタのドーピング効果が大きく
なるため電流利得が減少する。一方、ベース幅が広すぎ
、たとえば０．３ｎｍを超えると、デバイスは著しく低
速になる。

Ｐ型にドーピングした領域の酸化後、第１図（Ｃ）に示
すように、シリコンの表面全体に薄い窒化シリコンの層
５４を形成する。この窒化物層５４は、化学蒸着により
通常下記の条件で形成する。すなわち、シラン、アンモ
ニアおよび窒素ガスを使用し、温度を約８００℃、圧力
を常圧または減圧とする。

従来のりソグラフイおよびエツチング技術を使用して、
窒化シリコン５４中にＮＰＮエミッタ開口部５６および
ＮＰＮコレクタ接点開口部５８（および図示されていな
いＳＢＤ陰極接点開口部）を形成する。たとえば緩衝フ
ッ化水素酸またはＣＦ４エツチング剤を使用したＲＩＥ
によりさらにエツチングすることにより、窒化物の除去
によって露出した酸化物層の部分を除去する。得られた
構造を第１図（Ｃ）に示す。

さらに第１図（Ｃ）に示すように、ヒ素のカプセル拡散
またはインオ注入を用いてＮＰＮエミッタ６０を形成す
る。ヒ素イオン注入には、５０〜７５ＫｅＶのエネルギ
で、（０，５〜０）ＸＩＯ１６イオン／ｄの線量を用い
るのが好ましく、アニーリングは約９５０℃で約６０±
１ｏ分間行う。この温度サイクル後のＮＰＮエミッタ・
ベース接合の深さは３００〜３５０ｎｍ、ベース・コレ
クタ接合の深さは５００〜５５０ｎｍとなる。これらの
条件は、所期のトランジスタ構造を得るため変えること
ができる。この工程により、ベース幅は約２２０ｎｍと
なる。しかし、この工程では容易にベース幅を１００〜
５００ｎｍとすることができる。エミッタ・ベース接合
の深さと、ＮＰＮベースの幅は、デバイスの性能にとっ
て重要である。ベースの幅が小さく、ＮＰＮエミッタと
ベースを合わせたプロフィルが浅いほど、デバイスのカ
ットオフ周波数が高くなる。上述のエミッタ６０の製造
中に、ヒ素はＮＰＮコレクタのリーチ・スルー領域４０
（６１で示す）およびＳＢＤ陰極接点領域（示されてい
ない）にも導入される。

ＮＰＮエミッタ６０の形成後、従来のりソグラフイおよ
びエツチングにより、窒化物５４および酸化物５２中に
、Ｐ型にドーピングした領域４６および４８に対する電
気的接点を設けたい部分に対応する開口部を形成する。

このＰ型接点画定工程の間に、クランプされたＳＢＤ上
の陽極領域６２および入力ＳＢＤの陽極領域６４の上側
にある、窒化物５４と酸化物３６の上面部分も、第１図
（Ｄ）に示すように除去する。第１図（Ｄ）に示すよう
に、上記のＰ接点画定工程が完了した時点で、ＳＢＤの
陽極領域６２および６４中には元の酸化物層３６と５２
の厚みの差に等しい厚みの酸化物層６６が残る。酸化物
層６６の厚みは通常８０〜１２０ｎｍの範囲であ゛る。

ＳＢＤ陽極領域６２および６４中に残った酸化物６６は
、下記に説明する後の補足Ｐ接点ドーピング中、有効な
マスクとして働く。

次に、第１図（Ｅ）に示すように、構造を約８００〜９
００℃の範囲の低温で、水蒸気を用いて熱酸化を行う。

この条件下では、Ｐ型にドーピングした領域よりも、Ｎ
＋型にドーピングした領域がかなり速く酸化されるとい
う傾向のため、Ｐ型にドーピングした領域よりも、Ｎ生
型にドーピングした領域に、ずっと厚い酸化物層が形成
される。

特に、ＮＰＮエミッタ６０およびコレクタのリーチ・ス
ルー６１の接点領域に形成される酸化物層７０は、ＮＰ
Ｎベース接点およびＬＰＮＰエミッタ接点領域に形成さ
れる酸化物層６８に比べて３〜５倍の厚みがある。

一例では、工程のこの段階でのＰ型にドーピングした領
域（すなわちＮＰＮベース、Ｔ、　Ｐ　Ｎ　Ｐエミッタ
、ＬＰＮＰコレクタ等の接点領域）、Ｎ−エピタキシャ
ル層領域（ＳＢＤ陽極領域に対応する）およびＮ生型に
ドーピングした領域（すなわちＮＰＮエミッタまたはコ
レクタ、ＬＰＮＰベース、ＳＢＤ陰極等の接点領域）の
厚みはそれぞれ３０ｎｍ、１４０ｎｍ、および１２０ｎ
ｍである。

次に、第１図（Ｆ）に示すように、緩衝フッ化水素酸を
用いた標準のディップ・エツチングにより、Ｐ接点領域
中の薄い酸化物層６８を除去して、Ｐ接点領域を露出さ
せる。このエツチング工程の間に、酸化物層６６および
７０の表面部分（酸化物層６８の厚みにほぼ等しい）も
除去され、それぞれ層６６′および７０′となる。通常
、Ｐ接点領域以外のすべての接点領域に残る酸化物の厚
みは、約８０〜１１０ｎ＋ｎの範囲である。

Ｐ接点領域を除く半導体のすべての領域に、第１図（Ｆ
）に示すように、酸化物（６６′または７０′）または
酸化物と窒化物（３６＋５４または５２＋５４）のマス
クでマスキングした後、前述の熱酸化物工程中にこれら
の領域から失われた不純物を補充するためにＰ接点領域
にＰ型不純物を導入する。Ｐ接点のドーピングは、低エ
ネルギのイオン注入またはオープン・チューブ拡散によ
って行う。イオン注入は通常ホウ素イオン（１１Ｂゝ）
を用い、エネルギ５〜１５Ｋｅｖ、線量（１〜５）ＸＩ
Ｏ”イオン／ｄで行う。好ましい方法は、約８００〜８
５０℃の低温でのＢＢｒ３の付着および拡散である。拡
散の方が、Ｐ型にドーピングした領域の損傷が最少にな
るので好ましい。低温の方が、ＮＰＮベースおよびエミ
ッタの不純物プロファイルの再分布を減少させるので好
ましい。Ｐ接点拡散は通常０．１〜０．３μｍの深さま
で行われ、Ｐ＋ポケット７２および７４を得る。この工
程でのホウ素のドーピングは、ホウ素の濃度がシリコン
中のホウ素の固体溶解度の限度に等しくなるまで、また
は少くとも１０２０原子／ａｔ？になるまで行う。この
Ｐ接点ドーピング工程の間に、Ｐ接点領域以外のすべて
の領域がマスキングされているため、Ｐ＋ポケット７２
および７４が、下のＰ型にドーピングされた領域に対し
て自己整合式に形成される。

上記のＰ接点ドーピングは下記の利点を有する。

以前の加熱工程での外部拡散による不純物の損失を補充
して、Ｐ型にドーピングした領域の接触抵抗、特にＮＰ
Ｎベース接触抵抗Ｒｂｃを大幅に減少させる。ベース接
点近傍のドーピング濃度の増大によるＮＰＮの外因性ベ
ース抵抗Ｒｂｅを減少させる。これらのベース抵抗成分
減少の総合効果により、ＮＰＮベース直列抵抗が著しく
減少する。ＬＰＮＰエミッタの直列抵抗を減少させて、
このエミッタの効率およびＬＰＮＰトランジスタの利得
を高める。Ｐ接点ドーピング工程の間ＮＰＮエミツタは
完全にマスキングされ、逆ドーピングが防止されるため
、ＮＰＮエミッタの不純物濃度プロファイル、したがっ
てその効率が保持される。ＮＰＮベース接点のドーピン
グ濃度が増大するため、ＮＰＮデバイスの逆利得も増大
し、これが組合せトランジスタ論理（ＭＴＬ）回路設計
にとって利点となる。事実、この発明の方法により製造
したＣＴＳ構造と、ベース接点への不純物の導入を制御
せずにエミッタを形成する従来技術の方法によって製造
した同じＣＴＳ構造との比較実験を行うと、下記のよう
な顕著が改善が見られた。すなわち、従来技術の方法で
製造したＣＴＳ構造より、外因性ベース抵抗は４０％低
く、ＬＰＮＰ利得（１００μＡにおける）は４５％高く
、ＮＰＮ逆利得（１００μＡにおける）は約３０％高く
なった。

次に第１図（Ｇ）に示すように、Ｎ十領域の酸化物層７
０′を適当なエツチング剤を用いて除去し、Ｎ十接点領
域を露出させる。この段階で、集積回路装置のすべての
接点領域が露出し、オーム接点がすぐに形成できる。こ
の構造には、各種の金属オーム接点を利用することがで
きる。しかし、例として、ＣＴＳセルの各エレメントに
、ケイ化白金・オーム接点７６が示されている。これは
露出したシリコンおよび窒化シリコンの表面」二に白金
金属をブランケット付着させることにより形成する。こ
の構造を、約４．　Ｏ０〜５５０℃の範囲の低温に加熱
して、シリコンと白金を反応させ、ケイ化白金を形成す
る。次に未反応の金属を従来のエツチングにより除去す
る。領域６２および６４に形成されたケイ化白金は、２
つのＳＢＤ接合のＰ側（すなわち陽極）として機能する
。遷移金属、アルミニウム、アルミニウム・銅等のブラ
ンケット金属層を、ケイ化白金および窒化シリコン層」
二に付着させる。従来のりソグラフイおよびエツチング
技術を使って、ブランケット金属層を画定し、ＮＰＮコ
レクタ接点７８、クランプされたＳＢＤ陽極とＮＰＮベ
ース（ＬＰＮＰコレクタも）の共通接点８０、丁）　Ｎ
　））エミッタ接点８２．ＬＰＮＰエミッタ接点８４お
よび入力ＳＢＤの陽極接点８６を形成する。

要約すれば、この発明は、接触表面領域を減少させるベ
ース接点領域の再酸化を用いずにＰ接触抵抗を減少させ
ることができる。これは（Ｐ高濃度にドーピングしたＮ
十領域が、Ｐ型にドーピングした領域よりもすっと速く
酸化して、Ｎ十接点領域に酸化物マスク、即ちＰ接点領
域のドーピング工程の間に、これらのＮ十領域の逆ドー
ピングを防止する働きをする酸化物マスクを形成する現
象を利用し、（２）各種のＮ−１Ｎ＋およびＰ領域中の
元の酸化物層の厚みを適当に選んで、各ドーピング工程
の間、これらの領域を選択的にマスキングしたり露出さ
せたりすることができるようにすることによって達成さ
れる。最終の補足ドーピングは、追加のマスクを用いた
り、接点と接点の間隔を増大したすせずに、Ｐ接点領域
に自己整合して行なわれる（これは最後Ｐ接点拡散がＰ
接点領域のみに行われることを意味する）。換言すれば
、この発明の方法は、接点間隔の狭い（デバイス密度の
高い）優秀な（回路遅延の極めて低い）集積デバイス／
回路を与える。

このように、この発明によれば、上記の目的および利点
を完全に満足する方法が得られる。

この発明を、バイポーラ・デバイスで構成されるＣＴＳ
セルの形成について説明したが、当事者にとって、」二
記の説明から、多くの代替、修正および変更を行うこと
ができることは明らかである。

最も広い形態では、この発明は、回路中にＮ型とＰ型の
両領域が存在し、それらの低抵抗接点を必要とする限り
、バイポーラかＦＥＴ技術かに関係なく、いかなる集積
回路にも、Ｐ接点抵抗を減少させるために応用すること
ができる。この発明は、上記の能動デバイスの製造につ
いて説明を行ったが、この発明は、受動デバイスにも、
能動および受動デバイスを組合せた回路にも同様に応用
することができる。ここで受動デバイスとは、抵抗およ
びコンデンサを含む。

Ｆ０発明の効果 Ｐ型領域とＮ型領域の酸化速度の差を利用する本発明に
よれば、極めて簡単にＰ型領域に追加のＰ型接点ドーピ
ングを自己整合式に行なうことができ、集積密度を犠牲
にすることなく、また製造工程を複雑化することなく、
接触抵抗を減じることができる。

【図面の簡単な説明】

第１図は、本発明の１実施例を製作する工程を、連続的
に断面図で示した工程図、第２図は、従来の垂直バイポ
ーラ・デバイスの断面図である。 ３０・・・・単結晶シリコン基板、３２・・・・Ｎ＋サ
ブコレクタ領域、３４・・・・エピタキシャル層、３６
・・・・酸化物マスク、３８・・・・開口部、４０・・
・・Ｎ＋コレクタ・リーチ・スルー領域、６８・・・・
薄い酸化物、７０・・・・厚い酸化物。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名）

Claims (1)

1. 【特許請求の範囲】 一表面にＰ導電型の第１の領域と、Ｎ導電型の第２の領
   域とを有する半導体基板を設け、上記基板表面上に絶縁
   層を形成し、 上記絶縁層に、上記第１および第２の領域に対応する接
   点開口部を形成し、 熱酸化によつて、上記第１の領域に対応する上記開口部
   に薄い酸化物絶縁体を、上記第２の領域に対応する上記
   開口部に厚い酸化物絶縁体を形成し、 上記第２の領域に対応する上記開口部の上記絶縁体を実
   質的に保持しながら、上記第１の領域に対応する上記開
   口部の上記絶縁体を除去し、上記第１の領域に対応する
   上記開口部を介して、上記第１の領域中にＰ導電型の不
   純物を導入して接触抵抗を減少させ、 上記第２の領域に対応する上記開口部の上記絶縁体を除
   去し、 上記の各接点開口部を介して上記第１および第２の領域
   に対してオーム接点を形成すること、を含む、Ｐ型領域
   に低抵抗オーム接点を形成する方法。