JPH11340245A - サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域 - Google Patents
サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域Info
- Publication number
- JPH11340245A JPH11340245A JP11086071A JP8607199A JPH11340245A JP H11340245 A JPH11340245 A JP H11340245A JP 11086071 A JP11086071 A JP 11086071A JP 8607199 A JP8607199 A JP 8607199A JP H11340245 A JPH11340245 A JP H11340245A
- Authority
- JP
- Japan
- Prior art keywords
- dose
- region
- base
- implant
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- 239000007943 implant Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 229910015900 BF3 Inorganic materials 0.000 claims description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 2
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 バイポーラトランジスタのベース及びエミッ
タ領域の製造方法を提供する。 【解決手段】 第１の重くドープしたＰ型ポリシリコン
層６を堆積し、第１のポリシリコン層の中央部分を取り
除き、熱酸化物層８を成長させ、第１のドーズでＰ型注
入３０を行い、第１のポリＳｉ層の内側周辺にシリコン
窒化物スペーサ１５を形成し、第２のドーズで第２のＰ
型注入３１を行い、中央の酸化物層８を取り除き、第２
のＮ型ポリシリコン層１８を堆積し、高速熱アニールを
行う工程を含み、第２のドーズがベース−エミッタ接合
の特性を最適化するように選択され、第１のドーズが第
２のドーズより小さい。
タ領域の製造方法を提供する。 【解決手段】 第１の重くドープしたＰ型ポリシリコン
層６を堆積し、第１のポリシリコン層の中央部分を取り
除き、熱酸化物層８を成長させ、第１のドーズでＰ型注
入３０を行い、第１のポリＳｉ層の内側周辺にシリコン
窒化物スペーサ１５を形成し、第２のドーズで第２のＰ
型注入３１を行い、中央の酸化物層８を取り除き、第２
のＮ型ポリシリコン層１８を堆積し、高速熱アニールを
行う工程を含み、第２のドーズがベース−エミッタ接合
の特性を最適化するように選択され、第１のドーズが第
２のドーズより小さい。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＩＣＭＯＳ集積
回路製造技術におけるバイポーラトランジスタの製造に
関し、特に、バイポーラ部品及び相補形のＭＯＳ（ＣＭ
ＯＳ）部品に関する。
回路製造技術におけるバイポーラトランジスタの製造に
関し、特に、バイポーラ部品及び相補形のＭＯＳ（ＣＭ
ＯＳ）部品に関する。
【０００２】本発明はさらに具体的に、マスク上に型取
られた要素の寸法が、０．４μｍ以下、例えば０．２か
ら０．３５μｍである技術に関する。
られた要素の寸法が、０．４μｍ以下、例えば０．２か
ら０．３５μｍである技術に関する。
【０００３】
【従来の技術】本発明が適用するＢＩＣＭＯＳ型技術
は、１９９６年１１月１９日に出願されたフランス特許
Ｎｏ９６／１４４０８、Ｎｏ９６／１４４０９、Ｎｏ９
６／１４４１０、Ｎｏ９６／１４４１１、Ｎｏ９６／１
４４１２、１９９６年１２月２０日出願のＮｏ９６／１
６０６５、１９９６年１２月２７日出願のＮｏ９６／１
６３３７、及び１９９８年１月３０日出願のＮｏ９８／
０１３１３に記載されている。これらの出願は全てここ
に参照として組み入れている。
は、１９９６年１１月１９日に出願されたフランス特許
Ｎｏ９６／１４４０８、Ｎｏ９６／１４４０９、Ｎｏ９
６／１４４１０、Ｎｏ９６／１４４１１、Ｎｏ９６／１
４４１２、１９９６年１２月２０日出願のＮｏ９６／１
６０６５、１９９６年１２月２７日出願のＮｏ９６／１
６３３７、及び１９９８年１月３０日出願のＮｏ９８／
０１３１３に記載されている。これらの出願は全てここ
に参照として組み入れている。
【０００４】こうした技術を有するバイポーラトランジ
スタの構造は、図１から４の簡略化した断面図に関連
し、以下に説明される。
スタの構造は、図１から４の簡略化した断面図に関連
し、以下に説明される。
【０００５】図１に示すように、構造はＮ＋型の埋め込
み層２とその上に形成されるＮ型の軽くドープしたエピ
タキシアル層３を含むＰ型基板１に形成される。活性領
域は酸化物領域４により画定される。活性領域の上方
は、Ｐ型のドープしたポリシリコン層６及び保護酸化物
層７が順次堆積している。層６及び７は活性領域の中央
部分のレベルで共に開口している。層６及び７のエッチ
ングに際し、エピタキシアル層３の上表面が必然的にわ
ずかに食い込んでいることに留意すべきである。この
後、熱酸化が行われ、ポリシリコン層６の側面及びエピ
タキシアル層の中央部分の表面に、例えばおよそ５nmの
厚さを有する薄い酸化物層８を形成する。この工程の
間、ポリシリコン６に含まれるＰ型ドーパントがエピタ
キシアル層３内で拡散して、非真性のベース領域１０を
形成する。その後、Ｐ型ドーパント、例えばボロンが注
入される。注入領域はＸで表示された符号１１に示され
る。さらにボロン注入前に非常に高いエネルギーのＮ型
注入が行われ、エピタキシアル層３よりさらに重くドー
プした、下部コレクタ領域１２を形成する。
み層２とその上に形成されるＮ型の軽くドープしたエピ
タキシアル層３を含むＰ型基板１に形成される。活性領
域は酸化物領域４により画定される。活性領域の上方
は、Ｐ型のドープしたポリシリコン層６及び保護酸化物
層７が順次堆積している。層６及び７は活性領域の中央
部分のレベルで共に開口している。層６及び７のエッチ
ングに際し、エピタキシアル層３の上表面が必然的にわ
ずかに食い込んでいることに留意すべきである。この
後、熱酸化が行われ、ポリシリコン層６の側面及びエピ
タキシアル層の中央部分の表面に、例えばおよそ５nmの
厚さを有する薄い酸化物層８を形成する。この工程の
間、ポリシリコン６に含まれるＰ型ドーパントがエピタ
キシアル層３内で拡散して、非真性のベース領域１０を
形成する。その後、Ｐ型ドーパント、例えばボロンが注
入される。注入領域はＸで表示された符号１１に示され
る。さらにボロン注入前に非常に高いエネルギーのＮ型
注入が行われ、エピタキシアル層３よりさらに重くドー
プした、下部コレクタ領域１２を形成する。
【０００６】従来、コレクタ接触は、図示していない
が、埋め込み層２と接触し、その表面まで及ぶＮ＋型拡
散領域によって回復する。このコレクタ構造は、従来構
造なので、以下の説明には図示及び記述されない。
が、埋め込み層２と接触し、その表面まで及ぶＮ＋型拡
散領域によって回復する。このコレクタ構造は、従来構
造なので、以下の説明には図示及び記述されない。
【０００７】次の工程では、図２に示すように、複合ス
ペーサが形成される。これらのスペーサは薄いシリコン
窒化物層、続いてポリシリコン層を堆積することによっ
て形成される。ポリシリコン層を異方性エッチングした
後、ポリシリコンスペーサ１４だけが残る。この後、シ
リコン窒化物はエッチングされ、ポリシリコンの下にシ
リコン窒化物１５の一部だけが残る。
ペーサが形成される。これらのスペーサは薄いシリコン
窒化物層、続いてポリシリコン層を堆積することによっ
て形成される。ポリシリコン層を異方性エッチングした
後、ポリシリコンスペーサ１４だけが残る。この後、シ
リコン窒化物はエッチングされ、ポリシリコンの下にシ
リコン窒化物１５の一部だけが残る。
【０００８】従来の酸化物スペーサあるいは窒化物スペ
ーサの形成に対して、こうした複合スペーサを形成する
利点は、優れた絶縁が得られ、非常に正確な寸法の決定
が可能なことである。複合スペーサの幅は実質的にポリ
シリコンの厚さによって決定される。ポリシリコンのエ
ッチングはプラズマによって、例えば３０nmの厚さを有
する窒化物層上で停止する。窒化物のエッチングは化学
的に行われ、酸化物層上で停止する。選択度は極めて高
いので、酸化物７及び８は消費されない。その後シリコ
ン酸化物のエッチングが化学的に行われるが、シリコン
消費は生じない。本工程の後、重くドープしたＮ型ポリ
シリコン層１８が堆積され、本層は好ましくはシリコン
酸化物層１９で被覆される。図３に示す構造はこのよう
に得られる。
ーサの形成に対して、こうした複合スペーサを形成する
利点は、優れた絶縁が得られ、非常に正確な寸法の決定
が可能なことである。複合スペーサの幅は実質的にポリ
シリコンの厚さによって決定される。ポリシリコンのエ
ッチングはプラズマによって、例えば３０nmの厚さを有
する窒化物層上で停止する。窒化物のエッチングは化学
的に行われ、酸化物層上で停止する。選択度は極めて高
いので、酸化物７及び８は消費されない。その後シリコ
ン酸化物のエッチングが化学的に行われるが、シリコン
消費は生じない。本工程の後、重くドープしたＮ型ポリ
シリコン層１８が堆積され、本層は好ましくはシリコン
酸化物層１９で被覆される。図３に示す構造はこのよう
に得られる。
【０００９】その後、高速熱アニールが例えば１０４０
℃の温度で４０秒間行われ、図４に示される形の拡散構
造を得る。ポリシリコン１８から拡散され、注入領域１
１の拡散から生じるＰ型ベース領域に形成されるエミッ
タ領域２０がこのように得られる。ベースを詳細に考慮
すると、Ｐ型のドープしたポリシリコン６からの拡散で
生じる非真性ベース領域１０、エミッタ領域２０の下方
にある真性ベース領域２２及び真性ベース領域と非真性
ベース領域の間にあって、複合スペーサの下にある中間
領域２４の３つの領域に分けられる。
℃の温度で４０秒間行われ、図４に示される形の拡散構
造を得る。ポリシリコン１８から拡散され、注入領域１
１の拡散から生じるＰ型ベース領域に形成されるエミッ
タ領域２０がこのように得られる。ベースを詳細に考慮
すると、Ｐ型のドープしたポリシリコン６からの拡散で
生じる非真性ベース領域１０、エミッタ領域２０の下方
にある真性ベース領域２２及び真性ベース領域と非真性
ベース領域の間にあって、複合スペーサの下にある中間
領域２４の３つの領域に分けられる。
【００１０】以前は、中間領域２４と真性領域２２は同
じ注入１１から生じることから、中間領域２４は真性領
域２２のように拡散することを期待されていた。実際に
は、領域２４はそれほど深くまで拡散せず、従って一層
濃縮して残っている。本現象を説明する様々な理由が見
つかるかもしれないが、これは領域２４上のシリコン窒
化物スペーサ１４の存在と多分つながりがある。このこ
とは領域２２に対して領域２４の比較的高いドーピング
レベルが、ベースへのアクセスの抵抗を減少する傾向に
あるために好都合のようである。しかし本発明による部
品が非常に小さい寸法であるので、領域２４の均質な横
の大きさは実際には５０から８０nm程度だけで、その抵
抗は、本構造の他の浮遊抵抗要素のそれと比較してとに
かく小さい。逆に、高いドーピング密度の領域が接合２
０の端付近に配置されるという事実が、ベース−エミッ
タ接合の順方向の電流−電圧特性を劣化させる傾向とな
り、従ってトランジスタの利得を減少させる傾向にな
る。
じ注入１１から生じることから、中間領域２４は真性領
域２２のように拡散することを期待されていた。実際に
は、領域２４はそれほど深くまで拡散せず、従って一層
濃縮して残っている。本現象を説明する様々な理由が見
つかるかもしれないが、これは領域２４上のシリコン窒
化物スペーサ１４の存在と多分つながりがある。このこ
とは領域２２に対して領域２４の比較的高いドーピング
レベルが、ベースへのアクセスの抵抗を減少する傾向に
あるために好都合のようである。しかし本発明による部
品が非常に小さい寸法であるので、領域２４の均質な横
の大きさは実際には５０から８０nm程度だけで、その抵
抗は、本構造の他の浮遊抵抗要素のそれと比較してとに
かく小さい。逆に、高いドーピング密度の領域が接合２
０の端付近に配置されるという事実が、ベース−エミッ
タ接合の順方向の電流−電圧特性を劣化させる傾向とな
り、従ってトランジスタの利得を減少させる傾向にな
る。
【００１１】
【発明が解決しようとする課題】本発明の目的は、バイ
ポーラトランジスタのエミッタ−ベース接合の特性を改
良して製造する方法を提供することにある。
ポーラトランジスタのエミッタ−ベース接合の特性を改
良して製造する方法を提供することにある。
【００１２】本発明の他の目的は、従来技術の方法に対
してマスキング及びエッチング工程の数を増やさない方
法を提供することにある。
してマスキング及びエッチング工程の数を増やさない方
法を提供することにある。
【００１３】
【課題を解決するための手段】これら及びその他の目的
を達成するために、本発明は第２導電形の第１の重くド
ープしたポリシリコン層を堆積し、第１ポリシリコン層
の中央部分を取り除き、熱酸化物層を成長させ、第１の
ドーズで第２導電形の注入を行い、第１のポリシリコン
層の内側周辺でシリコン窒化物スペーサを形成し、第２
のドーズで第２導電形の第２の注入を行い、中央の酸化
物層を取り除き、第１導電形の第２ポリシリコン層を堆
積し、高速熱アニールを行う工程を含み、第２のドーズ
がベース−エミッタ接合の特性を最適化するように選択
され、第１のドーズが第２のドーズより小さい、第１導
電形の活性領域におけるバイポーラトランジスタのベー
ス及びエミッタ領域の製造方法を提供する。
を達成するために、本発明は第２導電形の第１の重くド
ープしたポリシリコン層を堆積し、第１ポリシリコン層
の中央部分を取り除き、熱酸化物層を成長させ、第１の
ドーズで第２導電形の注入を行い、第１のポリシリコン
層の内側周辺でシリコン窒化物スペーサを形成し、第２
のドーズで第２導電形の第２の注入を行い、中央の酸化
物層を取り除き、第１導電形の第２ポリシリコン層を堆
積し、高速熱アニールを行う工程を含み、第２のドーズ
がベース−エミッタ接合の特性を最適化するように選択
され、第１のドーズが第２のドーズより小さい、第１導
電形の活性領域におけるバイポーラトランジスタのベー
ス及びエミッタ領域の製造方法を提供する。
【００１４】本発明の実施形態によれば、第１導電形は
Ｎ型で第２導電形はＰ型である。
Ｎ型で第２導電形はＰ型である。
【００１５】本発明の実施形態によれば、第１のドーズ
はボロン（Ｂ１１）注入から生じ、第２のドーズはボロ
ンフッ化物（ＢＦ２）注入から生じる。
はボロン（Ｂ１１）注入から生じ、第２のドーズはボロ
ンフッ化物（ＢＦ２）注入から生じる。
【００１６】本発明の実施形態によれば、第１の注入は
５ｋｅＶエネルギーのもと、０．７から１×１０１３a
t./cm2のドーズで行われ、第２の注入は２５ｋｅＶエネ
ルギーのもと３から５×１０１３at./cm2のドーズで行
われる。
５ｋｅＶエネルギーのもと、０．７から１×１０１３a
t./cm2のドーズで行われ、第２の注入は２５ｋｅＶエネ
ルギーのもと３から５×１０１３at./cm2のドーズで行
われる。
【００１７】本発明はまた、ベース領域が第１のドーピ
ングレベルの第１中央部分、第２のドーピングレベルの
第１周辺部分、第３のドーピングレベルの第２周辺部分
を含み、第２ドーピングレベルが第１のレベルより小さ
く、第１のレベルが第３のレベルより小さいバイポーラ
トランジスタを提供する。
ングレベルの第１中央部分、第２のドーピングレベルの
第１周辺部分、第３のドーピングレベルの第２周辺部分
を含み、第２ドーピングレベルが第１のレベルより小さ
く、第１のレベルが第３のレベルより小さいバイポーラ
トランジスタを提供する。
【００１８】本発明の実施形態によれば、第１の周辺領
域は窒化物スペーサの下に配置されている。
域は窒化物スペーサの下に配置されている。
【００１９】本発明のさらなる目的、特徴及び利点は、
添付の図面と関連し、以下の具体的な実施形態の非限定
的な記述で詳細に論じられる。
添付の図面と関連し、以下の具体的な実施形態の非限定
的な記述で詳細に論じられる。
【００２０】
【発明の実施の形態】本発明による方法は、図１及び２
に関連して記述及び示される同じ最初の工程から始ま
る。
に関連して記述及び示される同じ最初の工程から始ま
る。
【００２１】しかし、図１の工程で、符号３０で表示さ
れるＰ型ドーパントのドープは、バイポーラトランジス
タのベース形成の標準的ドーズより小さくなるよう選択
される。例えば３×１０１３atoms/cm2のドーズでのボ
ロンＢ１１注入ではなく、０．７から１×１０１３atom
s/cm2のドーズでのボロンＢ１１注入である。それか
ら、図２の工程の後、エピタキシアル層３の表面上の薄
い酸化物層８を取り除く前に、符号３１で表示される相
補形のＰ型注入が行われる。この時のこの注入はバイポ
ーラトランジスタのベースを形成するために必要とする
ドーズを有する。
れるＰ型ドーパントのドープは、バイポーラトランジス
タのベース形成の標準的ドーズより小さくなるよう選択
される。例えば３×１０１３atoms/cm2のドーズでのボ
ロンＢ１１注入ではなく、０．７から１×１０１３atom
s/cm2のドーズでのボロンＢ１１注入である。それか
ら、図２の工程の後、エピタキシアル層３の表面上の薄
い酸化物層８を取り除く前に、符号３１で表示される相
補形のＰ型注入が行われる。この時のこの注入はバイポ
ーラトランジスタのベースを形成するために必要とする
ドーズを有する。
【００２２】次の工程は、図３及び４に関連して記述及
び図示されていることと同じである。しかしながら図６
に関連して非常に簡略化して示される、高速熱アニール
の後の結果に留意すべきである。非真性ベース領域１
０、真性ベース領域３２及びエミッタ領域２０は実質上
図４に関連して記述されていることと同じである。しか
し、中間ベース領域３４はもちろん図４の領域２４ほど
重くドープされていない。というのは、より小さい注入
ドーズから生じるためである。さらに真性ベース領域３
２は、最も重くドープされた部分において、横方向に延
びているエミッタ領域２０の下のみに広がっている。そ
れによって、真性ベース注入は、もはやエミッタ領域の
端に沿った表面まで広がらず、高いドーピング勾配を確
保するため最適化され、接合周辺の特性に悪影響を及ぼ
すことはない。これによって高い動範囲と低いノイズを
有するトランジスタを得ることができる。従ってエミッ
タ−ベース電流はより小さくなり、トランジスタの利得
はより大きくなることが確実となる。
び図示されていることと同じである。しかしながら図６
に関連して非常に簡略化して示される、高速熱アニール
の後の結果に留意すべきである。非真性ベース領域１
０、真性ベース領域３２及びエミッタ領域２０は実質上
図４に関連して記述されていることと同じである。しか
し、中間ベース領域３４はもちろん図４の領域２４ほど
重くドープされていない。というのは、より小さい注入
ドーズから生じるためである。さらに真性ベース領域３
２は、最も重くドープされた部分において、横方向に延
びているエミッタ領域２０の下のみに広がっている。そ
れによって、真性ベース注入は、もはやエミッタ領域の
端に沿った表面まで広がらず、高いドーピング勾配を確
保するため最適化され、接合周辺の特性に悪影響を及ぼ
すことはない。これによって高い動範囲と低いノイズを
有するトランジスタを得ることができる。従ってエミッ
タ−ベース電流はより小さくなり、トランジスタの利得
はより大きくなることが確実となる。
【００２３】図７は図６の中央部分を拡大しているが、
さらに簡略化した方法で示している。寸法例はナノメー
トルで本図に表示されている。図示された実施形態にお
いて、複合スペーサの開口部の幅は３５０nm、真性ベー
スの幅は３５０nm、そして真性ベースと非真性ベースの
間の中間ベースの幅はたった５０nmであることは留意す
べきである。好ましくは中間段階に相当する第１の注入
は、５ｋｅＶエネルギーのもと０．７から１×１０１３
atoms/cm2のドーズのボロンＢ１１注入である。第２の
注入は、好ましくはＢＦ２注入で、それほど拡散しない
ボロン原子を得ることができ、２５ｋｅＶエネルギーの
もと、３から５×１０１３atoms/cm2の桁のドーズであ
る。ボロン原子の進入の深さは両方の場合とも同じであ
る。ボロンフッ化物注入は、アニールに際し拡散の減少
を可能とし、従って真性ベースの高い拡散勾配を得るこ
とができる一方で、より高いエネルギーで行えるのでよ
りよくコントロールできる。従来技術の方法での単一の
ＢＦ２注入は、それほど拡散せずさらに濃縮されていた
と思われる中間領域を提供する傾向にあったため、シス
テムにさらなるダメージを与えていたであろうというこ
とは注目すべきである。
さらに簡略化した方法で示している。寸法例はナノメー
トルで本図に表示されている。図示された実施形態にお
いて、複合スペーサの開口部の幅は３５０nm、真性ベー
スの幅は３５０nm、そして真性ベースと非真性ベースの
間の中間ベースの幅はたった５０nmであることは留意す
べきである。好ましくは中間段階に相当する第１の注入
は、５ｋｅＶエネルギーのもと０．７から１×１０１３
atoms/cm2のドーズのボロンＢ１１注入である。第２の
注入は、好ましくはＢＦ２注入で、それほど拡散しない
ボロン原子を得ることができ、２５ｋｅＶエネルギーの
もと、３から５×１０１３atoms/cm2の桁のドーズであ
る。ボロン原子の進入の深さは両方の場合とも同じであ
る。ボロンフッ化物注入は、アニールに際し拡散の減少
を可能とし、従って真性ベースの高い拡散勾配を得るこ
とができる一方で、より高いエネルギーで行えるのでよ
りよくコントロールできる。従来技術の方法での単一の
ＢＦ２注入は、それほど拡散せずさらに濃縮されていた
と思われる中間領域を提供する傾向にあったため、シス
テムにさらなるダメージを与えていたであろうというこ
とは注目すべきである。
【００２４】本発明は、具体的な実施形態と十分に定義
された一連の工程の背景を記述しているが、さらに広
く、小さい寸法のバイポーラトランジスタの製造に適用
する。本発明の基本的な特徴は、横に広がるエミッタ領
域の完全に下に配置される真性ベース領域、真性ベース
領域より軽くドープした中間周辺領域及び第２のさらに
重くドープした非真性ベース周辺領域が提供されること
である。本発明は特に、中間ベース領域が窒化物スペー
サの下に配置される場合に適用する。
された一連の工程の背景を記述しているが、さらに広
く、小さい寸法のバイポーラトランジスタの製造に適用
する。本発明の基本的な特徴は、横に広がるエミッタ領
域の完全に下に配置される真性ベース領域、真性ベース
領域より軽くドープした中間周辺領域及び第２のさらに
重くドープした非真性ベース周辺領域が提供されること
である。本発明は特に、中間ベース領域が窒化物スペー
サの下に配置される場合に適用する。
【００２５】もちろん本発明はその注入及び適用に関し
て、当業者が容易に心に浮かぶ様々な改変、変型及び改
良を有する。こうした改変、変型及び改良は本発明の一
部であり、本発明の精神及び範囲内にあることを意図し
ている。従って前述の説明は、例示的なものであって限
定的に示すものではない。本発明は、前述の特許請求の
範囲及びその均等範囲に定義されるもののみに限定され
る。
て、当業者が容易に心に浮かぶ様々な改変、変型及び改
良を有する。こうした改変、変型及び改良は本発明の一
部であり、本発明の精神及び範囲内にあることを意図し
ている。従って前述の説明は、例示的なものであって限
定的に示すものではない。本発明は、前述の特許請求の
範囲及びその均等範囲に定義されるもののみに限定され
る。
【図１】バイポーラトランジスタのエミッタ−ベース領
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
【図２】バイポーラトランジスタのエミッタ−ベース領
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
【図３】バイポーラトランジスタのエミッタ−ベース領
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
【図４】バイポーラトランジスタのエミッタ−ベース領
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
域を製造する一連の工程を示す半導体構成要素の簡略化
した断面図である。
【図５】バイポーラトランジスタのエミッタ−ベース領
域を製造する図１の方法の、本発明による代案の一連の
工程を示している。
域を製造する図１の方法の、本発明による代案の一連の
工程を示している。
【図６】バイポーラトランジスタのエミッタ−ベース領
域を製造する図１の方法の、本発明による代案の一連の
工程を示している。
域を製造する図１の方法の、本発明による代案の一連の
工程を示している。
【図７】図６の構造の拡大部分を、寸法例を表示して図
式的に示している。
式的に示している。
１ Ｐ型基板 ２ 埋め込み層 ３ Ｎ型の軽くドープしたエピタキシアル層 ４ 酸化物層 ６ Ｐ型のドープしたポリシリコン層 ７ 保護酸化物層 ８ 薄い酸化物層 １０ 非真性ベース領域 １１ 注入領域 １２ コレクタ領域 １４ ポリシリコンスペーサ １５ シリコン窒化物スペーサ １８ 重くドープしたＮ型ポリシリコン層 １９ シリコン酸化物層 ２０ エミッタ領域 ２２ 真性ベース領域 ２４ 中間領域 ３０ 第１の注入 ３１ 第２の注入 ３２ 真性ベース領域 ３４ 中間ベース領域
Claims (4)
- 【請求項１】 第２導電形の第１の重くドープしたポリ
シリコン層（６）を堆積し、 第１のポリシリコン層の中央部分を取り除き、 熱酸化物層（８）を成長させ、 第１のドーズで第２導電形の注入（３０）を行い、 第１のポリシリコン層の内側周辺でシリコン窒化物スペ
ーサ（１５）を形成し、 第２のドーズで第２導電形の第２の注入（３１）を行
い、 中央の酸化物層を取り除き、 第１導電形の第２のポリシリコン層（１８）を堆積し、 高速熱アニールを行う工程を含み、 第２のドーズがベース−エミッタ接合の特性を最適化す
るように選択され、第１のドーズが第２のドーズより小
さいことを特徴とする、 第１導電形の活性領域内におけるバイポーラトランジス
タのベース及びエミッタ領域の製造方法。 - 【請求項２】 第１導電形がＮ型で、第２導電形がＰ型
であることを特徴とする請求項１に記載の方法。 - 【請求項３】 第１のドーズがボロン（Ｂ１１）注入か
ら生じ、第２のドーズがボロンフッ化物（ＢＦ２）注入
から生じることを特徴とする請求項１に記載の方法。 - 【請求項４】 第１の注入が５ｋｅＶエネルギーのも
と、０．７から１×１０１３at./cm2のドーズで行わ
れ、第２の注入が２５ｋｅＶエネルギーのもと３から５
×１０１３at./cm2のドーズで行われることを特徴とす
る請求項３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9804206 | 1998-03-31 | ||
| FR9804206A FR2776828B1 (fr) | 1998-03-31 | 1998-03-31 | Region de base-emetteur d'un transistor bipolaire submicronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340245A true JPH11340245A (ja) | 1999-12-10 |
Family
ID=9524864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11086071A Withdrawn JPH11340245A (ja) | 1998-03-31 | 1999-03-29 | サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6376322B1 (ja) |
| EP (1) | EP0949666B8 (ja) |
| JP (1) | JPH11340245A (ja) |
| DE (1) | DE69932199D1 (ja) |
| FR (1) | FR2776828B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492237B2 (en) * | 2001-02-12 | 2002-12-10 | Maxim Integrated Products, Inc. | Method of forming an NPN device |
| SE0200177L (sv) * | 2002-01-21 | 2003-07-22 | Ericsson Telefon Ab L M | Anordning för att förhindra kortslutning i en bip olär dubbelpolytransistor samt förfarande för att framställa en dylik anordning |
| US6767798B2 (en) * | 2002-04-09 | 2004-07-27 | Maxim Integrated Products, Inc. | Method of forming self-aligned NPN transistor with raised extrinsic base |
| US20090250785A1 (en) * | 2008-04-02 | 2009-10-08 | Thomas Joseph Krutsick | Methods of forming a shallow base region of a bipolar transistor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748420B2 (ja) * | 1988-08-12 | 1998-05-06 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
| GB2236901A (en) * | 1989-09-20 | 1991-04-17 | Philips Nv | A method of manufacturing a semiconductor device |
| US5489541A (en) * | 1995-04-14 | 1996-02-06 | United Microelectronics Corporation | Process of fabricating a bipolar junction transistor |
| KR0158065B1 (ko) * | 1995-05-29 | 1998-12-01 | 스기야마 가즈히코 | 반도체 집적회로장치 및 그 제조방법 |
| EP0766295A1 (en) * | 1995-09-29 | 1997-04-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for forming a high frequency bipolar transistor structure comprising an oblique implantation step |
-
1998
- 1998-03-31 FR FR9804206A patent/FR2776828B1/fr not_active Expired - Fee Related
-
1999
- 1999-03-29 JP JP11086071A patent/JPH11340245A/ja not_active Withdrawn
- 1999-03-30 US US09/281,028 patent/US6376322B1/en not_active Expired - Lifetime
- 1999-03-31 DE DE69932199T patent/DE69932199D1/de not_active Expired - Lifetime
- 1999-03-31 EP EP99410028A patent/EP0949666B8/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2776828B1 (fr) | 2003-01-03 |
| US6376322B1 (en) | 2002-04-23 |
| EP0949666A1 (fr) | 1999-10-13 |
| EP0949666B1 (fr) | 2006-07-05 |
| DE69932199D1 (de) | 2006-08-17 |
| FR2776828A1 (fr) | 1999-10-01 |
| EP0949666B8 (fr) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543224B2 (ja) | 半導体装置とその製造方法 | |
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| JPH06112493A (ja) | 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法およびこの方法により製造したトランジスタ | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| JPH0361337B2 (ja) | ||
| JP3459657B2 (ja) | 半導体装置の製造方法 | |
| JP3353778B2 (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| KR0169266B1 (ko) | 고속 바이폴라 트랜지스터의 제조방법 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US6984872B2 (en) | Method for fabricating an NPN transistor in a BICMOS technology | |
| EP0036499B1 (en) | A polysilicon-base self-aligned bipolar transistor process | |
| JPH11340245A (ja) | サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域 | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| JP3332037B2 (ja) | 基板の上表面に二つの自己整列型領域を定める方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR950000139B1 (ko) | 바이폴라(Bipolar) 트랜지스터 및 그 제조방법 | |
| KR940002396B1 (ko) | 고속상보형 바이폴라소자의 제조방법 | |
| KR0186022B1 (ko) | 바이폴라 npn 트랜지스터 제조방법 | |
| KR920005127B1 (ko) | 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |