JP3332037B2 - 基板の上表面に二つの自己整列型領域を定める方法 - Google Patents
基板の上表面に二つの自己整列型領域を定める方法Info
- Publication number
- JP3332037B2 JP3332037B2 JP2000322516A JP2000322516A JP3332037B2 JP 3332037 B2 JP3332037 B2 JP 3332037B2 JP 2000322516 A JP2000322516 A JP 2000322516A JP 2000322516 A JP2000322516 A JP 2000322516A JP 3332037 B2 JP3332037 B2 JP 3332037B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- spacer
- protective layer
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 title claims description 44
- 239000010410 layer Substances 0.000 claims description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000011247 coating layer Substances 0.000 claims 2
- 239000002019 doping agent Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、基板の上表面に
二つの自己整列型(self-aligned)領域を定める方法に関
する。
二つの自己整列型(self-aligned)領域を定める方法に関
する。
【０００２】この方法はより詳細には半導体素子、とり
わけ集積回路の製造に適用できる。
わけ集積回路の製造に適用できる。
【０００３】
【従来の技術】集積回路の製造段階では多くのホトエッ
チング段階を経て半導体基板上に連続した領域と層を定
めることを通常行う。しかし、特徴の異なる二つのホト
リソグラフィック工程により定められる領域（二つの特
徴の異なるマスク）は二つの連続したマスク間のアライ
メントに許容誤差があるため理想的なアライメントを得
ることができないことが良く知られている。
チング段階を経て半導体基板上に連続した領域と層を定
めることを通常行う。しかし、特徴の異なる二つのホト
リソグラフィック工程により定められる領域（二つの特
徴の異なるマスク）は二つの連続したマスク間のアライ
メントに許容誤差があるため理想的なアライメントを得
ることができないことが良く知られている。
【０００４】この為種々のセルフアライメント技術が開
発され基板の上表面に定められかつ距離が正確である領
域を得ている。
発され基板の上表面に定められかつ距離が正確である領
域を得ている。
【０００５】スペーサを使用したセルフアライメント技
術の一般例を図１に示す。絶縁領域２で区切られた能動
領域が基板１上に定められる。半導体基板の場合、該領
域２は例えばロコス(LOCOS)方法で形成された層であり
厚い酸化領域である。又は図示の例では該基板内に作ら
れたトレンチ内に形成された酸化物である。次に、該能
動領域の一部の上にある領域４内に開口を備えている層
３が堆積される。この工程の後、通常、スペーサ５が該
開口領域の境に形成される。この様に、該スペーサの前
方に配置された第一の領域Ａ１と該スペーサの後方に配
置された第二の領域Ａ２が定められる。これら二つの領
域間の距離は二つのマスクの連続した位置決めによるの
ではなく、該スペーサの長さ、即ち層３の厚さと該スペ
ーサの形成方法のみにより定まる。基板１が半導体の場
合、該領域Ａ１は例えばドーパントの注入を受け、該領
域Ａ２は例えば層３の下側部分の下に含まれるドーパン
トにより変化を受ける。該層３は接触層でもある。
術の一般例を図１に示す。絶縁領域２で区切られた能動
領域が基板１上に定められる。半導体基板の場合、該領
域２は例えばロコス(LOCOS)方法で形成された層であり
厚い酸化領域である。又は図示の例では該基板内に作ら
れたトレンチ内に形成された酸化物である。次に、該能
動領域の一部の上にある領域４内に開口を備えている層
３が堆積される。この工程の後、通常、スペーサ５が該
開口領域の境に形成される。この様に、該スペーサの前
方に配置された第一の領域Ａ１と該スペーサの後方に配
置された第二の領域Ａ２が定められる。これら二つの領
域間の距離は二つのマスクの連続した位置決めによるの
ではなく、該スペーサの長さ、即ち層３の厚さと該スペ
ーサの形成方法のみにより定まる。基板１が半導体の場
合、該領域Ａ１は例えばドーパントの注入を受け、該領
域Ａ２は例えば層３の下側部分の下に含まれるドーパン
トにより変化を受ける。該層３は接触層でもある。
【０００６】この従来の方法をＮＰＮトランジスタのベ
ース−エミッタ領域の形成に適用する周知の例を図２Ａ
及び図２Ｂに示す。
ース−エミッタ領域の形成に適用する周知の例を図２Ａ
及び図２Ｂに示す。
【０００７】図２Ａに示す様に、基板１の能動領域は厚
い酸化物のトレンチ２で区切られている。この基板上に
Ｐ型ドーピングのポリシリコン層１１と酸化ケイ素の層
１２が連続的に形成されている。中央の開口４がエッチ
ングされる。熱酸化工程により全ての露出シリコン表面
上に薄い酸化物層１３が形成される。次にＰ型のドーパ
ントが注入されＮＰＮトランジスタの真性ベース１５を
形成する。この注入のアニーリングを行う間、層１１内
に含まれるＰ型のドーパントは該基板内への拡散を開始
しエキストリンシック領域１６を形成する。
い酸化物のトレンチ２で区切られている。この基板上に
Ｐ型ドーピングのポリシリコン層１１と酸化ケイ素の層
１２が連続的に形成されている。中央の開口４がエッチ
ングされる。熱酸化工程により全ての露出シリコン表面
上に薄い酸化物層１３が形成される。次にＰ型のドーパ
ントが注入されＮＰＮトランジスタの真性ベース１５を
形成する。この注入のアニーリングを行う間、層１１内
に含まれるＰ型のドーパントは該基板内への拡散を開始
しエキストリンシック領域１６を形成する。
【０００８】図２Ｂに示す次の工程で、スペーサは例え
ば薄い窒化ケイ素の層１７とポリシリコン又は酸化ケイ
素の層１８を連続的に堆積し、更に層１８を異方性エッ
チングし、該１８によりマスクされている層１７を選択
的にエッチングすることにより形成される。最後に、Ｎ
型ドーピングポリシリコン層１９が堆積され、Ｐ型ベー
ス領域１５内に浅い(shallow)Ｎ型エミッタ領域２０を
形成するためのソースとして使用される。
ば薄い窒化ケイ素の層１７とポリシリコン又は酸化ケイ
素の層１８を連続的に堆積し、更に層１８を異方性エッ
チングし、該１８によりマスクされている層１７を選択
的にエッチングすることにより形成される。最後に、Ｎ
型ドーピングポリシリコン層１９が堆積され、Ｐ型ベー
ス領域１５内に浅い(shallow)Ｎ型エミッタ領域２０を
形成するためのソースとして使用される。
【０００９】この様にエミッタ２０とエキストリンシッ
クベース１６間の横方向の長さは、該スペーサの長さと
製造方法の特徴とにより定まる。
クベース１６間の横方向の長さは、該スペーサの長さと
製造方法の特徴とにより定まる。
【００１０】
【発明が解決しようとする課題】前述のアライメント方
法は十分満足できる方法であるが、適用できない多くの
状況があることに注意する必要がある。例えば、該方法
は層３の材料（図２Ａの特別な場合ではＰ型のドーピン
グポリシリコン１１）が領域Ａ１内の基板に対し堆積に
より乱れを与える時使用することができない。問題は更
に層３をエッチングする間に領域Ａ１の特性が変化する
危険性がある時生ずる。この最後の問題は例えば該基板
の上表面が前記の薄い能動層、例えばＳｉＧｅで覆われ
ており、更に該層３がポリシリコンの時生ずる；該ポリ
シリコンエッチングはＳｉＧｅがオーバーエッチングす
る大きな危険を生ずる。
法は十分満足できる方法であるが、適用できない多くの
状況があることに注意する必要がある。例えば、該方法
は層３の材料（図２Ａの特別な場合ではＰ型のドーピン
グポリシリコン１１）が領域Ａ１内の基板に対し堆積に
より乱れを与える時使用することができない。問題は更
に層３をエッチングする間に領域Ａ１の特性が変化する
危険性がある時生ずる。この最後の問題は例えば該基板
の上表面が前記の薄い能動層、例えばＳｉＧｅで覆われ
ており、更に該層３がポリシリコンの時生ずる；該ポリ
シリコンエッチングはＳｉＧｅがオーバーエッチングす
る大きな危険を生ずる。
【００１１】
【課題を解決するための手段】この発明は半導体基板上
に二つの自己整列型領域を形成する新規の方法を提供し
ている。
に二つの自己整列型領域を形成する新規の方法を提供し
ている。
【００１２】この発明は局部的な領域がエピタキシャル
シリコン−ゲルマニウム層上に定められる場合に特に適
用できる方法を提供している。
シリコン−ゲルマニウム層上に定められる場合に特に適
用できる方法を提供している。
【００１３】この発明の他の目的はシリコン−ゲルマニ
ウムのベースを有するＮＰＮトランジスタを作ることで
ある。
ウムのベースを有するＮＰＮトランジスタを作ることで
ある。
【００１４】前記及び他の目的を達成するため、この発
明は、保護層を堆積し、被覆層を堆積し、二つの自己整
列型領域の所望の境にほぼ対応している位置で該保護層
と該被覆層間に開口を与え、該開口の端に沿ってスペー
サを形成し、該スペーサは前記境に対し後部とその反対
側の前部を備え、該スペーサの該後部の後方に該保護層
と被覆層に開口を与え、該保護層を該スペーサの該後方
部に到達するまで取り除くことを含み、基板の上表面に
二つの自己整列型領域を定める方法であって、該二つの
自己整列型領域がスペーサの長さの両側に定まることを
特徴とする方法を提供する。
明は、保護層を堆積し、被覆層を堆積し、二つの自己整
列型領域の所望の境にほぼ対応している位置で該保護層
と該被覆層間に開口を与え、該開口の端に沿ってスペー
サを形成し、該スペーサは前記境に対し後部とその反対
側の前部を備え、該スペーサの該後部の後方に該保護層
と被覆層に開口を与え、該保護層を該スペーサの該後方
部に到達するまで取り除くことを含み、基板の上表面に
二つの自己整列型領域を定める方法であって、該二つの
自己整列型領域がスペーサの長さの両側に定まることを
特徴とする方法を提供する。
【００１５】この発明の実施例によれば、この方法は基
板と被覆層間の間隙内に材料を入れることを含んでい
る。
板と被覆層間の間隙内に材料を入れることを含んでい
る。
【００１６】この発明の実施例によれば、前記材料が該
被覆層の残りの部分の下で基板内へ拡散することに適合
している。
被覆層の残りの部分の下で基板内へ拡散することに適合
している。
【００１７】この発明の実施例によれば、基板は第一の
導電型の半導体基板であり、低いドーピングレベルで第
一の導電型と反対の型の層でコーテングされ、保護層が
酸化ケイ素で作られ、被覆層が第二の導電型のドーピン
グポリシリコン層と窒化ケイ素を重ね合わせた層で作ら
れている。
導電型の半導体基板であり、低いドーピングレベルで第
一の導電型と反対の型の層でコーテングされ、保護層が
酸化ケイ素で作られ、被覆層が第二の導電型のドーピン
グポリシリコン層と窒化ケイ素を重ね合わせた層で作ら
れている。
【００１８】この発明の実施例によれば、該保護層を取
り除く工程の後に、例えばポリシリコン層である導電層
を化学蒸気法により均一に堆積させることを備えてい
る。
り除く工程の後に、例えばポリシリコン層である導電層
を化学蒸気法により均一に堆積させることを備えてい
る。
【００１９】この発明の実施例によれば、ドーピングレ
ベルが低く反対の導電型の層はシリコン−ゲルマニウム
のエピタキシャル層である。
ベルが低く反対の導電型の層はシリコン−ゲルマニウム
のエピタキシャル層である。
【００２０】この発明の前述の目的、特徴及び利点を添
付の図面に関連した特別な実施例についての以下の非制
限的な記載で詳細に述べる。
付の図面に関連した特別な実施例についての以下の非制
限的な記載で詳細に述べる。
【００２１】
【発明の実施の形態】図３Ａから図３Ｄはこの発明に基
づく方法の本質的な工程を概略的に示す簡略化した断面
図である。
づく方法の本質的な工程を概略的に示す簡略化した断面
図である。
【００２２】Ｎ型単結晶シリコンウェーハ２１上にＰ型
シリコン−ゲルマニウムのエピタキシャル層２２が形成
されている該ウェーハ２１で作られた基板１を例に記載
する。この特別な例を記載するが、この発明はあらゆる
種類の基板にも適用できる。図３Ａから図３Ｄに示す工
程は基板の特性に左右されない。更に、一般的に堆積即
ち基板上に堆積した第一の能動層をエッチングすること
により該基板が損傷を受ける危険性がある場合を記載す
る。
シリコン−ゲルマニウムのエピタキシャル層２２が形成
されている該ウェーハ２１で作られた基板１を例に記載
する。この特別な例を記載するが、この発明はあらゆる
種類の基板にも適用できる。図３Ａから図３Ｄに示す工
程は基板の特性に左右されない。更に、一般的に堆積即
ち基板上に堆積した第一の能動層をエッチングすること
により該基板が損傷を受ける危険性がある場合を記載す
る。
【００２３】従って、この発明によると、図３Ａに示す
様に該基板上に保護層２３を作る第一の工程を備えてお
り、該保護層２３は基板の内部又は表面を損傷しないこ
とを満たす状態で基板１の上表面に堆積される。保護層
２３は例えば化学蒸気法（ＣＶＤ）により堆積されたＳ
ｉＯ２層である。以下に記載のことから判る様に、該層
は処理の連続した工程中に取り除かれる犠牲層であり、
該基板及び基板に連続的に堆積した材料に対し選択的
に、等方エッチング可能な、基板を保護する任意の材料
から作られることが、以下の記載から判る。
様に該基板上に保護層２３を作る第一の工程を備えてお
り、該保護層２３は基板の内部又は表面を損傷しないこ
とを満たす状態で基板１の上表面に堆積される。保護層
２３は例えば化学蒸気法（ＣＶＤ）により堆積されたＳ
ｉＯ２層である。以下に記載のことから判る様に、該層
は処理の連続した工程中に取り除かれる犠牲層であり、
該基板及び基板に連続的に堆積した材料に対し選択的
に、等方エッチング可能な、基板を保護する任意の材料
から作られることが、以下の記載から判る。
【００２４】図３Ｂに示す様に、層２３は被覆層２４で
コーティングされる。開口２５が被覆層２４と保護層２
３内に形成されており、該開口の端に例えば窒化ケイ素
の層２６と酸化ケイ素の層２７から作られたスペーサが
形成される。他の任意種類のスペーサも使用可能であ
る。
コーティングされる。開口２５が被覆層２４と保護層２
３内に形成されており、該開口の端に例えば窒化ケイ素
の層２６と酸化ケイ素の層２７から作られたスペーサが
形成される。他の任意種類のスペーサも使用可能であ
る。
【００２５】図３Ｃに示す工程で、基板は開口２５を越
えて広がるレジスト層２８で覆われる。層２４は異方性
エッチングされほぼ垂直の側面を得、その後、該層２３
は等方性エッチングにより取り除かれる。前記の等方性
エッチングは層２３が層２４と基板間にある部分内にあ
っても該層２３が取り除かれるように十分長い間続けら
れ完全に取り除かれる。
えて広がるレジスト層２８で覆われる。層２４は異方性
エッチングされほぼ垂直の側面を得、その後、該層２３
は等方性エッチングにより取り除かれる。前記の等方性
エッチングは層２３が層２４と基板間にある部分内にあ
っても該層２３が取り除かれるように十分長い間続けら
れ完全に取り除かれる。
【００２６】図３Ｄに示す様に、更に後述する特別な例
の内容と同じく、接触及び／又はドーパントソースを形
成するため、下側の層と相互作用を起こす材料２９が該
層２２の上でかつ該層２４の下に堆積される。スペーサ
内の開口に対応した第一の領域Ａ１と層２９の下にある
第二の能動層Ａ２が図１の場合の様に得られる。
の内容と同じく、接触及び／又はドーパントソースを形
成するため、下側の層と相互作用を起こす材料２９が該
層２２の上でかつ該層２４の下に堆積される。スペーサ
内の開口に対応した第一の領域Ａ１と層２９の下にある
第二の能動層Ａ２が図１の場合の様に得られる。
【００２７】領域Ａ１と領域Ａ２間の距離ｄは、レジス
ト領域２８を区切るため使用するマスクが開口２５に対
し中央にあるかないかということに関係なく、該スペー
サの長さにより完全に定められる。この特徴を適切に図
示するため、該層２８に対応したマスクは図３Ｃ及び図
３Ｄで中心をずらして示している。更にこの中心のずれ
は最終結果に影響しないことが確認されている。
ト領域２８を区切るため使用するマスクが開口２５に対
し中央にあるかないかということに関係なく、該スペー
サの長さにより完全に定められる。この特徴を適切に図
示するため、該層２８に対応したマスクは図３Ｃ及び図
３Ｄで中心をずらして示している。更にこの中心のずれ
は最終結果に影響しないことが確認されている。
【００２８】この発明の利点は開口２５に対応した領域
Ａ１が、材料２９とのあらゆる相互干渉から保護される
ことである。
Ａ１が、材料２９とのあらゆる相互干渉から保護される
ことである。
【００２９】この発明に基づき自己整列型シリコン−ゲ
ルマニウムベースのトランジスタ構造を作る特別な応用
例を図４Ａから図４Ｄに関連して図示している。これら
の図ではエミッタ−ベース構造のみを示しており、埋め
込み層とコレクタ接触領域は特に示していない。
ルマニウムベースのトランジスタ構造を作る特別な応用
例を図４Ａから図４Ｄに関連して図示している。これら
の図ではエミッタ−ベース構造のみを示しており、埋め
込み層とコレクタ接触領域は特に示していない。
【００３０】図４Ａに示す様に、該構造はＮ型単結晶シ
リコンウェーハ２１上に、バイポーラトランジスタのベ
ースを作る目的でＰ型シリコン−ゲルマニウムの層２２
がエピタキシーにより形成される。能動領域は例えば酸
化ケイ素による絶縁物で満たされたトレンチ３１により
定められる。従って、従来の通り、基板上にエピタキシ
ーにより堆積したシリコン−ゲルマニウム層は、領域２
１の中に定められる能動領域上で単結晶層であり、酸化
ケイ素３１上では多結晶層である。ＳｉＧｅの層２２は
例えば厚さが６０ｎｍであり、ドーピングレベルは１０
１８ａｔｏｍｓ／ｃｍ３と１０１９ａｔｏｍｓ／ｃｍ３
の間である。
リコンウェーハ２１上に、バイポーラトランジスタのベ
ースを作る目的でＰ型シリコン−ゲルマニウムの層２２
がエピタキシーにより形成される。能動領域は例えば酸
化ケイ素による絶縁物で満たされたトレンチ３１により
定められる。従って、従来の通り、基板上にエピタキシ
ーにより堆積したシリコン−ゲルマニウム層は、領域２
１の中に定められる能動領域上で単結晶層であり、酸化
ケイ素３１上では多結晶層である。ＳｉＧｅの層２２は
例えば厚さが６０ｎｍであり、ドーピングレベルは１０
１８ａｔｏｍｓ／ｃｍ３と１０１９ａｔｏｍｓ／ｃｍ３
の間である。
【００３１】層２２上に堆積した保護層２３は例えば厚
さが３０ｎｍの酸化ケイ素の層である。被覆層２４は例
えば厚さが１００ｎｍのＰ型ドーピングのポリシリコン
層３２と３０ｎｍの窒化ケイ素の層３３から形成されて
いる。ポリシリコン層３２はドーピングが非常に大き
く、例えば１０２０ａｔｏｍｓ／ｃｍ３と１０２１ａｔ
ｏｍｓ／ｃｍ３の間である。
さが３０ｎｍの酸化ケイ素の層である。被覆層２４は例
えば厚さが１００ｎｍのＰ型ドーピングのポリシリコン
層３２と３０ｎｍの窒化ケイ素の層３３から形成されて
いる。ポリシリコン層３２はドーピングが非常に大き
く、例えば１０２０ａｔｏｍｓ／ｃｍ３と１０２１ａｔ
ｏｍｓ／ｃｍ３の間である。
【００３２】次に、図４Ｂに示す様に開口２５が能動領
域に対しほぼ中央の位置で層３３、３２及び２３内に形
成される。スペーサは前記開口の内側に形成され、例え
ば酸化ケイ素の層２７でコーティングされた窒化ケイ素
の層２６を備えている。
域に対しほぼ中央の位置で層３３、３２及び２３内に形
成される。スペーサは前記開口の内側に形成され、例え
ば酸化ケイ素の層２７でコーティングされた窒化ケイ素
の層２６を備えている。
【００３３】図４Ｃに示す様に、レジスト層２８が、被
覆開口２５及びスペーサ２６及び２７の後方側で前記開
口を越えて横方向に広がる部分に堆積される。次に層３
３と３２が異方性エッチングされ、その後犠牲層２３が
等方性エッチングされ、層３２の下が完全に取り除かれ
る。
覆開口２５及びスペーサ２６及び２７の後方側で前記開
口を越えて横方向に広がる部分に堆積される。次に層３
３と３２が異方性エッチングされ、その後犠牲層２３が
等方性エッチングされ、層３２の下が完全に取り除かれ
る。
【００３４】この発明の特徴である図４Ｃの構造に基づ
き、図４Ｄに示す種類のＮＰＮトランジスタが、化学蒸
気法（ＣＶＤ）に適合した堆積と層２２と２３間の間隔
を十分に満たすドーピングの無いポリシリコン層により
形成される。これを参照番号２９により示す。この層は
層３３の残りの部分上でエッチングされ、第一の中央部
のポリシリコン層部分３５と第二のポリシリコン層の部
分３７の区切りを提供している。前記の第一の中央部の
ポリシリコン層はエミッタ接触領域に対応し、Ｎ＋型に
ドーピングされ、浅いエミッタ領域３６を拡散により形
成する。前記第二のポリシリコン層の部分３７はＰ＋型
にドーピングされている。アニーリングにより、ポリシ
リコン層３２に含まれるＰ型ドーパント（例えばホウ
素）は間隙のポリシリコン２９を通して基板２１内に拡
散しベース接触領域として使用され、エクストリンシッ
ク拡散ベース領域３８を形成する。領域３８は基板２１
と酸化物３１間の結合に隣接する領域内に発生する結晶
欠陥をマスクする。この発明により、エミッタ３６とエ
キストリンシックベース３８間の横方向の距離は連続し
たマスクアライメントを使用する必要がなく、セルフア
ライメント方法で定められる。
き、図４Ｄに示す種類のＮＰＮトランジスタが、化学蒸
気法（ＣＶＤ）に適合した堆積と層２２と２３間の間隔
を十分に満たすドーピングの無いポリシリコン層により
形成される。これを参照番号２９により示す。この層は
層３３の残りの部分上でエッチングされ、第一の中央部
のポリシリコン層部分３５と第二のポリシリコン層の部
分３７の区切りを提供している。前記の第一の中央部の
ポリシリコン層はエミッタ接触領域に対応し、Ｎ＋型に
ドーピングされ、浅いエミッタ領域３６を拡散により形
成する。前記第二のポリシリコン層の部分３７はＰ＋型
にドーピングされている。アニーリングにより、ポリシ
リコン層３２に含まれるＰ型ドーパント（例えばホウ
素）は間隙のポリシリコン２９を通して基板２１内に拡
散しベース接触領域として使用され、エクストリンシッ
ク拡散ベース領域３８を形成する。領域３８は基板２１
と酸化物３１間の結合に隣接する領域内に発生する結晶
欠陥をマスクする。この発明により、エミッタ３６とエ
キストリンシックベース３８間の横方向の距離は連続し
たマスクアライメントを使用する必要がなく、セルフア
ライメント方法で定められる。
【００３５】図５Ａと図５Ｂは図４Ａから図４Ｄに関連
して記載した該方法の変形を図示している。
して記載した該方法の変形を図示している。
【００３６】図４Ｂに関連した前述の工程の後に、ドー
ピングが十分なＮ型ポリシリコン層４１がエミッタ接触
領域を形成するため堆積され、該エミッタ接触領域から
非常に浅いエミッタ領域４２が拡散される。該層４１は
横方向にエッチングされ、例えば窒化ケイ素から作られ
る横方向のスペーサ４３が形成される。
ピングが十分なＮ型ポリシリコン層４１がエミッタ接触
領域を形成するため堆積され、該エミッタ接触領域から
非常に浅いエミッタ領域４２が拡散される。該層４１は
横方向にエッチングされ、例えば窒化ケイ素から作られ
る横方向のスペーサ４３が形成される。
【００３７】その後、スペーサ４３で定まるマスクを使
用し、層３３、３２及び２３がエッチングされ、該層２
３が層３２の下で完全に取り除かれる。次に、例えば元
の場所に１０２０ａｔｏｍｓ／ｃｍ３から１０２１ａｔ
ｏｍｓ／ｃｍ３の間でドーピングされたポリシリコン層
４４を化学蒸気法により堆積させ異方性エッチングを行
い、図示の様に領域３２の下で外側の窓の横端に沿った
部分のみを残す。
用し、層３３、３２及び２３がエッチングされ、該層２
３が層３２の下で完全に取り除かれる。次に、例えば元
の場所に１０２０ａｔｏｍｓ／ｃｍ３から１０２１ａｔ
ｏｍｓ／ｃｍ３の間でドーピングされたポリシリコン層
４４を化学蒸気法により堆積させ異方性エッチングを行
い、図示の様に領域３２の下で外側の窓の横端に沿った
部分のみを残す。
【００３８】前記の工程により図５Ｂに示す結果が得ら
れ、その後、シリコン表面がケイ化物にされる。
れ、その後、シリコン表面がケイ化物にされる。
【００３９】この発明の方法は次のことを提供する。 −エクストリンシックベースとエミッタ間のセルフアラ
イメント、 −ケイ化物のセルフアライメント、 −強くアニーリングを使用しない方法。
イメント、 −ケイ化物のセルフアライメント、 −強くアニーリングを使用しない方法。
【００４０】この発明に対する多くの変更を当業者が考
えることができる。例えば、図５Ｂの工程の間でポリシ
リコン層の代わりに、タングステン層とＴｉＮボンディ
ング層を堆積させてもよい。前記の堆積は例えば化学蒸
気法により行う。ケイ化物化の工程の後、シリコンと反
応しない該タングステンがエッチングされる。この最後
の場合、層３２はドーパントソースの作用を有していな
いのでポリシリコンである必要はない。
えることができる。例えば、図５Ｂの工程の間でポリシ
リコン層の代わりに、タングステン層とＴｉＮボンディ
ング層を堆積させてもよい。前記の堆積は例えば化学蒸
気法により行う。ケイ化物化の工程の後、シリコンと反
応しない該タングステンがエッチングされる。この最後
の場合、層３２はドーパントソースの作用を有していな
いのでポリシリコンである必要はない。
【００４１】この発明は当業者が容易に考えることがで
きる種々の変更、修正及び改良を備えていることは勿論
である。この種の変更、修正及び改良はこの発明の開示
の一部であり、この発明の精神及び範囲内にある。従っ
て、前述の内容は一例でありこれに限定しない。
きる種々の変更、修正及び改良を備えていることは勿論
である。この種の変更、修正及び改良はこの発明の開示
の一部であり、この発明の精神及び範囲内にある。従っ
て、前述の内容は一例でありこれに限定しない。
【図１】従来のスペーサの構造を示す図である。
【図２Ａ】従来の方法に基づくＮＰＮトランジスタのエ
ミッタ−ベース領域を作る工程を示す図である。
ミッタ−ベース領域を作る工程を示す図である。
【図２Ｂ】従来の方法に基づくＮＰＮトランジスタのエ
ミッタ−ベース領域を作る工程を示す図である。
ミッタ−ベース領域を作る工程を示す図である。
【図３Ａ】この発明に基づく二つの自己整列型領域を定
める工程を示す断面図である。
める工程を示す断面図である。
【図３Ｂ】この発明に基づく二つの自己整列型領域を定
める工程を示す断面図である。
める工程を示す断面図である。
【図３Ｃ】この発明に基づく二つの自己整列型領域を定
める工程を示す断面図である。
める工程を示す断面図である。
【図３Ｄ】この発明に基づく二つの自己整列型領域を定
める工程を示す断面図である。
める工程を示す断面図である。
【図４Ａ】この発明に基づく方法の応用例の連続的な工
程を示す図である。
程を示す図である。
【図４Ｂ】この発明に基づく方法の応用例の連続的な工
程を示す図である。
程を示す図である。
【図４Ｃ】この発明に基づく方法の応用例の連続的な工
程を示す図である。
程を示す図である。
【図４Ｄ】この発明に基づく方法の応用例の連続的な工
程を示す図である。
程を示す図である。
【図５Ａ】この発明に基づく方法の他の応用例に対する
連続的な工程を示す図である。
連続的な工程を示す図である。
【図５Ｂ】この発明に基づく方法の他の応用例に対する
連続的な工程を示す図である。
連続的な工程を示す図である。
１ 基板 ２ 半導体基板 ３ 開口を備えている層 ４ 中央の開口 ５ スペーサ １１ Ｐ型ドーピングのポリシリコン層 １２ 酸化ケイ素の層 １３ 薄い酸化物層 １５ 真性ベース １６ エキストリンシック領域 １７ 薄い窒化ケイ素の層 １８ 酸化ケイ素の層 １９ Ｎ型のドーピングポリシリコン層 ２０ 浅いＮ型エミッタ領域 ２１ Ｎ型単結晶シリコンウェーハ ２２ Ｐ型シリコン−ゲルマニウムのエピタキシャル層 ２３ 保護層 ２４ 被覆層 ２５ 開口 ２６ 窒化ケイ素の層 ２７ 酸化ケイ素の層 ２８ レジスト層 ２９ 材料 ３１ トレンチ ３２ Ｐ型のドーピングポリシリコン層 ３３ 窒化ケイ素の層 ３５ 第一の中央部のポリシリコン層 ３６ 浅いエミッタ領域 ３７ 第二のポリシリコン層 ３８ エキストリンシック層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/73 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73
Claims (6)
- 【請求項１】 基板（１）の上に保護層（２３）を堆積
し；被覆層（２４）を堆積し；二つの自己整列型領域の
所望の境にほぼ対応している位置（２５）で該保護層と
該被覆層に開口を与え；該開口の端に沿ってスペーサ
（２６、２７）を形成し；該スペーサは前記境に対し後
部と反対側の前部を備えており；該スペーサの後部の後
方で該保護層と該被覆層に開口を与え；該保護層を該ス
ペーサの該後部に到達するまで取り除き；基板（１）と
該被覆層（２４）の間の間隙に材料（２９）を挿入する
工程を含み、基板（２１）の上表面に二つの自己整列型
領域（Ａ１、Ａ２）を定める方法。 - 【請求項２】 基板（１）はその上にシリコン−ゲルマ
ニウムエピタキシャル層（２２）を有することを特徴と
する請求項１に記載の方法。 - 【請求項３】 前記材料が該被覆層の残りの部分の下で
基板内への拡散に適していることを特徴とする請求項１
に記載の方法。 - 【請求項４】 基板が第１の導電型の半導体基板（２
１）であり、第２の導電型で低いドーピングレベルの層
（２２）によりコーティングされ、前記保護層（２３）
は酸化シリコンで構成され、前記被覆層は第２の導電型
のドープされたポリシリコン層（３２）と窒化ケイ素層
（３３）の積層で構成される、請求項１に記載の方法。 - 【請求項５】 保護層を取り除く工程の後に、化学蒸気
法で導電層を均一に堆積する工程を含むことを特徴とす
る請求項１に記載の方法。 - 【請求項６】 保護層を取り除く工程の後に、化学蒸気
法でポリシリコン層を均一に堆積する工程を含むことを
特徴とする請求項４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9913543A FR2800197B1 (fr) | 1999-10-25 | 1999-10-25 | Procede de definition de deux zones autoalignees a la surface superieure d'un substrat |
| FR9913543 | 1999-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168109A JP2001168109A (ja) | 2001-06-22 |
| JP3332037B2 true JP3332037B2 (ja) | 2002-10-07 |
Family
ID=9551507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322516A Expired - Fee Related JP3332037B2 (ja) | 1999-10-25 | 2000-10-23 | 基板の上表面に二つの自己整列型領域を定める方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6607961B1 (ja) |
| EP (1) | EP1096557A1 (ja) |
| JP (1) | JP3332037B2 (ja) |
| FR (1) | FR2800197B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10202291A1 (de) * | 2002-01-22 | 2003-08-07 | Infineon Technologies Ag | Bipolartransistor mit niederohmigem Basisanschluß |
| DE10220999A1 (de) * | 2003-02-06 | 2003-11-20 | United Monolithic Semiconduct | Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement |
| DE10304722A1 (de) | 2002-05-11 | 2004-08-19 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| US6890832B1 (en) * | 2002-11-12 | 2005-05-10 | Aeroflex Utmc Microelectronic Systems, Inc. | Radiation hardening method for shallow trench isolation in CMOS |
| KR100546332B1 (ko) * | 2003-06-13 | 2006-01-26 | 삼성전자주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
| TWI241025B (en) * | 2003-06-13 | 2005-10-01 | Samsung Electronics Co Ltd | Bipolar junction transistors and methods of manufacturing the same |
| TW200809980A (en) * | 2006-03-10 | 2008-02-16 | Koninkl Philips Electronics Nv | Method of manufacturing a bipolar transistor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750347B1 (en) * | 1987-06-17 | 2002-05-08 | Fujitsu Limited | Dynamic random access memory device and method of producing the same |
| US5137842A (en) * | 1991-05-10 | 1992-08-11 | Micron Technology, Inc. | Stacked H-cell capacitor and process to fabricate same |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| JP3176758B2 (ja) * | 1993-06-04 | 2001-06-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2720793B2 (ja) * | 1994-05-12 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-10-25 FR FR9913543A patent/FR2800197B1/fr not_active Expired - Fee Related
-
2000
- 2000-10-23 JP JP2000322516A patent/JP3332037B2/ja not_active Expired - Fee Related
- 2000-10-24 EP EP00410127A patent/EP1096557A1/fr not_active Withdrawn
- 2000-10-25 US US09/696,121 patent/US6607961B1/en not_active Expired - Lifetime
-
2002
- 2002-12-09 US US10/315,870 patent/US20030102577A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1096557A1 (fr) | 2001-05-02 |
| FR2800197A1 (fr) | 2001-04-27 |
| US20030102577A1 (en) | 2003-06-05 |
| FR2800197B1 (fr) | 2003-02-07 |
| JP2001168109A (ja) | 2001-06-22 |
| US6607961B1 (en) | 2003-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617220B2 (en) | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base | |
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| US20150140771A1 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| US7105415B2 (en) | Method for the production of a bipolar transistor | |
| US5320972A (en) | Method of forming a bipolar transistor | |
| US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| JP3329640B2 (ja) | 半導体装置の製造方法 | |
| JPH0793315B2 (ja) | 半導体装置およびその製造方法 | |
| JP2816122B2 (ja) | 高周波バイポーラトラジスタ構体の製造方法 | |
| US20090212394A1 (en) | Bipolar transistor and method of fabricating the same | |
| US6436782B2 (en) | Process for fabricating a self-aligned double-polysilicon bipolar transistor | |
| US6319786B1 (en) | Self-aligned bipolar transistor manufacturing method | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JP3332037B2 (ja) | 基板の上表面に二つの自己整列型領域を定める方法 | |
| US6563147B1 (en) | HBT with a SiGe base region having a predetermined Ge content profile | |
| US6352907B1 (en) | Method for manufacturing bipolar devices with a self-aligned base-emitter junction | |
| EP0489262A1 (en) | Lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| JPH07183248A (ja) | 半導体装置の製造方法 | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| JP2680358B2 (ja) | 半導体素子の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JPH025428A (ja) | 半導体装置の製造方法 | |
| JP3191479B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0136709B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |