JP3191479B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP3191479B2 JP3191479B2 JP07597693A JP7597693A JP3191479B2 JP 3191479 B2 JP3191479 B2 JP 3191479B2 JP 07597693 A JP07597693 A JP 07597693A JP 7597693 A JP7597693 A JP 7597693A JP 3191479 B2 JP3191479 B2 JP 3191479B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- film
- forming
- diffusion region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/124—Polycrystalline emitter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法に関し、特に高速バイポーラトランジスタの
構造の製造方法に関する。
の製造方法に関し、特に高速バイポーラトランジスタの
構造の製造方法に関する。
【0002】
【従来の技術】バイポーラトランジスタの高速動作を可
能とするためにバイポーラトランジスタの寄生容量及び
ベース抵抗を低減させるようにバイポーラトランジスタ
の横方向の縮小化が進められてきた。この様な背景の中
で生まれてきたのが図5に示す2層多結晶シリコン(ベ
ース引き出しP型多結晶シリコン10,エミッタN型多
結晶シリコン17)で外部ベース拡散領22とエミッタ
拡散領域23との自己整合化を図ったバイポーラトラン
ジスタ製造技術である。
能とするためにバイポーラトランジスタの寄生容量及び
ベース抵抗を低減させるようにバイポーラトランジスタ
の横方向の縮小化が進められてきた。この様な背景の中
で生まれてきたのが図5に示す2層多結晶シリコン(ベ
ース引き出しP型多結晶シリコン10,エミッタN型多
結晶シリコン17)で外部ベース拡散領22とエミッタ
拡散領域23との自己整合化を図ったバイポーラトラン
ジスタ製造技術である。
【0003】
【発明が解決しようとする課題】上述した従来のバイポ
ーラトランジスタは図5に示すように外部ベース拡散領
域22のコンタクトを平面上にとっているため、平面上
でのベース拡散領域が大きくなってしまう問題があっ
た。また、外部ベース拡散領域22をベース引き出しP
型多結晶シリコン10からの不純物拡散により形成して
いるため、ベース引き出しP型多結晶シリコン10中に
は、多量のP型不純物が導入されていて、図6(a)
(b)に示すように、従来構造のバイポーラトランジス
タはベース引き出しP型多結晶シリコンは、ベース拡散
領域(外部ベース拡散領域22,真性ベース拡散領域2
1含む。)上一面に付くことになるため、エミッタ開口
窓のベース引き出しP型多結晶シリコン10を取り除く
まで、その間の熱履歴(特にベース・エミッタ間層間絶
縁膜11形成中に加えられる熱)により図6(b)に示
すように、ベース拡散領域一面にP型不純物が拡散さ
れ、P型不純物拡散層24が形成される。そのため、遮
断周波数fT の高い高速バイポーラトランジスタを実現
する浅い真性ベース拡散領域を形成することが、上記の
P型不純物拡散層24により実現が困難となる。
ーラトランジスタは図5に示すように外部ベース拡散領
域22のコンタクトを平面上にとっているため、平面上
でのベース拡散領域が大きくなってしまう問題があっ
た。また、外部ベース拡散領域22をベース引き出しP
型多結晶シリコン10からの不純物拡散により形成して
いるため、ベース引き出しP型多結晶シリコン10中に
は、多量のP型不純物が導入されていて、図6(a)
(b)に示すように、従来構造のバイポーラトランジス
タはベース引き出しP型多結晶シリコンは、ベース拡散
領域(外部ベース拡散領域22,真性ベース拡散領域2
1含む。)上一面に付くことになるため、エミッタ開口
窓のベース引き出しP型多結晶シリコン10を取り除く
まで、その間の熱履歴(特にベース・エミッタ間層間絶
縁膜11形成中に加えられる熱)により図6(b)に示
すように、ベース拡散領域一面にP型不純物が拡散さ
れ、P型不純物拡散層24が形成される。そのため、遮
断周波数fT の高い高速バイポーラトランジスタを実現
する浅い真性ベース拡散領域を形成することが、上記の
P型不純物拡散層24により実現が困難となる。
【0004】
【0005】
【課題を解決するための手段】 本発明のバイポーラトラ
ンジスタの製造方法は、半導体基板の表面にN型半導体
層を形成し、上記N型半導体層の表面に薄い第1の酸化
膜を形成し、ベース開口窓が形成される領域を覆うシリ
コン窒化膜をマスクにした選択酸化により素子分離用の
第2の酸化膜を形成し、ベース開口窓を形成する工程
と、上記ベース開口窓を内包する姿態の開口パターンを
有する第1のフォトレジストをマスクにした酸化膜のウ
ェットエッチングにより、上記ベース開口窓の縁端部近
傍の前記第2のシリコン酸化膜を除去し、上記ベース開
口窓の縁端部から所定の間隔の上記第1の酸化膜の第1
のアンダーカット部を形成する工程と、上記第1のアン
ダーカット部を充填し、上記シリコン窒化膜の表面を覆
い、上記第2の酸化膜上に延在する姿態を有するベース
引き出しP型多結晶シリコンを形成し、上記ベース引き
出しP型多結晶シリコンに自己整合的なP型の外部ベー
ス拡散領域を上記N型半導体層の表面に形成する工程
と、エミッタ開口部を形成するための第2のフォトレジ
ストをマスクにして、上記ベース引き出しP型多結晶シ
リコンおよび上記シリコン窒化膜をエッチングし、さら
に上記第2のフォトレジスト,上記ベース引き出しP型
多結晶シリコン,および上記シリコン窒化膜をマスクに
したウェットエッチングにより上記第1の酸化膜を完全
に除去して上記第1の酸化膜の第2のアンダーカット部
を形成する工程と、上記第2のアンダーカット部を充填
した姿態を有して全面にBSG膜を形成し、上記BSG
膜に自己整合的に前記N型半導体層の表面にP型の真性
ベース拡散領域を形成する工程と、上記BSG膜をエッ
チバックして上記第2のアンダーカット部にのみ上記B
SG膜を残留形成し、上記エミッタ開口窓の側面にシリ
コン絶縁膜からなるスペーサを形成し、残留形成された
上記BSG膜に自己整合的に上記真性ベース拡散領域の
表面にP型のリンクベース拡散領域を形成し、上記スペ
ーサに自己整合的に上記真性ベース拡散領域の表面にN
型のエミッタ拡散領域を形成する工程と、を有する。
ンジスタの製造方法は、半導体基板の表面にN型半導体
層を形成し、上記N型半導体層の表面に薄い第1の酸化
膜を形成し、ベース開口窓が形成される領域を覆うシリ
コン窒化膜をマスクにした選択酸化により素子分離用の
第2の酸化膜を形成し、ベース開口窓を形成する工程
と、上記ベース開口窓を内包する姿態の開口パターンを
有する第1のフォトレジストをマスクにした酸化膜のウ
ェットエッチングにより、上記ベース開口窓の縁端部近
傍の前記第2のシリコン酸化膜を除去し、上記ベース開
口窓の縁端部から所定の間隔の上記第1の酸化膜の第1
のアンダーカット部を形成する工程と、上記第1のアン
ダーカット部を充填し、上記シリコン窒化膜の表面を覆
い、上記第2の酸化膜上に延在する姿態を有するベース
引き出しP型多結晶シリコンを形成し、上記ベース引き
出しP型多結晶シリコンに自己整合的なP型の外部ベー
ス拡散領域を上記N型半導体層の表面に形成する工程
と、エミッタ開口部を形成するための第2のフォトレジ
ストをマスクにして、上記ベース引き出しP型多結晶シ
リコンおよび上記シリコン窒化膜をエッチングし、さら
に上記第2のフォトレジスト,上記ベース引き出しP型
多結晶シリコン,および上記シリコン窒化膜をマスクに
したウェットエッチングにより上記第1の酸化膜を完全
に除去して上記第1の酸化膜の第2のアンダーカット部
を形成する工程と、上記第2のアンダーカット部を充填
した姿態を有して全面にBSG膜を形成し、上記BSG
膜に自己整合的に前記N型半導体層の表面にP型の真性
ベース拡散領域を形成する工程と、上記BSG膜をエッ
チバックして上記第2のアンダーカット部にのみ上記B
SG膜を残留形成し、上記エミッタ開口窓の側面にシリ
コン絶縁膜からなるスペーサを形成し、残留形成された
上記BSG膜に自己整合的に上記真性ベース拡散領域の
表面にP型のリンクベース拡散領域を形成し、上記スペ
ーサに自己整合的に上記真性ベース拡散領域の表面にN
型のエミッタ拡散領域を形成する工程と、を有する。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0007】図1は、本発明の第1の実施例により得ら
れたバイポーラトランジスタの断面図である。外部ベー
ス拡散領域14とベース引き出しP型多結晶シリコン1
0とのコンタクトは、ベース拡散領域の外側のコーナー
部でとられている。またリンクベース拡散領域15上に
BSG膜12が形成されている。
れたバイポーラトランジスタの断面図である。外部ベー
ス拡散領域14とベース引き出しP型多結晶シリコン1
0とのコンタクトは、ベース拡散領域の外側のコーナー
部でとられている。またリンクベース拡散領域15上に
BSG膜12が形成されている。
【0008】バイポーラトランジスタの製造工程の断面
図である図2,図3を参照すると、第1の実施例の製造
方法によりバイポーラトランジスタは、以下のように形
成される。
図である図2,図3を参照すると、第1の実施例の製造
方法によりバイポーラトランジスタは、以下のように形
成される。
【0009】まず、P型半導体基板1上にコレクタとな
るN+ 型不純物ヒ素を有する埋込ヒ素2を形成し、その
N型不純物を有するエピタキシャル層3(膜厚0.5〜
2μm)を形成する。次にP型不純物を有する素子分離
領域3aを形成する。次に、熱酸化により第1のシリコ
ン酸化膜4(膜厚30〜80nm)を全面に形成する。
その後、第1のシリコン窒化膜5(膜厚50〜150n
m)を形成し、素子領域となる部分にのみ残すようにエ
ッチングする。次に、熱酸化工程にシリコン窒化膜5の
取り除かれた部分に第2の酸化膜からなるSiO2 素子
分離領域7(膜厚400〜700nm)を形成する。次
に、コレクタ部のシリコン窒化膜5を除去する。次に、
フォトレジスト8aをマスクにしたリンイオン注入と熱
処理とにより、コレクタ引き出しN+ 拡散層9を形成す
る〔図2(a)〕。
るN+ 型不純物ヒ素を有する埋込ヒ素2を形成し、その
N型不純物を有するエピタキシャル層3(膜厚0.5〜
2μm)を形成する。次にP型不純物を有する素子分離
領域3aを形成する。次に、熱酸化により第1のシリコ
ン酸化膜4(膜厚30〜80nm)を全面に形成する。
その後、第1のシリコン窒化膜5(膜厚50〜150n
m)を形成し、素子領域となる部分にのみ残すようにエ
ッチングする。次に、熱酸化工程にシリコン窒化膜5の
取り除かれた部分に第2の酸化膜からなるSiO2 素子
分離領域7(膜厚400〜700nm)を形成する。次
に、コレクタ部のシリコン窒化膜5を除去する。次に、
フォトレジスト8aをマスクにしたリンイオン注入と熱
処理とにより、コレクタ引き出しN+ 拡散層9を形成す
る〔図2(a)〕。
【0010】次に、ベース部のシリコン窒化膜5から1
〜3μm外側を第1のフォトレジスト8bで保護し、等
方性エッチング(ウェットエッチ)によりSiO2 素子
分離領域7のバースビーク部の少なくとも一部を除去す
るとともに、シリコン窒化膜5直下のシリコン酸化膜4
に所要幅の第1のアンダーカット部を形成し、SiO2
素子分離領域7と接するベース部のN型エピタキシャル
層3面を出す〔図2(b)〕。
〜3μm外側を第1のフォトレジスト8bで保護し、等
方性エッチング(ウェットエッチ)によりSiO2 素子
分離領域7のバースビーク部の少なくとも一部を除去す
るとともに、シリコン窒化膜5直下のシリコン酸化膜4
に所要幅の第1のアンダーカット部を形成し、SiO2
素子分離領域7と接するベース部のN型エピタキシャル
層3面を出す〔図2(b)〕。
【0011】次に、フォトレジスト8bを除去した後、
ベース引き出しP型多結晶シリコン10(膜厚100〜
300nm)を全面に成長させ、フォトリソグラフィー
技術と異方性エッチング(ドライエッチ)により外部に
ベースコンタクトが取り出さるようにパターニングす
る。このベース引き出しP型多結晶シリコン10は、上
記第1のアンダーカット部を埋設する〔図2(c)〕。
ベース引き出しP型多結晶シリコン10(膜厚100〜
300nm)を全面に成長させ、フォトリソグラフィー
技術と異方性エッチング(ドライエッチ)により外部に
ベースコンタクトが取り出さるようにパターニングす
る。このベース引き出しP型多結晶シリコン10は、上
記第1のアンダーカット部を埋設する〔図2(c)〕。
【0012】次に、エミッタ・ベース間層間絶縁膜11
を形成する。次に、フォトレジスト8cをマスクにした
異方性エッチングにより、エミッタ・ベース間層間絶縁
膜11及びベース引き出しP型多結晶シリコン10を順
次除去しエミッタ開口窓(の一部)を形成する。この
時、シリコン窒化膜5及びシリコン酸化膜4はN型エピ
タキシャル層3を保護する膜となる。その後、再びフォ
トレジスト8cをマスクにしてシリコン窒化膜5を異方
性エッチング,シリコン酸化膜4を等方性エッチングす
る。このエッチングによりシリコン酸化膜4は完全に除
去され、第2のアンダーカット部が形成される〔図3
(a)〕。
を形成する。次に、フォトレジスト8cをマスクにした
異方性エッチングにより、エミッタ・ベース間層間絶縁
膜11及びベース引き出しP型多結晶シリコン10を順
次除去しエミッタ開口窓(の一部)を形成する。この
時、シリコン窒化膜5及びシリコン酸化膜4はN型エピ
タキシャル層3を保護する膜となる。その後、再びフォ
トレジスト8cをマスクにしてシリコン窒化膜5を異方
性エッチング,シリコン酸化膜4を等方性エッチングす
る。このエッチングによりシリコン酸化膜4は完全に除
去され、第2のアンダーカット部が形成される〔図3
(a)〕。
【0013】フォトレジスト8cを除去した後、BSG
膜12(ボロン含有率5〜15モル%)を全面に成長さ
せ、シリコン窒化膜5とN型エピタキシャル層3との間
にできた第2のアンダーカット部をBSG膜12で埋め
る。その後、熱処理を行ない、ベース引き出しP型多結
晶シリコン10からのP型不純物拡散により外部ベース
拡散領域14を、BSG膜12からのP型不純物拡散に
より真性ベース拡散領域13を形成する〔図3
(b)〕。
膜12(ボロン含有率5〜15モル%)を全面に成長さ
せ、シリコン窒化膜5とN型エピタキシャル層3との間
にできた第2のアンダーカット部をBSG膜12で埋め
る。その後、熱処理を行ない、ベース引き出しP型多結
晶シリコン10からのP型不純物拡散により外部ベース
拡散領域14を、BSG膜12からのP型不純物拡散に
より真性ベース拡散領域13を形成する〔図3
(b)〕。
【0014】次に、シリコン窒化膜5とN型エピタキシ
ャル層3との間(第2のアンダーカット部)に埋込んだ
BSG膜12のみを残すように等方性エッチングにより
エミッタ開口窓のBSG膜12を取り除く。
ャル層3との間(第2のアンダーカット部)に埋込んだ
BSG膜12のみを残すように等方性エッチングにより
エミッタ開口窓のBSG膜12を取り除く。
【0015】次に、エミッタ開口窓のスペーサとして例
えばシリコン窒化膜16を形成する。シリコン窒化膜の
成長温度でのBSG膜12からのP型不純物拡散によ
り、真性ベース拡散領域よりも不純物濃度の大きいリン
クベース拡散領域15が形成される。次に、多結晶シリ
コン(膜厚100〜400nm)成長し、フォトリソグ
ラフィー技術とヒ素イオン注入により、エミッタN型多
結晶シリコン17を形成し、フォトリソグラフィー技術
と異方性エッチングによりパターニングする〔図3
(c)〕。
えばシリコン窒化膜16を形成する。シリコン窒化膜の
成長温度でのBSG膜12からのP型不純物拡散によ
り、真性ベース拡散領域よりも不純物濃度の大きいリン
クベース拡散領域15が形成される。次に、多結晶シリ
コン(膜厚100〜400nm)成長し、フォトリソグ
ラフィー技術とヒ素イオン注入により、エミッタN型多
結晶シリコン17を形成し、フォトリソグラフィー技術
と異方性エッチングによりパターニングする〔図3
(c)〕。
【0016】次に、層間絶縁膜18を形成し、熱処理を
行ない、エミッタN型多結晶シリコン17からのN型不
純物によりエミッタ拡散領域19を形成する。その後、
コンタクトホールを開孔,アルミ等の金属膜21で配線
を形成し、図1に示したNPNバイポーラトランジスタ
を得る。
行ない、エミッタN型多結晶シリコン17からのN型不
純物によりエミッタ拡散領域19を形成する。その後、
コンタクトホールを開孔,アルミ等の金属膜21で配線
を形成し、図1に示したNPNバイポーラトランジスタ
を得る。
【0017】バイポーラトランジスタの断面図である図
4を参照すると、本発明の第2の実施例は、上記第1の
実施例に対してエミッタ開口窓の低濃度BSG膜スペー
サ25下に真性ベース拡散領域13よりも不純物濃度が
高く,外部ベース拡散領域14よりも不純物濃度が低い
低濃度リンクベース拡散領域26が、低濃度BSG膜ス
ペーサ24からの不純物拡散により形成されている。こ
れにより低濃度BSG膜スペーサ25下のベース抵抗成
分を上記第1の実施例よりもさらに低減することができ
る。
4を参照すると、本発明の第2の実施例は、上記第1の
実施例に対してエミッタ開口窓の低濃度BSG膜スペー
サ25下に真性ベース拡散領域13よりも不純物濃度が
高く,外部ベース拡散領域14よりも不純物濃度が低い
低濃度リンクベース拡散領域26が、低濃度BSG膜ス
ペーサ24からの不純物拡散により形成されている。こ
れにより低濃度BSG膜スペーサ25下のベース抵抗成
分を上記第1の実施例よりもさらに低減することができ
る。
【0018】
【発明の効果】以上説明したように本発明は、従来のバ
イポーラトランジスタに対して、選択酸化によって素子
分離のための酸化膜を形成する時に用いる絶縁膜を後工
程の酸化膜の等方性エッチングの保護膜として使うこと
により、ベース拡散領域外周の端部の平面及び縦方向に
鍵状に外部ベース拡散領域とベース引き出しP型多結晶
シリコンのコンタクトを形成することができ、外部ベー
ス拡散領域の平面方向の大きさをベース抵抗を上げず、
縮小することができ、ベース・コレクタ接合容量を低減
するという効果を有する。また、上記絶縁膜をベース拡
散領域上に残すので、ベース引き出しP型多結晶シリコ
ンからの外部ベース拡散領域外のベース拡散領域中への
不純物拡散を防ぐので、後工程での不純物拡散により浅
い真性ベース拡散領域を形成することができ、遮断周波
数fT を高くすることができるという効果を有する。ま
た真性ベース拡散領域と外部ベース拡散領域との間のリ
ンクベース拡散領域上にBSG膜を残すので、不純物濃
度が真性ベース拡散領域よりも高く,外部ベース拡散領
域よりも低いリンクベース拡散領域を形成でき、遮断周
波数fT を低げずにベース抵抗を下げるという効果を有
する。また、リンクベース拡散領域を備えているので高
不純物濃度の外部ベース拡散領域を、エミッタ拡散領域
から離せエミッタ・ベース間のPN接合順方向の耐圧を
下げずにすむという効果を有する。
イポーラトランジスタに対して、選択酸化によって素子
分離のための酸化膜を形成する時に用いる絶縁膜を後工
程の酸化膜の等方性エッチングの保護膜として使うこと
により、ベース拡散領域外周の端部の平面及び縦方向に
鍵状に外部ベース拡散領域とベース引き出しP型多結晶
シリコンのコンタクトを形成することができ、外部ベー
ス拡散領域の平面方向の大きさをベース抵抗を上げず、
縮小することができ、ベース・コレクタ接合容量を低減
するという効果を有する。また、上記絶縁膜をベース拡
散領域上に残すので、ベース引き出しP型多結晶シリコ
ンからの外部ベース拡散領域外のベース拡散領域中への
不純物拡散を防ぐので、後工程での不純物拡散により浅
い真性ベース拡散領域を形成することができ、遮断周波
数fT を高くすることができるという効果を有する。ま
た真性ベース拡散領域と外部ベース拡散領域との間のリ
ンクベース拡散領域上にBSG膜を残すので、不純物濃
度が真性ベース拡散領域よりも高く,外部ベース拡散領
域よりも低いリンクベース拡散領域を形成でき、遮断周
波数fT を低げずにベース抵抗を下げるという効果を有
する。また、リンクベース拡散領域を備えているので高
不純物濃度の外部ベース拡散領域を、エミッタ拡散領域
から離せエミッタ・ベース間のPN接合順方向の耐圧を
下げずにすむという効果を有する。
【図1】本発明の第1の実施例により得られたバイポー
ラトランジスタの断面図である。
ラトランジスタの断面図である。
【図2】本発明の第1の実施例の製造工程の断面図であ
る。
る。
【図3】本発明の第1の実施例の製造工程の断面図であ
る。
る。
【図4】本発明の第2の実施例の断面図である。
【図5】従来のバイポーラトランジスタの断面図であ
る。
る。
【図6】従来のバイポーラトランジスタの問題点を説明
するための製造工程の断面図である。
するための製造工程の断面図である。
1 P型シリコン基板 2 埋込みヒ素層 3 N型エピタキシャル層 3a 素子分離領域 4 シリコン酸化膜 5,16 シリコン窒化膜 6 P+ ボロン領域 7 SiO2 素子分離領域 8a,8b,8c フォトレジスト 9 コレクタ引き出しN+ 拡散層 10 ベース引き出しP型多結晶シリコン 11 エミッタ・ベース間層間絶縁膜 12 BSG膜 13,21 真性ベース拡散領域 14,22 外部ベース拡散領域 15 リンクベース拡散領域 17 エミッタ多結晶シリコン 18 層間絶縁膜 19,23 エミッタ拡散領域 20 アルミ等の配線金属 24 P型不純物拡散領域 25 低濃度BSGスペーサ 26 低濃度リンクベース領域
Claims (1)
- 【請求項1】 半導体基板の表面にN型半導体層を形成
し、前記N型半導体層の表面に薄い第1の酸化膜を形成
し、ベース開口窓が形成される領域を覆うシリコン窒化
膜をマスクにした選択酸化により素子分離用の第2の酸
化膜を形成し、ベース開口窓を形成する工程と、 前記ベース開口窓を内包する姿態の開口パターンを有す
る第1のフォトレジストをマスクにした酸化膜のウェッ
トエッチングにより、前記ベース開口窓の縁端部近傍の
前記第2のシリコン酸化膜を除去し、前記ベース開口窓
の縁端部から所定の間隔の前記第1の酸化膜の第1のア
ンダーカット部を形成する工程と、 前記第1のアンダーカット部を充填し、前記シリコン窒
化膜の表面を覆い、前記第2の酸化膜上に延在する姿態
を有するベース引き出しP型多結晶シリコンを形成し、
前記ベース引き出しP型多結晶シリコンに自己整合的な
P型の外部ベース拡散領域を前記N型半導体層の表面に
形成する工程と、 エミッタ開口部を形成するための第2のフォトレジスト
をマスクにして、前記ベース引き出しP型多結晶シリコ
ンおよび前記シリコン窒化膜をエッチングし、さらに前
記第2のフォトレジスト,前記ベース引き出しP型多結
晶シリコン,および前記シリコン窒化膜をマスクにした
ウェットエッチングにより前記第1の酸化膜を完全に除
去して前記第1の酸化膜の第2のアンダーカット部を形
成する工程と、 前記第2のアンダーカット部を充填した姿態を有して全
面にBSG膜を形成し、前記BSG膜に自己整合的に前
記N型半導体層の表面にP型の真性ベース拡散領域を形
成する工程と、 前記BSG膜をエッチバックして前記第2のアンダーカ
ット部にのみ前記BSG膜を残留形成し、前記エミッタ
開口窓の側面にシリコン絶縁膜からなるスペーサを形成
し、残留形成された前記BSG膜に自己整合的に前記真
性ベース拡散領域の表面にP型のリンクベース拡散領域
を形成し、前記スペーサに自己整合的に前記真性ベース
拡散領域の表面にN型のエミッタ拡散領域を形成する工
程と、を有することを特徴とするバイポーラトランジス
タの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07597693A JP3191479B2 (ja) | 1993-04-01 | 1993-04-01 | バイポーラトランジスタの製造方法 |
US08/220,918 US5376564A (en) | 1993-04-01 | 1994-03-31 | Method of manufacturing a bipolar transistor having a decreased collector-base capacitance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07597693A JP3191479B2 (ja) | 1993-04-01 | 1993-04-01 | バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06291126A JPH06291126A (ja) | 1994-10-18 |
JP3191479B2 true JP3191479B2 (ja) | 2001-07-23 |
Family
ID=13591792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07597693A Expired - Fee Related JP3191479B2 (ja) | 1993-04-01 | 1993-04-01 | バイポーラトランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5376564A (ja) |
JP (1) | JP3191479B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4262726B2 (ja) | 2005-08-24 | 2009-05-13 | 任天堂株式会社 | ゲームコントローラおよびゲームシステム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS642362A (en) * | 1987-06-24 | 1989-01-06 | Fujitsu Ltd | Manufacture of semiconductor device |
KR910005403B1 (ko) * | 1988-09-23 | 1991-07-29 | 삼성전자 주식회사 | 고성능 바이폴라 트랜지스터 및 그 제조방법 |
US5227317A (en) * | 1989-04-21 | 1993-07-13 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit bipolar transistor device |
JPH02280340A (ja) * | 1989-04-21 | 1990-11-16 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1993
- 1993-04-01 JP JP07597693A patent/JP3191479B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-31 US US08/220,918 patent/US5376564A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06291126A (ja) | 1994-10-18 |
US5376564A (en) | 1994-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2971246B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
US6864560B2 (en) | Bipolar transistor structure with a shallow isolation extension region providing reduced parasitic capacitance | |
KR20060086425A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
JP2666384B2 (ja) | 半導体装置の製造方法 | |
US20090212394A1 (en) | Bipolar transistor and method of fabricating the same | |
US8431966B2 (en) | Method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby | |
JP2924417B2 (ja) | 半導体装置 | |
JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
US8173511B2 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
JP2654607B2 (ja) | 半導体装置の製造方法 | |
JP3332037B2 (ja) | 基板の上表面に二つの自己整列型領域を定める方法 | |
JP3191479B2 (ja) | バイポーラトランジスタの製造方法 | |
JP2850666B2 (ja) | 自己整合型バイポーラトランジスタおよびその製造方法 | |
JP2680358B2 (ja) | 半導体素子の製造方法 | |
JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
US6713361B2 (en) | Method of manufacturing a bipolar junction transistor including undercutting regions adjacent to the emitter region to enlarge the emitter region | |
JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
KR0175330B1 (ko) | 반도체 장치의 제조방법 | |
JPH07288284A (ja) | 半導体装置の製造方法 | |
US6696342B1 (en) | Small emitter and base-collector bi-polar transistor | |
JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2522383B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPH04294543A (ja) | 半導体装置の製造方法 | |
JP2002208597A (ja) | バイポーラトランジスタ及びバイポーラトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
LAPS | Cancellation because of no payment of annual fees |