JPS60133763A - 可変容量ダイオ−ドおよびその製造方法 - Google Patents
可変容量ダイオ−ドおよびその製造方法Info
- Publication number
- JPS60133763A JPS60133763A JP58240967A JP24096783A JPS60133763A JP S60133763 A JPS60133763 A JP S60133763A JP 58240967 A JP58240967 A JP 58240967A JP 24096783 A JP24096783 A JP 24096783A JP S60133763 A JPS60133763 A JP S60133763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- depth
- diffusion layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は特性の改善された可変容量ダイオードとその
製造方法に関するもので、従来の容量−電圧特性を維持
して高周波直列抵抗を低減させるものである。
製造方法に関するもので、従来の容量−電圧特性を維持
して高周波直列抵抗を低減させるものである。
従来の可変容量ダイオードはＳｉの拡散プレーナ構造で
製造されているものが多い。以下第１図ないし第６図に
もとづき従来の可変容量ダイオードとその製造方法につ
いて述べる。
製造されているものが多い。以下第１図ないし第６図に
もとづき従来の可変容量ダイオードとその製造方法につ
いて述べる。
例えば第１の導電形（この例ではＮ形）の低抵抗の半導
体基板１上に周知の気相成長法にて、第１の導電形で基
板１より高比抵抗の例えば１Ω０〃前後の比抵抗のエピ
タキシャル層２を例えば厚さ４〜５μｍ形成する（第１
図（ａ）参照）。この上に表面保護のため絶縁膜（Ｓｉ
ｇｈ膜）６を約１〜２μｍ形成したのち、写真蝕刻法に
より開口部６を設ける（第１図（ｂ）参照）。次にイオ
ン注入法により、第１の導電形の不純物（この例ではＰ
３］）を加速電圧１３０ ｋｅＶ、ドーズ量（２〜３
） Ｘ １０”’ｉ ”の条件にて開ロ部６全通してエ
ピタキシャル層２に注入する。この場合開口部６に薄い
酸化膜例えば（１０００〜３０００ ） Ａの膜厚の酸
化膜を介してイオン注入してもよい。次に格子欠陥回復
とキャリア回復のためのアニールを兼ねた熱処理を施し
、前記エピタキシャル層より高不純物密度のインプラ拡
散層４を形成する（第１図（Ｃ）参照〕。次にこのイン
プラ拡散層４の表面を包含し、かつインプラ拡散層の拡
散深さより浅い拡散深さを持ち第１導電形と反対の導電
形（この例ではＰ形〕の第２導電形拡散層５を形成する
（第１図（ｄ）参照）。この後は周知技術にて取り出し
電極を形成して可変−３＝ 容量ダイオードができる。
体基板１上に周知の気相成長法にて、第１の導電形で基
板１より高比抵抗の例えば１Ω０〃前後の比抵抗のエピ
タキシャル層２を例えば厚さ４〜５μｍ形成する（第１
図（ａ）参照）。この上に表面保護のため絶縁膜（Ｓｉ
ｇｈ膜）６を約１〜２μｍ形成したのち、写真蝕刻法に
より開口部６を設ける（第１図（ｂ）参照）。次にイオ
ン注入法により、第１の導電形の不純物（この例ではＰ
３］）を加速電圧１３０ ｋｅＶ、ドーズ量（２〜３
） Ｘ １０”’ｉ ”の条件にて開ロ部６全通してエ
ピタキシャル層２に注入する。この場合開口部６に薄い
酸化膜例えば（１０００〜３０００ ） Ａの膜厚の酸
化膜を介してイオン注入してもよい。次に格子欠陥回復
とキャリア回復のためのアニールを兼ねた熱処理を施し
、前記エピタキシャル層より高不純物密度のインプラ拡
散層４を形成する（第１図（Ｃ）参照〕。次にこのイン
プラ拡散層４の表面を包含し、かつインプラ拡散層の拡
散深さより浅い拡散深さを持ち第１導電形と反対の導電
形（この例ではＰ形〕の第２導電形拡散層５を形成する
（第１図（ｄ）参照）。この後は周知技術にて取り出し
電極を形成して可変−３＝ 容量ダイオードができる。
前記の従来方法による可変容量ダイオードにおいては、
第２導電形拡散層５（本例ではＰ形である。以下Ｐ膨拡
散層５という）の不純物濃度が第１導電形インプラ拡散
層４（本例ではＮ形である。
第２導電形拡散層５（本例ではＰ形である。以下Ｐ膨拡
散層５という）の不純物濃度が第１導電形インプラ拡散
層４（本例ではＮ形である。
以後Ｎ形インプラ拡散層４という）およびエピタキシャ
ル層のそれぞれの不純物濃度より充分高ければ第２図（
ａ）に示すように逆バイアス電圧（以後電圧という〕を
印加するとＰ膨拡散層５内の空乏層の幅は非常に狭く、
Ｎ形インプラ拡散層４とエピタキシャル層２の領域内の
空乏層の拡がりに比し無視できる。すなわち可変容量ダ
イオードの可変容量はＮ形インプラ拡散層４内の空乏層
１０による接合容量とエピタキシャル層２内の空乏層１
１による接合容量との和と考えられる。またエピタキシ
ャル層の不純物濃度はＮ形インプラ拡散層のそれより低
いのでエピタキシャル層（インプラ拡散層直下のエピタ
キシャル層を除く以下同様）内の空乏層１１の拡がりは
インプラ拡散層内の空乏層１０４− の拡がりより大きくなる。電圧を増減することにより空
乏層ｉｏ、１ｉの拡がりが増減して可変容量となる。第
６図の曲ａ８はその接合容量（以下容量という）−電圧
特性を示す。
ル層のそれぞれの不純物濃度より充分高ければ第２図（
ａ）に示すように逆バイアス電圧（以後電圧という〕を
印加するとＰ膨拡散層５内の空乏層の幅は非常に狭く、
Ｎ形インプラ拡散層４とエピタキシャル層２の領域内の
空乏層の拡がりに比し無視できる。すなわち可変容量ダ
イオードの可変容量はＮ形インプラ拡散層４内の空乏層
１０による接合容量とエピタキシャル層２内の空乏層１
１による接合容量との和と考えられる。またエピタキシ
ャル層の不純物濃度はＮ形インプラ拡散層のそれより低
いのでエピタキシャル層（インプラ拡散層直下のエピタ
キシャル層を除く以下同様）内の空乏層１１の拡がりは
インプラ拡散層内の空乏層１０４− の拡がりより大きくなる。電圧を増減することにより空
乏層ｉｏ、１ｉの拡がりが増減して可変容量となる。第
６図の曲ａ８はその接合容量（以下容量という）−電圧
特性を示す。
可変容量コンデンサに対する市場の要求としては容量の
電圧変化比が大きく、また高周波直列抵抗（Ｒ８）’に
小す＜ Ｌ−ＲＩＥ能指数Ｑ （＝ １／ｗＲｓＣｊ
）を大きくすることが要求されている。第６図の容量−
電圧特性曲線８は約１５Ｖを過ぎると曲線の傾斜がゆる
く彦り飽和傾向を示す。すなわち容量の電圧変化比が小
さくなる傾向が確認される。容量の電圧変化比が低下せ
ずかつ性能指数（Ｉｎ大きくすることが問題点である。
電圧変化比が大きく、また高周波直列抵抗（Ｒ８）’に
小す＜ Ｌ−ＲＩＥ能指数Ｑ （＝ １／ｗＲｓＣｊ
）を大きくすることが要求されている。第６図の容量−
電圧特性曲線８は約１５Ｖを過ぎると曲線の傾斜がゆる
く彦り飽和傾向を示す。すなわち容量の電圧変化比が小
さくなる傾向が確認される。容量の電圧変化比が低下せ
ずかつ性能指数（Ｉｎ大きくすることが問題点である。
本発明は前記問題点を解決し、従来の容量−電圧特性の
飽和傾向を改め、また直列抵抗Ｒ８の小さい改善された
可変容量ダイオードおよびその製造方法を提供するもの
である。
飽和傾向を改め、また直列抵抗Ｒ８の小さい改善された
可変容量ダイオードおよびその製造方法を提供するもの
である。
容量−電圧特性が電圧の増加にともない飽和傾向を示す
がこれは電圧が一定値（従来例では約１５Ｖ）を越える
とエピタキシャル層内の空乏層１１が基板１に達し、そ
れ以後電圧を増加しても基板１の不純物濃度がエピタキ
シャル層の不純物濃度より高いので空乏層１１はほとん
ど変化しないためである。
がこれは電圧が一定値（従来例では約１５Ｖ）を越える
とエピタキシャル層内の空乏層１１が基板１に達し、そ
れ以後電圧を増加しても基板１の不純物濃度がエピタキ
シャル層の不純物濃度より高いので空乏層１１はほとん
ど変化しないためである。
また直列抵抗Ｒ５１ｊ主としてインプラ拡散層４の下面
と基板１との間のエピタキシャル層の抵抗と考えられ、
その厚さ１１ （第２図（ｂ）参照）により変化する。
と基板１との間のエピタキシャル層の抵抗と考えられ、
その厚さ１１ （第２図（ｂ）参照）により変化する。
Ｒｓ値を下げるためにｔｌを減少すれば空乏層１１は基
板１に達し易くなり容量−電圧特性は低い電圧で飽和傾
向を示すようになる。
板１に達し易くなり容量−電圧特性は低い電圧で飽和傾
向を示すようになる。
また容量−電圧特性の飽和傾向を改善するために中間エ
ピタキシャル層の厚さｔｌを増加すればＲｓが犬となる
。周知のようにＰＮ接合の空乏層の拡がり（形状）は逆
バイアス電圧とＰＮ接合の不純物原子の分布によって主
として決定せられる。インプラ拡散層４の不純物濃度は
エピタキシャル層内の不純物濃度より高いためインプラ
拡散層の周辺部におけるインプラ拡散層内の不純物はエ
ピタキシャル層内の空乏層１１の形状に大きな効果をお
よぼす。したがってインプラ拡散層４を従来よりも深い
位置に形成すれば空乏層の空間電荷による電束端はイン
プラ拡散層の周辺部の不純物イオンと結ばれ易くなり、
空乏層１１の形状は変化し、空乏層１１が基板１に達す
る電圧値は増加し、容量−電圧特性の飽和傾向は大幅に
改善される。本発明ではインプラ拡散層の深さをそのイ
オン注入面の深さを調節することにより制御するもので
ある。
ピタキシャル層の厚さｔｌを増加すればＲｓが犬となる
。周知のようにＰＮ接合の空乏層の拡がり（形状）は逆
バイアス電圧とＰＮ接合の不純物原子の分布によって主
として決定せられる。インプラ拡散層４の不純物濃度は
エピタキシャル層内の不純物濃度より高いためインプラ
拡散層の周辺部におけるインプラ拡散層内の不純物はエ
ピタキシャル層内の空乏層１１の形状に大きな効果をお
よぼす。したがってインプラ拡散層４を従来よりも深い
位置に形成すれば空乏層の空間電荷による電束端はイン
プラ拡散層の周辺部の不純物イオンと結ばれ易くなり、
空乏層１１の形状は変化し、空乏層１１が基板１に達す
る電圧値は増加し、容量−電圧特性の飽和傾向は大幅に
改善される。本発明ではインプラ拡散層の深さをそのイ
オン注入面の深さを調節することにより制御するもので
ある。
即ち本発明は特許請求の範囲第１項（ａ） 、 （ｂ）
、 （ｃ）に記載される従来の可変容量ダイオードに
おいてＰ膨拡散層５の表面であって、インプラ拡散層４
と対面する面部分（従来技術におけるイオン注入面と等
しいっは所望の深さの凹部を形成し、イオン注入面を従
来技術によるイオン注入面より所望の深さだけ下げてイ
オン注入をおこなった後インプラ拡散層を形成し、また
電圧印加時のインプラ°・・拡散層直下の空乏層の拡が
り面の深さがエピタキシャル層内の空乏層１１の拡がり
面の深さより深くすることのできる所望の深さの四部と
することを一７＝ 特徴とする可変容量ダイオードである。この所望の深さ
は試行により決定される。
、 （ｃ）に記載される従来の可変容量ダイオードに
おいてＰ膨拡散層５の表面であって、インプラ拡散層４
と対面する面部分（従来技術におけるイオン注入面と等
しいっは所望の深さの凹部を形成し、イオン注入面を従
来技術によるイオン注入面より所望の深さだけ下げてイ
オン注入をおこなった後インプラ拡散層を形成し、また
電圧印加時のインプラ°・・拡散層直下の空乏層の拡が
り面の深さがエピタキシャル層内の空乏層１１の拡がり
面の深さより深くすることのできる所望の深さの四部と
することを一７＝ 特徴とする可変容量ダイオードである。この所望の深さ
は試行により決定される。
また特許請求の範囲第２項に記載された発明は例えばＮ
形基板の主面上にＮ形で該基板より高比抵抗を有するエ
ピタキシャル層を形成するエピタキシャル層程と、前記
エピタキシャル層表面の所定領域（イオン注入予定領域
）１ｒ：表面より所望の深さにエツチングするエツチン
グ工程と、前記エツチングされた面から例えばＮ形の不
純物をイオン注入したのち、熱処理を施して前記エピタ
キシャル層より高不純物濃度のＮ形インプラ拡散層を前
記エピタキシャル層内に形成するインプラ拡散工程と、
前記インプラ拡散層の主面を包含し、該主面より広い面
積を有し、かつ前記インプラ拡散層の拡散深さより浅い
拡散深さを有するＰ膨拡散層を形成するＰ形拡散工程と
を具備することを特徴とする可変容量ダイオードの製造
方法であり、換言すればイオン注入面の深さを調整する
ことによってエピタキシャル層内の空乏層の形状を制御
し、容量−電圧特性の飽和傾向の改善又はＲｓの減８− 少をはかる製造方法である。
形基板の主面上にＮ形で該基板より高比抵抗を有するエ
ピタキシャル層を形成するエピタキシャル層程と、前記
エピタキシャル層表面の所定領域（イオン注入予定領域
）１ｒ：表面より所望の深さにエツチングするエツチン
グ工程と、前記エツチングされた面から例えばＮ形の不
純物をイオン注入したのち、熱処理を施して前記エピタ
キシャル層より高不純物濃度のＮ形インプラ拡散層を前
記エピタキシャル層内に形成するインプラ拡散工程と、
前記インプラ拡散層の主面を包含し、該主面より広い面
積を有し、かつ前記インプラ拡散層の拡散深さより浅い
拡散深さを有するＰ膨拡散層を形成するＰ形拡散工程と
を具備することを特徴とする可変容量ダイオードの製造
方法であり、換言すればイオン注入面の深さを調整する
ことによってエピタキシャル層内の空乏層の形状を制御
し、容量−電圧特性の飽和傾向の改善又はＲｓの減８− 少をはかる製造方法である。
第４図にもとづいて本発明の製造方法を説明する。
第４図（ａ）に示す工程１では前記の従来方法と同一で
ある。次に開口部６のエピタキシャル層の表面を例えば
プラズマ技術、或はアルカリ又は混酸等によりエツチン
グする。エツチングの深さｔ２は例えば０２〜０．６μ
ｍ程度とする（第４図（ｂ）参照）。
ある。次に開口部６のエピタキシャル層の表面を例えば
プラズマ技術、或はアルカリ又は混酸等によりエツチン
グする。エツチングの深さｔ２は例えば０２〜０．６μ
ｍ程度とする（第４図（ｂ）参照）。
次に従来の方法により第４図（ｃ）に示すＮ形インプラ
拡散層１４を形成する。次に従来の方法によりＮ形イン
プラ拡散層１４の主面を包含し、該主面より広い面積を
有し、またインプラ拡散層の不純物濃度より充分高い不
純物濃度のＰ膨拡散層１５を形成する（第４図（ｄ）参
照）。この後周知技術にて取り出し電極を形成して可変
容量ダイオードができる。
拡散層１４を形成する。次に従来の方法によりＮ形イン
プラ拡散層１４の主面を包含し、該主面より広い面積を
有し、またインプラ拡散層の不純物濃度より充分高い不
純物濃度のＰ膨拡散層１５を形成する（第４図（ｄ）参
照）。この後周知技術にて取り出し電極を形成して可変
容量ダイオードができる。
第５図は本発明により製造された可変容量ダイオードに
電圧を印加したときの空乏層の拡がりを図示したもので
ある。第５図（ａ）に示すようにエピタキシャル層内の
空乏層２１の拡がりはこれと対応する従来技術の第２図
（ａ）に示す空乏層１１の拡がり％小さくなっている。
電圧を印加したときの空乏層の拡がりを図示したもので
ある。第５図（ａ）に示すようにエピタキシャル層内の
空乏層２１の拡がりはこれと対応する従来技術の第２図
（ａ）に示す空乏層１１の拡がり％小さくなっている。
電圧を増加すると空乏層２１の拡がりは大きくなり第５
図（ｂ）に示す状態となる。
図（ｂ）に示す状態となる。
これと対応する従来技術の第２図（ｂ）に示す空乏層１
１の拡がりは基板１に達している。更にエツチングの深
さｔ２ヲ増加しイオン注入面を下げれば第５図（ｃ）に
示すようにインプラ拡散層１４直下の空乏層２０の拡が
り面の深さがエピタキシャル層内の空乏層２１の拡がり
面の深さより深くすることが可能であり、この状態のＬ
２を所望の深さとする。
１の拡がりは基板１に達している。更にエツチングの深
さｔ２ヲ増加しイオン注入面を下げれば第５図（ｃ）に
示すようにインプラ拡散層１４直下の空乏層２０の拡が
り面の深さがエピタキシャル層内の空乏層２１の拡がり
面の深さより深くすることが可能であり、この状態のＬ
２を所望の深さとする。
第５図（ａ） 、 （ｂ）に示す本発明による可変容量
ダイオードの容量−電圧特性は第６図の曲線１８で、こ
れによれば曲線１８は電圧が約２０Ｖ程度を過ぎて飽和
傾向を示す。また第５図（ｃ）に示すものの特性は第３
図の曲線１９であって電圧が２５Ｖを越えないと容量−
電圧特性は飽和傾向を示さず、従来技術に比し特性改善
が確認される。なお電圧が約１５Ｖ以下の飽和を示さな
い領域では容量−電圧特性曲線はほぼ重なる。
ダイオードの容量−電圧特性は第６図の曲線１８で、こ
れによれば曲線１８は電圧が約２０Ｖ程度を過ぎて飽和
傾向を示す。また第５図（ｃ）に示すものの特性は第３
図の曲線１９であって電圧が２５Ｖを越えないと容量−
電圧特性は飽和傾向を示さず、従来技術に比し特性改善
が確認される。なお電圧が約１５Ｖ以下の飽和を示さな
い領域では容量−電圧特性曲線はほぼ重なる。
本発明においてエツチングの深さｔ２だけエピタキシャ
ル層の厚さを厚くすればインプラ拡散層１４の下面から
基板１″！、での距離ｔ１は変らないため、高周波直列
抵抗Ｒｓは変らず容量−電圧特性が大幅に改善されるこ
ととなる。
ル層の厚さを厚くすればインプラ拡散層１４の下面から
基板１″！、での距離ｔ１は変らないため、高周波直列
抵抗Ｒｓは変らず容量−電圧特性が大幅に改善されるこ
ととなる。
また逆に従来の容量−電圧特性を維持するとすればエピ
タキシャル層の厚さを艙くすることができ、その分だけ
高周波直列抵抗Ｒ８は減少し高い性能指数Ｑが得られる
。
タキシャル層の厚さを艙くすることができ、その分だけ
高周波直列抵抗Ｒ８は減少し高い性能指数Ｑが得られる
。
第１図は従来の製造工程を示す断面図で、同図（ａ）か
ら（ｄ）まではそれぞれエピタキシャル層程、開口部形
成工程、インプラ拡散工程、第２導電形拡散工程のそれ
ぞれの工程終了後の断面図である。 第２図（ａ） 、 （ｂ）は従来の製造方法による可変
容量ダイオードの空乏層の拡がりを示す断面図で、同図
（ａ） 、 （ｂ）はそれぞれの電圧が容量−電圧特性
が飽和傾向を示す電圧より低い電圧、飽和傾向を示す電
圧より高い電圧を印加した場合の断面図である。 第６図は従来の製造方法によるものと本発明によ１１− るものとの容量−電圧特性を示すグラフ、第４図は本発
明による製造工程を示す断面図で同図（ａ）から（ｄ）
まではそれぞれ絶縁膜開口部、エツチング工程、インプ
ラ拡散工程、第２導電形拡散工程のそれぞれの工程終了
後の断面図である。第５図は本発明による可変容量ダイ
オードの空乏層の拡がりを示すもので、同図（ａ） 、
（ｂ）はそれぞれ第２図（ａ）。 （ｂ）に対応する電圧を印加したときの断面図、第５図
（ｃ）は所望の深さの四部を形成したものの断面図であ
る。 １・・・半導体基板、２・・・エピタキシャル層（Ｎ形
〕、３・・・酸化膜、４．１４・・・第１導電形インプ
ラ拡散層（Ｎ形）、５．１５・・・第２導電形拡散層（
Ｐ形）、１０．２０・・・インプラ拡散層内の空乏層、
１１．２１・・・エピタキシャル層内の空乏層（インプ
ラ拡散層直下のエピタキシャル層をのぞく）、８・・・
従来技術による可変容量ダイオードの容量−電圧特性曲
線、１８・・・本発明による可変容量ダイオードの容量
−電圧特性曲線、１９・・・本発明による所望の深さの
凹部を形成した場合の容量−電圧特性曲線。 １２− 第１図 第２図 第４図 電 圧 （Ｖ）
ら（ｄ）まではそれぞれエピタキシャル層程、開口部形
成工程、インプラ拡散工程、第２導電形拡散工程のそれ
ぞれの工程終了後の断面図である。 第２図（ａ） 、 （ｂ）は従来の製造方法による可変
容量ダイオードの空乏層の拡がりを示す断面図で、同図
（ａ） 、 （ｂ）はそれぞれの電圧が容量−電圧特性
が飽和傾向を示す電圧より低い電圧、飽和傾向を示す電
圧より高い電圧を印加した場合の断面図である。 第６図は従来の製造方法によるものと本発明によ１１− るものとの容量−電圧特性を示すグラフ、第４図は本発
明による製造工程を示す断面図で同図（ａ）から（ｄ）
まではそれぞれ絶縁膜開口部、エツチング工程、インプ
ラ拡散工程、第２導電形拡散工程のそれぞれの工程終了
後の断面図である。第５図は本発明による可変容量ダイ
オードの空乏層の拡がりを示すもので、同図（ａ） 、
（ｂ）はそれぞれ第２図（ａ）。 （ｂ）に対応する電圧を印加したときの断面図、第５図
（ｃ）は所望の深さの四部を形成したものの断面図であ
る。 １・・・半導体基板、２・・・エピタキシャル層（Ｎ形
〕、３・・・酸化膜、４．１４・・・第１導電形インプ
ラ拡散層（Ｎ形）、５．１５・・・第２導電形拡散層（
Ｐ形）、１０．２０・・・インプラ拡散層内の空乏層、
１１．２１・・・エピタキシャル層内の空乏層（インプ
ラ拡散層直下のエピタキシャル層をのぞく）、８・・・
従来技術による可変容量ダイオードの容量−電圧特性曲
線、１８・・・本発明による可変容量ダイオードの容量
−電圧特性曲線、１９・・・本発明による所望の深さの
凹部を形成した場合の容量−電圧特性曲線。 １２− 第１図 第２図 第４図 電 圧 （Ｖ）
Claims (1)
- 【特許請求の範囲】 １（ａ）第１の導電形の半導体基板の主面上に形成され
た第１の導電形であって前記基板より高比抵抗を有する
エピタキシャル層と、（ｂ） 前記エピタキシャル層内
に形成され、前記エピタキシャル層の表面の所定領域を
含み、第１の導電形と反対の導電形である第２導電形の
高不純物濃度を有する第２導電形拡散層と、 （Ｃ） 前記第２導電形拡散層の直下にあって、前記第
２導電形拡散層の下面の一部と接合を形成し、前記エピ
タキシャル層の不純物濃度より高い第１導電形不純物濃
度を有し、かつ前記半導体基板の主面に達しない深さの
第１導電形インプラ拡散層とよりなる可変容量ダイオー
ドにおいて、前記第２導電形拡散層の表面であって前記
インプラ拡散層と対面する面部分は所望の深さの凹部を
形成し、ｔｒｉ逆バイアス電圧印加時の前記インプラ拡
散層直下の空乏層の拡がり面の深さが前記エピタキシャ
ル層内の空乏層の拡がり面の深さより深くすることので
きる所望の深さの四部とすることを特徴とする可変容量
ダイオード。 ２（ａ）第１の導電形の半導体基板の主面上に第１の導
電形で該基板より高比抵抗を有するエピタキシャル層を
形成するエピタキシャル層程と、 （ｂ） 前記エピタキシャル層表面の所定領域を表面よ
り所望の深さにエツチングするエツチング工程と、 （ｃ） 前記エツチングされた面から第１の導電形の不
純物をイオン注入したのち、熱処理を施して前記エピタ
キシャル層より高不純物濃度の第１導電形インプラ拡散
層を前記エピタキシャル層内に形成するインプラ拡散工
程と、 （ｄ） 前記インプラ拡散層の主面を包含し、該主面よ
り広い面積を有し、かつ前記インプ ７う拡散層の拡散
深さより浅い拡散深さを有する第１導電形と反対の導電
形の第２導電形拡散層を形成する第２導電形拡散工程と
を具備することを特徴とする可変容量ダイオードの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240967A JPS60133763A (ja) | 1983-12-22 | 1983-12-22 | 可変容量ダイオ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240967A JPS60133763A (ja) | 1983-12-22 | 1983-12-22 | 可変容量ダイオ−ドおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60133763A true JPS60133763A (ja) | 1985-07-16 |
| JPS6361789B2 JPS6361789B2 (ja) | 1988-11-30 |
Family
ID=17067313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240967A Granted JPS60133763A (ja) | 1983-12-22 | 1983-12-22 | 可変容量ダイオ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60133763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02154474A (ja) * | 1988-12-06 | 1990-06-13 | Sony Corp | ダイオードの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0481387U (ja) * | 1990-11-22 | 1992-07-15 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839168A (ja) * | 1971-09-22 | 1973-06-08 | ||
| JPS4879578A (ja) * | 1972-01-24 | 1973-10-25 | ||
| JPS5550671A (en) * | 1978-10-09 | 1980-04-12 | Sanyo Electric Co Ltd | Manufacturing of variable capacitance element |
-
1983
- 1983-12-22 JP JP58240967A patent/JPS60133763A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839168A (ja) * | 1971-09-22 | 1973-06-08 | ||
| JPS4879578A (ja) * | 1972-01-24 | 1973-10-25 | ||
| JPS5550671A (en) * | 1978-10-09 | 1980-04-12 | Sanyo Electric Co Ltd | Manufacturing of variable capacitance element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02154474A (ja) * | 1988-12-06 | 1990-06-13 | Sony Corp | ダイオードの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361789B2 (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049276B2 (en) | Reduced process sensitivity of electrode-semiconductor rectifiers | |
| US5429972A (en) | Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric | |
| JPH0147014B2 (ja) | ||
| JPH03145138A (ja) | Ｄｍｏｓトランジスタの形成方法 | |
| KR100272067B1 (ko) | Pnp 디바이스를 위한 p 매립층의 제조방법 | |
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| JPH0427706B2 (ja) | ||
| WO1997017726A1 (en) | Low collector resistance bipolar transistor compatible with high voltage integrated circuits | |
| JPS6366967A (ja) | 半導体装置およびその製造方法 | |
| JPS60133763A (ja) | 可変容量ダイオ−ドおよびその製造方法 | |
| CN113223945B (zh) | 横向变掺杂结构的制造方法及横向功率半导体器件 | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| KR100299912B1 (ko) | 절연 게이트 바이폴라 트랜지스터의 제조 방법 | |
| CN120857572B (zh) | 一种具有快恢复特性的950v高压超结mos器件及其制作方法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| KR100324569B1 (ko) | 접합형 바이폴라 반도체 소자 및 그 제조방법 | |
| KR100245809B1 (ko) | 플레이너형 트라이악(triac) 소자 및 그의 제조방법 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JPS63148684A (ja) | 超階段形バラクタダイオ−ド | |
| KR940004258B1 (ko) | 소이구조의 반도체 소자 제조방법 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 |