JPS6366967A

JPS6366967A - 半導体装置およびその製造方法

Info

Publication number: JPS6366967A
Application number: JP61209448A
Authority: JP
Inventors: Toru Kaga; 徹加賀; Yoshio Sakai; 芳男酒井; Ryuichi Izawa; 井沢　龍一; Yasuo Igura; 井倉　康雄; Akiyoshi Hamada; 濱田　明美
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-09-08
Filing date: 1986-09-08
Publication date: 1988-03-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、絶縁ゲート型トランジスタを有する半導体装
置およびその製造方法に係り、特にトランジスタの信頼
度を向上させ得る半導体装置およびその製造方法に関す
る。

〔従来の技術〕

従来の信頼度向上を目的とした。２６縁ゲート型トラン
ジスタ、例えばＭＯＳトランジスタとしては、プロスイ
ーディンゲス・オブ・ジ・アイ・イー・イー・イー・イ
ンターナシ目ナル・エレクトロン・デバイスイズ・ミー
ティング（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆｔｈｅ　ＩＥ
ＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ
　ＤｅｖｉｃｅｓＭｅｅｔｉｎｇ）　１９８４年１２月
９日〜１２日、第７７４〜７７７頁に示すＬＤＤ　（ラ
イトリ−・ドープト・ドレイン（Ｌｉｇｈｔｌｙ　Ｄｏ
ｐｅｄ　Ｄｒａｉｎ））構造が主流である。このＬＤＤ
構造は１周知のように、第１導電型の不純物を含む半導
体基板表面領域に設けた第１導電型と反対導電型の第２
導電型のソース・ドレイン不純物ドープ領域を、それぞ
れ高濃度不純物ドープ領域と、ゲート電極に隣接する低
濃度不純物ドープ領域とで構成するものである。このよ
うに。

ゲート電極に隣接するドレイン端部に低濃度不純物ドー
プ領域を設け、ドレイン端部における不純物濃度分布を
緩やかにすることにより、ドレイン端部で高電界が集中
するのを抑制し、ソース、ドレイン間耐圧およびホット
キャリア耐性を向上させようとするものである。

しかし、このＬＤＤ構造の場合、半導体基板内部のドレ
イン端で発生したホットキャリアが、ゲート電極側壁に
形成されたＳｉｏ、膜から成るサイドウオールスペーサ
に注入され、該ＳｉＯ□膜中の捕獲中心に捕獲され、こ
の捕獲された電荷が低濃度ドレイン領域の抵抗を変化さ
せ、トランジスタの電流−電圧特性の変動、すなわち、
しきい電圧の変化、トランスコンダクタンスの減少を引
き起こす問題がある。この特性変動を防止するには。

低濃度ドレイン領域の不純物濃度を増加する方法が有効
と考えられる。しかし、この場合は、低濃度ドレイン領
域の抵抗が減り、電界緩和効果が著しく減少するため、
結果としてホットキャリア発生量が増大し、トランジス
タの電流−電圧特性変動量が増大する問題がある。

一方、特性変動を低減させるもう１つの方法として、低
濃度ドレイン領域の不純物濃度を減少させる方法も考え
られる。しかし、この場合は、電界緩和効果は向上する
ものの、上記ホットキャリアがサイドウオールスペーサ
中に注入されて捕獲された電荷によって低濃度ドレイン
領域の抵抗変調効果が著しく増大するため、結果として
トランジスタの電流−電圧特性変動量が増大する。

すなわち、従来のＬＤＤ構造トランジスタの低濃度ドレ
イン領域の不純物濃度には最適濃度があり、この濃度か
らずれるとホットキャリアに起因する特性変動が増大す
る。このため、従来のＬＤＤ構造トランジスタでは低濃
度ドレイン領域の不純物濃度を変えるだけではより高い
信頼性を得ることはできなかった。

（発明が解決しようとする問題点〕上記従来のＬＤＤ構造では、単に低濃度ドレイン領域の
不純物濃度を変える以外に、ＬＤＤ固有の電流−電圧特
性変動を減少させる手段がなかった。このため、トラン
ジスタが微細化し、ＬＤＤ固有の特性変動が顕著になる
に及んでも、従来の技術では、抜本的に変′ｌｊＪ量を
低減させることができなかった。

本発明の目的は、ＬＤＤ構造固有の特性変動要因である
■ホットキャリアの発生と、■サイドウオールスペーサ
中に蓄積されたホットキャリアの電荷による低濃度領域
の抵抗変調を独立に制御する新しいＬＤＤ型の不純物ド
ープ構造を用いることによって、ＬＤＤ構造固有の特性
変動を低減させることにある。

〔問題点を解決するための手段〕

上記の目的を達成するために、本発明の半導体装置は、
第１導電型の半導体基体の上に絶縁膜を介して設けたゲ
ート電極と、該ゲート電極の両側の上記半導体基体表面
領域に設けた上記第１導電型とは反対導電型の第２導電
型のソース、ドレイン領域を少なくとも有する半導体装
置において、上記ソース・ドレイン領域のうち少なくと
もドレイン領域が、上記ゲート電極から離れる方向に中
、低、高の順に変化する不純物濃度分布を有することを
特徴とする。

また１本発明の半導体装置の製造方法は、第１導電型の
半導体基体上にゲート絶縁膜を形成する工程と、該ゲー
ト絶縁膜上にゲート電極を形成する工程と、上記ゲート
電極をマスクとして上記半導体基体に上記第１導電型と
反対導電型の第２導電型の不純物をドープして、上記ゲ
ート電極直下を除く上記半導体基体表面領域に第２導電
型の中濃度ソース、ドレイン領域のうち少なくとも中濃
度ドレイン領域を形成する工程と、上記ゲート電極とそ
の側壁に形成したサイドウオールスペーサとをマスクと
して上記半導体基体に第１導電型の不純物をドープして
、上記第２導電型の不純物がドープされた上記半導体基
体表面の不純物濃度を濃度補償によって実質的に低減さ
せて低濃度ソース、ドレイン領域のうち少なくとも低濃
度ドレイン領域を形成する工程と、上記ゲート電極およ
び上記サイドウオールスペーサ、もしくは上記ゲート電
極、上記サイドウオールスペーサおよび該サイドウオー
ルスペーサの側壁に形成した第２のサイドウオールスペ
ーサとをマスクとして上記半導体基体に第２導電型の不
純物をドープすることにより高濃度ソース、ドレイン領
域を形成する工程とを具備することを特徴とする。

〔作用〕

ゲート電極に隣接した比較的高濃度の低濃度ドレイン領
域（以下、中濃度ドレイン領域と称す。）は、サイドウ
オールスペーサに注入・捕獲されたホットキャリア電荷
による抵抗変調効果を低減する効果を有する。

一方、この中濃度ドレイン領域の外側に隣接し、該中濃
度ドレイン領域よりも低不純物濃度の低濃度ドレイン領
域を、従来のＬＤＤ構造の低濃度領域に比べてより低濃
度化することにより、ＬＤＤ構造の電界緩和効果を増大
させ、ホットキャリアの発生を低減することができる。

従って、このように従来のＬＤＤ構造の低濃度領域を、
ゲート電極から離れる方向に中濃度領域および低濃度領
域によって構成される本発明を用いることによって、ド
レイン領域の抵抗変調を減少させ、かつホットキャリア
の発生を低減することができるため、従来のＬＤＤ構造
に比べて、ＬＤＤ固有の特性劣化現象を著しく低減させ
ることができる。

〔実施例〕

実施例　１第１図（ａ）〜（ｄ）は本発明の第１の実施例のＬＤＤ
型ＭｏＳトランジスタを示す製造工程断面図である。

まず、同図（ａ）に示すように、ｐ型Ｓｉ基板１上にゲ
ート酸化膜２を形成し、多結晶Ｓｉを用いてゲート電極
３を形成した後、低濃度ソース、ドレイン形成用のｎ型
不純物、例えばリン（Ｐ）のイオン打ち込み４を、打ち
込みエネルギー４０ｋｅＶ、ドーズ量ｌＸｌ０”■−２
の条件で行い、リンドープ層５を形成する。

次に、同図（ｂ）に示すように、９５０℃、１０分、窒
素雰囲気の条件でアニールを行い、中濃度ソース、ドレ
イン領域６を形成した後、低圧化学気相成長法によって
ＳｉＯ，膜をＳｉ基板上に被着し、異方性ドライエツチ
ングによってゲート電極３の側壁のみに５ｉｎ２からな
る第１のサイドウオールスペーサ７を形成した後、例え
ば打ち込みエネルギー２５ｋｅ　Ｖ、ドーズ量５Ｘ１０
”Ｑｌ−”の条件で、ｐ型不純物のボロン（Ｂ）のイオ
ン打ち込み８を行い、ボロンドープ層９を形成する。

次に、上記アニールと同様の条件でアニールを行って、
同図（ｃ）に示すように、低濃度ソース、ドレイン領域
１０を形成した後、第１のサイドウオールスペーサ７の
形成（同図（ｂ））と同様の方法で、ＳｉＯ□からなる
第２のサイドウオールスペーサ１１を形成し、さらに、
ｎ型高濃度不純物ドープ領域を形成するために、例えば
打ち込みエネルギー８０ｋｅ　Ｖ、ドーズ量５Ｘ１０”
Ｃ！１１−”の条件で、ｎ型不純物のヒ素（Ａｓ）のイ
オン打ち込み１２を行いヒ素ドープ層１３を形成する。

最後に、上記アニールと同様の条件でアニールを行って
、同図（ｄ）に示すように、高濃度ソース、ドレイン領
域１４を形成してｌＭＯＳトランジスタを作製する。す
なわち、本実施例では、図示のように、ドレイン領域が
、ゲート電極３から離れるに従って不純物濃度２ＸＩＯ
”■″３の中濃度領域６、同５Ｘ１０１７Ｑ１１−’の
低濃度領域１０、および同２〜３Ｘ１０”Ｑｌｌ−’の
高濃度領域１４から構成されている。従って、本実施例
では、中濃度ドレイン領域６によって、サイドウオール
スペーサ７および１１に注入・捕獲されたホットキャリ
ア電荷による抵抗変調効果を低減し、低濃度ドレイン領
域１０による電界緩和効果によってホットキャリアの発
生を低減することができ、従来のＬＤＤ構造に比べて、
ＬＤＤ固有の特性劣化現象を著しく低減させることがで
きる。

第２図は、第１図（ｄ）に示した本発明によるＬＤＤ型
の新構造トランジスタと、従来の４種類のＬＤＤ型トラ
ンジスタの電圧ストレスによるトランスコンダクタンス
ｇ、劣化の時間依存性を示す図である。横軸は時間（秒
）、縦軸はｇｌｌＩ劣化量（３ｇ　＠　／　ｇ　１ｍ。

）を示す。

図において、１１１〜１１５はそれぞれｎ型ＬＤＤ構造
ＭＯＳトランジスタの特性を示す、それぞれの高濃度ド
レイン領域の不純物濃度は、同じであり、２〜３　ＸＩ
Ｏ”ａｍ−”である、１１１は従来の標準のＬＤＤ構造
（低濃度ドレイン領域の不純物濃度は、Ｉ　ＸＩＯ”ａ
ｍ−３）　、１１２は低濃度ドレイン領域の不純物濃度
を比較的高濃度（Ｉ　ＸＩＯ”ａｎ−’）にした場合、
１１３は低濃度ドレイン領域の不純物濃度を比較的低濃
度（５ＸＩＯ”ａ＋＋−３）にした場合の特性を示す、
低濃度ドレイン領域の不純物濃度の異なるこれら３種類
の従来のＬＤＤ構造の中では、標準のＬＤＤ構造１１１
が最もｇ、の変動が小さい。一方、この標準ＬＤＤ構造
１１１に対して、第１図（ｄ）に示した本発明による新
ＬＤＤ構造の特性１１４は、ｇ＋＋＋の劣化量が著しく
小さく、あるｇ、ｌｌの劣化量になるまでの時間、すな
わちトランジスタの寿命が１〜２桁長く、従来構造と比
較して優れていることがわかる。なお１本発明と似た構
造の従来のＬＤＤ型トランジスタとして、第３図に示す
２重サイドウオールスペーサを用いたトランジスタの特
性も、本図の１１５に示しである。特性１１５は、従来
のＬＤＤ構造の特性１１１に比較しても悪い、この原因
は、ドレイン領域の不純物濃度分布にある。

すなわち、第３図に示すように、この従来のトランジス
タの場合、ゲート電極１２０に最も近い側に低濃度ドレ
イン領域１２３．その外側に中濃度ドレイン領域１２４
およびその外側に高濃度ドレイン領域１２５を持つ構造
に原因がある。つまり、ＬＤＤ構造固有のｇｍ変調効果
（サイドウオールスペーサに注入されたホットキャリア
電荷による低濃度ドレイン領域の抵抗増大効果）を押え
るために、低濃度ドレイン領域１２３の不純物濃度は従
来の標準ＬＤＤ構造並み（例えばＩ　ＸＩＯ”（！１ｌ
−３）程度に維持しなければならないこと、また、中濃
度ドレイン領域１２４は、低濃度ドレイン領域１２３に
比べて濃度が高いので、この部分の電界緩和効果は、従
来の標準ＬＤＤに比較して悪いことなどのため、ホット
キャリアの発生量が多く、従ってｇｍの劣化量も大きい
。このように第２図に示したごとく、各種ＬＤＤ構造の
中で、本発明による新ＬＤＩｇｌ造が最もホットキャリ
アに対する特性（ｇ＋、ｌ）変動が小さいことがわかる
。

第４図は、これらの効果を明瞭に示す例で、ＬＤＤ型ト
ランジスタにストレス電圧（例えばドレイン電圧＝８Ｖ
、ゲート電圧は各々のトランジスタにおいて最大基板電
流が得られる値）を１０００秒間印加した後の、ｇｌ、
ｌ劣化量（Δｇｍ／ｇｒｘ。）と、低濃度ドレイン領域
１３６の表面不純物濃度（ａｍ−’）の関係を示してい
る。図において、１３２はゲート電極、１３５は中濃度
ドレイン領域、１３６は低濃度ドレイン領域、１３７は
高濃度ドレイン領域、１３１はｇ、劣化の不純物濃度依
存性、１３８は従来の標準ＬＤＤ構造の特性（ｇｗ劣化
量と低濃度ドレイン領域の不純物濃度との関係）を示す
。

この図から明らかなように、ｇ１劣化量は、低濃度ドレ
イン領域１３６の表面不純物濃度が１０１７〜１０”（
１ｍ−”の間で最小値を示す、さらに不純物濃度が高く
なると、ｇ、劣化量は単調に増大する傾向を示す、ここ
で、中濃度ドレイン領域１３５の表面不純物濃度がおよ
そ１０”ｅｌｌ−’であることを考慮すると、低濃度ド
レイン領域部１３６の表面不純物濃度は中濃度ドレイン
領域１３５の表面不純物濃度よす低い方が、ｇｍ劣化量
が小さいことがわかる。

第５図は、ドレイン耐圧（ドレインに印加可能な最大電
圧（Ｖ））と、低濃度ドレイン領域１３６の表面不純物
真皮（―−勺との関係を示す図である。図において、１
３２はゲート電極、１３５は中濃度ドレイン領域、１３
６は低濃度ドレイン領域、１３７は高濃度ドレイン領域
、１３８は従来の標ｉ１！ＬＤＤ構造の特性（ドレイン
耐圧と低濃度ドレイン領域の不純物濃度との関係）　、
１５１はトランジスタが動作困難な領域、１５２はトラ
ンジスタが動作する領域を示す、なお、この場合の実効
チャネル長は、０．６−である。この図から明らかなよ
うに、ドレイン耐圧は、低濃度ドレイン領域１３６の表
面不純物濃度が１０１７〜１０”Ｃ１１１−’の間で高
い。不純物濃度力１０１７ａｎ−３より低い領域１５１
では、ドレイン電流はほとんど流れない。

すなわち、低濃度ドレイン領域の濃度の最適範囲は、第
４図および第５図の結果から、はぼ１０１７〜１０”ａ
ｍ−’であることがわかる。

実施例　２第６図（ａ）　〜（ｄ）は、第１図（ａ）〜（ｄ）とは
異なる方法で、第１図（ｄ）と実質的に同等の構造のＬ
ＤＤ型ＭｏＳトランジスタを実現する方法を示している
。まず、第６図（ａ）に示すように、ｐ型Ｓｉ基板２１
上にゲート酸化膜２２、多結晶Ｓｉゲート電極２３を形
成した後、例えば打ち込みエネルギー４０ｋｅＶ、　ド
ーズ量ＩＸＩＯ１３ｃｍ−”の条件でリンのイオン打ち
込み２４を行い、リンドープ層２５を形成する。

次に、９５０℃、１０分、窒素雰囲気の条件でアニール
を行って、同図（ｂ）に示すように、中濃度ソース、ド
レイン領域２６を形成した後、第１の実施例と同様にし
てＳ　ｉｏ２からなるサイドウオールスペーサ２７を形
成し、例えば打ち込みエネルギー２５ｋｅ　Ｖ、ドーズ
量２　Ｘ　１０”（！！１−”の条件でボロンのイオン
打ち込み２８を行ってボロンドープ届２９を形成する。

次に、上記アニールと同様の条件でアニールを行って、
同図（ｃ）に示すように、低濃度ソース、ドレイン領域
３１およびｐ型不純物領域３０を形成した後１例えば打
ち込みエネルギー８０ｋｅ　Ｖ、ドーズ量５Ｘ１０”ａ
！１−”の条件でヒ素のイオン打ち込み３２を行ってヒ
素ドープ層３３を形成する。

最後に、上記アニールと同様の条件でアニールを行って
、同図（ｄ）に示すように、高濃度ソース、ドレイン領
域３４を形成して、ＭＯＳトランジスタを作製する。す
なわち、本実施例でも、ゲート電極２３から離れるに従
って中濃度ドレイン領域２６、低濃度ドレイン領域３１
、高濃度ドレイン領域３４を有するので、従来のＬＤＤ
構造に比べて、ＬＤＤ固有の特性劣化現象を著しく低減
させることができる。

第７図〜第１３図はそれぞれ本発明の別の実施例のＬＤ
Ｄ型ＭＯＳトランジスタの断面図である。

いずれの図においても、４１はｐ型Ｓｉ基板、４２はゲ
ート酸化膜、４３は多結晶Ｓｉゲート電極、４４はＳｉ
ｏ、サイドウオールスペーサを示す。以下それぞれの実
施例について詳細に説明する。

実施例　３第７図では中濃度ソース、ドレイン領域４５の上に比較
的濃度の高いソース、ドレイン領域４６が形成され、こ
れらの不純物領域４５および４６と、高濃度ソース、ド
レイン領域５０との間に低濃度ソース。

ドレイン領域４８が形成されている。比較的高濃度あド
レイン領域４６はサイドウオールスペーサ４４中に注入
されたホットキャリア電荷によるドレイン抵抗変調を防
ぐ目的で形成したものである。

実施例　４第８図は、例えば高打ち込みエネルギー１００ｋｅＶ、
　ドーズ量Ｉ　Ｘｌ０１３Ｃ！ｌ−”の条件でリンのイ
オン打ち込みによって形成した中濃度ソース、ドレイン
領域４７と高濃度ソース、ドレイン領域５０との間に低
濃度ソース、ドレイン領域４８を形成した例である６本
実施例では、中濃度ドレイン領域４７を図示のごとく、
深く形成することによって、深さ方向の電界を減らし、
従って基板内部の電界を緩和する効果に加えて、低濃度
ドレイン領域４８を形成することによってドレイン抵抗
を増大し、いっそうの電界緩和を図っている。

実施例　５第９図は、第８図の構造に、第７図に示した比較的高濃
度のドレイン領域４６を追加することによって、サイド
ウオールスペーサ４４中に注入、捕獲されたホットキャ
リア電荷によるドレイン抵抗変調効果を低減し、トラン
ジスタ特性変化を減少させる効果を有する。

実施例　６第１０図において、４５は中濃度ソース、ドレイン領域
、４８は低濃度ソース、ドレイン領域、５０は高濃度ソ
ース、ドレイン領域を構成するｎ型窩濃度多結晶Ｓ′ｉ
膜、５１は素子間分離用５ｉｎ２膜を示す。

本実施例では、高濃度ドレイン領域を基板４１上に積み
上げた多結晶Ｓｉ膜５０によって構成することによって
、中濃度ドレイン領域４５を実質的に長くし、ドレイン
抵抗を増大し、さらに、低濃度ドレイン領域４８を形成
することによってドレイン抵抗をいっそう増大させ、大
きな電界緩和効果を発揮することができる。

実施例　７第１１図は、第１０図の中濃度ドレイン領域４５を深く
する（４７）ことによって、深さ方向の電界を緩和し、
従って基板内部の電界を緩和することができる。この効
果により、本実施例は、第９図より大きな電界緩和効果
を有する。

実施例　８第１２図は、第１０図の構造に加えて、比較的高濃度の
ドレイン領域４６を形成した例であり、サイドウオール
スペーサ４４中に注入、捕獲されたホットキャリア電荷
によるドレイン抵抗変調効果を低減でき、従ってトラン
ジスタ特性変化が少ない構造である。

実施例　９第１３図は、第１１図の構造に比較的高濃度のドレイン
領域４６を形成した例であり、第１２図の実施例と同様
に、ドレイン抵抗変調効果が小さく、従ってトランジス
タ特性変化を小さくできる。

〔発明の効果〕

本発明によれば、従来のＬＤＤ型トランジスタのドレイ
ン抵抗を増大させ、このため、基板内部（ソース−ドレ
イン間）の電界を緩和させながら、ＬＤＤ固有のｇ、変
調効果を低く維持できる。従って、基板内部の高電界で
発生するホットキャリアによるトランジスタ特性劣化を
低減し、高信頼度なトランジスタを実現する効果を有す
る。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の第１の実施例のＬＤＤ
型ＭＯＳトランジスタを示す製造工程断面図、第２図は
従来および本発明のＬＤＤ型トランジスタのストレス電
圧印加によるｇ、劣化量の時間依存性を比較して示す図
、第３図は従来のＬＤＤ型トランジスタの断面図、第４
図は低濃度ドレイン領域の表面不純物濃度とストレス電
圧印加によるｇ、劣化の関係を示す図、第５図は低濃度
ドレイン領域の表面不純物濃度とドレイン耐圧の関係を
示す図、第６図（ａ）〜（ｄ）は第１図（ａ）〜（ｄ）
とは異なる実施例の製造方法を示す工程断面図、第７図
〜第１３図はそれぞれ本発明の別の実施例のＬＤＤ型Ｍ
ＯＳトランジスタの断面構造図である。１．２１．４１・・・ｐ型Ｓｉ基板２．２２．４２・・・ゲート酸化膜３．２３．４３．１３２・・・多結晶Ｓｉゲート電極４
．２４・・・リンのイオン打ち込み５．２５・・・リンドープ層６．２６．４５．１２３・・・中濃度ソース、ドレイン
領域７．２７．１１，４４・・・Ｓｉ○２サイドウオー
ルスペーサ８．２８・・・ボロンのイオン打ち込み９．
２９・・・ボロンドープ層１０．３１．４８・・・低濃度ソース、ドレイン領域１
２．３２・・・ヒ素のイオン打ち込み１３．３３・・・
ヒ素ドープ層１４．３４．５０・・・高濃度ソース、ドレイン領域３
０．４９・・・ｐ型不純物領域４６・・・比較的高濃度の中濃度ドレイン領域４７・・
・深い中濃度ソース、ドレイン領域５１・・・素子間分
離用ＳｉＯ２膜１１１・・・従来の標準ＬＤＤ構造１１２・・・従来の高濃度ＬＤＤ構造１１３・・・従来の低濃度ＬＤＤ構造１１４・・・新構造ＬＤＤ構造

Claims

【特許請求の範囲】１、第１導電型の半導体基体の上に絶縁膜を介して設け
たゲート電極と、該ゲート電極の両側の上記半導体基体
表面領域に設けた上記第１導電型とは反対導電型の第２
導電型のソース、ドレイン領域を少なくとも有する半導
体装置において、上記ソース、ドレイン領域のうち少な
くともドレイン領域が、上記ゲート電極から離れる方向
に中、低、高の順に変化する不純物濃度分布を有するこ
とを特徴とする半導体装置。２、第１導電型の半導体基体上にゲート絶縁膜を形成す
る工程と、該ゲート絶縁膜上にゲート電極を形成する工
程と、上記ゲート電極をマスクとして上記半導体基体に
上記第１導電型と反対導電型の第２導電型の不純物をド
ープして、上記ゲート電極直下を除く上記半導体基体表
面領域に第２導電型の中濃度ソース、ドレイン領域のう
ち少なくとも中濃度ドレイン領域を形成する工程と、上
記ゲート電極とその側壁に形成したサイドウォールスペ
ーサとをマスクとして上記半導体基体に第１導電型の不
純物をドープして、上記第２導電型の不純物がドープさ
れた上記半導体基体表面の不純物濃度を濃度補償によっ
て実質的に低減させて低濃度ソース、ドレイン領域のう
ち少なくとも低濃度ドレイン領域を形成する工程と、上
記ゲート電極とサイドウォールスペーサとをマスクとし
て上記半導体基体に第２導電型の不純物をドープするこ
とにより高濃度ソース、ドレイン領域を形成する工程と
を具備することを特徴とする半導体装置の製造方法。３、上記ゲート電極とその側壁に形成した上記サイドウ
ォールスペーサとをマスクとして上記第１導電型の不純
物をドープして上記低濃度ソース、ドレイン領域のうち
少なくとも低濃度ドレイン領域を形成し、続いて上記ゲ
ート電極と上記サイドウォールスペーサとをマスクとし
て上記第２導電型の不純物をドープして上記高濃度ソー
ス、ドレイン領域を形成することを特徴とする特許請求
の範囲第２項記載の半導体装置の製造方法。４、上記ゲート電極とその側壁に形成した上記サイドウ
ォールスペーサとをマスクとして上記第１導電型の不純
物をドープして上記低濃度ソース、ドレイン領域のうち
少なくとも低濃度ドレイン領域を形成し、次に、上記サ
イドウォールスペーサの側壁に第２のサイドウォールス
ペーサを形成し、上記ゲート電極、上記サイドウォール
スペーサおよび第２のサイドウォールスペーサとをマス
クとして上記第２導電型の不純物をドープして上記高濃
度ソース、ドレイン領域を形成することを特徴とする特
許請求の範囲第２項記載の半導体装置の製造方法。