JPH0147014B2 - - Google Patents
Info
- Publication number
- JPH0147014B2 JPH0147014B2 JP55175953A JP17595380A JPH0147014B2 JP H0147014 B2 JPH0147014 B2 JP H0147014B2 JP 55175953 A JP55175953 A JP 55175953A JP 17595380 A JP17595380 A JP 17595380A JP H0147014 B2 JPH0147014 B2 JP H0147014B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- emitter
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 60
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 150000002500 ions Chemical class 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 29
- 238000002513 implantation Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 27
- 238000005468 ion implantation Methods 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000000295 complement effect Effects 0.000 description 19
- 239000002019 doping agent Substances 0.000 description 18
- 229910052796 boron Inorganic materials 0.000 description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000000137 annealing Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 239000007943 implant Substances 0.000 description 12
- 238000009826 distribution Methods 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 230000000873 masking effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 101000878457 Macrocallista nimbosa FMRFamide Proteins 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
多くの努力が共通のモノリシツク半導体基板に
相補型のPNP及びNPNトランジスタの組を作る
ことに払われてきた。一般に、相補型のトランジ
スタの組を作る場合に２つの問題に遭遇した。第
１に、電子に比べて正孔の移動度が劣るために、
PNPトランジスタの特性はNPNトランジスタの
それらに比べて本質的に劣つてしまうことであ
る。PNPトランジスタは普通、わずか約10のベ
ータとわずか約500MHzのカツトオフ周波数を有
するが、NPNトランジスタは一般に、約80を越
えるベータと約3.5GHzを越えるカツトオフ周波
数を有している。
相補型のPNP及びNPNトランジスタの組を作る
ことに払われてきた。一般に、相補型のトランジ
スタの組を作る場合に２つの問題に遭遇した。第
１に、電子に比べて正孔の移動度が劣るために、
PNPトランジスタの特性はNPNトランジスタの
それらに比べて本質的に劣つてしまうことであ
る。PNPトランジスタは普通、わずか約10のベ
ータとわずか約500MHzのカツトオフ周波数を有
するが、NPNトランジスタは一般に、約80を越
えるベータと約3.5GHzを越えるカツトオフ周波
数を有している。
相補型トランジスタの各エミツタ、ベース及び
コレクタ領域における不純物プロフイールを適合
させる（tailor）技術が利用されてきたが、PNP
トランジスタの性能特性に一致させるために、
NPNトランジスタの性能を低下させる必要が一
般にあつた。第２に、相補型トランジスタの組の
うちの一方の回りにドープされたバリアを提供す
る必要があることである。Ｐドープさぜた半導体
基板を用いる通常の場合には、PNPトランジス
タの回りにＮドープされたバリアが形成されなけ
ればならない。バリアで囲まれたトランジスタに
ついてはバリアをさらに遠くのPN接合とみなし
て２次的なトランジスタ効果を生ずる傾向がある
ので、かかるドープされたバリアを提供する際に
は、多くの問題に遭遇してきた。
コレクタ領域における不純物プロフイールを適合
させる（tailor）技術が利用されてきたが、PNP
トランジスタの性能特性に一致させるために、
NPNトランジスタの性能を低下させる必要が一
般にあつた。第２に、相補型トランジスタの組の
うちの一方の回りにドープされたバリアを提供す
る必要があることである。Ｐドープさぜた半導体
基板を用いる通常の場合には、PNPトランジス
タの回りにＮドープされたバリアが形成されなけ
ればならない。バリアで囲まれたトランジスタに
ついてはバリアをさらに遠くのPN接合とみなし
て２次的なトランジスタ効果を生ずる傾向がある
ので、かかるドープされたバリアを提供する際に
は、多くの問題に遭遇してきた。
共通の半導体基板にトランジスタの相補型の組
を製造することが非常に望まれているが、トラン
ジスタの相補型の組を作ることに向けられている
種々の努力は全く成功しなかつた。相補型バイポ
ーラ装置の構造が、IBM Technical Disclosure
Bulletin、Vol.17、No.１、June 1974、pp.21−22
に示されている。しかしながら、この文献に示さ
れた構造は、トランジスタの相補型の組を提供す
る方法を示唆するのみで、相補型バイポーラ装置
を都合良く提供するのに必要ないかなる動作パラ
メータをも示唆若しくは開示していない。
を製造することが非常に望まれているが、トラン
ジスタの相補型の組を作ることに向けられている
種々の努力は全く成功しなかつた。相補型バイポ
ーラ装置の構造が、IBM Technical Disclosure
Bulletin、Vol.17、No.１、June 1974、pp.21−22
に示されている。しかしながら、この文献に示さ
れた構造は、トランジスタの相補型の組を提供す
る方法を示唆するのみで、相補型バイポーラ装置
を都合良く提供するのに必要ないかなる動作パラ
メータをも示唆若しくは開示していない。
米国特許第3730786号公報は、トランジスタの
相補型の組を製造するための方法を開示してい
る。上記特許の方法は本発明の方法とは本質的に
異なる。上記特許の重要な特徴は、PNPトラン
ジスタ装置のバリアとして働かせるために基板の
表面に形成された非常にドープしたＮ＋領域を用
いることである。上記特許の方法の一連のステツ
プでは、Ｎ＋ドープ領域は次に付着されるエピタ
キシヤル層中へ拡散する。イオンの移動及びオー
トドーピングにより、PNPトランジスタのサブ
コレクタ領域の上に重ねられる非常にドープした
バリア領域が形成される。PNPトランジスタの
ＰサブコレクタとＮ＋ドープバリア領域との交わ
るところは、構造体の動作中にNPNトランジス
タの機能を提供するために働くPN接合を形成す
る。
相補型の組を製造するための方法を開示してい
る。上記特許の方法は本発明の方法とは本質的に
異なる。上記特許の重要な特徴は、PNPトラン
ジスタ装置のバリアとして働かせるために基板の
表面に形成された非常にドープしたＮ＋領域を用
いることである。上記特許の方法の一連のステツ
プでは、Ｎ＋ドープ領域は次に付着されるエピタ
キシヤル層中へ拡散する。イオンの移動及びオー
トドーピングにより、PNPトランジスタのサブ
コレクタ領域の上に重ねられる非常にドープした
バリア領域が形成される。PNPトランジスタの
ＰサブコレクタとＮ＋ドープバリア領域との交わ
るところは、構造体の動作中にNPNトランジス
タの機能を提供するために働くPN接合を形成す
る。
さらに、上記特許は、PNPトランジスタのエ
ミツタ領域を形成するためにホウ素の拡散に依存
していることに注意すべきだ。ホウ素の拡散によ
り形成されたエミツタを有するPNPトランジス
タは、伝統的にNPNトランジスタより動作特性
が劣つていた。最も重要なことは、かかるPNP
トランジスタは普通、約10よりも小さいベータを
有することである。またかかるPNP装置のカツ
トオフ周波数はNPN装置に比べて低く、普通は
500MHzである。
ミツタ領域を形成するためにホウ素の拡散に依存
していることに注意すべきだ。ホウ素の拡散によ
り形成されたエミツタを有するPNPトランジス
タは、伝統的にNPNトランジスタより動作特性
が劣つていた。最も重要なことは、かかるPNP
トランジスタは普通、約10よりも小さいベータを
有することである。またかかるPNP装置のカツ
トオフ周波数はNPN装置に比べて低く、普通は
500MHzである。
共通の半導体基板に整合した高い性能特性を有
するトランジスタ装置の相補型の組を提供するこ
とが望ましい。２次的なトランジスタ機能を結果
として生じることになる２次的なPN接合を提供
するようには働くことのない、トランジスタの組
のうちの一方に対するバリアを提供することがま
た望ましい。
するトランジスタ装置の相補型の組を提供するこ
とが望ましい。２次的なトランジスタ機能を結果
として生じることになる２次的なPN接合を提供
するようには働くことのない、トランジスタの組
のうちの一方に対するバリアを提供することがま
た望ましい。
本発明は、整合した高性能特性を有する、同一
のモノリシツク半導体基板に製造された相補型の
縦型バイポーラNPN及びPNPトランジスタに関
するものであり、またかかる相補型の装置を製造
する方法に関するものである。方法では、第１導
電型のバリア領域が第２導電型でドープされた単
結晶半導体基板の表面に形成される。バリア領域
のドーピング・イオンをドライブ・インするため
のアニーリング熱処理の後に、第２導電型の相補
型トランジスタのうちの一方についてのコレクタ
領域がバリア領域内に形成される。コレクタ領域
を形成する間に、基板内に第２導電型の分離領域
を同時に形成すると便利である。それから第１導
電型のコレクタ領域が相補型トランジスタの他方
のために基板内に形成される。他方の相補型トラ
ンジスタのコレクタ領域は少なくとも１つの他の
分離領域内に形成される。それから第１導電型の
イオンでドープされた半導体物質のエピタキシヤ
ル層が基板表面上に形成される。
のモノリシツク半導体基板に製造された相補型の
縦型バイポーラNPN及びPNPトランジスタに関
するものであり、またかかる相補型の装置を製造
する方法に関するものである。方法では、第１導
電型のバリア領域が第２導電型でドープされた単
結晶半導体基板の表面に形成される。バリア領域
のドーピング・イオンをドライブ・インするため
のアニーリング熱処理の後に、第２導電型の相補
型トランジスタのうちの一方についてのコレクタ
領域がバリア領域内に形成される。コレクタ領域
を形成する間に、基板内に第２導電型の分離領域
を同時に形成すると便利である。それから第１導
電型のコレクタ領域が相補型トランジスタの他方
のために基板内に形成される。他方の相補型トラ
ンジスタのコレクタ領域は少なくとも１つの他の
分離領域内に形成される。それから第１導電型の
イオンでドープされた半導体物質のエピタキシヤ
ル層が基板表面上に形成される。
次に基板のドープ分離領域の直ぐ上のマスキン
グ層中に拡散部を提供することにより、埋設酸化
物分離が基板内に形成される。エピタキシヤル層
の表面が窓を通して食刻され、エピタキシヤル層
のシリコンが、各トランジスタを囲む埋設酸化物
分離領域を提供するために熱的に酸化される。
グ層中に拡散部を提供することにより、埋設酸化
物分離が基板内に形成される。エピタキシヤル層
の表面が窓を通して食刻され、エピタキシヤル層
のシリコンが、各トランジスタを囲む埋設酸化物
分離領域を提供するために熱的に酸化される。
他方のトランジスタのコレクタの上のマスキン
グ層に拡散窓が開けられ、第１導電型のドーピン
グ・イオンがコレクタのリーチ・スルー・コンタ
クトを提供するために窓を通して拡散される。そ
れから他方のトランジスタのコレクタの上のマス
キング層に窓が提供され、第２導電型のベース領
域が他方のトランジスタのコレクタ内に形成され
る。また一方のトランジスタのコレクタの上に窓
を開け、同時にコレクタのリーチ・スルー・コン
タクトを形成すると便利である。それからトラン
ジスタの最初の方のコレクタの上のマスキング層
に窓が提供され、トランジスタのコレクタ領域に
第１導電型のベース領域が形成される。
グ層に拡散窓が開けられ、第１導電型のドーピン
グ・イオンがコレクタのリーチ・スルー・コンタ
クトを提供するために窓を通して拡散される。そ
れから他方のトランジスタのコレクタの上のマス
キング層に窓が提供され、第２導電型のベース領
域が他方のトランジスタのコレクタ内に形成され
る。また一方のトランジスタのコレクタの上に窓
を開け、同時にコレクタのリーチ・スルー・コン
タクトを形成すると便利である。それからトラン
ジスタの最初の方のコレクタの上のマスキング層
に窓が提供され、トランジスタのコレクタ領域に
第１導電型のベース領域が形成される。
次に第１導電型のドーピング・イオンを必要と
するエミツタ、コレクタ、リーチ・スルー及びベ
ースの接点のために、トランジスタのベースの上
のマスキング層に窓が提供される。そして第１導
電型を必要とするベース接点、エミツタ領域及び
コレクタ接点が同時に形成される。それから第２
導電型のドーピング・イオンを必要とするエミツ
タ、コレクタ接点及びベース接点のために、トラ
ンジスタのベースの上にマスキング層に窓が提供
され、第２導電型のドーピング・イオンを要する
ベース接点、コレクタ接点及びエミツタ領域が同
時に形成される。
するエミツタ、コレクタ、リーチ・スルー及びベ
ースの接点のために、トランジスタのベースの上
のマスキング層に窓が提供される。そして第１導
電型を必要とするベース接点、エミツタ領域及び
コレクタ接点が同時に形成される。それから第２
導電型のドーピング・イオンを必要とするエミツ
タ、コレクタ接点及びベース接点のために、トラ
ンジスタのベースの上にマスキング層に窓が提供
され、第２導電型のドーピング・イオンを要する
ベース接点、コレクタ接点及びエミツタ領域が同
時に形成される。
PNPトランジスタの改良された性能を敵供す
るために、PNPトランジスタのＰ型エミツタが、
ベースの露出した表面上にポリシリコン層を形成
することにより、最後のドライブ・イン処理に先
立つて形成される。ポリシリコンはＰ型のドーパ
ントでドープされている。以後トランジスタ構造
体は、ポリシリコン層に含まれるドーピング・イ
オンがエピタキシヤル層のシリコン格子中の転位
に影響を及ぼすことなく浅いエミツタ領域を提供
するように、エピタキシヤル層中へドライブさる
という条件が付される。
るために、PNPトランジスタのＰ型エミツタが、
ベースの露出した表面上にポリシリコン層を形成
することにより、最後のドライブ・イン処理に先
立つて形成される。ポリシリコンはＰ型のドーパ
ントでドープされている。以後トランジスタ構造
体は、ポリシリコン層に含まれるドーピング・イ
オンがエピタキシヤル層のシリコン格子中の転位
に影響を及ぼすことなく浅いエミツタ領域を提供
するように、エピタキシヤル層中へドライブさる
という条件が付される。
第１乃至第７図は、典型的なプロセスのパラメ
ータの値をもとに述べられる。第８及び第９図の
典型的な不純物プロフイールのプロツトは、本発
明の重要な特徴を示している。即ち、バリア領域
内に含まれる時にそれらの接合における、サブコ
レクタのC0に対するバリア領域のC0の関係であ
る。第１乃至第７図には、Ｐ型のシリコン半導体
基板の使用が示されている。Ｐ型のシリコン基板
はもちろん、NPN型トランジスタを作るために
も用いられる。NPNトランジスタは、PNPトラ
ンンジスタに比べてより高い性能特性を有してい
るので広く用いられてきた。しかしながら、Ｐ型
シリコン基板を選択して示しているが、本発明の
特徴はＮ型半導体基板の使用にも同様に適用でき
ることは、理解されるべきである。また、所望の
パターンを形成するためにフオトレジスト材料を
適用し、露光し、現像することに関する種々の通
常のプロセスも、ここでは特に述べらていないこ
とも理解されるべきである。
ータの値をもとに述べられる。第８及び第９図の
典型的な不純物プロフイールのプロツトは、本発
明の重要な特徴を示している。即ち、バリア領域
内に含まれる時にそれらの接合における、サブコ
レクタのC0に対するバリア領域のC0の関係であ
る。第１乃至第７図には、Ｐ型のシリコン半導体
基板の使用が示されている。Ｐ型のシリコン基板
はもちろん、NPN型トランジスタを作るために
も用いられる。NPNトランジスタは、PNPトラ
ンンジスタに比べてより高い性能特性を有してい
るので広く用いられてきた。しかしながら、Ｐ型
シリコン基板を選択して示しているが、本発明の
特徴はＮ型半導体基板の使用にも同様に適用でき
ることは、理解されるべきである。また、所望の
パターンを形成するためにフオトレジスト材料を
適用し、露光し、現像することに関する種々の通
常のプロセスも、ここでは特に述べらていないこ
とも理解されるべきである。
第１図では、10乃至20Ω／cm2の抵抗率を有する
Ｐ型の基板１０が提供されている。基板１０は、
約3500Åの厚さを有するシリコン酸化物層１２を
提供するために、酸化される。シリコン基板の表
面を露出する窓１４を提供するために、酸化物層
１２は食刻される。約300Åの厚さを有するシリ
コン酸化物の薄い層１６を提供するために、基板
１０の表面は再び酸化される。それからバリア領
域１８を提供するためのイオン注入により、窓１
４中へリンが注入される。Ｐ型ドーパントのイオ
ン注入が高エネルギー低注入量で行なわれがちで
あることが重要である。約１×1014乃至約１×
1015イオン／cm2の注入量レベルで約200乃至
400KeVのエネルギーを用いることが好ましい。
Ｐ型の基板１０が提供されている。基板１０は、
約3500Åの厚さを有するシリコン酸化物層１２を
提供するために、酸化される。シリコン基板の表
面を露出する窓１４を提供するために、酸化物層
１２は食刻される。約300Åの厚さを有するシリ
コン酸化物の薄い層１６を提供するために、基板
１０の表面は再び酸化される。それからバリア領
域１８を提供するためのイオン注入により、窓１
４中へリンが注入される。Ｐ型ドーパントのイオ
ン注入が高エネルギー低注入量で行なわれがちで
あることが重要である。約１×1014乃至約１×
1015イオン／cm2の注入量レベルで約200乃至
400KeVのエネルギーを用いることが好ましい。
高エネルギー・レベルを用いることにより、シ
リコン基板表面から表面真下に約0.5ミクロンま
で伸びる深さまでイオンはドライブされる。それ
からドーピング・イオンをさらにシリコン表面中
でドライブするために、基板は加熱サイクルを受
ける。典型的な加熱サイクルは、アルゴン又は窒
素の不活性雰囲気中で、約300乃至500分の間、約
1100℃の温度で行なわれる。加熱ドライブ・イ
ン・サイクルの後、バリア領域１８は、基板の表
面から約3.5ミクロの深さまで伸びる。
リコン基板表面から表面真下に約0.5ミクロンま
で伸びる深さまでイオンはドライブされる。それ
からドーピング・イオンをさらにシリコン表面中
でドライブするために、基板は加熱サイクルを受
ける。典型的な加熱サイクルは、アルゴン又は窒
素の不活性雰囲気中で、約300乃至500分の間、約
1100℃の温度で行なわれる。加熱ドライブ・イ
ン・サイクルの後、バリア領域１８は、基板の表
面から約3.5ミクロの深さまで伸びる。
それから後で形成されるNPNトランジスタの
サブコレクタ２２として働くＮ＋拡散のために、
酸化物層１２に拡散窓２０が開けられる。サブコ
レクタ２２を形成するためのＮ＋拡散は、例え
ば、2.5×1020イオン／c.c.の表面濃度、9.83Ω／cm
のシート抵抗、及び1μの初期接合深さを形成す
るために、150分間、1050℃のヒ素カプセル拡散
プロセスにより、行なわれる。
サブコレクタ２２として働くＮ＋拡散のために、
酸化物層１２に拡散窓２０が開けられる。サブコ
レクタ２２を形成するためのＮ＋拡散は、例え
ば、2.5×1020イオン／c.c.の表面濃度、9.83Ω／cm
のシート抵抗、及び1μの初期接合深さを形成す
るために、150分間、1050℃のヒ素カプセル拡散
プロセスにより、行なわれる。
ドライブ・インの後、サブコレクタとの界面に
おけるバリア領域のドーピング・イオンのC0は、
好ましくは約１×1016乃至約５×1017原子／c.c.の
範囲である。第８図を参照することにより最も良
くわかるように、ドライブ・イン処理はまた、ド
ーピング・イオンを再分布させるのに役立つの
で、界面のC0より高い濃度ピークを有すること
なく、分布のプロフイールは比較的平らになる。
好ましくは、バリア領域のピークC0は約１×1016
乃至約５×1017原子／c.c.の範囲内であると良い。
従つてバリア領域のC0は、Ｐ−基板のC0及びＰ
＋サブコレクタのピークC0の中間のレベルのサ
ブコレクタとの界面から伸びていることがわか
る。Ｐ＋サブコレクタのピークC0は、好ましく
は約１×1018乃至約１×1020原子／c.c.であると良
い。前述したようにバランスした特性を有するバ
リア領域を提供することは新規であり、本発明の
相補型トランジスタ構造の重要な特徴である。
おけるバリア領域のドーピング・イオンのC0は、
好ましくは約１×1016乃至約５×1017原子／c.c.の
範囲である。第８図を参照することにより最も良
くわかるように、ドライブ・イン処理はまた、ド
ーピング・イオンを再分布させるのに役立つの
で、界面のC0より高い濃度ピークを有すること
なく、分布のプロフイールは比較的平らになる。
好ましくは、バリア領域のピークC0は約１×1016
乃至約５×1017原子／c.c.の範囲内であると良い。
従つてバリア領域のC0は、Ｐ−基板のC0及びＰ
＋サブコレクタのピークC0の中間のレベルのサ
ブコレクタとの界面から伸びていることがわか
る。Ｐ＋サブコレクタのピークC0は、好ましく
は約１×1018乃至約１×1020原子／c.c.であると良
い。前述したようにバランスした特性を有するバ
リア領域を提供することは新規であり、本発明の
相補型トランジスタ構造の重要な特徴である。
サブコレクタ２２の上の窓を閉じる再酸化の後
に、分離カツトオフ領域３０，３２及び３４を提
供するためのＰ＋拡散用に、酸化物層１２中に拡
散窓２４，２６及び２８が開けられる。同時に、
続いて形成されるPNPトランジスタのサブコレ
クタ領域３８を提供するためのＰ＋拡散用に、拡
散窓３６が開けられる。窓２４，２６，２８及び
３６を通してのＰ＋拡散は、例えば、２×1020イ
オン／c.c.の表面濃度、10Ω／cm2のシート抵抗及び
2.1μの初期接合の深さを提供する。100分間、
1050℃のホウ素カプセル拡散プロセスにより行な
われる。例えば各５、60、５分間の酸素、水蒸
気、酸素を用いて拡散窓を閉じるために、基板１
０は再び再酸化される。ホウ素、リン及びヒ素の
プロフイールは、この及びその他の酸化加熱処理
の間に更に再分布する。
に、分離カツトオフ領域３０，３２及び３４を提
供するためのＰ＋拡散用に、酸化物層１２中に拡
散窓２４，２６及び２８が開けられる。同時に、
続いて形成されるPNPトランジスタのサブコレ
クタ領域３８を提供するためのＰ＋拡散用に、拡
散窓３６が開けられる。窓２４，２６，２８及び
３６を通してのＰ＋拡散は、例えば、２×1020イ
オン／c.c.の表面濃度、10Ω／cm2のシート抵抗及び
2.1μの初期接合の深さを提供する。100分間、
1050℃のホウ素カプセル拡散プロセスにより行な
われる。例えば各５、60、５分間の酸素、水蒸
気、酸素を用いて拡散窓を閉じるために、基板１
０は再び再酸化される。ホウ素、リン及びヒ素の
プロフイールは、この及びその他の酸化加熱処理
の間に更に再分布する。
それから酸化物層１２及び拡散層を覆う酸化物
が取り除かれ、2μの厚さ及び0.3乃至0.5Ω／cm2の
抵抗率を有するエピタキシヤル層を形成するため
に、第４図のＮ型エピタキシヤル層４０が1100℃
で基板１０の上に形成される。エピタキシヤル層
４０を形成する間に、Ｐ＋サブコレクタ領域３８
及びＰ＋分離ストツプ領域３０，３２及び３４が
エピタキシヤル層４０中へ外方拡散する。バリア
領域１８及びエピタキシヤル層４０の間では濃度
が比較的類似するので、バリア領域１８からエピ
タキシヤル層４０への外方拡散があつたとしても
わずかしかない。
が取り除かれ、2μの厚さ及び0.3乃至0.5Ω／cm2の
抵抗率を有するエピタキシヤル層を形成するため
に、第４図のＮ型エピタキシヤル層４０が1100℃
で基板１０の上に形成される。エピタキシヤル層
４０を形成する間に、Ｐ＋サブコレクタ領域３８
及びＰ＋分離ストツプ領域３０，３２及び３４が
エピタキシヤル層４０中へ外方拡散する。バリア
領域１８及びエピタキシヤル層４０の間では濃度
が比較的類似するので、バリア領域１８からエピ
タキシヤル層４０への外方拡散があつたとしても
わずかしかない。
次にエピタキシヤル層４０は、約1500Åの厚さ
を有する酸化物層４２及び約1000Åの厚さを有す
るシリコン窒化物層４４で覆われる。それから、
第６図に示されている埋設酸化物分離（ROI）領
域５６，５８，６０，６２及び６４を形成するた
めに、窒化物層４４及び酸化物層４２を通る拡散
窓４６，４８，５０，５２及び５４が開けられ
る。埋設酸化物分離を提供するために、約3900Å
の深さまでシリコンが食刻される。埋設酸化物分
離領域を提供するための酸化の間に、食刻して取
り除かれた領域を満たすために、シリコンの酸化
及び成長が起こる。全体として約10.5Åの深さの
酸化物領域を提供するために、約300分の間、
1000℃の温度の酸素雰囲気中で、酸化が行なわれ
る。
を有する酸化物層４２及び約1000Åの厚さを有す
るシリコン窒化物層４４で覆われる。それから、
第６図に示されている埋設酸化物分離（ROI）領
域５６，５８，６０，６２及び６４を形成するた
めに、窒化物層４４及び酸化物層４２を通る拡散
窓４６，４８，５０，５２及び５４が開けられ
る。埋設酸化物分離を提供するために、約3900Å
の深さまでシリコンが食刻される。埋設酸化物分
離領域を提供するための酸化の間に、食刻して取
り除かれた領域を満たすために、シリコンの酸化
及び成長が起こる。全体として約10.5Åの深さの
酸化物領域を提供するために、約300分の間、
1000℃の温度の酸素雰囲気中で、酸化が行なわれ
る。
次に、第７図に示された構造体を提供するため
に、NPN及びPNPトランジスタのコレクタ・リ
ーチ・スルー・コレクタ接点、ベース接点及びエ
ミツタ領域が、次のステツプに従つて形成され
る。第６図に示されたシリコン窒化物層４４が最
初に取り除かれる。NPNトランジスタのコレク
タ・リーチ・スルー領域７２を形成するために、
酸化物層に拡散窓７０が開けられる。コレクタ・
リーチ・スルー７２のＮ＋ドーピングはカプセル
拡散又はイオン注入により行なわれる。シリコン
の表面は窓７０を閉じるために再酸化され、
NPNトランジスタのＰ型ベースを形成するため
に領域７４を横切つて伸びる拡散窓が開けられ
る。同時に、PNPのリーチ・スルー領域７６を
形成するために、拡散窓が開けられる。ベース領
域７４及びリーチ・スルー領域７６が、ホウ素の
拡散又はイオン注入により同時に形成される。イ
オン注入は、約５×1013イオン／cm2の注入量レベ
ル、約150KeVの電力レベルで行なわれる。ドー
プ領域を形成するのにイオン注入が用いられる時
には、約300Åの厚さの酸化物スクリーンを通し
て行なわれる。
に、NPN及びPNPトランジスタのコレクタ・リ
ーチ・スルー・コレクタ接点、ベース接点及びエ
ミツタ領域が、次のステツプに従つて形成され
る。第６図に示されたシリコン窒化物層４４が最
初に取り除かれる。NPNトランジスタのコレク
タ・リーチ・スルー領域７２を形成するために、
酸化物層に拡散窓７０が開けられる。コレクタ・
リーチ・スルー７２のＮ＋ドーピングはカプセル
拡散又はイオン注入により行なわれる。シリコン
の表面は窓７０を閉じるために再酸化され、
NPNトランジスタのＰ型ベースを形成するため
に領域７４を横切つて伸びる拡散窓が開けられ
る。同時に、PNPのリーチ・スルー領域７６を
形成するために、拡散窓が開けられる。ベース領
域７４及びリーチ・スルー領域７６が、ホウ素の
拡散又はイオン注入により同時に形成される。イ
オン注入は、約５×1013イオン／cm2の注入量レベ
ル、約150KeVの電力レベルで行なわれる。ドー
プ領域を形成するのにイオン注入が用いられる時
には、約300Åの厚さの酸化物スクリーンを通し
て行なわれる。
次に、ベース領域７４及びコレクタ・リーチ・
スルー領域７６を形成する間に、開いた窓を閉じ
るためにシリコン表面は再酸化される。それから
拡散窓がPNPトランジスタのベース領域７８を
形成するためにマスクされる。ベース領域７８
は、70乃至100KeVの電力レベル及び約２×1014
イオン／cm2の注入量のリンのイオン注入により形
成される。
スルー領域７６を形成する間に、開いた窓を閉じ
るためにシリコン表面は再酸化される。それから
拡散窓がPNPトランジスタのベース領域７８を
形成するためにマスクされる。ベース領域７８
は、70乃至100KeVの電力レベル及び約２×1014
イオン／cm2の注入量のリンのイオン注入により形
成される。
次に、約1000Åの厚さを有するシリコン窒化物
層８０が、トランジスタ構造体の表面上に付着さ
れる。それから、PNPトランジスタのベース接
点８２、NPNトランジスタのエミツタ領域８４
及びNPNトランジスタのコレクタ接点８６を形
成するために、窓が開けられる。そして、ベース
接点８２、NPNのエミツタ８４及びコレクタ接
点８６がヒ素の拡散又はイオン注入により形成さ
れる。イオン注入は、約50KeVの電力レベル及
び約１×1016イオン／cm2の注入量レベルで行なわ
れるのが好ましい。
層８０が、トランジスタ構造体の表面上に付着さ
れる。それから、PNPトランジスタのベース接
点８２、NPNトランジスタのエミツタ領域８４
及びNPNトランジスタのコレクタ接点８６を形
成するために、窓が開けられる。そして、ベース
接点８２、NPNのエミツタ８４及びコレクタ接
点８６がヒ素の拡散又はイオン注入により形成さ
れる。イオン注入は、約50KeVの電力レベル及
び約１×1016イオン／cm2の注入量レベルで行なわ
れるのが好ましい。
次に、PNPトランジスタのエミツタ領域８８
及びコレクタ接点９０を形成するために、窓が開
けられる。以下もつと十分に述べられる方法にお
いては、PNPトランジスタのＰ型のエミツタは、
ベース領域の露出表面上にポリシリコン層を形成
することにより、最後のドライブ・イン処理に先
立つて形成される。ポリシリコン表面はＰ型ドー
パントのイオン注入よりドープされるので、以
後、多結晶層に含まれるドーピング・イオンがエ
ピタキシヤル層のシリコン格子中の転位に影響を
及ぼすことなくエミツタを形成するために、エピ
タキシヤル層中へドライブされるという条件が、
トランジスタ構造体に付される。
及びコレクタ接点９０を形成するために、窓が開
けられる。以下もつと十分に述べられる方法にお
いては、PNPトランジスタのＰ型のエミツタは、
ベース領域の露出表面上にポリシリコン層を形成
することにより、最後のドライブ・イン処理に先
立つて形成される。ポリシリコン表面はＰ型ドー
パントのイオン注入よりドープされるので、以
後、多結晶層に含まれるドーピング・イオンがエ
ピタキシヤル層のシリコン格子中の転位に影響を
及ぼすことなくエミツタを形成するために、エピ
タキシヤル層中へドライブされるという条件が、
トランジスタ構造体に付される。
本発明の相補型トランジスタ装置の効果的な動
作に必ずしも必要ではないが、エミツタ領域８８
を形成する間に、ポリシリコン層がコレクタ接点
領域９０の上の場所に形成されるようにしてポリ
シリコン層をドーピングすることにより、コレク
タ接点９０を形成すると便利である。たエミツタ
を形成するためのドーピング・イオンのドライ
ブ・インは、コレクタ接点９０を形成するための
ドーピング・イオンをもドライブ・インするのに
役立つ。エミツタの上に残るポリシリコン９２
は、トランジスタ構造体への支障となることなし
に、その場に残される。コレクタ接点の上のポリ
シリコン９４もまたその場に残され、配線がポリ
シリコン９２及びポリシリコン９４へ直接に適用
される。
作に必ずしも必要ではないが、エミツタ領域８８
を形成する間に、ポリシリコン層がコレクタ接点
領域９０の上の場所に形成されるようにしてポリ
シリコン層をドーピングすることにより、コレク
タ接点９０を形成すると便利である。たエミツタ
を形成するためのドーピング・イオンのドライ
ブ・インは、コレクタ接点９０を形成するための
ドーピング・イオンをもドライブ・インするのに
役立つ。エミツタの上に残るポリシリコン９２
は、トランジスタ構造体への支障となることなし
に、その場に残される。コレクタ接点の上のポリ
シリコン９４もまたその場に残され、配線がポリ
シリコン９２及びポリシリコン９４へ直接に適用
される。
第１０乃至第１３図は、本発明によるPNP半
導体装置のＰ型エミツタを作る際に使用されるス
テツプの１例を示す。ベース領域Ｂ及びリーチ・
スルー・サブコレクタ接点領域（図示されず）
が、第１０図に示されているように、単結晶シリ
コン半導体基板１１中に、先に述べたように形成
される。ベース領域Ｂは、不純物拡散の間に形成
された二酸化シリコン膜１３で覆われる。
導体装置のＰ型エミツタを作る際に使用されるス
テツプの１例を示す。ベース領域Ｂ及びリーチ・
スルー・サブコレクタ接点領域（図示されず）
が、第１０図に示されているように、単結晶シリ
コン半導体基板１１中に、先に述べたように形成
される。ベース領域Ｂは、不純物拡散の間に形成
された二酸化シリコン膜１３で覆われる。
シリコン窒化物膜１５が二酸化シリコン膜１３
の上に形成される。ベース接点窓１７及びエミツ
タ窓１９が、通常のフオトエツチング技術により
シリコン窒化物層１５を貫通して形成される。エ
ミツタ窓１９は、二酸化シリコン膜１３を二酸化
シリコン用の食刻剤（例えば、洗浄法による塩化
水素酸）で食刻したり、又は反応性イオン食刻
（RIE）技術を用いることにより、二酸化シリコ
ン層１３を貫通して開けられる。
の上に形成される。ベース接点窓１７及びエミツ
タ窓１９が、通常のフオトエツチング技術により
シリコン窒化物層１５を貫通して形成される。エ
ミツタ窓１９は、二酸化シリコン膜１３を二酸化
シリコン用の食刻剤（例えば、洗浄法による塩化
水素酸）で食刻したり、又は反応性イオン食刻
（RIE）技術を用いることにより、二酸化シリコ
ン層１３を貫通して開けられる。
それから、ポリシリコン層２１が基板アセンブ
リの全表面上に成長される。ポリシリコン層２１
は、以下さらに十分に述べられるような特定の条
件の下に、Ｐ型ドーピング・イオンのイオン注入
により照射される。Ｐ型ドーピング・イオンは好
ましくはホウ素である。それからポリシリコン層
は第１３図に示されているようなエミツタ電極の
パターンに食刻される。Ｐ＋エミツタ領域２３を
提供するために多結晶層からベース領域Ｂへホウ
素を拡散する特定の条件の下に、基板アセンブリ
は結局熱的な加熱又はレーザー処理のような他の
適当なアニーリング方法により処理される。
リの全表面上に成長される。ポリシリコン層２１
は、以下さらに十分に述べられるような特定の条
件の下に、Ｐ型ドーピング・イオンのイオン注入
により照射される。Ｐ型ドーピング・イオンは好
ましくはホウ素である。それからポリシリコン層
は第１３図に示されているようなエミツタ電極の
パターンに食刻される。Ｐ＋エミツタ領域２３を
提供するために多結晶層からベース領域Ｂへホウ
素を拡散する特定の条件の下に、基板アセンブリ
は結局熱的な加熱又はレーザー処理のような他の
適当なアニーリング方法により処理される。
次に、窓１７を基板１１の表面まで至るように
するため、窓１７を通つて露出された二酸化シリ
コン膜１３の領域は、塩化水素酸の洗浄法又は
RIEにより取り除かれる。それからベース接点領
域２５がAS 85又はP31のようなＮ型ドーパントの
イオン注入より形成される。構造体は続いて、公
知の方法により配線される。ドープされたポリシ
リコンはエミツタ領域２３と良好なオーミツク接
触を提供するのに十分な導電性であるので、エミ
ツタ領域２３の上に残るポリシリコンは第１３図
に示されているように残すこともできるし、又適
当なフオトエツチング技術より取り除くこともで
きる。
するため、窓１７を通つて露出された二酸化シリ
コン膜１３の領域は、塩化水素酸の洗浄法又は
RIEにより取り除かれる。それからベース接点領
域２５がAS 85又はP31のようなＮ型ドーパントの
イオン注入より形成される。構造体は続いて、公
知の方法により配線される。ドープされたポリシ
リコンはエミツタ領域２３と良好なオーミツク接
触を提供するのに十分な導電性であるので、エミ
ツタ領域２３の上に残るポリシリコンは第１３図
に示されているように残すこともできるし、又適
当なフオトエツチング技術より取り除くこともで
きる。
上記方法により提供されたPNPトランジスタ
のドーピング・プロフイールが第８図に示されて
いる。この図はまた、先に述べたバリア領域１８
のドーピング・プロフイールも示している。示さ
れているように、エミツタ領域は非常に浅く、約
2000Åまでしか伸びていない。エミツタ領域の濃
度勾配は極端に急勾配であり、非常に満足なプロ
フイールを示している。本発明のPNPトランジ
スタ装置のベータ（電流利得）値は、公知の
PNP装置に比べて非常に高い。通常のPNP装置
の１０より小さいベータに比べて、200より大き
なベータの値が得られた。カツト・オフ周波数
（fT）もまた、通常のPNP装置の500MHzに比べて
3.6GHzと高い。
のドーピング・プロフイールが第８図に示されて
いる。この図はまた、先に述べたバリア領域１８
のドーピング・プロフイールも示している。示さ
れているように、エミツタ領域は非常に浅く、約
2000Åまでしか伸びていない。エミツタ領域の濃
度勾配は極端に急勾配であり、非常に満足なプロ
フイールを示している。本発明のPNPトランジ
スタ装置のベータ（電流利得）値は、公知の
PNP装置に比べて非常に高い。通常のPNP装置
の１０より小さいベータに比べて、200より大き
なベータの値が得られた。カツト・オフ周波数
（fT）もまた、通常のPNP装置の500MHzに比べて
3.6GHzと高い。
本発明の縦型バイポーラPNPトランジスタ構
造は、少なくとも１×1019イオン／cm3のＰ型のド
ーピング・イオンの濃度（C0）が少なくとも
2000Åの深さまで伸び、ドライブ・インの後は単
結晶シリコンの表面から3500Åの深さではC0が
約１×1016イオン／cm3より小さくなつた、エミツ
タ領域を有することを特徴としている。エミツタ
領域は好ましくは、少なくとも５×1019イオン／
cm3のC0が少なくとも1500Åの深さまで伸び、
3000Åの深さでC0が約１×1017イオン／cm3よりも
小さいのが良い。本発明のトランジスタ構造体の
Ｐ型エミツタの濃度特性は、表面から浅い距離し
か伸びておらず、従つて非常に急勾配の濃度勾配
減衰を有する、単結晶シリコン基板の表面近くの
高くて、均一なドーピング濃度より特徴付けられ
る、濃度勾配曲線（第１８，２０及び２２図参
照）を提供する。これらのエミツタ領域の特性
は、本発明のPNPトランジスタ構造により達成
される利得及び周波数応答における重要な改良を
説明するものと確信する。
造は、少なくとも１×1019イオン／cm3のＰ型のド
ーピング・イオンの濃度（C0）が少なくとも
2000Åの深さまで伸び、ドライブ・インの後は単
結晶シリコンの表面から3500Åの深さではC0が
約１×1016イオン／cm3より小さくなつた、エミツ
タ領域を有することを特徴としている。エミツタ
領域は好ましくは、少なくとも５×1019イオン／
cm3のC0が少なくとも1500Åの深さまで伸び、
3000Åの深さでC0が約１×1017イオン／cm3よりも
小さいのが良い。本発明のトランジスタ構造体の
Ｐ型エミツタの濃度特性は、表面から浅い距離し
か伸びておらず、従つて非常に急勾配の濃度勾配
減衰を有する、単結晶シリコン基板の表面近くの
高くて、均一なドーピング濃度より特徴付けられ
る、濃度勾配曲線（第１８，２０及び２２図参
照）を提供する。これらのエミツタ領域の特性
は、本発明のPNPトランジスタ構造により達成
される利得及び周波数応答における重要な改良を
説明するものと確信する。
本発明の方法は、ダブル・ポリシリコン技術に
よるPNP型トランジスタの準備に使用すること
ができる。このような方法は、第１４乃至第１６
図に示されている。示された方法では、ポリシリ
コン層２７が単結晶シリコン基板１１′の上に付
着される。ポリシリコン層２７は、イオン注入又
は他の適当な方法によりＮ型ドーパントでドープ
される。熱分解二酸化シリコン層２９がポリシリ
コン層２７上に付着される。次のエミツタ領域と
同一の広がりをもつ真性ベース領域３１が、二酸
化シリコン層２９及びポリシリコン層２７中に開
けられる。コレクタ接点領域３３が開けられ、第
１４図に示されているようにフオトレジスト３４
で被覆される。
よるPNP型トランジスタの準備に使用すること
ができる。このような方法は、第１４乃至第１６
図に示されている。示された方法では、ポリシリ
コン層２７が単結晶シリコン基板１１′の上に付
着される。ポリシリコン層２７は、イオン注入又
は他の適当な方法によりＮ型ドーパントでドープ
される。熱分解二酸化シリコン層２９がポリシリ
コン層２７上に付着される。次のエミツタ領域と
同一の広がりをもつ真性ベース領域３１が、二酸
化シリコン層２９及びポリシリコン層２７中に開
けられる。コレクタ接点領域３３が開けられ、第
１４図に示されているようにフオトレジスト３４
で被覆される。
コレクタ接点領域３３及び真性ベース領域３１
を開けてから、構造体は、二酸化シリコン層３５
を提供するめに再酸化ステツプが行なわれる。Ｎ
ドープされたポリシリコンは低ドープ単結晶シリ
コンよりも約４倍も速い速度で酸化するので、ポ
リシリコンの側壁上に形成された酸化物３７は、
次に形成されるエミツタ・ベース接合に対するバ
リアを提供する。これによりエミツタ・ベース接
合は熱二酸化シリコンの下で成端できる。それか
ら真性ベース領域３９が、P31又はAS 75のような
適当なＮ型ドーパントのイオン注入により形成さ
れる。
を開けてから、構造体は、二酸化シリコン層３５
を提供するめに再酸化ステツプが行なわれる。Ｎ
ドープされたポリシリコンは低ドープ単結晶シリ
コンよりも約４倍も速い速度で酸化するので、ポ
リシリコンの側壁上に形成された酸化物３７は、
次に形成されるエミツタ・ベース接合に対するバ
リアを提供する。これによりエミツタ・ベース接
合は熱二酸化シリコンの下で成端できる。それか
ら真性ベース領域３９が、P31又はAS 75のような
適当なＮ型ドーパントのイオン注入により形成さ
れる。
次に第１５図に示されているように、第２のポ
リシリコン層４１が構造体の上に付着される。第
２のポリシリコン層B11が注入される。これ以
後、続く処理は、第１０乃至第１４図に関して先
に述べたシングル・ポリシリコン・エミツタ
PNPトランジスタ装置と全く同じである。続く
処理ステツプは第１５及び第１６図に示されてい
る。
リシリコン層４１が構造体の上に付着される。第
２のポリシリコン層B11が注入される。これ以
後、続く処理は、第１０乃至第１４図に関して先
に述べたシングル・ポリシリコン・エミツタ
PNPトランジスタ装置と全く同じである。続く
処理ステツプは第１５及び第１６図に示されてい
る。
本発明によるＰドープ・エミツタ領域の準備
は、ポリシリコン層の厚さ、イオン注入量、イオ
ン注入量を注入するのに用いられるエネルギー、
及びイオン注入ステツプの後でトランジスタ構造
体が受ける全体の時間と温度の条件に関係してく
る。一般には、もしホウ素若しくは他のＰ型ドー
パントのイオン注入が所定の条件の下にポリシリ
コン層中に行なわれるなら、イオン注入ステツプ
が単結晶シリコン層の崩壊を起すのに不十分な間
で、ポリシリコン層と単結晶シリコン層との間の
界面においてイオン濃度が、損傷を招くＰ型ドー
ピング・イオンの臨界的な注入量の濃度ピークよ
りも小さくなることが、わかつた。その上、もし
本発明の注入量レベルの要求が満さるなら、アニ
ーリング・ステツプの間のドライブ・インによ
り、PNPトランジスタ装置のエミツタ領域を提
供するのに非常に適した極端に急勾配の濃度勾配
を有する、非常に浅くて高濃度のエミツタ領域を
形成することになる。
は、ポリシリコン層の厚さ、イオン注入量、イオ
ン注入量を注入するのに用いられるエネルギー、
及びイオン注入ステツプの後でトランジスタ構造
体が受ける全体の時間と温度の条件に関係してく
る。一般には、もしホウ素若しくは他のＰ型ドー
パントのイオン注入が所定の条件の下にポリシリ
コン層中に行なわれるなら、イオン注入ステツプ
が単結晶シリコン層の崩壊を起すのに不十分な間
で、ポリシリコン層と単結晶シリコン層との間の
界面においてイオン濃度が、損傷を招くＰ型ドー
ピング・イオンの臨界的な注入量の濃度ピークよ
りも小さくなることが、わかつた。その上、もし
本発明の注入量レベルの要求が満さるなら、アニ
ーリング・ステツプの間のドライブ・インによ
り、PNPトランジスタ装置のエミツタ領域を提
供するのに非常に適した極端に急勾配の濃度勾配
を有する、非常に浅くて高濃度のエミツタ領域を
形成することになる。
本発明によるＰ型ドーパントのイオンの注入に
用いられる注入量は、Ｐ型ドーパントの注入にお
いて修復不可能な転位損傷を起こすと今まで知ら
れていた臨界的な注入量を越えていることを、理
解すべきである。即ち、Ｐ型ドーパントの全注入
量レベルはこの型のドーパントの今まで知られた
注入量の臨界レベルを越えるのであるが、Ｐ型ド
ーパントの注入に対して示された条件は、損傷を
避け且つ単結晶シリコン表面で浅いエミツタ型の
非常に望ましい濃度勾配を達成するようなもので
ある。
用いられる注入量は、Ｐ型ドーパントの注入にお
いて修復不可能な転位損傷を起こすと今まで知ら
れていた臨界的な注入量を越えていることを、理
解すべきである。即ち、Ｐ型ドーパントの全注入
量レベルはこの型のドーパントの今まで知られた
注入量の臨界レベルを越えるのであるが、Ｐ型ド
ーパントの注入に対して示された条件は、損傷を
避け且つ単結晶シリコン表面で浅いエミツタ型の
非常に望ましい濃度勾配を達成するようなもので
ある。
単結晶シリコン中のＰ型ドーパントの臨界注入
量は、約１×1015イオン／cm2である。本発明で有
用な注入量レベルは、約１×1016乃至約１×1017
イオン／cm2の範囲である。ポリシリコン中にＰ型
ドーパントを注入するのに用いられる電力レベル
は、ポリシリコン層の厚さに依存する。ポリシリ
コン層の厚さに対する電力レベルの関係が第２４
図のプロツトにより示されている。この図で、上
の曲線は特定のポリシリコン層の厚さに対する最
小の電力レベルを示す。中間の曲線は最適の電力
レベルを示し、下の曲線は最大の電力レベルを示
す。
量は、約１×1015イオン／cm2である。本発明で有
用な注入量レベルは、約１×1016乃至約１×1017
イオン／cm2の範囲である。ポリシリコン中にＰ型
ドーパントを注入するのに用いられる電力レベル
は、ポリシリコン層の厚さに依存する。ポリシリ
コン層の厚さに対する電力レベルの関係が第２４
図のプロツトにより示されている。この図で、上
の曲線は特定のポリシリコン層の厚さに対する最
小の電力レベルを示す。中間の曲線は最適の電力
レベルを示し、下の曲線は最大の電力レベルを示
す。
ポリシリコン層中へのＰ型ドーパントの注入
後、Ｐ型ドーパントはアニーリング・ステツプに
より単結晶層中へドライブされる。Ｐ型ドーパン
トのドライブ・インを行なうのに好ましい方法
は、熱的アニーリングである。約900℃乃至約
1100℃の温度での熱的加熱処理であつて低温では
約90分から高温では約２分までの時間が適してい
ることがわかつた。制御の容易さから、熱的加熱
処理は、約950℃から1000℃の温度で低温では約
60分から高温では約45分までの時間が好ましい。
最も好ましい加熱処理は1000℃で30分間行なうも
のでありその他の同等な時間と温度の関係であ
る。この点について、Ｐ型ドーパントの注入後ト
ランジスタ装置が受ける全加熱処理が、所望の適
当な加熱処理条件と同等なものを越えるべきでな
いことを理解すべきだ。もしベース接点領域のよ
うなドライブ・インを必要とする他のイオン注入
領域がトランジスタ装置で達成されるなら、ドラ
イブ・インはエミツタ領域のドライブ・インの前
か又は同時に行なわれるべきである。
後、Ｐ型ドーパントはアニーリング・ステツプに
より単結晶層中へドライブされる。Ｐ型ドーパン
トのドライブ・インを行なうのに好ましい方法
は、熱的アニーリングである。約900℃乃至約
1100℃の温度での熱的加熱処理であつて低温では
約90分から高温では約２分までの時間が適してい
ることがわかつた。制御の容易さから、熱的加熱
処理は、約950℃から1000℃の温度で低温では約
60分から高温では約45分までの時間が好ましい。
最も好ましい加熱処理は1000℃で30分間行なうも
のでありその他の同等な時間と温度の関係であ
る。この点について、Ｐ型ドーパントの注入後ト
ランジスタ装置が受ける全加熱処理が、所望の適
当な加熱処理条件と同等なものを越えるべきでな
いことを理解すべきだ。もしベース接点領域のよ
うなドライブ・インを必要とする他のイオン注入
領域がトランジスタ装置で達成されるなら、ドラ
イブ・インはエミツタ領域のドライブ・インの前
か又は同時に行なわれるべきである。
本発明の種々の動作の特徴が、ポリシリコン層
の種々の厚さに対して第１７乃至第２２図に示さ
れている。第１７図に示されているように、500
Åの厚さを有するポリシリコン層が付着される。
ポリシリコン層は１×1016イオン／cm2の注入量の
ホウ素イオンで注入される。注入に用いられたエ
ネルギーは5KeVである。これらの条件の下での
注入後のポリシリコン層中のイオン分布が、第１
７図に示されている。注入ステツプ後、1000℃の
温度で全部で30分間、トランジスタ構造体をアニ
ールすることによりエミツタ領域を提供するため
に、ホウ素が単結晶シリコン層中へドライブされ
る。その結果のエミツタ領域についての分布プロ
フイールが第１８図に示されている。第１８図か
ら、約2000Åの深さに対しては濃度が約1020イオ
ン／cm3で均一となつていることがわかる。
の種々の厚さに対して第１７乃至第２２図に示さ
れている。第１７図に示されているように、500
Åの厚さを有するポリシリコン層が付着される。
ポリシリコン層は１×1016イオン／cm2の注入量の
ホウ素イオンで注入される。注入に用いられたエ
ネルギーは5KeVである。これらの条件の下での
注入後のポリシリコン層中のイオン分布が、第１
７図に示されている。注入ステツプ後、1000℃の
温度で全部で30分間、トランジスタ構造体をアニ
ールすることによりエミツタ領域を提供するため
に、ホウ素が単結晶シリコン層中へドライブされ
る。その結果のエミツタ領域についての分布プロ
フイールが第１８図に示されている。第１８図か
ら、約2000Åの深さに対しては濃度が約1020イオ
ン／cm3で均一となつていることがわかる。
第１７図より、ポリシリコン層と単結晶層との
界面におけるイオン濃度が約1019であることがわ
かる。約1019イオン／cm3のピークを有するガウス
分布を提供するのに必要な注入量は、約5KeVの
エネルギー・レベルで約2.5×1014イオン／cm2で
ある。これは全く１×1015イオン／cm2の臨界注入
量以下である。従つて、第１７図に示される構造
を形成するために用いられるイオン注入の条件
は、分布のピークが界面で起こるような臨界注入
量により形成される濃度に比べて、界面における
イオン濃度が小さくあるべきである本発明の基本
的な要求と一致する。
界面におけるイオン濃度が約1019であることがわ
かる。約1019イオン／cm3のピークを有するガウス
分布を提供するのに必要な注入量は、約5KeVの
エネルギー・レベルで約2.5×1014イオン／cm2で
ある。これは全く１×1015イオン／cm2の臨界注入
量以下である。従つて、第１７図に示される構造
を形成するために用いられるイオン注入の条件
は、分布のピークが界面で起こるような臨界注入
量により形成される濃度に比べて、界面における
イオン濃度が小さくあるべきである本発明の基本
的な要求と一致する。
第１９及び第２０図は、イオン注入後及び1500
Åの厚さのポリシリコン層に対するアニーリング
の後の分布を示している。イオン注入は、
25KeVの電力レベル及び1016イオン／cm2の注入量
で行なわれる。アニーリング・ステツプは1000℃
の温度で３分間行なうのが好ましい。
Åの厚さのポリシリコン層に対するアニーリング
の後の分布を示している。イオン注入は、
25KeVの電力レベル及び1016イオン／cm2の注入量
で行なわれる。アニーリング・ステツプは1000℃
の温度で３分間行なうのが好ましい。
第２１及び第２２図は、イオン注入及び2500Å
の厚さのポリシリコン層に対するアニーリング・
ステツプの後の濃度プロフイールを示す。イオン
注入は、40KeVの電力レベル及び1016イオン／cm2
の注入量で行なわれる。アニーリング・ステツプ
は、1000℃の温度で30分間行なわれる。
の厚さのポリシリコン層に対するアニーリング・
ステツプの後の濃度プロフイールを示す。イオン
注入は、40KeVの電力レベル及び1016イオン／cm2
の注入量で行なわれる。アニーリング・ステツプ
は、1000℃の温度で30分間行なわれる。
第１７乃至第２２図に示されている各場合で
は、ポリシリコン層の種々の厚さにもかかわら
ず、エミツタ領域はほぼ同じ最大イオン濃度及び
ほぼ同じ深さを有していることがわかる。当然、
ポリシリコン層の全充填（total loading）は層
の厚さにかかわらずほぼ等しくなる。ポリシリコ
ン層の厚さが減ると注入されるホウ素イオンの全
充填が圧縮されそして分布のピークがより大きく
なる。
は、ポリシリコン層の種々の厚さにもかかわら
ず、エミツタ領域はほぼ同じ最大イオン濃度及び
ほぼ同じ深さを有していることがわかる。当然、
ポリシリコン層の全充填（total loading）は層
の厚さにかかわらずほぼ等しくなる。ポリシリコ
ン層の厚さが減ると注入されるホウ素イオンの全
充填が圧縮されそして分布のピークがより大きく
なる。
第２３図は、先行技術と比較した本発明の動作
条件における違いについて示している。第２３図
に示されているように、破線は、Akasaka
etal.、“Application of Diffusion from
Implanted Polycrystalline Silicon to Bipolar
Transistors”、Japanese Journal of Applied Physics、Vol.15（1976）、Supplement15−１、
pp.49−54の論文に示されているポリシリコン層
中のホウ素のイオン注入を示す。上記論文では、
およそホウ素の臨界注入量を用いてホウ素はポリ
シリコン層中に注入される。1500Åの厚さのポリ
シリコンに対するホウ素の注入量は、１×1015イ
オン／cm2である。ポリシリコン層中の分布は、第
２３図の垂直な界面線の左側に破線により示され
ている。ベース領域を形成するためにホウ素をド
ライブ・インするアニーリングの後、単結晶シリ
コン層中の分布が、第２３図の界面の右側に破線
で示されている。25KeVの電力レベル及び１×
1016イオン／cm2の臨界注入量を越える注入量を用
いる本発明によると、第２３図の界面の左側に実
線で示された分布が達成される。アニーリング・
サイクルの後、第２３図の界面の右側に実線で示
された分布を有するエミツタ領域が達成される。
条件における違いについて示している。第２３図
に示されているように、破線は、Akasaka
etal.、“Application of Diffusion from
Implanted Polycrystalline Silicon to Bipolar
Transistors”、Japanese Journal of Applied Physics、Vol.15（1976）、Supplement15−１、
pp.49−54の論文に示されているポリシリコン層
中のホウ素のイオン注入を示す。上記論文では、
およそホウ素の臨界注入量を用いてホウ素はポリ
シリコン層中に注入される。1500Åの厚さのポリ
シリコンに対するホウ素の注入量は、１×1015イ
オン／cm2である。ポリシリコン層中の分布は、第
２３図の垂直な界面線の左側に破線により示され
ている。ベース領域を形成するためにホウ素をド
ライブ・インするアニーリングの後、単結晶シリ
コン層中の分布が、第２３図の界面の右側に破線
で示されている。25KeVの電力レベル及び１×
1016イオン／cm2の臨界注入量を越える注入量を用
いる本発明によると、第２３図の界面の左側に実
線で示された分布が達成される。アニーリング・
サイクルの後、第２３図の界面の右側に実線で示
された分布を有するエミツタ領域が達成される。
一般に、約１×1016乃至約１×1017イオン／cm2
の注入量が、本発明によるポリシリコン層の所望
の充填を達成するために用いられる。注入量を注
入するのに及びポリシリコン層内に所望の分布を
達成するのに必要な電力レベルは、ポリシリコン
層の厚さに関係している。一般に、最適の電力レ
ベルは第２４図に中間の線によつて示されるもの
である。他の電力レベルも用いられるし、用いら
れる最小と最大の電力レベルが、第２４図のグラ
フで上と下の線により示されている。例えば、
500Åの厚さのポリシリコン層に対しては、約２
乃至約8KeVの範囲にある電力レベルが用いられ
る。1500Åの厚さのポリシリコン層に対しては、
約15乃至約27KeVの範囲にある電力レベルが用
いられる。2500Åの厚さのポリシリコン層に対し
ては、約25乃至約43KeVの範囲にある電力レベ
ルが用いられる。
の注入量が、本発明によるポリシリコン層の所望
の充填を達成するために用いられる。注入量を注
入するのに及びポリシリコン層内に所望の分布を
達成するのに必要な電力レベルは、ポリシリコン
層の厚さに関係している。一般に、最適の電力レ
ベルは第２４図に中間の線によつて示されるもの
である。他の電力レベルも用いられるし、用いら
れる最小と最大の電力レベルが、第２４図のグラ
フで上と下の線により示されている。例えば、
500Åの厚さのポリシリコン層に対しては、約２
乃至約8KeVの範囲にある電力レベルが用いられ
る。1500Åの厚さのポリシリコン層に対しては、
約15乃至約27KeVの範囲にある電力レベルが用
いられる。2500Åの厚さのポリシリコン層に対し
ては、約25乃至約43KeVの範囲にある電力レベ
ルが用いられる。
第１乃至第７図は、本発明の製造プロセスの
種々の段階における相補型トランジスタの１組の
簡略化した断面図である。第８図は、第７図の
PNPトランジスタの典型的な不純物プロフイー
ルをプロツトしたものである。第９図は、第７図
のNPNトランジスタの典型的な不純物プロフイ
ールをプロツトしたものである。第１０乃至第１
３図は、本発明の１実施例によるPNP縦型トラ
ンジスタを作る際に用いる種々のステツプを示す
簡略化した断面図である。第１４乃至第１６図
は、ダブル・ポリシリコン法が用いられた本発明
の第２の実施例によるPNP縦型バイポーラ・ト
ランジスタを作る際に使用する種々のステツプを
示す簡略化した断面図である。第１７乃至第２２
図は、本発明の種々の動作パラメータの関係を示
すグラフである。第２３図は、本発明により作ら
れたPNPトランジスタのエミツタ構造を先行技
術と比較して示したグラフである。第２４図は、
本発明を実施するのに有用な種々の動作パラメー
タを示すグラフである。 １０……基板、１８……バリア領域、３８……
コレクタ領域、４０……エピタキシヤル層、７８
……ベース領域、８２……ベース接点領域、８８
……エミツタ領域、９０……コレクタ接点領域。
種々の段階における相補型トランジスタの１組の
簡略化した断面図である。第８図は、第７図の
PNPトランジスタの典型的な不純物プロフイー
ルをプロツトしたものである。第９図は、第７図
のNPNトランジスタの典型的な不純物プロフイ
ールをプロツトしたものである。第１０乃至第１
３図は、本発明の１実施例によるPNP縦型トラ
ンジスタを作る際に用いる種々のステツプを示す
簡略化した断面図である。第１４乃至第１６図
は、ダブル・ポリシリコン法が用いられた本発明
の第２の実施例によるPNP縦型バイポーラ・ト
ランジスタを作る際に使用する種々のステツプを
示す簡略化した断面図である。第１７乃至第２２
図は、本発明の種々の動作パラメータの関係を示
すグラフである。第２３図は、本発明により作ら
れたPNPトランジスタのエミツタ構造を先行技
術と比較して示したグラフである。第２４図は、
本発明を実施するのに有用な種々の動作パラメー
タを示すグラフである。 １０……基板、１８……バリア領域、３８……
コレクタ領域、４０……エピタキシヤル層、７８
……ベース領域、８２……ベース接点領域、８８
……エミツタ領域、９０……コレクタ接点領域。
Claims (1)
- 【特許請求の範囲】 １ Ｐ導電型の半導体基板と、前記基板の表面に
形成されたＮ導電型のバリア領域と、前記バリア
領域内に形成されたＰ導電型のコレクタ領域と、
前記基板の表面上に形成され前記コレクタ領域及
び前記バリア領域の上に位置するＮ導電型のエピ
タキシヤル層と、前記エピタキシヤル層の表面に
形成されたＮ導電型のベース領域と、前記ベース
領域内に形成されたＰ導電型のエミツタ領域とを
含み、前記バリア領域と前記コレクタ領域の接合
における前記バリア領域の不純物濃度が１×1016
乃至５×1017原子／c.c.であり、前記コレクタ領域
の不純物濃度のピークが１×1018乃至１×1020原
子／c.c.であり、そして、前記エミツタ領域の不純
物濃度が表面から少なくとも2000Åの深さまでは
少なくとも１×1019原子／c.c.であり且つ3500Åの
深さでは１×1016原子／c.c.よりも小さくなつてい
るPNPトランジスタ。 ２ Ｐ導電型半導体基板の表面にＮ導電型バリア
領域を形成し、前記バリア領域内にＰ導電型コレ
クタ領域を形成し、前記基板の表面上にＮ導電型
エピタキシヤル層を形成し、前記コレクタ領域の
上の前記エピタキシヤル層にＮ導電型ベース領域
を形成し、前記ベース領域の表面におけるエミツ
タ形成位置に500乃至3000Åの厚さのポリシリコ
ン層を形成し、該ポリシリコン層にＰ導電型不純
物を、１×1016乃至１×1017イオン／cm2の注入量
及び２乃至50KeVのエネルギーで注入し、前記
ポリシリコン層から前記ベース領域へ前記Ｐ導電
型不純物を拡散することによりＰ導電型エミツタ
領域を形成する工程を有する、PNPトランジス
タの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/113,168 US4357622A (en) | 1980-01-18 | 1980-01-18 | Complementary transistor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56105662A JPS56105662A (en) | 1981-08-22 |
| JPH0147014B2 true JPH0147014B2 (ja) | 1989-10-12 |
Family
ID=22347937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17595380A Granted JPS56105662A (en) | 1980-01-18 | 1980-12-15 | Semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4357622A (ja) |
| EP (1) | EP0032550B1 (ja) |
| JP (1) | JPS56105662A (ja) |
| CA (1) | CA1142267A (ja) |
| DE (1) | DE3070293D1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4534806A (en) * | 1979-12-03 | 1985-08-13 | International Business Machines Corporation | Method for manufacturing vertical PNP transistor with shallow emitter |
| US4431460A (en) * | 1982-03-08 | 1984-02-14 | International Business Machines Corporation | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| EP0093304B1 (en) * | 1982-04-19 | 1986-01-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor ic and method of making the same |
| US4529996A (en) * | 1983-04-14 | 1985-07-16 | Allied Coporation | Indium phosphide-boron phosphide heterojunction bipolar transistor |
| US4583106A (en) * | 1983-08-04 | 1986-04-15 | International Business Machines Corporation | Fabrication methods for high performance lateral bipolar transistors |
| US4573256A (en) * | 1983-08-26 | 1986-03-04 | International Business Machines Corporation | Method for making a high performance transistor integrated circuit |
| JPS6057952A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
| US4523370A (en) * | 1983-12-05 | 1985-06-18 | Ncr Corporation | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction |
| EP0151347B1 (en) * | 1984-01-16 | 1988-10-26 | Texas Instruments Incorporated | Integrated circuit having bipolar and field effect devices and method of fabrication |
| US4728624A (en) * | 1985-10-31 | 1988-03-01 | International Business Machines Corporation | Selective epitaxial growth structure and isolation |
| JPS62208670A (ja) * | 1986-03-07 | 1987-09-12 | Toshiba Corp | 半導体装置の製造方法 |
| US5065214A (en) * | 1986-09-26 | 1991-11-12 | Analog Devices, Incorporated | Integrated circuit with complementary junction-isolated bipolar transistors |
| US4969823A (en) * | 1986-09-26 | 1990-11-13 | Analog Devices, Incorporated | Integrated circuit with complementary junction-isolated bipolar transistors and method of making same |
| US5055417A (en) * | 1987-06-11 | 1991-10-08 | National Semiconductor Corporation | Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells |
| US5055418A (en) * | 1987-07-29 | 1991-10-08 | National Semiconductor Corporation | Process for fabricating complementary contactless vertical bipolar transistors |
| US5177584A (en) * | 1988-04-11 | 1993-01-05 | Hitachi, Ltd. | Semiconductor integrated circuit device having bipolar memory, and method of manufacturing the same |
| US4951115A (en) * | 1989-03-06 | 1990-08-21 | International Business Machines Corp. | Complementary transistor structure and method for manufacture |
| US4997776A (en) * | 1989-03-06 | 1991-03-05 | International Business Machines Corp. | Complementary bipolar transistor structure and method for manufacture |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| GB2248142A (en) * | 1990-09-19 | 1992-03-25 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
| JP2748988B2 (ja) * | 1991-03-13 | 1998-05-13 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| US5151378A (en) * | 1991-06-18 | 1992-09-29 | National Semiconductor Corporation | Self-aligned planar monolithic integrated circuit vertical transistor process |
| US5175117A (en) * | 1991-12-23 | 1992-12-29 | Motorola, Inc. | Method for making buried isolation |
| US5885880A (en) * | 1994-09-19 | 1999-03-23 | Sony Corporation | Bipolar transistor device and method for manufacturing the same |
| JPH08195399A (ja) * | 1994-09-22 | 1996-07-30 | Texas Instr Inc <Ti> | 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ |
| US5702959A (en) * | 1995-05-31 | 1997-12-30 | Texas Instruments Incorporated | Method for making an isolated vertical transistor |
| JP3409548B2 (ja) | 1995-12-12 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| EP0809286B1 (en) * | 1996-05-14 | 2003-10-01 | STMicroelectronics S.r.l. | A process for the fabrication of semiconductor devices having various buried regions |
| IT1298516B1 (it) * | 1998-01-30 | 2000-01-12 | Sgs Thomson Microelectronics | Dispositivo elettronico di potenza integrato su un materiale semiconduttore e relativo processo di fabricazione |
| JP3186043B2 (ja) * | 1998-08-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE10327709A1 (de) * | 2003-06-21 | 2005-01-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren |
| US7046552B2 (en) * | 2004-03-17 | 2006-05-16 | Actrans System Incorporation, Usa | Flash memory with enhanced program and erase coupling and process of fabricating the same |
| DE102006059113A1 (de) * | 2006-12-08 | 2008-06-12 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Komplementäre Bipolar-Halbleitervorrichtung |
| FR3106931B1 (fr) * | 2020-01-30 | 2022-02-18 | St Microelectronics Crolles 2 Sas | Procédé de fabrication d’un dispositif comprenant un transistor bipolaire PNP et un transistor bipolaire NPN pour applications radiofréquences |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL145396B (nl) * | 1966-10-21 | 1975-03-17 | Philips Nv | Werkwijze ter vervaardiging van een geintegreerde halfgeleiderinrichting en geintegreerde halfgeleiderinrichting, vervaardigd volgens de werkwijze. |
| US3730786A (en) * | 1970-09-03 | 1973-05-01 | Ibm | Performance matched complementary pair transistors |
-
1980
- 1980-01-18 US US06/113,168 patent/US4357622A/en not_active Expired - Lifetime
- 1980-11-26 CA CA000365496A patent/CA1142267A/en not_active Expired
- 1980-12-04 EP EP80107626A patent/EP0032550B1/de not_active Expired
- 1980-12-04 DE DE8080107626T patent/DE3070293D1/de not_active Expired
- 1980-12-15 JP JP17595380A patent/JPS56105662A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0032550B1 (de) | 1985-03-13 |
| US4357622A (en) | 1982-11-02 |
| CA1142267A (en) | 1983-03-01 |
| EP0032550A1 (de) | 1981-07-29 |
| JPS56105662A (en) | 1981-08-22 |
| DE3070293D1 (en) | 1985-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147014B2 (ja) | ||
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| US4437897A (en) | Fabrication process for a shallow emitter/base transistor using same polycrystalline layer | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| US4485552A (en) | Complementary transistor structure and method for manufacture | |
| EP0519592A2 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US4472873A (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
| US5411898A (en) | Method of manufacturing a complementary bipolar transistor | |
| EP0233202A4 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| US4534806A (en) | Method for manufacturing vertical PNP transistor with shallow emitter | |
| US4149906A (en) | Process for fabrication of merged transistor logic (MTL) cells | |
| US3895392A (en) | Bipolar transistor structure having ion implanted region and method | |
| US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPS6325508B2 (ja) | ||
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP3051088B2 (ja) | 高周波バイポーラ技術を用いるｎｐｎトランジスタの外因性ベースの製造方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JPH079929B2 (ja) | 集積回路の製造方法 | |
| KR920005127B1 (ko) | 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |