JP2748988B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2748988B2
JP2748988B2 JP3047171A JP4717191A JP2748988B2 JP 2748988 B2 JP2748988 B2 JP 2748988B2 JP 3047171 A JP3047171 A JP 3047171A JP 4717191 A JP4717191 A JP 4717191A JP 2748988 B2 JP2748988 B2 JP 2748988B2
Authority
JP
Japan
Prior art keywords
buried layer
type
layer
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3047171A
Other languages
English (en)
Other versions
JPH04297062A (ja
Inventor
靖史 木下
和人 庭野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3047171A priority Critical patent/JP2748988B2/ja
Priority to US07/764,765 priority patent/US5218227A/en
Publication of JPH04297062A publication Critical patent/JPH04297062A/ja
Priority to US08/019,898 priority patent/US5411898A/en
Application granted granted Critical
Publication of JP2748988B2 publication Critical patent/JP2748988B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置とその製造
方法に関し、特にＮＰＮトランジスタとＰＮＰトランジ
スタを混載した相補バイポーラ型トランジスタとその製
造方法に関する。
【０００２】
【従来の技術】図８から図１２に従来の相補バイポーラ
型トランジスタの製造フローを断面図をもって示す。
【０００３】まず図８に示すようにｐ- 型半導体基板１
の主表面の全面にＳｂ+ 注入を行う。次に不純物拡散の
為の熱処理（以下「ドライブ」）及び熱酸化処理を行っ
てｎ+ 型埋込層２、酸化膜３を形成する（図９）。酸化
膜３を写真製版により選択的にエッチングして除去し、
酸化膜３をマスクとしてｎ+ 型埋込層２にＢ+ 注入を行
う（図１０）。この後ドライブし、酸化膜３を全て除去
した後、エピタキシャル成長を行い、ｐ+ 型埋込層４及
びｎ- エピタキシャル成長層５を形成する（図１１）。
【０００４】この後トレンチ分離７及びｐ型チャネルカ
ット層６を形成し、ｐ- 型ウェル層８、ｐ+ 型コレクタ
ウォール層９、ｎ+ 型コレクタウォール層１０を形成し
た後、ｐ型真性ベース１１ａ、ｎ型真性ベース１２ａ、
ｎ+ 型エミッタ層１３、電位引き出し層３０、ｐ+ 型エ
ミッタ層１４、多結晶シリコン膜１５、ｎ+ 型外部ベー
ス層１２ｂ、ｐ+ 型外部ベース層１１ｂを形成する。更
にシリサイド膜１６、バリアメタル１７、アルミ電極１
８を設けてＮＰＮトランジスタ１００、ＰＮＰトランジ
スタ１０１が構成される（図１２）。ＮＰＮトランジス
タ１００はコレクタ電極１９、エミッタ電極２０、ベー
ス電極２１を、ＰＮＰトランジスタ１０１はコレクタ電
極２３、エミッタ電極２４、ベース電極２５及び電位引
き出し電極２２をそれぞれ有する。
【０００５】
【発明が解決しようとする課題】従来の相補バイポーラ
型トランジスタは以上の様な製造フローで構成されてお
り、そのＰＮＰトランジスタ１０１の等価回路は図１３
に示す様になる。
【０００６】ＰＮＰトランジスタ１０１ｂはＰＮＰトラ
ンジスタ１０１の本来の働きをするトランジスタであ
り、ｐ- 型ウェル層８及びｐ+ 型埋込層４、ｎ型真性ベ
ース１２ａ、ｐ+ 型エミッタ層１４がそれぞれコレク
タ、ベース、エミッタとなる。ＮＰＮトランジスタ１０
２はＰＮＰトランジスタ１０１に寄生して形成されてい
るもので、ｎ型真性ベース１２ａ、ｐ- 型ウェル層８、
ｎ+ 型埋込層２がそれぞれエミッタ、ベース、コレクタ
となる。ＰＮＰトランジスタ１０３も寄生トランジスタ
であり、ｐ- 型半導体基板１、ｎ+ 型埋込層２、ｐ+ 型
埋込層４がそれぞれコレクタ、ベース、エミッタとな
る。抵抗Ｒ１はｐ+ 型コレクタウォール層９及びｐ+ 型
埋込層４から成る抵抗であり、抵抗Ｒ２は電位引き出し
電極２２とｎ+型埋込層２との間のｎ- 型エピタキシャ
ル成長層５から成る抵抗であり、Ｒ３はｎ型真性ベース
１２ａとｐ+ 型埋込層４との間のｐ- 型ウェル層８の抵
抗である。
【０００７】このような等価回路を有するＰＮＰトラン
ジスタ１０１を動作させるときには、通常図１３の破線
で示す様に電位引き出し電極ＴＵＢをトランジスタ１０
１ｂのエミッタＥに接続し、電位を最も高くして寄生ト
ランジスタ１０２，１０３の影響を少なくする。このと
き電位引き出し電極ＴＵＢとトランジスタ１０１全体と
してのコレクタＣとの間の耐圧ＢＶTCO は、少なくと
も、コレクタＣとエミッタＥの間の耐圧ＢＶCEO と同じ
レベルでないと、コレクタＣとエミッタＥの間がブレー
クダウンする前に電極ＴＵＢとコレクタＣの間がブレー
クダウンし、所期の耐圧を得ることができない。しか
し、従来の相補バイポーラ型トランジスタは不純物濃度
の高いｐ+ 型埋込層４とやはり不純物濃度の高いｎ+ 型
埋込層２でＰＮ接合を形成している為、このＰＮ接合を
有するトランジスタ１０３の耐圧は低く、よってトラン
ジスタ１０１全体としての耐圧も低くなるという問題点
があった。
【０００８】更に、ｐ+ 型埋込層４の形成は、高不純物
濃度のｎ+ 型埋込層２上にＢ+ を注入して行うので、あ
まり厚くすることができず、従って抵抗Ｒ１と抵抗Ｒ３
の和となるコレクタ抵抗を低減できず、コレクタ電流を
多く流すと増幅率ｈFEが低下するという問題点があっ
た。
【０００９】この発明は上記の様な問題点を解決するた
めになされたもので、第１の半導体装置の耐圧を高め、
その電極抵抗を低減して増幅率の低下を抑制することの
できる半導体装置とその製造方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】この発明の半導体装置
は、第１導電型の半導体基板と、前記基板の一主面を相
補的に埋める比較的低濃度で比較的厚い第２導電型の第
１埋込層及び比較的高濃度で比較的薄い第２導電型の第
２埋込層と、前記第１埋込層の上部に形成される第１導
電型の第３埋込層と、前記第１埋込層及び前記第３埋込
層、並びに前記第２埋込層の上部に形成された第２導電
型領域と、前記第２導電型領域をその表面から貫通して
前記基板の近傍にまで達し、前記第２導電型領域を、前
記第３埋込層を含む第１能動領域と、第１能動領域以外
の第２能動領域とに分割する絶縁溝と、前記第１能動領
域中に形成された第１の半導体装置と、前記第２能動領
域中に形成された、前記第１の半導体装置とは逆の導電
型の第２の半導体装置と、を備える。
【００１１】またこの発明の半導体装置の製造方法は、
第１導電型の半導体基板の一主面に選択的に不純物を導
入して比較的低濃度で比較的厚い第２導電型の第１埋込
層を形成する工程と、前記一主面に選択的に不純物を導
入し、前記一主面を前記第１埋込層と相補的に埋める比
較的高濃度で比較的薄い第２導電型の第２埋込層を形成
する工程と、前記第１埋込層の上部に選択的に不純物を
導入して第１導電型の第３埋込層を形成する工程と、前
記第１埋込層及び前記第３埋込層並びに前記第２埋込層
の上部にエピタキシャル成長によって第２導電型領域を
形成する工程と、前記第２導電型領域をその表面から貫
通して前記基板の近傍にまで到達し、前記第２導電型領
域を、前記第３埋込層を含む第１能動領域と、第１能動
領域以外の第２能動領域とに分割する絶縁溝を形成する
工程と、前記第１能動領域中に第１の半導体装置を形成
する工程と、前記第２能動領域中に、前記第１の半導体
装置とは逆の導電型の第２の半導体装置を形成する工程
と、を備える。
【００１２】
【作用】第１埋込層は第２埋込層とは独立に形成され、
その不純物濃度を低く抑えることができる。そのため、
互いに導電型の異なる第１埋込層と第３埋込層との形成
するＰＮ接合の耐圧は、第１埋込層を第２埋込層にて兼
用した場合に比べ高くすることができる。
【００１３】また、第３埋込層を形成する際には、不純
物の導入により第１埋込層の導電型を逆転させるので、
第１埋込層の不純物濃度が低く抑えられていると、比抵
抗が小さく、かつ厚い第３埋込層を形成することができ
る。
【００１４】また絶縁溝を用いて素子分離するため、第
２埋込層は自己整合的に形成することができる。
【００１５】
【実施例】図２から図７に本発明に係る半導体装置の製
造フローを断面図をもって示す。
【００１６】まずＰ- 型半導体基板１の主表面の全面に
熱酸化膜３を５００オングストローム、窒化膜２６を１
０００オングストローム形成し、レジストを用いて写真
製版を行い、部分的に酸化膜３及び窒化膜２６を除去す
る。レジスト除去後、酸化膜３と窒化膜２６とをマスク
にしてＰ+ （リン）を注入する（図２）。このＰ+ （リ
ン）注入は、加速電圧が３０〜５０ｋｅＶで、ドーズ量
を２×１０13〜１×１０14ｃｍ-2として行う。例えば加
速電圧を５０ｋｅＶ、ドーズ量を５×１０13ｃｍ-2とす
ると、飛程中心が６０７オングストローム、分布が２５
６オングストロームとなるイオン注入が行われる。
【００１７】次に基板１をドライブ、熱酸化し、ｎ型埋
込層２ｂを形成し、窒化膜２６が除去された部分の酸化
膜３を増厚させる（図３）。ドライブ条件は望ましくは
１０００〜１２００℃、２〜３時間とし、熱酸化条件は
望ましくは９５０〜１１００℃、２０〜９０分とする。
例えばドライブ条件を１１００℃、２時間とすることに
より、厚さが５μｍ、不純物濃度が２×１０16ｃｍ-3の
ｎ型埋込層２ｂが形成され、熱酸化条件を１１００℃、
２０分とすることにより、厚さ３５００オングストロー
ム程度に酸化膜３を増厚させる。
【００１８】この後窒化膜２６を除去し、全面において
酸化膜エッチングを行い、前の工程で増厚された部分に
のみ酸化膜３ａを残す。この酸化膜３ａをマスクにし
て、即ちｎ型埋込層２ｂが形成されていない領域を対象
として、Ｓｂ+ 注入を行う（図４）。このＳｂ+ 注入
は、望ましくは加速電圧が５０ｋｅＶ前後で、ドーズ量
を３×１０15〜４×１０15ｃｍ-2として行う。例えば加
速電圧を５０ｋｅＶ、ドーズ量を３．６×１０15ｃｍ-2
とすると、飛程中心が２７１オングストローム、分布が
８４オングストロームとなるイオン注入が行われる。
【００１９】この後ドライブ、熱酸化を行い、ｎ+ 型埋
込層２ａ、酸化膜３ｂを形成する。例えば１１００℃、
２時間という条件でドライブすることにより厚さが２μ
ｍ、不純物濃度が１０19ｃｍ-3程度のｎ+ 型埋込層２ａ
が形成され、熱酸化条件を１１００℃、２０分とするこ
とにより、厚さ３５００オングストローム程度の酸化膜
３ｂを形成する（図５）。
【００２０】更に、レジストを用いて写真製版を行い、
酸化膜３ｂを選択的に除去してｎ型埋込層２ｂの一部を
露呈させる。そして酸化膜３ｂをマスクにしてＢ+ 注入
を行う（図６）。Ｂ+ 注入は加速電圧を１０〜５０ｋｅ
Ｖとし、ドーズ量は結晶欠陥を生じさせないため１×１
０15ｃｍ-2以下とし、通常１×１０14〜８×１０14ｃｍ
-2とする。例えば加速電圧を３０ｋｅＶ、ドーズ量を２
×１０14ｃｍ-2とすると、飛程中心が９８７オングスト
ローム、分布が３７１オングストロームとなるイオン注
入が行われる。
【００２１】この後１０００℃程度、２０分から１時間
のドライブを行い、続いて酸化膜３ｂを全て除去した
後、エピタキシャル成長によってｎ- 型エピタキシャル
成長層５を約３．５μｍ推積させる。例えばＳｉＣｌ4
ガスとＰＨ3 ガスを用い、９５０〜１２００℃の温度で
１５〜３０分間の処理を行うと不純物濃度は５×１０15
ｃｍ-3となる。以上の処理により、厚さが４．４μｍ、
不純物濃度が１０17〜１０18ｃｍ-3のｐ+ 型埋込層４ａ
が形成される（図７）。
【００２２】そして図１に示すように、ｎ- 型エピタキ
シャル成長層５の表面から基板１に達するまでの溝を掘
り、その底部からｐ型不純物を拡散させて不純物濃度が
１０18cm-3程度であるｐ型のチャネルカット層６を形成
する。この後酸化膜で溝を埋め込んでトレンチ分離７を
形成し、エッチバックによって一旦全面の酸化膜を除去
する。
【００２３】その後イオン注入等により、ｎ- 型エピタ
キシャル成長層５中でｐ+ 型埋込層４ａの上部に不純物
濃度が１０16cm-3程度のｐ- 型ウェル層８を選択的に形
成し、このｐ- 型ウェル層８中に不純物濃度が１０19cm
-3程度のｐ+ 型コレクタウォール層９を選択的に形成す
る。同様にしてｎ- 型エピタキシャル成長層５中でｎ+
型埋込層２ａ上に、選択的にｎ+ 型コレクタウォール層
１０を形成する。
【００２４】この後ｐ- 型ウェル層８中にイオン注入等
により、不純物濃度が１０17cm-3程度のｎ型真性ベース
１２ａを、ｐ- 型ウェル層８中に選択的に形成する。同
様にしてｐ型真性ベース１１ａもｎ- 型エピタキシャル
成長層５中で、ｎ+ 型埋込層２ａの上部に、ｎ+ 型コレ
クタウォール層１０と離して選択的に形成する。
【００２５】次にｎ型不純物のイオン注入等により、不
純物濃度が１０20cm-3程度のｎ+ 型エミッタ層１３をｐ
型真性ベース１１ａ中に、電位引き出し層３０をｎ- 型
エピタキシャル成長層５中でｎ型埋込層２ｂ上に、それ
ぞれ選択的に同時に形成する。ｐ+ 型エミッタ層１４
は、ｎ型真性ベース１２ａ中に１０19cm-3程度の不純物
濃度で選択的に形成される。
【００２６】この後全面に酸化膜を形成し、外部ベース
層の形成及び電極取り出しの為に選択的に開口を行な
う。即ち、イオン注入等で不純物濃度が１０20cm-3程度
のｎ+ 型外部ベース層１２ｂをｐ- 型ウェル層８中でｎ
型真性ベース１２ａに接するように形成し、ｎ+ 型外部
ベース層１２ｂ及び電位引き出し層３０の上部に多結晶
シリコン膜１５を設けるのである。
【００２７】ｐ+ 型外部ベース層１１ｂも同様にしてｐ
型真性ベース層１１ａの近傍に設けられる。この後シリ
サイド膜１６、バリアメタル１７を設けるのであるが、
ｐ+ 型外部ベース層１１ｂを形成する部分ではベース抵
抗の低減を図ってシリサイド膜１６は、バリアメタル１
７よりも広く形成している。ｎ+ 型エミッタ層１３の近
くまでシリサイド膜１６を形成するのである。具体的に
はシリサイド膜１６を形成後、一旦酸化膜で全面を覆
い、バリアメタル１７を形成するための酸化膜の開口
を、シリサイド膜１６を形成する際の開口よりも狭くす
る。ｐ+ 型コレクタウォール層９の上部も同様にして、
バリアメタル１７よりもシリサイド膜１６の方が広く形
成されている。
【００２８】以上のようにして形成されたシリサイド膜
１６、バルアメタル１７の上にアルミ電極１８を設け
て、コレクタ電極１９、エミッタ電極２０、ベース電極
２１からなるＮＰＮトランジスタ１００と、コレクタ電
極２３、エミッタ電極２４、ベース電極２５及び電位引
き出し電極２２からなるＰＮＰトランジスタ１０１ａが
形成される。
【００２９】ここで、ＰＮＰトランジスタ１０１ａは、
従来の技術にて説明したＰＮＰトランジスタ１０１とは
ｎ型埋込層２ｂの濃度が異なる。従来の技術では、ＮＰ
Ｎトランジスタ１００のコレクタとして働くｎ+ 型埋込
層２の形成が、ＰＮＰトランジスタ１０１を形成した領
域にまで及んでいたので、ｐ+ 型埋込層４とで作るＰＮ
接合の耐圧が問題となっていたが、この発明ではＰＮＰ
トランジスタ１０１ａの下部においてはｎ+ 型埋込層２
よりも低い不純物濃度を有するｎ型埋込層２ｂを設けた
のでこの問題が解決される。これについて以下詳述す
る。
【００３０】一般にＰＮ接合においては一方の不純物濃
度が高い場合には、接合部における耐圧は、他方の低い
不純物濃度によってほぼ決定される。
【００３１】図１４はこの様子を示したものである。例
えば従来の技術ではｎ+ 型埋込層２及びｐ+ 型埋込層４
の不純物濃度はそれぞれ１０19ｃｍ-3程度及び２×１０
17ｃｍ-3であり、ここで生じるＰＮ接合の耐圧はｐ+ 型
埋込層４の不純物濃度で定まり、８Ｖ程度となる。通
常、コレクタＣとエミッタＥの間の耐圧ＢＶCEO は１２
Ｖ以上であるので、これでは図１３のコレクタＣとエミ
ッタＥの間がブレークダウンする前に電極ＴＵＢとコレ
クタＣの間がブレークダウンしてしまう。
【００３２】一方、本実施によればｎ型埋込層２ｂ及び
ｐ+ 型埋込層４ａの不純物濃度はそれぞれ２×１０16ｃ
ｍ-3及び１０19ｃｍ-3程度であるので、ここで生じるＰ
Ｎ接合の耐圧はｎ型埋込層２ｂの不純物濃度で定まる。
耐圧は図１４から２０Ｖ以上であることがわかり、電位
引き出し電極ＴＵＢとコレクタＣとの間の耐圧ＢＶTC O
を改善できることがわかる。
【００３３】また、本実施例のＰＮＰトランジスタ１０
１ａのコレクタ抵抗は、従来の技術のＰＮＰトランジス
タ１０１のコレクタ抵抗（１ｋΩ以上）よりも小さい。
これはｐ+ 型埋込層４ａを形成する基材であるｎ型埋込
層２ｂがｎ+ 型埋込層２の不純物濃度よりも低くなった
ことにより、Ｂ+ 注入による導電型の反転が容易に生
じ、ｐ+ 型埋込層４の不純物濃度が高まって比抵抗が減
少するのみならず、その厚さも厚く形成されるようにな
り、その結果図１３で示した抵抗Ｒ1 が低減したためで
ある。
【００３４】このようにコレクタ抵抗が低減したことに
よるトランジスタ特性の改善について詳述する。
【００３５】図１５はＧｕｍｍｅｌ Ｐｌｏｔのグラフ
である。ＰＮＰトランジスタのベース・エミッタ間電圧
ＶBEを上昇させていくとコレクタ抵抗による電圧降下で
コレクタ・ベース間が順バイアスになる。その結果、図
１３に示した寄生トランジスタ１０２が動作し、ベース
電流ＩB は急激に増加する（図１５の領域Ａの破線）。
その一方でコレクタ電流ＩC はあまり増加しないため、
増幅率ｈFEは低下する。
【００３６】図１６は増幅率ｈFEの低下の様子を、コレ
クタ電流ＩC に対して示したグラフである。コレクタ電
流ＩC が１０-4Ａ（０．１ｍＡ）を越すと、増幅率ｈFE
は急激に低下することがわかる。
【００３７】この様な増幅率の低下は遮断周波数ｆT の
低下を招き、図１７に示すようにコレクタ電流ＩC が１
０-4Ａ（０．１ｍＡ）を越すと、遮断周波数ｆT は急激
に低下する。
【００３８】一方、本実施例によればコレクタ抵抗が低
減されるので、寄生トランジスタ１０２の動作が抑制さ
れ、、図１５の領域Ａにおいて、ベース電流ＩB は実線
で示されるように急激な増加もなく、従って増幅率ｈFE
の急激な低下や遮断周波数ｆT の低下も招くこともな
い。
【００３９】なお、本実施例においてはＮＰＮトランジ
スタ１００とＰＮＰトランジスタ１０１ａとをトレンチ
分離７によって素子間分離を行っているため、ｎ+ 型埋
込層２ａはｎ型埋込層２ｂと接するように形成してもよ
く、従ってその形成時に新たなパターニングマスクを必
要としない。つまり、自己整合的にｎ+ 埋込層を形成す
ることができる。
【００４０】
【発明の効果】以上に説明したようにこの発明の半導体
装置は、第１の半導体装置の下部にある第１埋込層が第
２の半導体装置の下部にある第２埋込層と別個に、かつ
相補的に形成され、第１埋込層の不純物は第２埋込層の
不純物濃度よりも低い濃度で形成される。また第１埋込
層上にこれと逆の導電型を有する第３埋込層が形成され
る。従って第１埋込層と第３埋込層とが形成するＰＮ接
合の耐圧は、第２埋込層にて第１埋込層を兼用した場合
に比べて高くなり、第１の半導体装置の耐圧を高める。
【００４１】また第１埋込層は第２埋込層より厚く形成
されるので、第１埋込層の不純物濃度が低いことともあ
いまって、第３の埋込層の厚みも厚くすることができ、
第１半導体の電極抵抗を低減するので、増幅率の低下も
抑制される。
【００４２】更にこの発明の半導体装置の製造方法は上
記半導体装置を得ることができ、また絶縁溝で第２埋込
層と第３埋込層とを分離するので、第２埋込層は第１埋
込層と接する様に形成してもよく、第２埋込層の形成時
に新たなパターニングマスクを必要とすることなく、自
己整合的に形成することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の一実施例の断面図
である。
【図２】本発明にかかる半導体装置の製造方法の一実施
例を示す断面図である。
【図３】本発明にかかる半導体装置の製造方法の一実施
例を示す断面図である。
【図４】本発明にかかる半導体装置の製造方法の一実施
例を示す断面図である。
【図５】本発明にかかる半導体装置の製造方法の一実施
例を示す断面図である。
【図６】本発明にかかる半導体装置の製造方法の一実施
例を示す断面図である。
【図７】本発明にかかる半導体装置の製造方法の一実施
例を示す断面図である。
【図８】従来の半導体装置の製造方法を示す断面図であ
る。
【図９】従来の半導体装置の製造方法を示す断面図であ
る。
【図１０】従来の半導体装置の製造方法を示す断面図で
ある。
【図１１】従来の半導体装置の製造方法を示す断面図で
ある。
【図１２】従来の半導体装置を示す断面図である。
【図１３】図１２の半導体装置におけるＰＮＰトランジ
スタの等価回路を示す図である。
【図１４】ＰＮ接合の耐圧の特性を示すグラフである。
【図１５】ベース電流ＩB 及びコレクタ電流ＩC の特性
を示すグラフである。
【図１６】増幅率ｈFEの特性を示すグラフである。
【図１７】遮断周波数ｆT の特性を表すグラフである。
【符号の説明】
１ ｐ- 型半導体基板 ２ａ ｎ+ 型埋込層 ２ｂ ｎ型埋込層 ４ａ ｐ+ 型埋込層 ５ ｎ- 型エピタキシャル成長層 ７ トレンチ分離 ８ ｐ- 型ウェル層 ９ ｐ+ 型コレクタウォール層 １２ａ ｎ型真性ベース １４ ｐ+ 型エミッタ層 ３０ 電位引き出し層 １００ ＮＰＮトランジスタ １０１ａ ＰＮＰトランジスタ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板と、前記基板の
    一主面を相補的に埋める比較的低濃度で比較的厚い第２
    導電型の第１埋込層及び比較的高濃度で比較的薄い第２
    導電型の第２埋込層と、前記第１埋込層の上部に形成さ
    れる第１導電型の第３埋込層と、前記第１埋込層及び前
    記第３埋込層、並びに前記第２埋込層の上部に形成され
    た第２導電型領域と、前記第２導電型領域をその表面か
    ら貫通して前記基板の近傍にまで達し、前記第２導電型
    領域を、前記第３埋込層を含む第１能動領域と、第１能
    動領域以外の第２能動領域とに分割する絶縁溝と、前記
    第１能動領域中に形成された第１の半導体装置と、前記
    第２能動領域中に形成された、前記第１の半導体装置と
    は逆の導電型の第２の半導体装置と、を備える半導体装
    置。
  2. 【請求項２】 第１導電型の半導体基板の一主面に選択
    的に不純物を導入して比較的低濃度で比較的厚い第２導
    電型の第１埋込層を形成する工程と、前記一主面に選択
    的に不純物を導入し、前記一主面を前記第１埋込層と相
    補的に埋める比較的高濃度で比較的薄い第２導電型の第
    ２埋込層を形成する工程と、前記第１埋込層の上部に選
    択的に不純物を導入して第１導電型の第３埋込層を形成
    する工程と、前記第１埋込層及び前記第３埋込層並びに
    前記第２埋込層の上部にエピタキシャル成長によって第
    ２導電型領域を形成する工程と、前記第２導電型領域を
    その表面から貫通して前記基板の近傍にまで到達し、前
    記第２導電型領域を、前記第３埋込層を含む第１能動領
    域と、第１能動領域以外の第２能動領域とに分割する絶
    縁溝を形成する工程と、前記第１能動領域中に第１の半
    導体装置を形成する工程と、前記第２能動領域中に、前
    記第１の半導体装置とは逆の導電型の第２の半導体装置
    を形成する工程と、を備える半導体装置の製造方法。
JP3047171A 1991-03-13 1991-03-13 半導体装置とその製造方法 Expired - Fee Related JP2748988B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3047171A JP2748988B2 (ja) 1991-03-13 1991-03-13 半導体装置とその製造方法
US07/764,765 US5218227A (en) 1991-03-13 1991-09-24 Semiconductor device and method of manufacturing same
US08/019,898 US5411898A (en) 1991-03-13 1993-02-19 Method of manufacturing a complementary bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3047171A JP2748988B2 (ja) 1991-03-13 1991-03-13 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH04297062A JPH04297062A (ja) 1992-10-21
JP2748988B2 true JP2748988B2 (ja) 1998-05-13

Family

ID=12767621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3047171A Expired - Fee Related JP2748988B2 (ja) 1991-03-13 1991-03-13 半導体装置とその製造方法

Country Status (2)

Country Link
US (2) US5218227A (ja)
JP (1) JP2748988B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3818673B2 (ja) * 1993-03-10 2006-09-06 株式会社デンソー 半導体装置
US6057184A (en) * 1997-03-21 2000-05-02 International Business Machines Corporation Semiconductor device fabrication method using connecting implants
US5965930A (en) * 1997-11-04 1999-10-12 Motorola, Inc. High frequency bipolar transistor and method of forming the same
US6037647A (en) * 1998-05-08 2000-03-14 Fujitsu Limited Semiconductor device having an epitaxial substrate and a fabrication process thereof
FR2807567A1 (fr) * 2000-04-10 2001-10-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire
JP2002217282A (ja) * 2001-01-19 2002-08-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
RU2006131310A (ru) * 2006-08-31 2008-03-10 Самсунг Электроникс Ко., Лтд (KR) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8921195B2 (en) 2012-10-26 2014-12-30 International Business Machines Corporation Isolation scheme for bipolar transistors in BiCMOS technology
FR3106931B1 (fr) 2020-01-30 2022-02-18 St Microelectronics Crolles 2 Sas Procédé de fabrication d’un dispositif comprenant un transistor bipolaire PNP et un transistor bipolaire NPN pour applications radiofréquences

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357622A (en) * 1980-01-18 1982-11-02 International Business Machines Corporation Complementary transistor structure
US4940671A (en) * 1986-04-18 1990-07-10 National Semiconductor Corporation High voltage complementary NPN/PNP process
JPS6410644A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH0695522B2 (ja) * 1987-07-31 1994-11-24 日本電気株式会社 半導体装置の製造方法
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
JPH01173755A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5175607A (en) * 1990-04-26 1992-12-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2503733B2 (ja) * 1990-06-22 1996-06-05 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH04297062A (ja) 1992-10-21
US5218227A (en) 1993-06-08
US5411898A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
US8247300B2 (en) Control of dopant diffusion from buried layers in bipolar integrated circuits
JP3494638B2 (ja) 半導体装置及び半導体装置の製造方法
US20030082882A1 (en) Control of dopant diffusion from buried layers in bipolar integrated circuits
JPH0315346B2 (ja)
JPH0689900A (ja) 自己整合型バイポーラトランジスタ製造方法
KR980006512A (ko) 반도체 장치 및 그 제조방법
US5194926A (en) Semiconductor device having an inverse-T bipolar transistor
JP4108861B2 (ja) バイポーラトランジスターの製造方法及びその構造
JP2748988B2 (ja) 半導体装置とその製造方法
JPH0420265B2 (ja)
EP0233202B1 (en) Fabricating a semiconductor device with buried oxide
JPH0557741B2 (ja)
US6767797B2 (en) Method of fabricating complementary self-aligned bipolar transistors
CA1202430A (en) Semiconductor device
US5504364A (en) CMOS locos isolation for self-aligned NPN BJT in a BiCMOS process
US5882976A (en) Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop
JPH10189788A (ja) Ｂｉｃｍｏｓ技術によるｎｐｎトランジスタの製造方法
JP2586395B2 (ja) 半導体装置の製造方法
JP2595799B2 (ja) 半導体装置及びその製造方法
JP3352941B2 (ja) 半導体装置
US7164186B2 (en) Structure of semiconductor device with sinker contact region
JP2507055B2 (ja) 半導体集積回路の製造方法
JPH10294321A (ja) ラテラルｐｎｐトランジスタおよびその製造方法
JP3257523B2 (ja) 半導体装置の製造方法
JP2697631B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees