JPH04297062A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH04297062A JPH04297062A JP3047171A JP4717191A JPH04297062A JP H04297062 A JPH04297062 A JP H04297062A JP 3047171 A JP3047171 A JP 3047171A JP 4717191 A JP4717191 A JP 4717191A JP H04297062 A JPH04297062 A JP H04297062A
- Authority
- JP
- Japan
- Prior art keywords
- buried layer
- type
- layer
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims description 18
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 14
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 description 14
- 238000000605 extraction Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
め要約のデータは記録されません。
Description
方法に関し、特にNPNトランジスタとPNPトランジ
スタを混載した相補バイポーラ型トランジスタとその製
造方法に関する。
型トランジスタの製造フローを断面図をもって示す。
1の主表面の全面にSb+ 注入を行う。次に不純物拡
散の為の熱処理(以下「ドライブ」)及び熱酸化処理を
行ってn+ 型埋込層2、酸化膜3を形成する(図9)
。酸化膜3を写真製版により選択的にエッチングして除
去し、酸化膜3をマスクとしてn+ 型埋込層2にB+
注入を行う(図10)。この後ドライブし、酸化膜3
を全て除去した後、エピタキシャル成長を行い、p+
型埋込層4及びn− エピタキシャル成長層5を形成す
る(図11)。
ット層6を形成し、p− 型ウェル層8、p+ 型コレ
クタウォール層9、n+ 型コレクタウォール層10を
形成した後、p型真性ベース11a、n型真性ベース1
2a、n+ 型エミッタ層13、電位引き出し層30、
p+ 型エミッタ層14、多結晶シリコン膜15、n+
型外部ベース層12b、p+ 型外部ベース層11b
を形成する。更にシリサイド膜16、バリアメタル17
、アルミ電極18を設けてNPNトランジスタ100、
PNPトランジスタ101が構成される(図12)。N
PNトランジスタ100はコレクタ電極19、エミッタ
電極20、ベース電極21を、PNPトランジスタ10
1はコレクタ電極23、エミッタ電極24、ベース電極
25及び電位引き出し電極22をそれぞれ有する。
型トランジスタは以上の様な製造フローで構成されてお
り、そのPNPトランジスタ101の等価回路は図13
に示す様になる。
ンジスタ101の本来の働きをするトランジスタであり
、p− 型ウェル層8及びp+型埋込層4、n型真性ベ
ース12a、p+ 型エミッタ層14がそれぞれコレク
タ、ベース、エミッタとなる。NPNトランジスタ10
2はPNPトランジスタ101aに寄生して形成されて
いるもので、n型真性ベース12a、p− 型ウェル層
8、n+ 型埋込層2がそれぞれコレクタ、ベース、エ
ミッタとなる。PNPトランジスタ103も寄生トラン
ジスタであり、p− 型半導体基板1、n+ 型埋込層
2、p+ 型埋込層4がそれぞれコレクタ、ベース、エ
ミッタとなる。抵抗R1はp+ 型コレクタウォール層
9及びp+ 型埋込層4から成る抵抗であり、抵抗R2
は電位引き出し電極22とn+ 型埋込層2との間のn
− 型エピタキシャル成長層5から成る抵抗であり、R
3はn+ 型外部ベース層12bとp+ 型埋込層4と
の間のp− 型ウェル層8の抵抗である。
ジスタ101を動作させるときには、通常図13の破線
で示す様に電位引き出し電極TUBをトランジスタ10
1bのエミッタEに接続し、電位を最も高くして寄生ト
ランジスタ102,103の影響を少なくする。このと
き電位引き出し電極TUBとトランジスタ101全体と
してのコレクタCとの間の耐圧BVTCO は、少なく
とも、コレクタCとエミッタEの間の耐圧BVCEO
と同じレベルでないと、コレクタCとエミッタEの間が
ブレークダウンする前に電極TUBとコレクタCの間が
ブレークダウンし、所期の耐圧を得ることができない。 しかし、従来の相補バイポーラ型トランジスタは不純物
濃度の高いp+ 型埋込層4とやはり不純物濃度の高い
n+ 型埋込層2でPN接合を形成している為、このP
N接合を有するトランジスタ103の耐圧は低く、よっ
てトランジスタ101全体としての耐圧も低くなるとい
う問題点があった。
物濃度のn+ 型埋込層2上にB+ を注入して行うの
で、あまり厚くすることができず、従って抵抗R1と抵
抗R3の和となるコレクタ抵抗を低減できず、コレクタ
電流を多く流すと増幅率hFEが低下するという問題点
があった。
めになされたもので、第1の半導体装置の耐圧を高め、
その電極抵抗を低減して増幅率の低下を抑制することの
できる半導体装置とその製造方法を提供することを目的
とする。
、第1導電型の半導体基板と、前記基板の一主面を相補
的に埋める比較的低濃度で比較的厚い第2導電型の第1
埋込層及び比較的高濃度で比較的薄い第2導電型の第2
埋込層と、前記第1埋込層の上部に形成される第1導電
型の第3埋込層と、前記第1埋込層及び前記第3埋込層
、並びに前記第2埋込層の上部に形成された第2導電型
領域と、前記第2導電型領域をその表面から貫通して前
記基板の近傍にまで達し、前記第2導電型領域を、前記
第3埋込層を含む第1能動領域と、第1能動領域以外の
第2能動領域とに分割する絶縁溝と、前記第1能動領域
中に形成された第1の半導体装置と、前記第2能動領域
中に形成された、前記第1の半導体装置とは逆の導電型
の第2の半導体装置と、を備える。
第1導電型の半導体基板の一主面に選択的に不純物を導
入して比較的低濃度で比較的厚い第2導電型の第1埋込
層を形成する工程と、前記一主面に選択的に不純物を導
入し、前記一主面を前記第1埋込層と相補的に埋める比
較的高濃度で比較的薄い第2導電型の第2埋込層を形成
する工程と、前記第1埋込層の上部に選択的に不純物を
導入して第1導電型の第3埋込層を形成する工程と、前
記第1埋込層及び前記第3埋込層並びに前記第2埋込層
の上部にエピタキシャル成長によって第2導電型領域を
形成する工程と、前記第2導電型領域をその表面から貫
通して前記基板の近傍にまで到達し、前記第2導電型領
域を、前記第3埋込層を含む第1能動領域と、第1能動
領域以外の第2能動領域とに分割する絶縁溝を形成する
工程と、前記第1能動領域中に第1の半導体装置を形成
する工程と、前記第2能動領域中に、前記第1の半導体
装置とは逆の導電型の第2の半導体装置を形成する工程
と、を備える。
その不純物濃度を低く抑えることができる。そのため、
互いに導電型の異なる第1埋込層と第3埋込層との形成
するPN接合の耐圧は、第1埋込層を第2埋込層にて兼
用した場合に比べ高くすることができる。
物の導入により第1埋込層の導電型を逆転させるので、
第1埋込層の不純物濃度が低く抑えられていると、比抵
抗が小さく、かつ厚い第3埋込層を形成することができ
る。
2埋込層は自己整合的に形成することができる。
造フローを断面図をもって示す。
に熱酸化膜3を500オングストローム、窒化膜26を
1000オングストローム形成し、レジストを用いて写
真製版を行い、部分的に酸化膜3及び窒化膜26を除去
する。レジスト除去後、酸化膜3と窒化膜26とをマス
クにしてP+ (リン)を注入する(図2)。このP+
(リン)注入は、加速電圧が30〜50keVで、ド
ーズ量を2×1013〜1×1014cm−2として行
う。例えば加速電圧を50keV、ドーズ量を5×10
13cm−2とすると、飛程中心が607オングストロ
ーム、分布が256オングストロームとなるイオン注入
が行われる。
込層2bを形成し、窒化膜26が除去された部分の酸化
膜3を増厚させる(図3)。ドライブ条件は望ましくは
1000〜1200℃、2〜3時間とし、熱酸化条件は
望ましくは950〜1100℃、20〜90分とする。 例えばドライブ条件を1100℃、2時間とすることに
より、厚さが5μm、不純物濃度が2×1016cm−
3のn型埋込層2bが形成され、熱酸化条件を1100
℃、20分とすることにより、厚さ3500オングスト
ローム程度に酸化膜3を増厚させる。
酸化膜エッチングを行い、前の工程で増厚された部分に
のみ酸化膜3aを残す。この酸化膜3aをマスクにして
、即ちn型埋込層2bが形成されていない領域を対象と
して、Sb+ 注入を行う(図4)。このSb+ 注入
は、望ましくは加速電圧が50keV前後で、ドーズ量
を3×1015〜4×1015cm−2として行う。例
えば加速電圧を50keV、ドーズ量を3.6×101
5cm−2とすると、飛程中心が271オングストロー
ム、分布が84オングストロームとなるイオン注入が行
われる。
埋込層2a、酸化膜3aを形成する。例えば1100℃
、2時間という条件でドライブすることにより厚さが2
μm、不純物濃度が1019cm−3程度のn+ 型埋
込層2aが形成され、熱酸化条件を1100℃、20分
とすることにより、厚さ3500オングストローム程度
の酸化膜3bを形成する。
酸化膜3bを選択的に除去してn型埋込層2bの一部を
露呈させる。そして酸化膜3bをマスクにしてB+ 注
入を行う(図3)。B+ 注入は加速電圧を10〜50
keVとし、ドーズ量は結晶欠陥を生じさせないため1
×1015cm−2以下とし、通常1×1014〜8×
1014cm−2とする。例えば加速電圧を30keV
、ドーズ量を2×1014cm−2とすると、飛程中心
が987オングストローム、分布が371オングストロ
ームとなるイオン注入が行われる。
のドライブを行い、続いて酸化膜3bを全て除去した後
、エピタキシャル成長によってn− 型エピタキシャル
成長層5を約3.5μm推積させる。例えばSiCl4
ガスとPH3 ガスを用い、950〜1200℃の温
度で15〜30分間の処理を行うと不純物濃度は5×1
015cm−3となる。以上の処理により、厚さが4.
4μm、不純物濃度が1017〜1018cm−3のp
+ 型埋込層4aが形成される(図7)。
キシャル成長層5の表面から基板1に達するまでの溝を
掘り、その底部からp型不純物を拡散させて不純物濃度
が1018cm−3程度であるp型のチャネルカット層
6を形成する。この後酸化膜で溝を埋め込んでトレンチ
分離7を形成し、エッチバックによって一旦全面の酸化
膜を除去する。
タキシャル成長層5中でp+ 型埋込層4aの上部に不
純物濃度が1016cm−3程度のp− 型ウェル層8
を選択的に形成し、このp− 型ウェル層8中に不純物
濃度が1019cm−3程度のp+ 型コレクタウォー
ル層9を選択的に形成する。同様にしてn− 型エピタ
キシャル成長層5中でn+ 型埋込層2a上に、選択的
にn+ 型コレクタウォール層10を形成する。
等により、不純物濃度が1017cm−3程度のn型真
性ベース12aを、p− 型ウェル層8中に選択的に形
成する。同様にしてp型真性ベース11aもn− 型エ
ピタキシャル成長層5中で、n+ 型埋込層2aの上部
に、n+ 型コレクタウォール層10と離して選択的に
形成する。
純物濃度が1020cm−3程度のn+ 型エミッタ層
13をp型真性ベース11a中に、電位引き出し層30
をn− 型エピタキシャル成長層5中でn型埋込層2b
上に、それぞれ選択的に同時に形成する。p+ 型エミ
ッタ層14は、n型真性ベース12a中に1019cm
−3程度の不純物濃度で選択的に形成される。
層の形成及び電極取り出しの為に選択的に開口を行なう
。即ち、イオン注入等で不純物濃度が1020cm−3
程度のn+ 型外部ベース層12bをp− 型ウェル層
8中でn型真性ベース12aに接するように形成し、n
+ 型外部ベース層12b及び電位引き出し層30の上
部に多結晶シリコン膜15を設けるのである。
p型真性ベース層11aの近傍に設けられる。この後シ
リサイド膜16、バリアメタル17を設けるのであるが
、p+ 型外部ベース層11bを形成する部分ではベー
ス抵抗の低減を図ってシリサイド膜16は、バリアメタ
ル17よりも広く形成している。n+ 型エミッタ層1
3の近くまでシリサイド膜16を形成するのである。具
体的にはシリサイド膜16を形成後、一旦酸化膜で全面
を覆い、バリアメタル17を形成するための酸化膜の開
口を、シリサイド膜16を形成する際の開口よりも狭く
する。p+ 型コレクタウォール層9の上部も同様にし
て、バリアメタル17よりもシリサイド膜16の方が広
く形成されている。
16、バルアメタル17の上にアルミ電極18を設けて
、コレクタ電極19、エミッタ電極20、ベース電極2
1からなるNPNトランジスタ100と、コレクタ電極
23、エミッタ電極24、ベース電極25及び電位引き
出し電極22からなるPNPトランジスタ101aが形
成される。
従来の技術にて説明したPNPトランジスタ101とは
n型埋込層2bの濃度が異なる。従来の技術では、NP
Nトランジスタ100のコレクタとして働くn+ 型埋
込層2の形成が、PNPトランジスタ101を形成した
領域にまで及んでいたので、p+ 型埋込層4とで作る
PN接合の耐圧が問題となっていたが、この発明ではP
NPトランジスタ101aの下部においてはn+ 型埋
込層2よりも低い不純物濃度を有するn型埋込層2bを
設けたのでこの問題が解決される。これについて以下詳
述する。
度が高い場合には、接合部における耐圧は、他方の低い
不純物濃度によってほぼ決定される。
えば従来の技術ではn+ 型埋込層2及びp+ 型埋込
層4の不純物濃度はそれぞれ1019cm−3程度及び
2×1017cm−3であり、ここで生じるPN接合の
耐圧はp+ 型埋込層4の不純物濃度で定まり、8V程
度となる。通常、コレクタCとエミッタEの間の耐圧B
VCEO は12V以上であるので、これでは図13の
コレクタCとエミッタEの間がブレークダウンする前に
電極TUBとコレクタCの間がブレークダウンしてしま
う。
p+ 型埋込層4aの不純物濃度はそれぞれ2×101
6cm−3及び1019cm−3程度であるので、ここ
で生じるPN接合の耐圧はn型埋込層2bの不純物濃度
で定まる。 耐圧は図14から20V以上であることがわかり、電位
引き出し電極TUBとコレクタCとの間の耐圧BVTC
O を改善できることがわかる。
1aのコレクタ抵抗は、従来の技術のPNPトランジス
タ101のコレクタ抵抗(1kΩ以上)よりも小さい。 これはp+ 型埋込層4aを形成する基材であるn型埋
込層2bがn+ 型埋込層2の不純物濃度よりも低くな
ったことにより、B+ 注入による導電型の反転が容易
に生じ、p+ 型埋込層4の不純物濃度が高まって比抵
抗が減少するのみならず、その厚さも厚く形成されるよ
うになり、その結果図13で示した抵抗R1 が低減し
たためである。
よるトランジスタ特性の改善について詳述する。
フである。PNPトランジスタのベース・エミッタ間電
圧VBEを上昇させていくとコレクタ抵抗による電圧降
下でコレクタ・ベース間が順バイアスになる。その結果
、図13に示した寄生トランジスタ102が動作し、ベ
ース電流IB は急激に増加する(図15の領域Aの破
線)。 その一方でコレクタ電流IC はあまり増加しないため
、増幅率hFEは低下する。
レクタ電流IC に対して示したグラフである。コレク
タ電流IC が10−4A(0.1mA)を越すと、増
幅率hFEは急激に低下することがわかる。
の低下を招き、図17に示すようにコレクタ電流IC
が10−4A(0.1mA)を越すと、遮断周波数fT
は急激に低下する。
減されるので、寄生トランジスタ102の動作が抑制さ
れ、、図15の領域Aにおいて、ベース電流IB は実
線で示されるように急激な増加もなく、従って増幅率h
FEの急激な低下や遮断周波数fT の低下も招くこと
もない。
スタ100とPNPトランジスタ101aとをトレンチ
分離7によって素子間分離を行っているため、n+ 型
埋込層2aはn型埋込層2bと接するように形成しても
よく、従ってその形成時に新たなパターニングマスクを
必要としない。つまり、自己整合的にn+ 埋込層を形
成することができる。
装置は、第1の半導体装置の下部にある第1埋込層が第
2の半導体装置の下部にある第2埋込層と別個に、かつ
相補的に形成され、第1埋込層の不純物は第2埋込層の
不純物濃度よりも低い濃度で形成される。また第1埋込
層上にこれと逆の導電型を有する第3埋込層が形成され
る。従って第1埋込層と第3埋込層とが形成するPN接
合の耐圧は、第2埋込層にて第1埋込層を兼用した場合
に比べて高くなり、第1の半導体装置の耐圧を高める。
されるので、第1埋込層の不純物濃度が低いことともあ
いまって、第3の埋込層の厚みも厚くすることができ、
第1半導体の電極抵抗を低減するので、増幅率の低下も
抑制される。
記半導体装置を得ることができ、また絶縁溝で第2埋込
層と第3埋込層とを分離するので、第2埋込層は第1埋
込層と接する様に形成してもよく、第2埋込層の形成時
に新たなパターニングマスクを必要とすることなく、自
己整合的に形成することができる。
である。
例を示す断面図である。
例を示す断面図である。
例を示す断面図である。
例を示す断面図である。
例を示す断面図である。
例を示す断面図である。
る。
る。
ある。
ある。
スタの等価回路を示す図である。
特性を示すグラフである。
。
n+ 型埋込層 2b n型埋込層 4a p+ 型埋込層 5 n− 型エピタキシャル成長層7
トレンチ分離 8 p− 型ウェル層 9 p+ 型コレクタウォール層12a
n型真性ベース 14 p+ 型エミッタ層 30 電位引き出し層 100 NPNトランジスタ 101a PNPトランジスタ
Claims (2)
- 【請求項1】 第1導電型の半導体基板と、前記基板
の一主面を相補的に埋める比較的低濃度で比較的厚い第
2導電型の第1埋込層及び比較的高濃度で比較的薄い第
2導電型の第2埋込層と、前記第1埋込層の上部に形成
される第1導電型の第3埋込層と、前記第1埋込層及び
前記第3埋込層、並びに前記第2埋込層の上部に形成さ
れた第2導電型領域と、前記第2導電型領域をその表面
から貫通して前記基板の近傍にまで達し、前記第2導電
型領域を、前記第3埋込層を含む第1能動領域と、第1
能動領域以外の第2能動領域とに分割する絶縁溝と、前
記第1能動領域中に形成された第1の半導体装置と、前
記第2能動領域中に形成された、前記第1の半導体装置
とは逆の導電型の第2の半導体装置と、を備える半導体
装置。 - 【請求項2】 第1導電型の半導体基板の一主面に選
択的に不純物を導入して比較的低濃度で比較的厚い第2
導電型の第1埋込層を形成する工程と、前記一主面に選
択的に不純物を導入し、前記一主面を前記第1埋込層と
相補的に埋める比較的高濃度で比較的薄い第2導電型の
第2埋込層を形成する工程と、前記第1埋込層の上部に
選択的に不純物を導入して第1導電型の第3埋込層を形
成する工程と、前記第1埋込層及び前記第3埋込層並び
に前記第2埋込層の上部にエピタキシャル成長によって
第2導電型領域を形成する工程と、前記第2導電型領域
をその表面から貫通して前記基板の近傍にまで到達し、
前記第2導電型領域を、前記第3埋込層を含む第1能動
領域と、第1能動領域以外の第2能動領域とに分割する
絶縁溝を形成する工程と、前記第1能動領域中に第1の
半導体装置を形成する工程と、前記第2能動領域中に、
前記第1の半導体装置とは逆の導電型の第2の半導体装
置を形成する工程と、を備える半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3047171A JP2748988B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体装置とその製造方法 |
US07/764,765 US5218227A (en) | 1991-03-13 | 1991-09-24 | Semiconductor device and method of manufacturing same |
US08/019,898 US5411898A (en) | 1991-03-13 | 1993-02-19 | Method of manufacturing a complementary bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3047171A JP2748988B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04297062A true JPH04297062A (ja) | 1992-10-21 |
JP2748988B2 JP2748988B2 (ja) | 1998-05-13 |
Family
ID=12767621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3047171A Expired - Fee Related JP2748988B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5218227A (ja) |
JP (1) | JP2748988B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3818673B2 (ja) * | 1993-03-10 | 2006-09-06 | 株式会社デンソー | 半導体装置 |
US6057184A (en) * | 1997-03-21 | 2000-05-02 | International Business Machines Corporation | Semiconductor device fabrication method using connecting implants |
US5965930A (en) * | 1997-11-04 | 1999-10-12 | Motorola, Inc. | High frequency bipolar transistor and method of forming the same |
US6037647A (en) * | 1998-05-08 | 2000-03-14 | Fujitsu Limited | Semiconductor device having an epitaxial substrate and a fabrication process thereof |
FR2807567A1 (fr) * | 2000-04-10 | 2001-10-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire |
JP2002217282A (ja) * | 2001-01-19 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
SE0103036D0 (sv) * | 2001-05-04 | 2001-09-13 | Ericsson Telefon Ab L M | Semiconductor process and integrated circuit |
US7821097B2 (en) * | 2006-06-05 | 2010-10-26 | International Business Machines Corporation | Lateral passive device having dual annular electrodes |
RU2006131310A (ru) * | 2006-08-31 | 2008-03-10 | Самсунг Электроникс Ко., Лтд (KR) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем |
US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
US8921195B2 (en) | 2012-10-26 | 2014-12-30 | International Business Machines Corporation | Isolation scheme for bipolar transistors in BiCMOS technology |
FR3106931B1 (fr) * | 2020-01-30 | 2022-02-18 | St Microelectronics Crolles 2 Sas | Procédé de fabrication d’un dispositif comprenant un transistor bipolaire PNP et un transistor bipolaire NPN pour applications radiofréquences |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6436069A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
JPH01173755A (ja) * | 1987-12-28 | 1989-07-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4357622A (en) * | 1980-01-18 | 1982-11-02 | International Business Machines Corporation | Complementary transistor structure |
US4940671A (en) * | 1986-04-18 | 1990-07-10 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
JPS6410644A (en) * | 1987-07-02 | 1989-01-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
US4835115A (en) * | 1987-12-07 | 1989-05-30 | Texas Instruments Incorporated | Method for forming oxide-capped trench isolation |
IT1218230B (it) * | 1988-04-28 | 1990-04-12 | Sgs Thomson Microelectronics | Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro |
US4910160A (en) * | 1989-06-06 | 1990-03-20 | National Semiconductor Corporation | High voltage complementary NPN/PNP process |
US5175607A (en) * | 1990-04-26 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
JP2503733B2 (ja) * | 1990-06-22 | 1996-06-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-03-13 JP JP3047171A patent/JP2748988B2/ja not_active Expired - Fee Related
- 1991-09-24 US US07/764,765 patent/US5218227A/en not_active Expired - Lifetime
-
1993
- 1993-02-19 US US08/019,898 patent/US5411898A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6436069A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
JPH01173755A (ja) * | 1987-12-28 | 1989-07-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5411898A (en) | 1995-05-02 |
US5218227A (en) | 1993-06-08 |
JP2748988B2 (ja) | 1998-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8247300B2 (en) | Control of dopant diffusion from buried layers in bipolar integrated circuits | |
JPH0315346B2 (ja) | ||
US20030082882A1 (en) | Control of dopant diffusion from buried layers in bipolar integrated circuits | |
JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するBiCMOS集積回路 | |
JPH0420265B2 (ja) | ||
JPH04297062A (ja) | 半導体装置とその製造方法 | |
US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
US5298440A (en) | Method of fabrication of transistor device with increased breakdown voltage | |
JPH04348065A (ja) | 半導体装置およびその製造方法 | |
JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2845544B2 (ja) | 半導体装置の製造方法 | |
JPH08162473A (ja) | バイポーラ半導体装置及びその製造方法 | |
JP2777054B2 (ja) | 半導体装置 | |
JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
JP2507055B2 (ja) | 半導体集積回路の製造方法 | |
KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
JPH10294321A (ja) | ラテラルpnpトランジスタおよびその製造方法 | |
JPH02241057A (ja) | 半導体集積回路の製造方法 | |
JP2697631B2 (ja) | 半導体装置の製造方法 | |
JPH07273127A (ja) | 半導体装置 | |
JPH0734469B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH0834214B2 (ja) | 半導体装置の製造方法 | |
JPH09275154A (ja) | 半導体装置及びその製造方法 | |
JPH07335662A (ja) | 半導体装置およびその製造方法 | |
JP2003303828A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |