JPH07335662A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07335662A JPH07335662A JP12899794A JP12899794A JPH07335662A JP H07335662 A JPH07335662 A JP H07335662A JP 12899794 A JP12899794 A JP 12899794A JP 12899794 A JP12899794 A JP 12899794A JP H07335662 A JPH07335662 A JP H07335662A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- concentration
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ベース領域とコレクタ領域との接合容量を低
減して、バイポーラトランジスタの高速化を図る。 【構成】 バイポーラトランジスタのベース領域を、真
性ベース領域１７と、高濃度外部ベース領域１８と、こ
の高濃度外部ベース領域１８下層に形成された低濃度外
部ベース領域１９とで構成し、コレクタ領域３と接する
領域の不純物濃度を低くして、ベース・コレクタ間の接
合容量を低減する。
減して、バイポーラトランジスタの高速化を図る。 【構成】 バイポーラトランジスタのベース領域を、真
性ベース領域１７と、高濃度外部ベース領域１８と、こ
の高濃度外部ベース領域１８下層に形成された低濃度外
部ベース領域１９とで構成し、コレクタ領域３と接する
領域の不純物濃度を低くして、ベース・コレクタ間の接
合容量を低減する。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタを含む半導体装置に関し、ベース領域とコレクタ領
域との接合容量低減に関するものである。
スタを含む半導体装置に関し、ベース領域とコレクタ領
域との接合容量低減に関するものである。
【０００２】
【従来の技術】図２７は従来の半導体装置の構造をＮＰ
Ｎ型バイポーラトランジスタについて示した断面図であ
る。図において、１はＰ型の単結晶から成る半導体基板
（以下、基板と称す）、２は基板１に形成されたＮ+型
埋め込み層、３はＮ+型埋め込み層２上に形成されたＮ
型エピタキシャル層、４はＮ+型埋め込み層２とＮ型エ
ピタキシャル層３とともにコレクタ領域を形成し、その
電極引き出し層となるＮ+型のコレクタ電極引き出し層
である。５は隣接する素子間を分離するフィールド絶縁
膜、６は同じく素子間分離のためのＰ+型素子分離層、
７はＰ型の真性ベース領域、８は真性ベース領域７とと
もにベース領域を形成し、その電極引き出し層となるＰ
+型の外部ベース領域、９はＮ+型のエミッタ領域であ
る。１０は層間絶縁膜、１１は層間絶縁膜１０に設けら
れたコンタクト孔、１２はコンタクト孔１１を介して、
コレクタ電極引き出し層４、外部ベース領域８、エミッ
タ領域９とそれぞれ接続形成された電極配線層である。
Ｎ型バイポーラトランジスタについて示した断面図であ
る。図において、１はＰ型の単結晶から成る半導体基板
（以下、基板と称す）、２は基板１に形成されたＮ+型
埋め込み層、３はＮ+型埋め込み層２上に形成されたＮ
型エピタキシャル層、４はＮ+型埋め込み層２とＮ型エ
ピタキシャル層３とともにコレクタ領域を形成し、その
電極引き出し層となるＮ+型のコレクタ電極引き出し層
である。５は隣接する素子間を分離するフィールド絶縁
膜、６は同じく素子間分離のためのＰ+型素子分離層、
７はＰ型の真性ベース領域、８は真性ベース領域７とと
もにベース領域を形成し、その電極引き出し層となるＰ
+型の外部ベース領域、９はＮ+型のエミッタ領域であ
る。１０は層間絶縁膜、１１は層間絶縁膜１０に設けら
れたコンタクト孔、１２はコンタクト孔１１を介して、
コレクタ電極引き出し層４、外部ベース領域８、エミッ
タ領域９とそれぞれ接続形成された電極配線層である。
【０００３】このように構成されるバイポーラトランジ
スタの製造方法を、図２８〜図３２に基づいて以下に説
明する。まず、基板１上から、イオン注入法によりＮ型
不純物イオンを選択的に注入し、その後熱処理を施し
て、コレクタ抵抗低減のためのＮ+型埋め込み層２を形
成する。次に、１０16／ｃｍ3程度のＮ型不純物を含む
Ｓｉエピタキシャル成長を行い、Ｎ型エピタキシャル層
３を０．８〜１．５μｍの厚さに形成し、その後、Ｎ型
エピタキシャル層３を選択的に酸化してフィールド絶縁
膜５を形成する。次に、熱拡散法によりＮ型不純物を選
択的にＮ型エピタキシャル層３に導入して拡散させ、コ
レクタ抵抗を低減させるコレクタ電極引き出し層４を形
成し、その後、基板１上からイオン注入法によりＰ型不
純物を選択的に導入してＰ+型素子分離層６を形成する
（図２８）。
スタの製造方法を、図２８〜図３２に基づいて以下に説
明する。まず、基板１上から、イオン注入法によりＮ型
不純物イオンを選択的に注入し、その後熱処理を施し
て、コレクタ抵抗低減のためのＮ+型埋め込み層２を形
成する。次に、１０16／ｃｍ3程度のＮ型不純物を含む
Ｓｉエピタキシャル成長を行い、Ｎ型エピタキシャル層
３を０．８〜１．５μｍの厚さに形成し、その後、Ｎ型
エピタキシャル層３を選択的に酸化してフィールド絶縁
膜５を形成する。次に、熱拡散法によりＮ型不純物を選
択的にＮ型エピタキシャル層３に導入して拡散させ、コ
レクタ抵抗を低減させるコレクタ電極引き出し層４を形
成し、その後、基板１上からイオン注入法によりＰ型不
純物を選択的に導入してＰ+型素子分離層６を形成する
（図２８）。
【０００４】次に、全面にホトレジスト膜１３を形成
し、ホトリソグラフィ技術によりパターニングする。こ
のレジストパターン１３をマスクにして、基板１上から
イオン注入法により、注入エネルギー３０〜５０Ｋｅ
Ｖ、注入量１０14〜１０16／ｃｍ2で例えばＢＦ2等のＰ
型不純物イオンをＮ型エピタキシャル層３に注入し、１
０20／ｃｍ3程度のＰ型不純物を含む外部ベース領域８
を形成する（図２９）。次に、ホトレジスト膜１３を除
去した後、再び全面にホトレジスト膜１４を形成し、ホ
トリソグラフィ技術によりパターニングする。このレジ
ストパターン１４をマスクにして、基板１上からイオン
注入法により、注入エネルギー２０〜３０ＫｅＶ、注入
量１０13〜１０14／ｃｍ2で例えばＢ等のＰ型不純物イ
オンをＮ型エピタキシャル層３および外部ベース領域８
に注入し、１０17／ｃｍ3程度のＰ型不純物を含む真性
ベース領域７を形成する（図３０）。
し、ホトリソグラフィ技術によりパターニングする。こ
のレジストパターン１３をマスクにして、基板１上から
イオン注入法により、注入エネルギー３０〜５０Ｋｅ
Ｖ、注入量１０14〜１０16／ｃｍ2で例えばＢＦ2等のＰ
型不純物イオンをＮ型エピタキシャル層３に注入し、１
０20／ｃｍ3程度のＰ型不純物を含む外部ベース領域８
を形成する（図２９）。次に、ホトレジスト膜１３を除
去した後、再び全面にホトレジスト膜１４を形成し、ホ
トリソグラフィ技術によりパターニングする。このレジ
ストパターン１４をマスクにして、基板１上からイオン
注入法により、注入エネルギー２０〜３０ＫｅＶ、注入
量１０13〜１０14／ｃｍ2で例えばＢ等のＰ型不純物イ
オンをＮ型エピタキシャル層３および外部ベース領域８
に注入し、１０17／ｃｍ3程度のＰ型不純物を含む真性
ベース領域７を形成する（図３０）。
【０００５】次に、ホトレジスト膜１４を除去した後、
基板１上の全面にＣＶＤ法により層間絶縁膜１０を堆積
し、その上の全面にホトレジスト膜１５を形成する。続
いてホトリソグラフィ技術によりホトレジスト膜１５を
パターニングした後、このレジストパターン１５をマス
クにして、下地の層間絶縁膜１０を異方性エッチングに
より除去して、コンタクト孔１１を形成する（図３
１）。次に、ホトレジスト膜１５を除去した後、新たに
レジストパターン１６を同様の方法で形成し、これをマ
スクにして、基板１上からイオン注入法により、注入エ
ネルギー５０〜７０ＫｅＶ、注入量１０14〜１０16／ｃ
ｍ2で例えばＡｓ等のＮ型不純物イオンを真性ベース領
域７に注入し、１０19〜１０21／ｃｍ3のＮ型不純物を
含むエミッタ領域９を形成する（図３２）。
基板１上の全面にＣＶＤ法により層間絶縁膜１０を堆積
し、その上の全面にホトレジスト膜１５を形成する。続
いてホトリソグラフィ技術によりホトレジスト膜１５を
パターニングした後、このレジストパターン１５をマス
クにして、下地の層間絶縁膜１０を異方性エッチングに
より除去して、コンタクト孔１１を形成する（図３
１）。次に、ホトレジスト膜１５を除去した後、新たに
レジストパターン１６を同様の方法で形成し、これをマ
スクにして、基板１上からイオン注入法により、注入エ
ネルギー５０〜７０ＫｅＶ、注入量１０14〜１０16／ｃ
ｍ2で例えばＡｓ等のＮ型不純物イオンを真性ベース領
域７に注入し、１０19〜１０21／ｃｍ3のＮ型不純物を
含むエミッタ領域９を形成する（図３２）。
【０００６】次に、ホトレジスト膜１６を除去した後、
基板１に熱処理を、８００〜９００℃で数十分行う。そ
の後Ａｌ合金をスパッタ法によりコンタクト孔１１に埋
め込むように基板１上の全面に形成してパターニング
し、コンタクト孔１１を介してコレクタ、ベース、エミ
ッタの各領域とそれぞれ接続する電極配線層１２を形成
する（図２７参照）。その後、所定の処理を施してバイ
ポーラトランジスタを完成する。
基板１に熱処理を、８００〜９００℃で数十分行う。そ
の後Ａｌ合金をスパッタ法によりコンタクト孔１１に埋
め込むように基板１上の全面に形成してパターニング
し、コンタクト孔１１を介してコレクタ、ベース、エミ
ッタの各領域とそれぞれ接続する電極配線層１２を形成
する（図２７参照）。その後、所定の処理を施してバイ
ポーラトランジスタを完成する。
【０００７】次に、このように構成されるバイポーラト
ランジスタの動作について説明する。図３３は従来のバ
イポーラトランジスタの動作を模式的に示すものであ
る。図に示すように、エミッタ−コレクタ間電圧Ｖｃ
ｅ、エミッタ−ベース間電圧Ｖｂｅが印加された時、エ
ミッタ領域９、真性ベース領域７およびＮ型エピタキシ
ャル層３の間でバイポーラアクションする。すなわち真
性ベース領域７からエミッタ領域９へベース電流Ｉｂが
流れ、それによって増幅されたコレクタ電流Ｉｃがコレ
クタすなわちＮ型エピタキシャル層３からエミッタ領域
９へ流れる。このベース電流Ｉｂとコレクタ電流Ｉｃと
を合わせたものがエミッタ電流Ｉｅである。
ランジスタの動作について説明する。図３３は従来のバ
イポーラトランジスタの動作を模式的に示すものであ
る。図に示すように、エミッタ−コレクタ間電圧Ｖｃ
ｅ、エミッタ−ベース間電圧Ｖｂｅが印加された時、エ
ミッタ領域９、真性ベース領域７およびＮ型エピタキシ
ャル層３の間でバイポーラアクションする。すなわち真
性ベース領域７からエミッタ領域９へベース電流Ｉｂが
流れ、それによって増幅されたコレクタ電流Ｉｃがコレ
クタすなわちＮ型エピタキシャル層３からエミッタ領域
９へ流れる。このベース電流Ｉｂとコレクタ電流Ｉｃと
を合わせたものがエミッタ電流Ｉｅである。
【０００８】バイポーラアクション時のキャリアの流れ
を簡単に考えてみると次のようになる。順バイアスによ
ってエミッタ接合のエネルギー障壁が低くなると、エミ
ッタ領域９のドナー密度は十分高いので伝導電子はエミ
ッタ領域９から真性ベース領域７へ効率良く注入され
る。注入された伝導電子は、Ｐ型である真性ベース領域
７では小数キャリアであり、本来、これは正孔と再結合
して消滅しやすいが、真性ベース領域７のアクセプタ密
度があまり高くなく、かつ真性ベース領域７の幅が狭く
形成されているため、伝導電子は真性ベース領域７で再
結合をほとんど起こさないで、Ｎ型エピタキシャル層３
（コレクタ）へ速やかに伝達され、逆バイアスされたコ
レクタ電界に強く引っ張られる。
を簡単に考えてみると次のようになる。順バイアスによ
ってエミッタ接合のエネルギー障壁が低くなると、エミ
ッタ領域９のドナー密度は十分高いので伝導電子はエミ
ッタ領域９から真性ベース領域７へ効率良く注入され
る。注入された伝導電子は、Ｐ型である真性ベース領域
７では小数キャリアであり、本来、これは正孔と再結合
して消滅しやすいが、真性ベース領域７のアクセプタ密
度があまり高くなく、かつ真性ベース領域７の幅が狭く
形成されているため、伝導電子は真性ベース領域７で再
結合をほとんど起こさないで、Ｎ型エピタキシャル層３
（コレクタ）へ速やかに伝達され、逆バイアスされたコ
レクタ電界に強く引っ張られる。
【０００９】このように、バイポーラトランジスタで
は、真性ベース領域７のアクセプタ密度があまり高くな
く、その幅も狭いことが特性上重要であるが、そのため
にベース抵抗が非常に大きくなってしまうので、このベ
ース抵抗を低減させるために不純物濃度の高い外部ベー
ス領域８が設けられている。温度一定下での半導体の抵
抗Ｒは、Ｒ＝Ａ／ｎ（Ａ：定数、ｎ：キャリア密度）で
与えられるため、外部ベース領域８の不純物濃度を上げ
るほど、ベース抵抗は低減される。
は、真性ベース領域７のアクセプタ密度があまり高くな
く、その幅も狭いことが特性上重要であるが、そのため
にベース抵抗が非常に大きくなってしまうので、このベ
ース抵抗を低減させるために不純物濃度の高い外部ベー
ス領域８が設けられている。温度一定下での半導体の抵
抗Ｒは、Ｒ＝Ａ／ｎ（Ａ：定数、ｎ：キャリア密度）で
与えられるため、外部ベース領域８の不純物濃度を上げ
るほど、ベース抵抗は低減される。
【００１０】
【発明が解決しようとする課題】従来のバイポーラトラ
ンジスタは以上のように構成されているため、ベース抵
抗低減のためベース領域に不純物濃度の高い外部ベース
領域８が形成されている。ここで、半導体のＰＮ接合に
は接合容量Ｃが存在し、外部電圧Ｖを印加したとき、下
記の数式１で表される。
ンジスタは以上のように構成されているため、ベース抵
抗低減のためベース領域に不純物濃度の高い外部ベース
領域８が形成されている。ここで、半導体のＰＮ接合に
は接合容量Ｃが存在し、外部電圧Ｖを印加したとき、下
記の数式１で表される。
【００１１】
【数１】
【００１２】なお、ｅは電子１コの電荷量、εsは比誘
電率、εoは真空誘電率、Ｎａはアクセプタ密度、Ｎｄ
はドナー密度、Ｖｄは拡散電位である。
電率、εoは真空誘電率、Ｎａはアクセプタ密度、Ｎｄ
はドナー密度、Ｖｄは拡散電位である。
【００１３】すなわち、接合容量Ｃはキャリア密度Ｎ
ａ、Ｎｄが高いほど大きい。従来のバイポーラトランジ
スタでは、外部ベース領域８と下層のＮ型エピタキシャ
ル層３とのＰＮ接合において、ベース抵抗低減のため外
部ベース領域８の不純物濃度が高く形成されているた
め、大きな接合容量を持つ。すなわちベース・コレクタ
間の接合容量（以下、ベース・コレクタ容量と称す）が
大きいため、バイポーラトランジスタの回路動作の高速
化を妨げるという問題点があった。
ａ、Ｎｄが高いほど大きい。従来のバイポーラトランジ
スタでは、外部ベース領域８と下層のＮ型エピタキシャ
ル層３とのＰＮ接合において、ベース抵抗低減のため外
部ベース領域８の不純物濃度が高く形成されているた
め、大きな接合容量を持つ。すなわちベース・コレクタ
間の接合容量（以下、ベース・コレクタ容量と称す）が
大きいため、バイポーラトランジスタの回路動作の高速
化を妨げるという問題点があった。
【００１４】この発明は、上記のような問題点を解消す
るためになされたもので、ベース抵抗を低く保ちなが
ら、ベース領域とエピタキシャル層（コレクタ）との接
合容量を低減して、回路動作の速い、バイポーラトラン
ジスタを含む半導体装置を得ることを目的としており、
さらにこの装置に適した製造方法を提供することを目的
とする。
るためになされたもので、ベース抵抗を低く保ちなが
ら、ベース領域とエピタキシャル層（コレクタ）との接
合容量を低減して、回路動作の速い、バイポーラトラン
ジスタを含む半導体装置を得ることを目的としており、
さらにこの装置に適した製造方法を提供することを目的
とする。
【００１５】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、半導体基板に、第１導電型のコレクタ
領域と、低濃度の真性ベース領域および電極引き出し層
となる高濃度の外部ベース領域を有する第２導電型のベ
ース領域と、第１導電型のエミッタ領域とを有するバイ
ポーラトランジスタを含む半導体装置であって、上記高
濃度の外部ベース領域の下層に、上記ベース領域の一部
となる第２導電型の低濃度の外部ベース領域を設けたも
のである。
る半導体装置は、半導体基板に、第１導電型のコレクタ
領域と、低濃度の真性ベース領域および電極引き出し層
となる高濃度の外部ベース領域を有する第２導電型のベ
ース領域と、第１導電型のエミッタ領域とを有するバイ
ポーラトランジスタを含む半導体装置であって、上記高
濃度の外部ベース領域の下層に、上記ベース領域の一部
となる第２導電型の低濃度の外部ベース領域を設けたも
のである。
【００１６】この発明の請求項２に係る半導体装置の製
造方法は、半導体基板上にコレクタ領域の一部となる第
１導電型の埋め込み層を形成し、この埋め込み層の表面
に同じくコレクタ領域の一部となる第１導電型のエピタ
キシャル層を形成する工程と、上記エピタキシャル層の
所定領域に、レジストマスクを用いたイオン注入により
第２導電型の低濃度の外部ベース領域を形成し、さらに
この低濃度の外部ベース領域内に、上記レジストマスク
を同一マスクを用いたイオン注入により第２導電型の高
濃度の外部ベース領域を形成する工程と、上記低濃度の
外部ベース領域に接続させて上記エピタキシャル層の所
定領域にイオン注入により第２導電型の真性ベース領域
を形成する工程と、上記真性ベース領域内に第１導電型
のエミッタ領域を形成する工程とを含むものである。
造方法は、半導体基板上にコレクタ領域の一部となる第
１導電型の埋め込み層を形成し、この埋め込み層の表面
に同じくコレクタ領域の一部となる第１導電型のエピタ
キシャル層を形成する工程と、上記エピタキシャル層の
所定領域に、レジストマスクを用いたイオン注入により
第２導電型の低濃度の外部ベース領域を形成し、さらに
この低濃度の外部ベース領域内に、上記レジストマスク
を同一マスクを用いたイオン注入により第２導電型の高
濃度の外部ベース領域を形成する工程と、上記低濃度の
外部ベース領域に接続させて上記エピタキシャル層の所
定領域にイオン注入により第２導電型の真性ベース領域
を形成する工程と、上記真性ベース領域内に第１導電型
のエミッタ領域を形成する工程とを含むものである。
【００１７】この発明の請求項３に係る半導体装置は、
真性ベース領域と低濃度の外部ベース領域とを同一拡散
層で形成したものである。
真性ベース領域と低濃度の外部ベース領域とを同一拡散
層で形成したものである。
【００１８】この発明の請求項４に係る半導体装置の製
造方法は、半導体基板上にコレクタ領域の一部となる第
１導電型の埋め込み層を形成し、この埋め込み層の表面
に同じくコレクタ領域の一部となる第１導電型のエピタ
キシャル層を形成する工程と、上記エピタキシャル層の
所定領域に、イオン注入によりベース領域となる第２導
電型の拡散層を形成する工程と、上記拡散層内に、イオ
ン注入により第２導電型の高濃度の外部ベース領域を形
成する工程と、上記拡散層内に、第１導電型のエミッタ
領域を形成する工程とを含むものである。
造方法は、半導体基板上にコレクタ領域の一部となる第
１導電型の埋め込み層を形成し、この埋め込み層の表面
に同じくコレクタ領域の一部となる第１導電型のエピタ
キシャル層を形成する工程と、上記エピタキシャル層の
所定領域に、イオン注入によりベース領域となる第２導
電型の拡散層を形成する工程と、上記拡散層内に、イオ
ン注入により第２導電型の高濃度の外部ベース領域を形
成する工程と、上記拡散層内に、第１導電型のエミッタ
領域を形成する工程とを含むものである。
【００１９】この発明の請求項５に係る半導体装置は、
真性ベース領域と低濃度の外部ベース領域とを同一の第
２導電型のエピタキシャル層で形成し、このエピタキシ
ャル層分離用の第１導電型の分離領域を設けたものであ
る。
真性ベース領域と低濃度の外部ベース領域とを同一の第
２導電型のエピタキシャル層で形成し、このエピタキシ
ャル層分離用の第１導電型の分離領域を設けたものであ
る。
【００２０】この発明の請求項６に係る半導体装置の製
造方法は、半導体基板上にコレクタ領域の一部となる第
１導電型の埋め込み層を形成し、この埋め込み層の表面
に同じくコレクタ領域の一部となる第１導電型のエピタ
キシャル層を形成する工程と、上記第１導電型のエピタ
キシャル層上にベース領域となる第２導電型のエピタキ
シャル層を形成する工程と、分離領域を形成した後、上
記第２導電型のエピタキシャル層内に、イオン注入によ
り第２導電型の高濃度の外部ベース領域を形成する工程
と、上記第２導電型のエピタキシャル層内に、第１導電
型のエミッタ領域を形成する工程とを含むものである。
造方法は、半導体基板上にコレクタ領域の一部となる第
１導電型の埋め込み層を形成し、この埋め込み層の表面
に同じくコレクタ領域の一部となる第１導電型のエピタ
キシャル層を形成する工程と、上記第１導電型のエピタ
キシャル層上にベース領域となる第２導電型のエピタキ
シャル層を形成する工程と、分離領域を形成した後、上
記第２導電型のエピタキシャル層内に、イオン注入によ
り第２導電型の高濃度の外部ベース領域を形成する工程
と、上記第２導電型のエピタキシャル層内に、第１導電
型のエミッタ領域を形成する工程とを含むものである。
【００２１】この発明の請求項７に係る半導体装置は、
エミッタ領域直下の真性ベース領域とコレクタ領域との
接合部に、上記コレクタ領域よりも高濃度の第１導電型
の拡散領域を設けたものである。
エミッタ領域直下の真性ベース領域とコレクタ領域との
接合部に、上記コレクタ領域よりも高濃度の第１導電型
の拡散領域を設けたものである。
【００２２】この発明の請求項８に係る半導体装置の製
造方法は、レジストマスクを用いたイオン注入により、
ベース領域と第１導電型のエピタキシャル層との接合部
に、上記第１導電型のエピタキシャル層よりも高濃度の
第１導電型の拡散領域を形成し、続いて上記レジストマ
スクと同一マスクを用いたイオン注入により、上記ベー
ス領域内にエミッタ領域を形成する工程を含むものであ
る。
造方法は、レジストマスクを用いたイオン注入により、
ベース領域と第１導電型のエピタキシャル層との接合部
に、上記第１導電型のエピタキシャル層よりも高濃度の
第１導電型の拡散領域を形成し、続いて上記レジストマ
スクと同一マスクを用いたイオン注入により、上記ベー
ス領域内にエミッタ領域を形成する工程を含むものであ
る。
【００２３】この発明の請求項９に係る半導体装置は、
エピタキシャル層で形成される真性ベース領域内のエミ
ッタ領域直下部分に、上記エピタキシャル層よりも高濃
度の第２導電型の活性ベース領域を設け、この活性ベー
ス領域とコレクタ領域との接合部に、上記コレクタ領域
よりも高濃度の第１導電型の拡散領域を設けたものであ
る。
エピタキシャル層で形成される真性ベース領域内のエミ
ッタ領域直下部分に、上記エピタキシャル層よりも高濃
度の第２導電型の活性ベース領域を設け、この活性ベー
ス領域とコレクタ領域との接合部に、上記コレクタ領域
よりも高濃度の第１導電型の拡散領域を設けたものであ
る。
【００２４】この発明の請求項１０に係る半導体装置の
製造方法は、レジストマスクを用いたイオン注入によ
り、ベース領域となる第２導電型のエピタキシャル層と
第１導電型のエピタキシャル層との接合部に、上記第１
導電型のエピタキシャル層よりも高濃度の第１導電型の
拡散領域を形成し、続いて上記レジストマスクと同一マ
スクを用いたイオン注入により、上記第１導電型の拡散
領域と接するように第２導電型のエピタキシャル層内
に、この第２導電型のエピタキシャル層よりも高濃度の
第２導電型の活性ベース領域を形成し、さらに上記レジ
ストマスクと同一マスクを用いたイオン注入により、上
記活性ベース領域内に第１導電型のエミッタ領域を形成
する工程を含むものである。
製造方法は、レジストマスクを用いたイオン注入によ
り、ベース領域となる第２導電型のエピタキシャル層と
第１導電型のエピタキシャル層との接合部に、上記第１
導電型のエピタキシャル層よりも高濃度の第１導電型の
拡散領域を形成し、続いて上記レジストマスクと同一マ
スクを用いたイオン注入により、上記第１導電型の拡散
領域と接するように第２導電型のエピタキシャル層内
に、この第２導電型のエピタキシャル層よりも高濃度の
第２導電型の活性ベース領域を形成し、さらに上記レジ
ストマスクと同一マスクを用いたイオン注入により、上
記活性ベース領域内に第１導電型のエミッタ領域を形成
する工程を含むものである。
【００２５】この発明の請求項１１に係る半導体装置
は、導電型を決定する第２導電型の不純物が、高濃度の
外部ベース領域と低濃度の外部ベース領域とにおいてそ
の種類および拡散定数が異なり、上記拡散定数の小さい
不純物により上記高濃度の外部ベース領域を、上記拡散
定数の大きい不純物により上記低濃度の外部ベース領域
をそれぞれ形成したものである。
は、導電型を決定する第２導電型の不純物が、高濃度の
外部ベース領域と低濃度の外部ベース領域とにおいてそ
の種類および拡散定数が異なり、上記拡散定数の小さい
不純物により上記高濃度の外部ベース領域を、上記拡散
定数の大きい不純物により上記低濃度の外部ベース領域
をそれぞれ形成したものである。
【００２６】この発明の請求項１２に係る半導体装置の
製造方法は、半導体基板上にコレクタ領域の一部となる
第１導電型の埋め込み層を形成し、この埋め込み層の表
面に同じくコレクタ領域の一部となる第１導電型のエピ
タキシャル層を形成する工程と、上記半導体基板上に、
拡散定数が大小異なる２種類の第２導電型の不純物がイ
オン注入により導入されたポリシリコン膜から成るベー
ス引き出し電極を形成する工程と、イオン注入により上
記エピタキシャル層内に第２導電型の真性ベース領域を
形成する工程と、上記真性ベース領域内に第１導電型の
エミッタ領域を形成する工程と、上記ベース引き出し電
極からの熱拡散により、上記エピタキシャル層内に、上
記真性ベース領域に接続する低濃度の外部ベース領域と
高濃度の外部ベース領域とを形成する工程とを含むもの
である。
製造方法は、半導体基板上にコレクタ領域の一部となる
第１導電型の埋め込み層を形成し、この埋め込み層の表
面に同じくコレクタ領域の一部となる第１導電型のエピ
タキシャル層を形成する工程と、上記半導体基板上に、
拡散定数が大小異なる２種類の第２導電型の不純物がイ
オン注入により導入されたポリシリコン膜から成るベー
ス引き出し電極を形成する工程と、イオン注入により上
記エピタキシャル層内に第２導電型の真性ベース領域を
形成する工程と、上記真性ベース領域内に第１導電型の
エミッタ領域を形成する工程と、上記ベース引き出し電
極からの熱拡散により、上記エピタキシャル層内に、上
記真性ベース領域に接続する低濃度の外部ベース領域と
高濃度の外部ベース領域とを形成する工程とを含むもの
である。
【００２７】この発明の請求項１３に係る半導体装置
は、第２導電型の低濃度の外部ベース領域の不純物濃度
と、この低濃度の外部ベース領域に接する第１導電型の
コレクタ領域の不純物濃度とがほぼ等しいものである。
は、第２導電型の低濃度の外部ベース領域の不純物濃度
と、この低濃度の外部ベース領域に接する第１導電型の
コレクタ領域の不純物濃度とがほぼ等しいものである。
【００２８】この発明の請求項１４に係る半導体装置
は、低濃度の外部ベース領域の幅を０．１〜１．０μｍ
で形成したものである。
は、低濃度の外部ベース領域の幅を０．１〜１．０μｍ
で形成したものである。
【００２９】この発明の請求項１５に係る半導体装置
は、半導体基板上にバイポーラトランジスタとＭＯＳト
ランジスタとが混載され、第２導電型の低濃度の第２の
ソース・ドレイン領域を第２導電型の高濃度のソース・
ドレイン領域の下層に設けたものである。
は、半導体基板上にバイポーラトランジスタとＭＯＳト
ランジスタとが混載され、第２導電型の低濃度の第２の
ソース・ドレイン領域を第２導電型の高濃度のソース・
ドレイン領域の下層に設けたものである。
【００３０】この発明の請求項１６に係る半導体装置の
製造方法は、半導体基板に第１導電型のコレクタ領域お
よび第１導電型のウエル領域を形成する工程と、上記ウ
エル領域上の所定領域にゲート絶縁膜を介してゲート電
極を形成する工程と、レジストマスクを用いたイオン注
入により、上記コレクタ領域の所定領域に第２導電型の
低濃度の外部ベース領域を、上記ウエル領域の上記ゲー
ト電極両側に第２導電型の低濃度の第２のソース・ドレ
イン領域を、同時に形成する工程と、続いて上記レジス
トマスクと同一マスクを用いたイオン注入により、上記
低濃度の外部ベース領域内に第２導電型の高濃度の外部
ベース領域を、上記第２のソース・ドレイン領域内に第
２導電型の高濃度のソース・ドレイン領域を、同時に形
成する工程と、上記低濃度の外部ベース領域に接続させ
て上記コレクタ領域内の所定領域に、イオン注入により
第２導電型の真性ベース領域を形成する工程と、上記真
性べース領域内に第１導電型のエミッタ領域を形成する
工程とを含むものである。
製造方法は、半導体基板に第１導電型のコレクタ領域お
よび第１導電型のウエル領域を形成する工程と、上記ウ
エル領域上の所定領域にゲート絶縁膜を介してゲート電
極を形成する工程と、レジストマスクを用いたイオン注
入により、上記コレクタ領域の所定領域に第２導電型の
低濃度の外部ベース領域を、上記ウエル領域の上記ゲー
ト電極両側に第２導電型の低濃度の第２のソース・ドレ
イン領域を、同時に形成する工程と、続いて上記レジス
トマスクと同一マスクを用いたイオン注入により、上記
低濃度の外部ベース領域内に第２導電型の高濃度の外部
ベース領域を、上記第２のソース・ドレイン領域内に第
２導電型の高濃度のソース・ドレイン領域を、同時に形
成する工程と、上記低濃度の外部ベース領域に接続させ
て上記コレクタ領域内の所定領域に、イオン注入により
第２導電型の真性ベース領域を形成する工程と、上記真
性べース領域内に第１導電型のエミッタ領域を形成する
工程とを含むものである。
【００３１】この発明の請求項１７に係る半導体装置
は、電極引き出しのためのコンタクト孔が設けられた層
間絶縁膜が形成され、上記コンタクト孔直下の高濃度の
外部ベース領域下層に、第２導電型の高濃度拡散領域を
設け、上記コンタクト孔直下の低濃度の外部ベース領域
下層に、第２導電型の低濃度拡散領域を設けたものであ
る。
は、電極引き出しのためのコンタクト孔が設けられた層
間絶縁膜が形成され、上記コンタクト孔直下の高濃度の
外部ベース領域下層に、第２導電型の高濃度拡散領域を
設け、上記コンタクト孔直下の低濃度の外部ベース領域
下層に、第２導電型の低濃度拡散領域を設けたものであ
る。
【００３２】この発明の請求項１８に係る半導体装置の
製造方法は、第１導電型のコレクタ領域、第２導電型の
ベース領域および第１導電型のエミッタ領域が形成され
た半導体基板上の全面に層間絶縁膜を形成し、この層間
絶縁膜を選択的にエッチング除去してコンタクト孔を形
成する工程と、レジストマスクを用いたイオン注入によ
り、上記コンタクト孔直下の低濃度の外部ベース領域下
層に第２導電型の低濃度拡散領域を形成し、さらに上記
レジストマスクと同一マスクを用いたイオン注入によ
り、上記コンタクト孔直下の高濃度の外部ベース領域下
層に第２導電型の高濃度拡散層を形成する工程とを含む
ものである。
製造方法は、第１導電型のコレクタ領域、第２導電型の
ベース領域および第１導電型のエミッタ領域が形成され
た半導体基板上の全面に層間絶縁膜を形成し、この層間
絶縁膜を選択的にエッチング除去してコンタクト孔を形
成する工程と、レジストマスクを用いたイオン注入によ
り、上記コンタクト孔直下の低濃度の外部ベース領域下
層に第２導電型の低濃度拡散領域を形成し、さらに上記
レジストマスクと同一マスクを用いたイオン注入によ
り、上記コンタクト孔直下の高濃度の外部ベース領域下
層に第２導電型の高濃度拡散層を形成する工程とを含む
ものである。
【００３３】この発明の請求項１９に係る半導体装置
は、電極引き出しのためのコンタクト孔が設けられた層
間絶縁膜が形成され、上記コンタクト孔直下の高濃度の
外部ベース領域下層、および上記コンタクト孔直下の高
濃度のソース・ドレイン領域下層に、第２導電型の高濃
度拡散領域を設け、上記コンタクト孔直下の低濃度の外
部ベース領域下層、および上記コンタクト孔直下の低濃
度の第２のソース・ドレイン領域下層に、第２導電型の
低濃度拡散領域を設けたものである。
は、電極引き出しのためのコンタクト孔が設けられた層
間絶縁膜が形成され、上記コンタクト孔直下の高濃度の
外部ベース領域下層、および上記コンタクト孔直下の高
濃度のソース・ドレイン領域下層に、第２導電型の高濃
度拡散領域を設け、上記コンタクト孔直下の低濃度の外
部ベース領域下層、および上記コンタクト孔直下の低濃
度の第２のソース・ドレイン領域下層に、第２導電型の
低濃度拡散領域を設けたものである。
【００３４】この発明の請求項２０に係る半導体装置の
製造方法は、第１導電型のコレクタ領域、エミッタ領域
と、第２導電型のベース領域、ソース・ドレイン領域
と、ゲート電極とが形成された半導体基板上の全面に層
間絶縁膜を形成し、この層間絶縁膜を選択的にエッチン
グ除去してコンタクト孔を形成する工程と、レジストマ
スクを用いたイオン注入により、上記コンタクト孔直下
の低濃度の外部ベース領域下層、および上記コンタクト
孔直下の低濃度の第２のソース・ドレイン領域下層に、
第２導電型の低濃度拡散領域を形成し、さらに上記レジ
ストマスクと同一マスクを用いたイオン注入により、上
記コンタクト孔直下の高濃度の外部ベース領域下層、お
よび上記コンタクト孔直下の高濃度のソース・ドレイン
領域下層に、第２導電型の高濃度拡散領域を形成する工
程とを含むものである。
製造方法は、第１導電型のコレクタ領域、エミッタ領域
と、第２導電型のベース領域、ソース・ドレイン領域
と、ゲート電極とが形成された半導体基板上の全面に層
間絶縁膜を形成し、この層間絶縁膜を選択的にエッチン
グ除去してコンタクト孔を形成する工程と、レジストマ
スクを用いたイオン注入により、上記コンタクト孔直下
の低濃度の外部ベース領域下層、および上記コンタクト
孔直下の低濃度の第２のソース・ドレイン領域下層に、
第２導電型の低濃度拡散領域を形成し、さらに上記レジ
ストマスクと同一マスクを用いたイオン注入により、上
記コンタクト孔直下の高濃度の外部ベース領域下層、お
よび上記コンタクト孔直下の高濃度のソース・ドレイン
領域下層に、第２導電型の高濃度拡散領域を形成する工
程とを含むものである。
【００３５】
【作用】この発明による半導体装置は、バイポーラトラ
ンジスタの高濃度の外部ベース領域の下層に低濃度の外
部ベース領域を設けたため、従来、高濃度の外部ベース
領域とコレクタ領域とで接合を形成していた部分が、低
濃度の外部ベース領域とコレクタ領域との接合となりベ
ース・コレクタ容量が低減され、回路動作の高速化が図
れる。また、同一マスクを用いたイオン注入により、低
濃度と高濃度との２つの外部ベース領域を連続して形成
するため、高速化された半導体装置を容易に製造でき
る。
ンジスタの高濃度の外部ベース領域の下層に低濃度の外
部ベース領域を設けたため、従来、高濃度の外部ベース
領域とコレクタ領域とで接合を形成していた部分が、低
濃度の外部ベース領域とコレクタ領域との接合となりベ
ース・コレクタ容量が低減され、回路動作の高速化が図
れる。また、同一マスクを用いたイオン注入により、低
濃度と高濃度との２つの外部ベース領域を連続して形成
するため、高速化された半導体装置を容易に製造でき
る。
【００３６】また、真性ベース領域と低濃度の外部ベー
ス領域とを同一拡散層で形成したため、ベース・コレク
タ容量が低減されて高速化が推進されるとともに、ベー
ス領域の形成工程が簡略で製造が容易になる。
ス領域とを同一拡散層で形成したため、ベース・コレク
タ容量が低減されて高速化が推進されるとともに、ベー
ス領域の形成工程が簡略で製造が容易になる。
【００３７】また、真性ベース領域と低濃度の外部ベー
ス領域とを同一のエピタキシャル層で形成したため、コ
レクタ領域と接するベース領域が、不純物濃度のプロフ
ァイルに傾きのない、薄く均一な濃度のベース領域とな
るため、ベース・コレクタ容量が低減するとともに、安
定性も向上し、回路動作の高速化および信頼性の向上が
図れる。
ス領域とを同一のエピタキシャル層で形成したため、コ
レクタ領域と接するベース領域が、不純物濃度のプロフ
ァイルに傾きのない、薄く均一な濃度のベース領域とな
るため、ベース・コレクタ容量が低減するとともに、安
定性も向上し、回路動作の高速化および信頼性の向上が
図れる。
【００３８】また、エミッタ領域直下の真性ベース領域
とコレクタ領域との接合部に、コレクタ領域よりも高濃
度で同じ導電型の拡散領域を設けたため、エミッタ領域
直下の真性ベース領域の幅を狭く形成でき、またベース
広がり効果も防止でき、さらに、コレクタ抵抗を低減す
る効果もある。またこの拡散領域はエミッタ領域直下の
小さな領域にしか形成されないため、ベース・コレクタ
容量をほとんど増加させない。このように信頼性の高
い、高速化された半導体装置が得られる。さらに、この
ようなエミッタ領域直下に形成される拡散領域は、エミ
ッタ領域を形成するための注入マスクを用いて、エミッ
タ領域形成前にイオン注入により形成するため、製造が
容易である。
とコレクタ領域との接合部に、コレクタ領域よりも高濃
度で同じ導電型の拡散領域を設けたため、エミッタ領域
直下の真性ベース領域の幅を狭く形成でき、またベース
広がり効果も防止でき、さらに、コレクタ抵抗を低減す
る効果もある。またこの拡散領域はエミッタ領域直下の
小さな領域にしか形成されないため、ベース・コレクタ
容量をほとんど増加させない。このように信頼性の高
い、高速化された半導体装置が得られる。さらに、この
ようなエミッタ領域直下に形成される拡散領域は、エミ
ッタ領域を形成するための注入マスクを用いて、エミッ
タ領域形成前にイオン注入により形成するため、製造が
容易である。
【００３９】また、エピタキシャル層で形成される真性
ベース領域内のエミッタ領域直下部分に、エピタキシャ
ル層よりも高濃度の活性ベース領域を形成したため、リ
ーク電流の発生を防止してコレクタ・エミッタ間の耐圧
が向上する。さらに、このような活性ベース領域は、コ
レクタ領域との接合部に形成される上記高濃度の拡散領
域と同様に、エミッタ領域形成用の注入マスクを用いた
イオン注入によって形成するため、同一マスクを用い
て、上記拡散領域、活性ベース領域、およびエミッタ領
域を連続して形成することができ、高速化され、特性お
よび信頼性の向上した半導体装置を容易に製造できる。
ベース領域内のエミッタ領域直下部分に、エピタキシャ
ル層よりも高濃度の活性ベース領域を形成したため、リ
ーク電流の発生を防止してコレクタ・エミッタ間の耐圧
が向上する。さらに、このような活性ベース領域は、コ
レクタ領域との接合部に形成される上記高濃度の拡散領
域と同様に、エミッタ領域形成用の注入マスクを用いた
イオン注入によって形成するため、同一マスクを用い
て、上記拡散領域、活性ベース領域、およびエミッタ領
域を連続して形成することができ、高速化され、特性お
よび信頼性の向上した半導体装置を容易に製造できる。
【００４０】また、拡散定数の大小異なる２種の不純物
を熱拡散により基板に拡散させて、低濃度の外部ベース
領域を高濃度の外部ベース領域下層に形成することによ
り、外部ベース領域が半導体基板上に形成した膜からの
不純物拡散によって形成される半導体装置にも、低濃度
の外部ベース領域が容易に形成でき、ベース・コレクタ
容量が低減でき高速化が図れる。
を熱拡散により基板に拡散させて、低濃度の外部ベース
領域を高濃度の外部ベース領域下層に形成することによ
り、外部ベース領域が半導体基板上に形成した膜からの
不純物拡散によって形成される半導体装置にも、低濃度
の外部ベース領域が容易に形成でき、ベース・コレクタ
容量が低減でき高速化が図れる。
【００４１】また、低濃度の外部ベース領域の不純物濃
度を、これに接するコレクタ領域の不純物濃度とほぼ等
しくなるように低くしたため、ベース・コレクタ容量を
最も効果的に低減できる。
度を、これに接するコレクタ領域の不純物濃度とほぼ等
しくなるように低くしたため、ベース・コレクタ容量を
最も効果的に低減できる。
【００４２】また、低濃度の外部ベース領域の幅を０．
１〜１．０μｍで形成したため、電圧印加時にベース・
コレクタ間にできる空乏層が、上層の高濃度の外部ベー
ス領域に達することがなく低濃度のベース領域で十分に
広がる。このためベース・コレクタ容量を効果的に低減
できる。
１〜１．０μｍで形成したため、電圧印加時にベース・
コレクタ間にできる空乏層が、上層の高濃度の外部ベー
ス領域に達することがなく低濃度のベース領域で十分に
広がる。このためベース・コレクタ容量を効果的に低減
できる。
【００４３】また、ＢｉＣＭＯＳ装置において、バイポ
ーラトランジスタには、低濃度の外部ベース領域を、Ｍ
ＯＳトランジスタには低濃度の第２のソース・ドレイン
領域を設けたため、バイポーラトランジスタではベース
・コレクタ容量が低減され、ＭＯＳトランジスタではソ
ース・ドレイン容量が低減されるため、ＢｉＣＭＯＳ装
置の高速化が図れる。また、低濃度の外部ベース領域と
第２のソース・ドレイン領域とは、イオン注入により同
時に形成するため、上記効果を持つＢｉＣＭＯＳ装置を
容易に製造できる。
ーラトランジスタには、低濃度の外部ベース領域を、Ｍ
ＯＳトランジスタには低濃度の第２のソース・ドレイン
領域を設けたため、バイポーラトランジスタではベース
・コレクタ容量が低減され、ＭＯＳトランジスタではソ
ース・ドレイン容量が低減されるため、ＢｉＣＭＯＳ装
置の高速化が図れる。また、低濃度の外部ベース領域と
第２のソース・ドレイン領域とは、イオン注入により同
時に形成するため、上記効果を持つＢｉＣＭＯＳ装置を
容易に製造できる。
【００４４】また、コンタクト孔直下の高濃度の外部ベ
ース領域下層には高濃度拡散領域を、低濃度の外部ベー
ス領域下層には低濃度拡散領域を設けたため、低濃度の
外部ベース領域の幅を薄くすることなくコンタクト孔直
下の高濃度の外部ベース領域の幅を厚く形成でき、ベー
ス・コレクタ容量低減とコンタクト抵抗低減とを同時に
実現できる。さらに、このような高濃度拡散領域と低濃
度拡散領域とは、同一マスクを用いたイオン注入により
連続して形成するため、上記効果を持つ半導体装置を容
易に製造できる。
ース領域下層には高濃度拡散領域を、低濃度の外部ベー
ス領域下層には低濃度拡散領域を設けたため、低濃度の
外部ベース領域の幅を薄くすることなくコンタクト孔直
下の高濃度の外部ベース領域の幅を厚く形成でき、ベー
ス・コレクタ容量低減とコンタクト抵抗低減とを同時に
実現できる。さらに、このような高濃度拡散領域と低濃
度拡散領域とは、同一マスクを用いたイオン注入により
連続して形成するため、上記効果を持つ半導体装置を容
易に製造できる。
【００４５】また、ＢｉＣＭＯＳ装置において、低濃度
の外部ベース領域と低濃度の第２のソース・ドレイン領
域を持ち、高濃度拡散領域を、高濃度の外部ベース領域
下層と高濃度のソース・ドレイン領域下層とに設け、さ
らに低濃度拡散領域を、低濃度の外部ベース領域下層と
低濃度の第２のソース・ドレイン領域下層とに設けたた
め、コンタクト抵抗が低減でき、ベース・コレクタ容量
およびソース・ドレイン容量も同時に低減できる。ま
た、同一マスクを用いたイオン注入により、上記のよう
な高濃度拡散領域および低濃度拡散領域を連続して形成
し、しかもＭＯＳトランジスタ側の高濃度（低濃度）拡
散領域とバイポーラトンラジスタ側のそれとは同時形成
できるため、上記効果を持つＢｉＣＭＯＳ装置を容易に
製造できる。
の外部ベース領域と低濃度の第２のソース・ドレイン領
域を持ち、高濃度拡散領域を、高濃度の外部ベース領域
下層と高濃度のソース・ドレイン領域下層とに設け、さ
らに低濃度拡散領域を、低濃度の外部ベース領域下層と
低濃度の第２のソース・ドレイン領域下層とに設けたた
め、コンタクト抵抗が低減でき、ベース・コレクタ容量
およびソース・ドレイン容量も同時に低減できる。ま
た、同一マスクを用いたイオン注入により、上記のよう
な高濃度拡散領域および低濃度拡散領域を連続して形成
し、しかもＭＯＳトランジスタ側の高濃度（低濃度）拡
散領域とバイポーラトンラジスタ側のそれとは同時形成
できるため、上記効果を持つＢｉＣＭＯＳ装置を容易に
製造できる。
【００４６】
実施例１．以下、この発明の一実施例を図について説明
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による半導体装
置の構造を、ＮＰＮ型バイポーラトランジスタについて
示した断面図である。図において、１〜６、および９〜
１２は従来のものと同じもの、１７はＰ型真性ベース領
域、１８はベース抵抗低減のためのＰ+型外部ベース領
域、１９はＰ+型外部ベース領域１８の下層にＰ+型外部
ベース領域１８を覆うように形成されたＰ型外部ベース
領域で、これら真性ベース領域１７、Ｐ+型外部ベース
領域１８およびＰ型外部ベース領域１９でベース領域を
構成する。
する。なお、従来の技術と重複する箇所は適宜その説明
を省略する。図１はこの発明の実施例１による半導体装
置の構造を、ＮＰＮ型バイポーラトランジスタについて
示した断面図である。図において、１〜６、および９〜
１２は従来のものと同じもの、１７はＰ型真性ベース領
域、１８はベース抵抗低減のためのＰ+型外部ベース領
域、１９はＰ+型外部ベース領域１８の下層にＰ+型外部
ベース領域１８を覆うように形成されたＰ型外部ベース
領域で、これら真性ベース領域１７、Ｐ+型外部ベース
領域１８およびＰ型外部ベース領域１９でベース領域を
構成する。
【００４７】このように構成されるバイポーラトランジ
スタの製造方法を図２〜図６に基づいて以下に説明す
る。まず、従来のものと同様に、基板１に、Ｎ+型埋め
込み層２、Ｎ型エピタキシャル層３、フィールド絶縁膜
５、コレクタ電極引き出し層４、およびＰ+型素子分離
層６を順次形成する（図２）。
スタの製造方法を図２〜図６に基づいて以下に説明す
る。まず、従来のものと同様に、基板１に、Ｎ+型埋め
込み層２、Ｎ型エピタキシャル層３、フィールド絶縁膜
５、コレクタ電極引き出し層４、およびＰ+型素子分離
層６を順次形成する（図２）。
【００４８】次に、基板１上の全面にホトレジスト膜１
３を形成し、ホトリソグラフィ技術によりパターン化す
る。このレジストパターン１３をマスクにして基板１上
からイオン注入法により、注入エネルギー５０〜２００
ＫｅＶ、注入量１０11〜１０13／ｃｍ2で例えばＢ等の
Ｐ型不純物イオンをＮ型エピタキシャル層３に注入し
て、Ｐ型外部ベース領域１９を形成する。続いて、上記
レジストパターン１３をマスクにして、再び基板１上か
らイオン注入法により、注入エネルギー３０〜５０Ｋｅ
Ｖ、注入量１０14〜１０16／ｃｍ2で例えばＢＦ2等のＰ
型不純物イオンをＰ型外部ベース領域１９に注入して、
Ｐ+型外部ベース領域１８を形成する（図３）。
３を形成し、ホトリソグラフィ技術によりパターン化す
る。このレジストパターン１３をマスクにして基板１上
からイオン注入法により、注入エネルギー５０〜２００
ＫｅＶ、注入量１０11〜１０13／ｃｍ2で例えばＢ等の
Ｐ型不純物イオンをＮ型エピタキシャル層３に注入し
て、Ｐ型外部ベース領域１９を形成する。続いて、上記
レジストパターン１３をマスクにして、再び基板１上か
らイオン注入法により、注入エネルギー３０〜５０Ｋｅ
Ｖ、注入量１０14〜１０16／ｃｍ2で例えばＢＦ2等のＰ
型不純物イオンをＰ型外部ベース領域１９に注入して、
Ｐ+型外部ベース領域１８を形成する（図３）。
【００４９】次に、ホトレジスト膜１３を除去した後、
新たにレジストパターン１４を同様の方法で形成し、こ
れをマスクにして基板１上からイオン注入法により、注
入エネルギー２０〜６０ＫｅＶ、注入量１０13〜１０15
／ｃｍ2で例えばＢ等のＰ型不純物イオンを、Ｎ型エピ
タキシャル層３、Ｐ+型外部ベース領域１８およびＰ型
外部ベース領域１９に注入して、真性ベース領域１７を
形成する。これにより、Ｐ型不純物濃度が１０17／ｃｍ
3程度の真性ベース領域１７、１０20／ｃｍ3程度のＰ+
型外部ベース領域１８、および１０16〜１０17／ｃｍ3
のＰ型外部ベース領域１９で構成されるベース領域が形
成される。ここで、上記Ｐ型外部ベース領域１９は、そ
の不純物濃度は下層のＮ型エピタキシャル層３の不純物
濃度（１０16／ｃｍ3程度）と同程度に、その厚さは、
ベース・コレクタ間に最大電圧が印加された際、Ｐ型外
部ベース領域１９側の空乏層がＰ+型外部ベース領域１
８に達しないよう０．１〜１．０μｍに形成される（図
４）。
新たにレジストパターン１４を同様の方法で形成し、こ
れをマスクにして基板１上からイオン注入法により、注
入エネルギー２０〜６０ＫｅＶ、注入量１０13〜１０15
／ｃｍ2で例えばＢ等のＰ型不純物イオンを、Ｎ型エピ
タキシャル層３、Ｐ+型外部ベース領域１８およびＰ型
外部ベース領域１９に注入して、真性ベース領域１７を
形成する。これにより、Ｐ型不純物濃度が１０17／ｃｍ
3程度の真性ベース領域１７、１０20／ｃｍ3程度のＰ+
型外部ベース領域１８、および１０16〜１０17／ｃｍ3
のＰ型外部ベース領域１９で構成されるベース領域が形
成される。ここで、上記Ｐ型外部ベース領域１９は、そ
の不純物濃度は下層のＮ型エピタキシャル層３の不純物
濃度（１０16／ｃｍ3程度）と同程度に、その厚さは、
ベース・コレクタ間に最大電圧が印加された際、Ｐ型外
部ベース領域１９側の空乏層がＰ+型外部ベース領域１
８に達しないよう０．１〜１．０μｍに形成される（図
４）。
【００５０】次に、ホトレジスト膜１４を除去した後、
従来のものと同様に、層間絶縁膜１０およびコンタクト
孔１１を形成し（図５）、Ｎ型不純物イオンをイオン注
入法により真性ベース領域１７に注入してエミッタ領域
９を形成し（図６）、さらにＡｌ合金による電極配線層
１２を形成した後（図１参照）、所定の処理を施してバ
イポーラトランジスタを完成する。
従来のものと同様に、層間絶縁膜１０およびコンタクト
孔１１を形成し（図５）、Ｎ型不純物イオンをイオン注
入法により真性ベース領域１７に注入してエミッタ領域
９を形成し（図６）、さらにＡｌ合金による電極配線層
１２を形成した後（図１参照）、所定の処理を施してバ
イポーラトランジスタを完成する。
【００５１】上記実施例１では、Ｐ+型外部ベース領域
１８の下層にＰ型外部ベース領域１９が形成されている
ため、高濃度のＰ+型外部ベース領域１８とＮ型エピタ
キシャル層３とは直接接することはなく、低濃度のＰ型
外部ベース領域１９とＮ型エピタキシャル層３とでＰＮ
接合を形成する。これによりベース・コレクタ間の空乏
幅が増加し、ベース・コレクタ容量が減少してバイポー
ラトランジスタの高速化が図れる。また、Ｐ型外部ベー
ス領域１９とＰ+型外部ベース領域１８とは、同一レジ
ストパターン１３を用いてイオン注入することにより連
続して形成するため製造が容易である。
１８の下層にＰ型外部ベース領域１９が形成されている
ため、高濃度のＰ+型外部ベース領域１８とＮ型エピタ
キシャル層３とは直接接することはなく、低濃度のＰ型
外部ベース領域１９とＮ型エピタキシャル層３とでＰＮ
接合を形成する。これによりベース・コレクタ間の空乏
幅が増加し、ベース・コレクタ容量が減少してバイポー
ラトランジスタの高速化が図れる。また、Ｐ型外部ベー
ス領域１９とＰ+型外部ベース領域１８とは、同一レジ
ストパターン１３を用いてイオン注入することにより連
続して形成するため製造が容易である。
【００５２】また、Ｐ型外部ベース領域１９の不純物濃
度をＮ型エピタキシャル層３の不純物濃度と同程度まで
低く形成しているため、ベース・コレクタ間の接合容量
を効果的に低減できる。さらに、上記実施例１ではＰ型
外部ベース領域１９の幅を０．１〜１．０μｍに形成し
て、ベース・コレクタ間に最大電圧印加時の空乏層がＰ
+型外部ベース領域１８に達しないように形成する。空
乏層が高濃度のＰ+型外部ベース領域１８に達すると、
空乏層の伸びる割合が大幅に減少し、全体の空乏層幅が
狭くなり接合容量の増加を招く。このため、それを防止
するようにＰ型外部ベース領域１９を０．１〜１．０μ
ｍの幅に形成するため、ベース・コレクタ容量を更に確
実に低減できる。
度をＮ型エピタキシャル層３の不純物濃度と同程度まで
低く形成しているため、ベース・コレクタ間の接合容量
を効果的に低減できる。さらに、上記実施例１ではＰ型
外部ベース領域１９の幅を０．１〜１．０μｍに形成し
て、ベース・コレクタ間に最大電圧印加時の空乏層がＰ
+型外部ベース領域１８に達しないように形成する。空
乏層が高濃度のＰ+型外部ベース領域１８に達すると、
空乏層の伸びる割合が大幅に減少し、全体の空乏層幅が
狭くなり接合容量の増加を招く。このため、それを防止
するようにＰ型外部ベース領域１９を０．１〜１．０μ
ｍの幅に形成するため、ベース・コレクタ容量を更に確
実に低減できる。
【００５３】実施例２．次に、この発明の実施例２によ
る半導体装置の構造を図７を用いて説明する。図７はＮ
ＰＮ型バイポーラトランジスタの構造を示す断面図であ
り、図において、１〜６および９〜１２は従来のものと
同じもの、１８はベース抵抗低減のためのＰ+型外部ベ
ース領域、２０は上記実施例１で示した真性ベース領域
１７とＰ型外部ベース領域１９とを同一拡散層で形成し
た拡散層としてのＰ型ベース領域、２１はエミッタ領域
９の下のＰ型ベース領域２０直下に形成され、コレクタ
の一部となるＮ型拡散領域である。
る半導体装置の構造を図７を用いて説明する。図７はＮ
ＰＮ型バイポーラトランジスタの構造を示す断面図であ
り、図において、１〜６および９〜１２は従来のものと
同じもの、１８はベース抵抗低減のためのＰ+型外部ベ
ース領域、２０は上記実施例１で示した真性ベース領域
１７とＰ型外部ベース領域１９とを同一拡散層で形成し
た拡散層としてのＰ型ベース領域、２１はエミッタ領域
９の下のＰ型ベース領域２０直下に形成され、コレクタ
の一部となるＮ型拡散領域である。
【００５４】このように構成されるバイポーラトランジ
スタの製造方法を、図８〜図１１に基づいて以下に示
す。まず、従来のものと同様に基板１に、Ｎ+型埋め込
み層２、Ｎ型エピタキシャル層３、フィールド絶縁膜
５、コレクタ電極引き出し層４およびＰ+型素子分離層
６を順次形成する。次に、基板１上の全面にホトレジス
ト膜１４を形成し、ホトリソグラフィ技術によりパター
ン化する。このレジストパターン１４をマスクにして、
基板１上からイオン注入法により、注入エネルギー５０
〜２００ＫｅＶ、注入量１０11〜１０14／ｃｍ2で例え
ばＢ等のＰ型不純物イオンをＮ型エピタキシャル層３に
注入して、１０15〜１０17／ｃｍ3のＰ型不純物を含む
Ｐ型ベース領域２０を形成する（図８）。
スタの製造方法を、図８〜図１１に基づいて以下に示
す。まず、従来のものと同様に基板１に、Ｎ+型埋め込
み層２、Ｎ型エピタキシャル層３、フィールド絶縁膜
５、コレクタ電極引き出し層４およびＰ+型素子分離層
６を順次形成する。次に、基板１上の全面にホトレジス
ト膜１４を形成し、ホトリソグラフィ技術によりパター
ン化する。このレジストパターン１４をマスクにして、
基板１上からイオン注入法により、注入エネルギー５０
〜２００ＫｅＶ、注入量１０11〜１０14／ｃｍ2で例え
ばＢ等のＰ型不純物イオンをＮ型エピタキシャル層３に
注入して、１０15〜１０17／ｃｍ3のＰ型不純物を含む
Ｐ型ベース領域２０を形成する（図８）。
【００５５】次に、ホトレジスト膜１４を除去した後、
新たにレジストパターン１３を同様の方法で形成し、こ
れをマスクにして、基板１上からイオン注入法により、
注入エネルギー３０〜５０ＫｅＶ、注入量１０14〜１０
16／ｃｍ2で、例えばＢＦ2等のＰ型不純物イオンをＰ型
ベース領域２０に注入して、１０20／ｃｍ3程度のＰ+型
外部ベース領域１８を形成する（図９）。次に、ホトレ
ジスト膜１３を除去した後、従来のものと同様に、層間
絶縁膜１０およびコンタクト孔を形成する（図１０）。
新たにレジストパターン１３を同様の方法で形成し、こ
れをマスクにして、基板１上からイオン注入法により、
注入エネルギー３０〜５０ＫｅＶ、注入量１０14〜１０
16／ｃｍ2で、例えばＢＦ2等のＰ型不純物イオンをＰ型
ベース領域２０に注入して、１０20／ｃｍ3程度のＰ+型
外部ベース領域１８を形成する（図９）。次に、ホトレ
ジスト膜１３を除去した後、従来のものと同様に、層間
絶縁膜１０およびコンタクト孔を形成する（図１０）。
【００５６】次に、ホトレジスト膜１５を除去した後、
新たにレジストパターン１６を同様の方法で形成し、こ
れをマスクにして、基板１上からイオン注入法により、
注入エネルギー２００〜４００ＫｅＶ、注入量１０12〜
１０14／ｃｍ2で、例えばＰ等のＮ型不純物イオンをＰ
型ベース領域２０およびその直下に注入し、Ｎ型エピタ
キシャル層３よりも不純物濃度の高いＮ型拡散領域２１
を形成する。続いて、上記レジストパターン１６をマス
クにして従来のものと同様に、例えばＡｓ等のＮ型不純
物イオンを注入してエミッタ領域９を形成する（図１
１）。その後、従来のものと同様の処理を施してバイポ
ーラトランジスタを完成する（図７参照）。
新たにレジストパターン１６を同様の方法で形成し、こ
れをマスクにして、基板１上からイオン注入法により、
注入エネルギー２００〜４００ＫｅＶ、注入量１０12〜
１０14／ｃｍ2で、例えばＰ等のＮ型不純物イオンをＰ
型ベース領域２０およびその直下に注入し、Ｎ型エピタ
キシャル層３よりも不純物濃度の高いＮ型拡散領域２１
を形成する。続いて、上記レジストパターン１６をマス
クにして従来のものと同様に、例えばＡｓ等のＮ型不純
物イオンを注入してエミッタ領域９を形成する（図１
１）。その後、従来のものと同様の処理を施してバイポ
ーラトランジスタを完成する（図７参照）。
【００５７】上記実施例２では、上記実施例１で示した
真性ベース領域１７とＰ型外部ベース領域１９とを一つ
の拡散層、Ｐ型ベース領域２０で形成するため、上記実
施例１と同様にベース・コレクタ間の接合容量を低減さ
せるとともに、ベース領域の形成工程が簡略となる。ま
たエミッタ領域９下のＰ型ベース領域２０直下に、Ｎ型
エピタキシャル層３よりも不純物濃度の高いＮ型拡散領
域２１を形成することにより、エミッタ領域９直下のＰ
型ベース領域２０の幅を狭く形成できて高速化が図れ、
また、ベース広がり効果も防止できる。ここで、ベース
広がり効果とは、大電流領域において、ベースからコレ
クタへ正孔が高水準に注入されて、ベース・コレクタ接
合近傍に一種のベース領域が形成され見かけ上ベース幅
が増大し、バイポーラトランジスタの特性低下を招くこ
とである。また、このＮ型拡散領域２１は、コレクタ抵
抗を低減する効果もある。しかも、このＮ型拡散領域２
１はエミッタ領域９直下の小さな領域にしか形成されな
いため、ベース・コレクタ容量をほとんど増大させな
い。
真性ベース領域１７とＰ型外部ベース領域１９とを一つ
の拡散層、Ｐ型ベース領域２０で形成するため、上記実
施例１と同様にベース・コレクタ間の接合容量を低減さ
せるとともに、ベース領域の形成工程が簡略となる。ま
たエミッタ領域９下のＰ型ベース領域２０直下に、Ｎ型
エピタキシャル層３よりも不純物濃度の高いＮ型拡散領
域２１を形成することにより、エミッタ領域９直下のＰ
型ベース領域２０の幅を狭く形成できて高速化が図れ、
また、ベース広がり効果も防止できる。ここで、ベース
広がり効果とは、大電流領域において、ベースからコレ
クタへ正孔が高水準に注入されて、ベース・コレクタ接
合近傍に一種のベース領域が形成され見かけ上ベース幅
が増大し、バイポーラトランジスタの特性低下を招くこ
とである。また、このＮ型拡散領域２１は、コレクタ抵
抗を低減する効果もある。しかも、このＮ型拡散領域２
１はエミッタ領域９直下の小さな領域にしか形成されな
いため、ベース・コレクタ容量をほとんど増大させな
い。
【００５８】また、Ｎ型拡散領域２１は、エミッタ領域
９を形成する際のイオン注入に用いるレジストパターン
１６を用いて、イオン注入により形成するため、形成が
容易であり、上述した効果を持つ半導体装置が容易に製
造できる。
９を形成する際のイオン注入に用いるレジストパターン
１６を用いて、イオン注入により形成するため、形成が
容易であり、上述した効果を持つ半導体装置が容易に製
造できる。
【００５９】実施例３．次に、この発明の実施例３によ
る半導体装置の構造を図１２を用いて説明する。図１２
はＮＰＮ型バイポーラトランジスタの構造を示す断面図
であり、図において、１〜６および９〜１２は従来のも
のと同じものであり、１８および２１は上記実施例２と
同じものである。また、２２はＮ型エピタキシャル層３
上に形成されたＰ型エピタキシャル層で、真性ベース領
域１７とＰ型外部ベース領域１９とを同一領域で形成し
たものである。２３はエミッタ領域９下層を覆うように
形成されたＰ型の活性ベース領域１８でベース領域を構
成する。また、２４はＰ型エピタキシャル層２２を分離
するためのＮ+型分離領域である。
る半導体装置の構造を図１２を用いて説明する。図１２
はＮＰＮ型バイポーラトランジスタの構造を示す断面図
であり、図において、１〜６および９〜１２は従来のも
のと同じものであり、１８および２１は上記実施例２と
同じものである。また、２２はＮ型エピタキシャル層３
上に形成されたＰ型エピタキシャル層で、真性ベース領
域１７とＰ型外部ベース領域１９とを同一領域で形成し
たものである。２３はエミッタ領域９下層を覆うように
形成されたＰ型の活性ベース領域１８でベース領域を構
成する。また、２４はＰ型エピタキシャル層２２を分離
するためのＮ+型分離領域である。
【００６０】このように構成されるバイポーラトランジ
スタの製造方法を図１３〜図１６を用いて以下に説明す
る。まず、従来のものと同様に、基板１にＮ+型埋め込
み層２を形成し、次に行うＳｉエピタキシャル成長をＮ
型エピタキシャル層３とＰ型エピタキシャル層２２の２
回に分けて行う。この２層のエピタキシャル層３、２２
は同程度の不純物濃度（１０16／ｃｍ3程度）に形成す
る。この後、従来のものと同様に、フィールド絶縁膜
５、コレクタ電極引き出し層４、およびＰ+型素子分離
層６を順次形成する（図１３）。
スタの製造方法を図１３〜図１６を用いて以下に説明す
る。まず、従来のものと同様に、基板１にＮ+型埋め込
み層２を形成し、次に行うＳｉエピタキシャル成長をＮ
型エピタキシャル層３とＰ型エピタキシャル層２２の２
回に分けて行う。この２層のエピタキシャル層３、２２
は同程度の不純物濃度（１０16／ｃｍ3程度）に形成す
る。この後、従来のものと同様に、フィールド絶縁膜
５、コレクタ電極引き出し層４、およびＰ+型素子分離
層６を順次形成する（図１３）。
【００６１】次に、基板１上の全面にホトレジスト膜２
５を形成し、ホトリソグラフィ技術によりパターン化す
る。このレジストパターン２５をマスクにして、基板１
上からイオン注入法により、注入エネルギー１００〜１
２００ＫｅＶ、注入量１０12〜１０14／ｃｍ2で、例え
ばＰ等のＮ型不純物イオンを注入し、Ｐ型エピタキシャ
ル層２２を分離するＮ型分離領域２４を形成する（図１
４）。
５を形成し、ホトリソグラフィ技術によりパターン化す
る。このレジストパターン２５をマスクにして、基板１
上からイオン注入法により、注入エネルギー１００〜１
２００ＫｅＶ、注入量１０12〜１０14／ｃｍ2で、例え
ばＰ等のＮ型不純物イオンを注入し、Ｐ型エピタキシャ
ル層２２を分離するＮ型分離領域２４を形成する（図１
４）。
【００６２】次に、ホトレジスト膜２５を除去した後、
上記実施例２と同様にＰ型不純物イオンをＰ型エピタキ
シャル層２２に注入してＰ+型外部ベース領域１８を形
成し、その後、層間絶縁膜１０およびコンタクト孔１１
を形成する（図１５）。次に、上記実施例２と同様にＮ
型拡散領域２１を形成し、続いて同一レジストパターン
１６のマスクで、基板１上からイオン注入法により、注
入エネルギー１０〜３０ＫｅＶ、注入量１０13〜１０14
／ｃｍ2で、例えばＢ等のＰ型不純物イオンをＰ型エピ
タキシャル層２２に注入して、１０17／ｃｍ3程度のＰ
型不純物を含む活性ベース領域２３を形成する。さらに
同一マスクで、上記実施例２と同様に、活性ベース領域
２３にＮ型不純物イオンを注入してエミッタ領域９を形
成する（図１６）。その後、従来のものと同様の処理を
施してバイポーラトランジスタを完成する（図１２参
照）。
上記実施例２と同様にＰ型不純物イオンをＰ型エピタキ
シャル層２２に注入してＰ+型外部ベース領域１８を形
成し、その後、層間絶縁膜１０およびコンタクト孔１１
を形成する（図１５）。次に、上記実施例２と同様にＮ
型拡散領域２１を形成し、続いて同一レジストパターン
１６のマスクで、基板１上からイオン注入法により、注
入エネルギー１０〜３０ＫｅＶ、注入量１０13〜１０14
／ｃｍ2で、例えばＢ等のＰ型不純物イオンをＰ型エピ
タキシャル層２２に注入して、１０17／ｃｍ3程度のＰ
型不純物を含む活性ベース領域２３を形成する。さらに
同一マスクで、上記実施例２と同様に、活性ベース領域
２３にＮ型不純物イオンを注入してエミッタ領域９を形
成する（図１６）。その後、従来のものと同様の処理を
施してバイポーラトランジスタを完成する（図１２参
照）。
【００６３】上記実施例３では、上記実施例２で示した
Ｐ型ベース領域２０をＰ型エピタキシャル層２４を用い
て形成するものである。このため、実施例１、２で示し
た拡散層から成るベース領域のように、注入条件の設定
が難しく、また不純物濃度のプロファイルに傾きが存在
したりすることなく、薄い濃度領域を均一に安定性良く
形成できる。このため、ベース・コレクタ容量を低減さ
せるとともに、容量の安定性も向上させる。また、エミ
ッタ領域９下層にＰ型エピタキシャル層２４よりも不純
物濃度の高い活性ベース領域２３を形成するため、リー
ク電流を防止してコレクタ・エミッタ間の耐圧を向上さ
せる。さらに、Ｎ型拡散領域２１、活性ベース領域２３
およびエミッタ領域９は、同一レジストパターン１６を
用いたイオン注入により連続形成でき、容易に製造でき
る。
Ｐ型ベース領域２０をＰ型エピタキシャル層２４を用い
て形成するものである。このため、実施例１、２で示し
た拡散層から成るベース領域のように、注入条件の設定
が難しく、また不純物濃度のプロファイルに傾きが存在
したりすることなく、薄い濃度領域を均一に安定性良く
形成できる。このため、ベース・コレクタ容量を低減さ
せるとともに、容量の安定性も向上させる。また、エミ
ッタ領域９下層にＰ型エピタキシャル層２４よりも不純
物濃度の高い活性ベース領域２３を形成するため、リー
ク電流を防止してコレクタ・エミッタ間の耐圧を向上さ
せる。さらに、Ｎ型拡散領域２１、活性ベース領域２３
およびエミッタ領域９は、同一レジストパターン１６を
用いたイオン注入により連続形成でき、容易に製造でき
る。
【００６４】実施例４．次に、この発明の実施例４によ
る半導体装置について説明する。図１７は、この発明の
実施例４による半導体装置の構造をＰＮＰ型バイポーラ
トランジスタについて示した断面図である。図におい
て、１〜６および１０〜１２は従来のものと同じもの、
ただし、Ｐ型とＮ型を反転させたものである。２６はＮ
型の真性ベース領域、２７はＮ+型外部ベース領域、２
８はＮ+型外部ベース領域２７下層に形成されたＮ型外
部ベース領域、２９はＰ+型のエミッタ領域、３０はポ
リシリコン膜から成るエミッタ電極、３１はポリシリコ
ン膜から成るベース引き出し電極、３２はエミッタ・ベ
ース分離酸化膜である。
る半導体装置について説明する。図１７は、この発明の
実施例４による半導体装置の構造をＰＮＰ型バイポーラ
トランジスタについて示した断面図である。図におい
て、１〜６および１０〜１２は従来のものと同じもの、
ただし、Ｐ型とＮ型を反転させたものである。２６はＮ
型の真性ベース領域、２７はＮ+型外部ベース領域、２
８はＮ+型外部ベース領域２７下層に形成されたＮ型外
部ベース領域、２９はＰ+型のエミッタ領域、３０はポ
リシリコン膜から成るエミッタ電極、３１はポリシリコ
ン膜から成るベース引き出し電極、３２はエミッタ・ベ
ース分離酸化膜である。
【００６５】このように構成されるバイポーラトランジ
スタの製造方法を図１８〜図２１に基づいて以下に示
す。まず、従来のものと、Ｐ型とＮ型とを反転させて、
同様の方法で基板１にＰ+型埋め込み層、Ｐ型エピタキ
シャル層３、フィールド絶縁膜５、コレクタ電極引き出
し層４、およびＮ+型素子分離層６を順次形成する。次
に、基板１上の全面にポリシリコン膜３１ａを約０．２
μｍの膜厚に堆積し、このポリシリコン膜３１ａに、基
板１上から全面にイオン注入法により注入エネルギー１
０〜３０ＫｅＶ、注入量１０14〜１０15／ｃｍ2でＮ型
のＡｓイオンを注入する。さらに、全面に注入エネルギ
ー１０〜２０ＫｅＶ、注入量１０10〜１０13／ｃｍ2で
Ｎ型のＰイオンを注入する。その後、シリコン酸化膜３
２ａを約０．２μｍの膜厚に形成する（図１８）。
スタの製造方法を図１８〜図２１に基づいて以下に示
す。まず、従来のものと、Ｐ型とＮ型とを反転させて、
同様の方法で基板１にＰ+型埋め込み層、Ｐ型エピタキ
シャル層３、フィールド絶縁膜５、コレクタ電極引き出
し層４、およびＮ+型素子分離層６を順次形成する。次
に、基板１上の全面にポリシリコン膜３１ａを約０．２
μｍの膜厚に堆積し、このポリシリコン膜３１ａに、基
板１上から全面にイオン注入法により注入エネルギー１
０〜３０ＫｅＶ、注入量１０14〜１０15／ｃｍ2でＮ型
のＡｓイオンを注入する。さらに、全面に注入エネルギ
ー１０〜２０ＫｅＶ、注入量１０10〜１０13／ｃｍ2で
Ｎ型のＰイオンを注入する。その後、シリコン酸化膜３
２ａを約０．２μｍの膜厚に形成する（図１８）。
【００６６】次に、ホトレジスト膜によるレジストパタ
ーンを形成し、これをマスクにしてシリコン酸化膜３２
ａおよびポリシリコン膜３１ａを順次異方性エッチング
により除去することによりベース引き出し電極３１を形
成する。この後レジストパターンを除去した後、基板１
上の全面に、シリコン酸化膜をＣＶＤ法により０．２〜
０．３μｍの膜厚に形成し、全面をドライエッチングす
ることにより側壁酸化膜を形成して、エミッタ・ベース
分離酸化膜３２を形成する（図１９）。
ーンを形成し、これをマスクにしてシリコン酸化膜３２
ａおよびポリシリコン膜３１ａを順次異方性エッチング
により除去することによりベース引き出し電極３１を形
成する。この後レジストパターンを除去した後、基板１
上の全面に、シリコン酸化膜をＣＶＤ法により０．２〜
０．３μｍの膜厚に形成し、全面をドライエッチングす
ることにより側壁酸化膜を形成して、エミッタ・ベース
分離酸化膜３２を形成する（図１９）。
【００６７】次に、基板１上からイオン注入法により注
入エネルギー１００〜２００ＫｅＶ、注入量１０12〜１
０14／ｃｍ2で例えばＡｓ等のＮ型不純物イオンを、Ｐ
型エピタキシャル層３に注入して真性ベース領域２６を
形成する。さらに注入エネルギー３０〜６０ＫｅＶ、注
入量１０14〜１０16／ｃｍ2で例えばＢＦ2等のＰ型不純
物イオンを真性ベース領域２６に注入し、エミッタ領域
２９を形成する。その後、基板１に８００〜９００℃で
数十分熱処理を施し、既にベース引き出し電極３１内に
注入してあったＡｓおよびＰをＰ型エピタキシャル層３
に拡散させ、主にＰが拡散して形成されるＮ型外部ベー
ス領域２８と主にＡｓが拡散して形成されるＮ+型外部
ベース領域２７を形成する。ここでＡｓとリンの拡散定
数は、例えば９００℃でそれぞれＡｓは１０-16ｃｍ2／
ｓ、Ｐは１０-15ｃｍ2／ｓであるため、拡散定数の大き
なＰが拡散され易い（図２０）。
入エネルギー１００〜２００ＫｅＶ、注入量１０12〜１
０14／ｃｍ2で例えばＡｓ等のＮ型不純物イオンを、Ｐ
型エピタキシャル層３に注入して真性ベース領域２６を
形成する。さらに注入エネルギー３０〜６０ＫｅＶ、注
入量１０14〜１０16／ｃｍ2で例えばＢＦ2等のＰ型不純
物イオンを真性ベース領域２６に注入し、エミッタ領域
２９を形成する。その後、基板１に８００〜９００℃で
数十分熱処理を施し、既にベース引き出し電極３１内に
注入してあったＡｓおよびＰをＰ型エピタキシャル層３
に拡散させ、主にＰが拡散して形成されるＮ型外部ベー
ス領域２８と主にＡｓが拡散して形成されるＮ+型外部
ベース領域２７を形成する。ここでＡｓとリンの拡散定
数は、例えば９００℃でそれぞれＡｓは１０-16ｃｍ2／
ｓ、Ｐは１０-15ｃｍ2／ｓであるため、拡散定数の大き
なＰが拡散され易い（図２０）。
【００６８】次に、基板１上の全面に１０20／ｃｍ3程
度のＰ型不純物を含むドープトポリシリコン膜を形成し
てパターニングすることによりエミッタ電極３０を形成
する（図２１）。次に、基板１上の全面に層間絶縁膜１
０を形成して、コンタクト孔１１を形成し、Ａｌ合金に
よる電極配線層１２を、コンタクト孔１１を介してコレ
クタ電極引き出し層４、エミッタ電極３０、およびベー
ス引き出し電極３１とそれぞれ接続するように形成する
（図１７参照）。その後、所定の処理を施してバイポー
ラトランジスタを完成する。
度のＰ型不純物を含むドープトポリシリコン膜を形成し
てパターニングすることによりエミッタ電極３０を形成
する（図２１）。次に、基板１上の全面に層間絶縁膜１
０を形成して、コンタクト孔１１を形成し、Ａｌ合金に
よる電極配線層１２を、コンタクト孔１１を介してコレ
クタ電極引き出し層４、エミッタ電極３０、およびベー
ス引き出し電極３１とそれぞれ接続するように形成する
（図１７参照）。その後、所定の処理を施してバイポー
ラトランジスタを完成する。
【００６９】上記実施例４では、ベース引き出し電極３
１に拡散定数の異なる２種類の不純物を導入し、そこか
らエピタキシャル層３へ不純物を拡散させることによ
り、Ｎ+型外部ベース領域２７とその下層にＮ型外部ベ
ース領域２８とを形成する。このため、ベース・コレク
タ容量の低減されたバイポーラトランジスタが容易に製
造できる。
１に拡散定数の異なる２種類の不純物を導入し、そこか
らエピタキシャル層３へ不純物を拡散させることによ
り、Ｎ+型外部ベース領域２７とその下層にＮ型外部ベ
ース領域２８とを形成する。このため、ベース・コレク
タ容量の低減されたバイポーラトランジスタが容易に製
造できる。
【００７０】実施例５．次に、この発明をＢｉＣＭＯＳ
に適用した例について説明する。図２２はこの発明の実
施例５による半導体装置の構造をＢｉＣＭＯＳ装置につ
いて示した断面図である。図において、１〜６、９〜１
２および１７〜１９は上記実施例１と同じもの、３３は
Ｐ型のウエル領域（以下、Ｐウエルと称す）、３４はＮ
型のウエル領域（以下、Ｎウエルと称す）、３５はＮ+
型ソース・ドレイン領域、３６はＮ型ＬＤＤ領域、３７
はＰ+型ソース・ドレイン領域、３８はＰ+型ソース・ド
レイン領域３７下層に形成されたＰ型の第２のソース・
ドレイン領域、３９はＰ型ＬＤＤ領域である。４０はゲ
ート絶縁膜、４１はゲート電極、４２はゲート電極４１
側壁に形成されたシリコン酸化膜からなるサイドウォー
ルである。
に適用した例について説明する。図２２はこの発明の実
施例５による半導体装置の構造をＢｉＣＭＯＳ装置につ
いて示した断面図である。図において、１〜６、９〜１
２および１７〜１９は上記実施例１と同じもの、３３は
Ｐ型のウエル領域（以下、Ｐウエルと称す）、３４はＮ
型のウエル領域（以下、Ｎウエルと称す）、３５はＮ+
型ソース・ドレイン領域、３６はＮ型ＬＤＤ領域、３７
はＰ+型ソース・ドレイン領域、３８はＰ+型ソース・ド
レイン領域３７下層に形成されたＰ型の第２のソース・
ドレイン領域、３９はＰ型ＬＤＤ領域である。４０はゲ
ート絶縁膜、４１はゲート電極、４２はゲート電極４１
側壁に形成されたシリコン酸化膜からなるサイドウォー
ルである。
【００７１】図２２に示すように、バイポーラトランジ
スタにおいては、上記実施例１と同様に、Ｐ型外部ベー
ス領域１９がＰ+型外部ベース領域１８下層に形成さ
れ、ＰＭＯＳトランジスタにおいては、第２のソース・
ドレイン領域３８がＰ+型ソース・ドレイン領域３７下
層に形成されたものである。
スタにおいては、上記実施例１と同様に、Ｐ型外部ベー
ス領域１９がＰ+型外部ベース領域１８下層に形成さ
れ、ＰＭＯＳトランジスタにおいては、第２のソース・
ドレイン領域３８がＰ+型ソース・ドレイン領域３７下
層に形成されたものである。
【００７２】このように構成されるＢｉＣＭＯＳ装置の
製造方法を図２３に基づいて以下に示す。まず、基板１
上にＮ+型埋め込み層２、Ｎ型エピタキシャル層３、フ
ィールド絶縁膜５、Ｐウエル３３、Ｎウエル３４、コレ
クタ電極引き出し層４およびＮ+型素子分離層６を公知
の方法で形成する（図２３（ａ））。次に、基板１上の
全面にゲート絶縁膜４０を約０．０１μｍの膜厚に形成
し、その上の全面にポリシリコン膜を０．１〜０．２μ
ｍの膜厚に堆積する。その後ホトレジスト膜によるレジ
ストパターンを形成して、これをマスクにして異方性エ
ッチングすることにより、基板１上にゲート絶縁膜４０
を介してゲート電極４１を形成する。その後、さらにレ
ジストマスクを用いたイオン注入によりＮ型ＬＤＤ領域
３６、続いてＰ型ＬＤＤ領域３９を形成する（図２３
（ｂ））。
製造方法を図２３に基づいて以下に示す。まず、基板１
上にＮ+型埋め込み層２、Ｎ型エピタキシャル層３、フ
ィールド絶縁膜５、Ｐウエル３３、Ｎウエル３４、コレ
クタ電極引き出し層４およびＮ+型素子分離層６を公知
の方法で形成する（図２３（ａ））。次に、基板１上の
全面にゲート絶縁膜４０を約０．０１μｍの膜厚に形成
し、その上の全面にポリシリコン膜を０．１〜０．２μ
ｍの膜厚に堆積する。その後ホトレジスト膜によるレジ
ストパターンを形成して、これをマスクにして異方性エ
ッチングすることにより、基板１上にゲート絶縁膜４０
を介してゲート電極４１を形成する。その後、さらにレ
ジストマスクを用いたイオン注入によりＮ型ＬＤＤ領域
３６、続いてＰ型ＬＤＤ領域３９を形成する（図２３
（ｂ））。
【００７３】次に、基板１上の全面にシリコン酸化膜を
形成し、全面エッチバックによりサイドウォール４２を
形成し、レジストマスクを用いたイオン注入によりＮ+
型ソース・ドレイン領域３５を形成する。さらに、その
後、基板１上の全面にホトレジスト膜４３を形成しホト
リソグラフィ技術によりパターニングする。このレジス
トパターン４３をマスクにして、基板１上からイオン注
入法により、注入エネルギー５０〜２００ＫｅＶ、注入
量１０11〜１０13／ｃｍ2で例えばＢ等のＰ型不純物イ
オンをＮ型エピタキシャル層３およびＮウエル３４に注
入して、１０16〜１０17／ｃｍ3のＰ型不純物を含むＰ
型外部ベース領域１９および第２のソース・ドレイン領
域３８を形成する。続いて、上記レジストパターン４３
をマスクにして、再び基板１上からイオン注入法によ
り、注入エネルギー３０〜５０ＫｅＶ、注入量１０14〜
１０16／ｃｍ2で例えばＢＦ2等のＰ型不純物イオンをＰ
型外部ベース領域１９および第２のソース・ドレイン領
域３８に注入して、１０20／ｃｍ3程度のＰ型不純物を
含むＰ+型外部ベース領域１８およびＰ+型ソース・ドレ
イン領域３７を形成する（図２３（ｃ））。
形成し、全面エッチバックによりサイドウォール４２を
形成し、レジストマスクを用いたイオン注入によりＮ+
型ソース・ドレイン領域３５を形成する。さらに、その
後、基板１上の全面にホトレジスト膜４３を形成しホト
リソグラフィ技術によりパターニングする。このレジス
トパターン４３をマスクにして、基板１上からイオン注
入法により、注入エネルギー５０〜２００ＫｅＶ、注入
量１０11〜１０13／ｃｍ2で例えばＢ等のＰ型不純物イ
オンをＮ型エピタキシャル層３およびＮウエル３４に注
入して、１０16〜１０17／ｃｍ3のＰ型不純物を含むＰ
型外部ベース領域１９および第２のソース・ドレイン領
域３８を形成する。続いて、上記レジストパターン４３
をマスクにして、再び基板１上からイオン注入法によ
り、注入エネルギー３０〜５０ＫｅＶ、注入量１０14〜
１０16／ｃｍ2で例えばＢＦ2等のＰ型不純物イオンをＰ
型外部ベース領域１９および第２のソース・ドレイン領
域３８に注入して、１０20／ｃｍ3程度のＰ型不純物を
含むＰ+型外部ベース領域１８およびＰ+型ソース・ドレ
イン領域３７を形成する（図２３（ｃ））。
【００７４】その後、ホトレジスト膜４３を除去した
後、上記実施例１と同様に、真性ベース領域１７、層間
絶縁膜１０、コンタクト孔１１、エミッタ領域９、電極
配線層１２を順次形成し、所定の処理を施してＢｉＣＭ
ＯＳ装置を完成する（図２２参照）。
後、上記実施例１と同様に、真性ベース領域１７、層間
絶縁膜１０、コンタクト孔１１、エミッタ領域９、電極
配線層１２を順次形成し、所定の処理を施してＢｉＣＭ
ＯＳ装置を完成する（図２２参照）。
【００７５】上記実施例５では、バイポーラトランジス
タにおいて、実施例１と同様にベース・コレクタ容量が
低減でき高速化が可能になり、また、ＰＭＯＳトランジ
スタにおいても、ソース・ドレイン領域とウエル領域と
の間のソース・ドレイン容量が低減でき高速化が図れ
る。通常ＰＭＯＳトランジスタはキャリアが正孔である
ため、ＮＭＯＳトランジスタに比べてキャリアの移動度
が小さく、従って回路スピードが遅い。上記実施例５で
は、ＰＭＯＳトランジスタのＰ+型ソース・ドレイン領
域３７下層に低濃度の第２のソース・ドレイン領域３８
を設けることにより、ＰＭＯＳトランジスタの動作速度
をＮＭＯＳトランジスタと同等のスピードに速めること
ができる。さらに、バイポーラトランジスタのＰ型外部
ベース領域１９とＭＯＳトランジスタの第２のソース・
ドレイン領域３８とはイオン注入により同時に形成され
るため、上記効果を持つＢｉＣＭＯＳ装置を容易に製造
できる。
タにおいて、実施例１と同様にベース・コレクタ容量が
低減でき高速化が可能になり、また、ＰＭＯＳトランジ
スタにおいても、ソース・ドレイン領域とウエル領域と
の間のソース・ドレイン容量が低減でき高速化が図れ
る。通常ＰＭＯＳトランジスタはキャリアが正孔である
ため、ＮＭＯＳトランジスタに比べてキャリアの移動度
が小さく、従って回路スピードが遅い。上記実施例５で
は、ＰＭＯＳトランジスタのＰ+型ソース・ドレイン領
域３７下層に低濃度の第２のソース・ドレイン領域３８
を設けることにより、ＰＭＯＳトランジスタの動作速度
をＮＭＯＳトランジスタと同等のスピードに速めること
ができる。さらに、バイポーラトランジスタのＰ型外部
ベース領域１９とＭＯＳトランジスタの第２のソース・
ドレイン領域３８とはイオン注入により同時に形成され
るため、上記効果を持つＢｉＣＭＯＳ装置を容易に製造
できる。
【００７６】実施例６．次に、この発明の実施例６によ
る半導体装置について説明する。図２４は、この発明の
実施例６による半導体装置の構造をＢｉＣＭＯＳ装置に
ついて示した断面図である。図に示すように、上記実施
例５で示したＢｉＣＭＯＳ装置のコンタクト孔１１直下
の領域において、Ｐ+型外部ベース領域１８およびＰ+型
ソース・ドレイン領域３７の下層にコンタクト抵抗低減
用のＰ+型拡散領域４４が形成され、その下のＰ型外部
ベース領域１９および第２のソース・ドレイン領域３８
の下層にＰ型拡散領域４５が形成されたものである。
る半導体装置について説明する。図２４は、この発明の
実施例６による半導体装置の構造をＢｉＣＭＯＳ装置に
ついて示した断面図である。図に示すように、上記実施
例５で示したＢｉＣＭＯＳ装置のコンタクト孔１１直下
の領域において、Ｐ+型外部ベース領域１８およびＰ+型
ソース・ドレイン領域３７の下層にコンタクト抵抗低減
用のＰ+型拡散領域４４が形成され、その下のＰ型外部
ベース領域１９および第２のソース・ドレイン領域３８
の下層にＰ型拡散領域４５が形成されたものである。
【００７７】このように構成されるＢｉＣＭＯＳ装置の
製造方法を図２５に基づいて以下に説明する。まず、上
記実施例５と同様にして基板１上に素子構成し、層間絶
縁膜１０にコンタクト孔１１を設けたものを製造する
（図２５（ａ））。次に、基板１上の全面にホトレジス
ト膜４６を形成してホトリソグラフィ技術によりパター
ニングする。このレジストパターン４６をマスクにし
て、基板１上からイオン注入法により、注入エネルギー
２０〜３００ＫｅＶ、注入量１０11〜１０13／ｃｍ2で
例えばＢ等のＰ型不純物イオンを注入し、コンタクト孔
１１直下における、Ｐ型外部ベース領域１９および第２
のソース・ドレイン領域３８の下層にＰ型拡散領域４５
を形成する。続いて上記レジストパターン４６をマスク
にして、再び基板１上からイオン注入法により、注入エ
ネルギー２０〜１００ＫｅＶ、注入量１０14〜１０15／
ｃｍ2で例えばＢＦ2等のＰ型不純物イオンを注入し、コ
ンタクト孔１１直下におけるＰ+型外部ベース領域１８
およびＰ+型ソース・ドレイン領域３７の下層にＰ+型拡
散領域４４を形成する（図２５（ｂ））。この後ホトレ
ジスト膜４６を除去し、電極配線層１２を形成し、所定
の処理を施してＢｉＣＭＯＳ装置を完成する（図２４参
照）。
製造方法を図２５に基づいて以下に説明する。まず、上
記実施例５と同様にして基板１上に素子構成し、層間絶
縁膜１０にコンタクト孔１１を設けたものを製造する
（図２５（ａ））。次に、基板１上の全面にホトレジス
ト膜４６を形成してホトリソグラフィ技術によりパター
ニングする。このレジストパターン４６をマスクにし
て、基板１上からイオン注入法により、注入エネルギー
２０〜３００ＫｅＶ、注入量１０11〜１０13／ｃｍ2で
例えばＢ等のＰ型不純物イオンを注入し、コンタクト孔
１１直下における、Ｐ型外部ベース領域１９および第２
のソース・ドレイン領域３８の下層にＰ型拡散領域４５
を形成する。続いて上記レジストパターン４６をマスク
にして、再び基板１上からイオン注入法により、注入エ
ネルギー２０〜１００ＫｅＶ、注入量１０14〜１０15／
ｃｍ2で例えばＢＦ2等のＰ型不純物イオンを注入し、コ
ンタクト孔１１直下におけるＰ+型外部ベース領域１８
およびＰ+型ソース・ドレイン領域３７の下層にＰ+型拡
散領域４４を形成する（図２５（ｂ））。この後ホトレ
ジスト膜４６を除去し、電極配線層１２を形成し、所定
の処理を施してＢｉＣＭＯＳ装置を完成する（図２４参
照）。
【００７８】上記実施例６では、コンタクト孔１１直下
のＰ+型ベース領域１８およびＰ+型ソース・ドレイン領
域３７下層にＰ+型拡散領域４４を形成するため、コン
タクト孔１１直下の高濃度領域が厚くなりコンタクト抵
抗が低減できる。このＰ+型拡散領域４４の形成により
図２６に示すように、下層のＰ型外部ベース領域１９お
よび第２のソース・ドレイン領域３８の幅が狭くなる。
このためＰ型拡散領域４５の形成により、低濃度領域の
幅が狭くなるのを防止して、ベース・コレクタ容量およ
びソース・ドレイン容量の低減を図る。さらにＰ型拡散
領域４５とＰ+型拡散領域４４とは、同一レジストパタ
ーン４６を用いたイオン注入により連続形成でき、容易
に製造できる。
のＰ+型ベース領域１８およびＰ+型ソース・ドレイン領
域３７下層にＰ+型拡散領域４４を形成するため、コン
タクト孔１１直下の高濃度領域が厚くなりコンタクト抵
抗が低減できる。このＰ+型拡散領域４４の形成により
図２６に示すように、下層のＰ型外部ベース領域１９お
よび第２のソース・ドレイン領域３８の幅が狭くなる。
このためＰ型拡散領域４５の形成により、低濃度領域の
幅が狭くなるのを防止して、ベース・コレクタ容量およ
びソース・ドレイン容量の低減を図る。さらにＰ型拡散
領域４５とＰ+型拡散領域４４とは、同一レジストパタ
ーン４６を用いたイオン注入により連続形成でき、容易
に製造できる。
【００７９】なお、上記実施例６では、上記実施例５で
示したＢｉＣＭＯＳ装置にＰ+型拡散領域４４およびＰ
型拡散領域４５を設けたものを示したが、上記実施例１
〜４のバイポーラトランジスタのいずれのものにも適用
でき、バイポーラトランジスタのベース領域のコンタク
ト抵抗が低減でき、しかもベース・コレクタ容量も低減
できる。
示したＢｉＣＭＯＳ装置にＰ+型拡散領域４４およびＰ
型拡散領域４５を設けたものを示したが、上記実施例１
〜４のバイポーラトランジスタのいずれのものにも適用
でき、バイポーラトランジスタのベース領域のコンタク
ト抵抗が低減でき、しかもベース・コレクタ容量も低減
できる。
【００８０】
【発明の効果】以上のように、この発明によれば、バイ
ポーラトランジスタの高濃度の外部ベース領域の下層に
低濃度の外部ベース領域を設けたため、ベース・コレク
タ容量が低減され、半導体装置の動作速度が高速化され
る。また、低濃度と高濃度との２つの外部ベース領域
を、同一マスクを用いたイオン注入で連続して形成する
ため、高速化された半導体装置を容易に製造できる。
ポーラトランジスタの高濃度の外部ベース領域の下層に
低濃度の外部ベース領域を設けたため、ベース・コレク
タ容量が低減され、半導体装置の動作速度が高速化され
る。また、低濃度と高濃度との２つの外部ベース領域
を、同一マスクを用いたイオン注入で連続して形成する
ため、高速化された半導体装置を容易に製造できる。
【００８１】また、真性ベース領域と低濃度の外部ベー
ス領域とを同一拡散層で形成したため、ベース領域の形
成工程が簡略となり、高速化された半導体装置を容易に
製造できる。
ス領域とを同一拡散層で形成したため、ベース領域の形
成工程が簡略となり、高速化された半導体装置を容易に
製造できる。
【００８２】また、真性ベース領域と低濃度の外部ベー
ス領域とを同一のエピタキシャル層で形成したため、薄
く均一な濃度のベース領域が形成され、ベース・コレク
タ容量の低減化と安定化が図れ、半導体装置の動作速度
が高速化され、信頼性も向上する。
ス領域とを同一のエピタキシャル層で形成したため、薄
く均一な濃度のベース領域が形成され、ベース・コレク
タ容量の低減化と安定化が図れ、半導体装置の動作速度
が高速化され、信頼性も向上する。
【００８３】また、エミッタ領域直下の真性ベース領域
とコレクタ領域との接合部に、コレクタ領域よりも高濃
度な拡散領域を設けたため、エミッタ領域直下のベース
幅を狭くできるとともに、ベース広がり効果を防止し、
コレクタ抵抗も低減できる、特性および信頼性の向上し
た半導体装置が得られる。さらに、このような拡散領域
は、エミッタ領域と同一マスクを用いたイオン注入によ
り連続形成できるため、上記効果を持つ半導体装置を容
易に製造できる。
とコレクタ領域との接合部に、コレクタ領域よりも高濃
度な拡散領域を設けたため、エミッタ領域直下のベース
幅を狭くできるとともに、ベース広がり効果を防止し、
コレクタ抵抗も低減できる、特性および信頼性の向上し
た半導体装置が得られる。さらに、このような拡散領域
は、エミッタ領域と同一マスクを用いたイオン注入によ
り連続形成できるため、上記効果を持つ半導体装置を容
易に製造できる。
【００８４】また、エミッタ領域直下のベース濃度を高
くする活性ベース領域を設けたため、リーク電流の発生
を防止してコレクタ・エミッタ間の耐圧の向上した信頼
性の高い半導体装置が得られる。さらに、エミッタ領域
直下の上記拡散領域、活性ベース領域、およびエミッタ
領域は同一マスクを用いたイオン注入により連続形成で
きるため、半導体装置を容易に製造できる。
くする活性ベース領域を設けたため、リーク電流の発生
を防止してコレクタ・エミッタ間の耐圧の向上した信頼
性の高い半導体装置が得られる。さらに、エミッタ領域
直下の上記拡散領域、活性ベース領域、およびエミッタ
領域は同一マスクを用いたイオン注入により連続形成で
きるため、半導体装置を容易に製造できる。
【００８５】また、拡散定数の大小２種の不純物によ
り、低濃度の外部ベース領域と高濃度の外部ベース領域
とをそれぞれ形成するため、外部ベース領域が半導体基
板上に形成した膜からの不純物拡散によって形成される
半導体装置にも、低濃度の外部ベース領域が容易に形成
でき、ベース・コレクタ容量が低減でき高速化が図れ
る。
り、低濃度の外部ベース領域と高濃度の外部ベース領域
とをそれぞれ形成するため、外部ベース領域が半導体基
板上に形成した膜からの不純物拡散によって形成される
半導体装置にも、低濃度の外部ベース領域が容易に形成
でき、ベース・コレクタ容量が低減でき高速化が図れ
る。
【００８６】また、低濃度の外部ベース領域の不純物濃
度を、これに接するコレクタ領域の不純物濃度とほぼ等
しくしたため、ベース・コレクタ容量を効果的に低減で
きる。
度を、これに接するコレクタ領域の不純物濃度とほぼ等
しくしたため、ベース・コレクタ容量を効果的に低減で
きる。
【００８７】また、低濃度の外部ベース領域の幅を０．
１〜１．０μｍで形成したため、空乏層が電圧印加時に
高濃度の外部ベース領域に達することなく、ベース・コ
レクタ容量を効果的に低減できる。
１〜１．０μｍで形成したため、空乏層が電圧印加時に
高濃度の外部ベース領域に達することなく、ベース・コ
レクタ容量を効果的に低減できる。
【００８８】また、ＢｉＣＭＯＳ装置において、低濃度
の外部ベース領域と低濃度の第２のソース・ドレイン領
域とを設けたために、ベース・コレクタ容量とソース・
ドレイン容量とが低減でき、ＢｉＣＭＯＳ装置の高速化
が図れる。さらに、低濃度の外部ベース領域と低濃度の
第２のソース・ドレイン領域とは、同一マスクでイオン
注入により同時に形成できるため、上記効果を持つＢｉ
ＣＭＯＳ装置が容易に製造できる。
の外部ベース領域と低濃度の第２のソース・ドレイン領
域とを設けたために、ベース・コレクタ容量とソース・
ドレイン容量とが低減でき、ＢｉＣＭＯＳ装置の高速化
が図れる。さらに、低濃度の外部ベース領域と低濃度の
第２のソース・ドレイン領域とは、同一マスクでイオン
注入により同時に形成できるため、上記効果を持つＢｉ
ＣＭＯＳ装置が容易に製造できる。
【００８９】また、コンタクト孔直下のベース領域に、
コンタクト抵抗低減用となる高濃度拡散領域と、ベース
・コレクタ容量低減用となる低濃度拡散領域とを設けた
ため、コンタクト抵抗低減とベース・コレクタ容量低減
との２つの効果を併せ持つ半導体装置が得られる。さら
に、低濃度拡散領域と高濃度拡散領域とは、同一マスク
を用いたイオン注入により連続形成できるため、上記効
果を持つ半導体装置が容易に製造できる。
コンタクト抵抗低減用となる高濃度拡散領域と、ベース
・コレクタ容量低減用となる低濃度拡散領域とを設けた
ため、コンタクト抵抗低減とベース・コレクタ容量低減
との２つの効果を併せ持つ半導体装置が得られる。さら
に、低濃度拡散領域と高濃度拡散領域とは、同一マスク
を用いたイオン注入により連続形成できるため、上記効
果を持つ半導体装置が容易に製造できる。
【００９０】また、ＢｉＣＭＯＳ装置において、ＭＯＳ
トランジスタにもコンタクト孔直下のソース・ドレイン
領域に低濃度拡散領域と高濃度拡散領域とを設けたた
め、ＭＯＳトランジスタ側でもコンタクト抵抗低減とソ
ース・ドレイン容量低減との効果を持ち、高速化され、
信頼性の向上したＢｉＣＭＯＳ装置が得られる。さら
に、ＭＯＳトランジスタ側の高濃度（低濃度）拡散領域
はバイポーラトランジスタ側のそれと同時形成できるた
め、上記効果を持つＢｉＣＭＯＳ装置が容易に製造でき
る。
トランジスタにもコンタクト孔直下のソース・ドレイン
領域に低濃度拡散領域と高濃度拡散領域とを設けたた
め、ＭＯＳトランジスタ側でもコンタクト抵抗低減とソ
ース・ドレイン容量低減との効果を持ち、高速化され、
信頼性の向上したＢｉＣＭＯＳ装置が得られる。さら
に、ＭＯＳトランジスタ側の高濃度（低濃度）拡散領域
はバイポーラトランジスタ側のそれと同時形成できるた
め、上記効果を持つＢｉＣＭＯＳ装置が容易に製造でき
る。
【図１】 この発明の実施例１による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図２】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図３】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図４】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図５】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図６】 この発明の実施例１による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図７】 この発明の実施例２による半導体装置の構造
を示す断面図である。
を示す断面図である。
【図８】 この発明の実施例２による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図９】 この発明の実施例２による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図１０】 この発明の実施例２による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１１】 この発明の実施例２による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１２】 この発明の実施例３による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図１３】 この発明の実施例３による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１４】 この発明の実施例３による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１５】 この発明の実施例３による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１６】 この発明の実施例３による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１７】 この発明の実施例４による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図１８】 この発明の実施例４による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図１９】 この発明の実施例４による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図２０】 この発明の実施例４による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図２１】 この発明の実施例４による半導体装置の製
造方法の一工程を示す断面図である。
造方法の一工程を示す断面図である。
【図２２】 この発明の実施例５による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図２３】 この発明の実施例５による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図２４】 この発明の実施例６による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図２５】 この発明の実施例６による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図２６】 この発明の実施例６の効果を説明する断面
図である。
図である。
【図２７】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図２８】 従来の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図２９】 従来の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図３０】 従来の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図３１】 従来の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図３２】 従来の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図３３】 従来の半導体装置の動作を説明する断面図
である。
である。
１ 半導体装置、２ 第１導電型の埋め込み層（コレク
タ領域）、３ 第１導電型のエピタキシャル層（コレク
タ領域）、４ コレクタ電極引き出し層（コレクタ領
域）、９ エミッタ領域、１０ 層間絶縁膜、１１ コ
ンタクト孔、１３，１６ レジストマスク、１７ 真性
ベース領域、１８ 高濃度の外部ベース領域、１９ 低
濃度の外部ベース領域、２０ 拡散層としてのベース領
域、２１ 第１導電型の拡散領域、２２ 第２導電型の
エピタキシャル層（ベース領域）、２３ 活性ベース領
域、２４ 分離領域、２６ 真性ベース領域、２７ 高
濃度の外部ベース領域、２８ 低濃度の外部ベース領
域、２９ エミッタ領域、３１ ベース引き出し電極、
３４ 第１導電型のウエル領域、３７ 高濃度のソース
・ドレイン領域、３８ 低濃度の第２のソース・ドレイ
ン領域、４０ ゲート絶縁膜、４１ ゲート電極、４３
レジストマスク、４４ 高濃度拡散領域、４５ 低濃
度拡散領域、４６ レジストマスク。
タ領域）、３ 第１導電型のエピタキシャル層（コレク
タ領域）、４ コレクタ電極引き出し層（コレクタ領
域）、９ エミッタ領域、１０ 層間絶縁膜、１１ コ
ンタクト孔、１３，１６ レジストマスク、１７ 真性
ベース領域、１８ 高濃度の外部ベース領域、１９ 低
濃度の外部ベース領域、２０ 拡散層としてのベース領
域、２１ 第１導電型の拡散領域、２２ 第２導電型の
エピタキシャル層（ベース領域）、２３ 活性ベース領
域、２４ 分離領域、２６ 真性ベース領域、２７ 高
濃度の外部ベース領域、２８ 低濃度の外部ベース領
域、２９ エミッタ領域、３１ ベース引き出し電極、
３４ 第１導電型のウエル領域、３７ 高濃度のソース
・ドレイン領域、３８ 低濃度の第２のソース・ドレイ
ン領域、４０ ゲート絶縁膜、４１ ゲート電極、４３
レジストマスク、４４ 高濃度拡散領域、４５ 低濃
度拡散領域、４６ レジストマスク。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06
Claims (20)
- 【請求項１】 半導体基板に、第１導電型のコレクタ領
域と、低濃度の真性ベース領域および電極引き出し層と
なる高濃度の外部ベース領域を有する第２導電型のベー
ス領域と、第１導電型のエミッタ領域とを有するバイポ
ーラトランジスタを含む半導体装置において、上記高濃
度の外部ベース領域の下層に、上記ベース領域の一部と
なる第２導電型の低濃度の外部ベース領域を設けたこと
を特徴とする半導体装置。 - 【請求項２】 半導体基板上にコレクタ領域の一部とな
る第１導電型の埋め込み層を形成し、この埋め込み層の
表面に同じくコレクタ領域の一部となる第１導電型のエ
ピタキシャル層を形成する工程と、上記エピタキシャル
層の所定領域に、レジストマスクを用いたイオン注入に
より第２導電型の低濃度の外部ベース領域を形成し、さ
らにこの低濃度の外部ベース領域内に、上記レジストマ
スクと同一マスクを用いたイオン注入により第２導電型
の高濃度の外部ベース領域を形成する工程と、上記低濃
度の外部ベース領域に接続させて上記エピタキシャル層
の所定領域にイオン注入により第２導電型の真性ベース
領域を形成する工程と、上記真性ベース領域内に第１導
電型のエミッタ領域を形成する工程とを含むことを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 真性ベース領域と低濃度の外部ベース領
域とを同一拡散層で形成したことを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 半導体基板上にコレクタ領域の一部とな
る第１導電型の埋め込み層を形成し、この埋め込み層の
表面に同じくコレクタ領域の一部となる第１導電型のエ
ピタキシャル層を形成する工程と、上記エピタキシャル
層の所定領域に、イオン注入によりベース領域となる第
２導電型の拡散層を形成する工程と、上記拡散層内に、
イオン注入により第２導電型の高濃度の外部ベース領域
を形成する工程と、上記拡散層内に、第１導電型のエミ
ッタ領域を形成する工程とを含むことを特徴とする請求
項３記載の半導体装置の製造方法。 - 【請求項５】 真性ベース領域と低濃度の外部ベース領
域とを同一の第２導電型のエピタキシャル層で形成し、
このエピタキシャル層分離用の第１導電型の分離領域を
設けたことを特徴とする請求項１記載の半導体装置。 - 【請求項６】 半導体基板上にコレクタ領域の一部とな
る第１導電型の埋め込み層を形成し、この埋め込み層の
表面に同じくコレクタ領域の一部となる第１導電型のエ
ピタキシャル層を形成する工程と、上記第１導電型のエ
ピタキシャル層上にベース領域となる第２導電型のエピ
タキシャル層を形成する工程と、分離領域を形成した
後、上記第２導電型のエピタキシャル層内に、イオン注
入により第２導電型の高濃度の外部ベース領域を形成す
る工程と、上記第２導電型のエピタキシャル層内に、第
１導電型のエミッタ領域を形成する工程とを含むことを
特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 エミッタ領域直下の真性ベース領域とコ
レクタ領域との接合部に、上記コレクタ領域よりも高濃
度の第１導電型の拡散領域を設けたことを特徴とする請
求項３または５記載の半導体装置。 - 【請求項８】 レジストマスクを用いたイオン注入によ
り、ベース領域と第１導電型のエピタキシャル層との接
合部に、上記第１導電型のエピタキシャル層よりも高濃
度の第１導電型の拡散領域を形成し、続いて上記レジス
トマスクと同一マスクを用いたイオン注入により、上記
ベース領域内にエミッタ領域を形成する工程を含むこと
を特徴とする請求項４または６記載の半導体装置の製造
方法。 - 【請求項９】 エピタキシャル層で形成される真性ベー
ス領域内のエミッタ領域直下部分に、上記エピタキシャ
ル層よりも高濃度の第２導電型の活性ベース領域を設
け、この活性ベース領域とコレクタ領域との接合部に、
上記コレクタ領域よりも高濃度の第１導電型の拡散領域
を設けたことを特徴とする請求項５記載の半導体装置。 - 【請求項１０】 レジストマスクを用いたイオン注入に
より、ベース領域となる第２導電型のエピタキシャル層
と第１導電型のエピタキシャル層との接合部に、上記第
１導電型のエピタキシャル層よりも高濃度の第１導電型
の拡散領域を形成し、続いて上記レジストマスクと同一
マスクを用いたイオン注入により、上記第１導電型の拡
散領域と接するように第２導電型のエピタキシャル層内
に、この第２導電型のエピタキシャル層よりも高濃度の
第２導電型の活性ベース領域を形成し、さらに上記レジ
ストマスクと同一マスクを用いたイオン注入により、上
記活性ベース領域内に第１導電型のエミッタ領域を形成
する工程を含むことを特徴とする請求項６記載の半導体
装置の製造方法。 - 【請求項１１】 導電型を決定する第２導電型の不純物
が、高濃度の外部ベース領域と低濃度の外部ベース領域
とにおいてその種類および拡散定数が異なり、上記拡散
定数の小さい不純物により上記高濃度の外部ベース領域
を、上記拡散定数の大きい不純物により上記低濃度の外
部ベース領域をそれぞれ形成したことを特徴とする請求
項１記載の半導体装置。 - 【請求項１２】 半導体基板上にコレクタ領域の一部と
なる第１導電型の埋め込み層を形成し、この埋め込み層
の表面に同じくコレクタ領域の一部となる第１導電型の
エピタキシャル層を形成する工程と、上記半導体基板上
に、拡散定数が大小異なる２種類の第２導電型の不純物
がイオン注入により導入されたポリシリコン膜から成る
ベース引き出し電極を形成する工程と、イオン注入によ
り上記エピタキシャル層内に第２導電型の真性ベース領
域を形成する工程と、上記真性ベース領域内に第１導電
型のエミッタ領域を形成する工程と、上記ベース引き出
し電極からの熱拡散により、上記エピタキシャル層内
に、上記真性ベース領域に接続する低濃度の外部ベース
領域と高濃度の外部ベース領域とを形成する工程とを含
むことを特徴とする請求項１１記載の半導体装置の製造
方法。 - 【請求項１３】 第２導電型の低濃度の外部ベース領域
の不純物濃度と、この低濃度の外部ベース領域に接する
第１導電型のコレクタ領域の不純物濃度とがほぼ等しい
ことを特徴とする請求項１、３、５、７、９または１１
のいずれかに記載の半導体装置。 - 【請求項１４】 低濃度の外部ベース領域の幅を０．１
〜１．０μｍで形成したことを特徴とする請求項１、
３、５、７、９、１１または１３のいずれかに記載の半
導体装置。 - 【請求項１５】 半導体基板上にバイポーラトランジス
タとＭＯＳトランジスタとが混載され、第２導電型の低
濃度の第２のソース・ドレイン領域を第２導電型の高濃
度のソース・ドレイン領域の下層に設けたことを特徴と
する請求項１記載の半導体装置。 - 【請求項１６】 半導体基板に第１導電型のコレクタ領
域および第１導電型のウエル領域を形成する工程と、上
記ウエル領域上の所定領域にゲート絶縁膜を介してゲー
ト電極を形成する工程と、レジストマスクを用いたイオ
ン注入により、上記コレクタ領域の所定領域に第２導電
型の低濃度の外部ベース領域を、上記ウエル領域の上記
ゲート電極両側に第２導電型の低濃度の第２のソース・
ドレイン領域を、同時に形成する工程と、続いて上記レ
ジストマスクと同一マスクを用いたイオン注入により、
上記低濃度の外部ベース領域内に第２導電型の高濃度の
外部ベース領域を、上記第２のソース・ドレイン領域内
に第２導電型の高濃度のソース・ドレイン領域を、同時
に形成する工程と、上記低濃度の外部ベース領域に接続
させて上記コレクタ領域内の所定領域に、イオン注入に
より第２導電型の真性ベース領域を形成する工程と、上
記真性べース領域内に第１導電型のエミッタ領域を形成
する工程とを含むことを特徴とする請求項１５記載の半
導体装置の製造方法。 - 【請求項１７】 電極引き出しのためのコンタクト孔が
設けられた層間絶縁膜が形成され、上記コンタクト孔直
下の高濃度の外部ベース領域下層に、第２導電型の高濃
度拡散領域を設け、上記コンタクト孔直下の低濃度の外
部ベース領域下層に、第２導電型の低濃度拡散領域を設
けたことを特徴とする請求項１、３、５、７、９、１
１、１３または１４のいずれかに記載の半導体装置。 - 【請求項１８】 第１導電型のコレクタ領域、第２導電
型のベース領域および第１導電型のエミッタ領域が形成
された半導体基板上の全面に層間絶縁膜を形成し、この
層間絶縁膜を選択的にエッチング除去してコンタクト孔
を形成する工程と、レジストマスクを用いたイオン注入
により、上記コンタクト孔直下の低濃度の外部ベース領
域下層に第２導電型の低濃度拡散領域を形成し、さらに
上記レジストマスクと同一マスクを用いたイオン注入に
より、上記コンタクト孔直下の高濃度の外部ベース領域
下層に第２導電型の高濃度拡散層を形成する工程とを含
むことを特徴とする請求項２、４、６、８または１０の
いずれかに記載の半導体装置の製造方法。 - 【請求項１９】 電極引き出しのためのコンタクト孔が
設けられた層間絶縁膜が形成され、上記コンタクト孔直
下の高濃度の外部ベース領域下層、および上記コンタク
ト孔直下の高濃度のソース・ドレイン領域下層に、第２
導電型の高濃度拡散領域を設け、上記コンタクト孔直下
の低濃度の外部ベース領域下層、および上記コンタクト
孔直下の低濃度の第２のソース・ドレイン領域下層に、
第２導電型の低濃度拡散領域を設けたことを特徴とする
請求項１５記載の半導体装置。 - 【請求項２０】 第１導電型のコレクタ領域、エミッタ
領域と、第２導電型のベース領域、ソース・ドレイン領
域と、ゲート電極とが形成された半導体基板上の全面に
層間絶縁膜を形成し、この層間絶縁膜を選択的にエッチ
ング除去してコンタクト孔を形成する工程と、レジスト
マスクを用いたイオン注入により、上記コンタクト孔直
下の低濃度の外部ベース領域下層、および上記コンタク
ト孔直下の低濃度の第２のソース・ドレイン領域下層
に、第２導電型の低濃度拡散領域を形成し、さらに上記
レジストマスクと同一マスクを用いたイオン注入によ
り、上記コンタクト孔直下の高濃度の外部ベース領域下
層、および上記コンタクト孔直下の高濃度のソース・ド
レイン領域下層に、第２導電型の高濃度拡散領域を形成
する工程とを含むことを特徴とする請求項１６記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12899794A JPH07335662A (ja) | 1994-06-10 | 1994-06-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12899794A JPH07335662A (ja) | 1994-06-10 | 1994-06-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335662A true JPH07335662A (ja) | 1995-12-22 |
Family
ID=14998589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12899794A Pending JPH07335662A (ja) | 1994-06-10 | 1994-06-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119344A (ja) * | 2009-12-01 | 2011-06-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012244098A (ja) * | 2011-05-24 | 2012-12-10 | Semiconductor Components Industries Llc | 半導体装置及びその製造方法 |
-
1994
- 1994-06-10 JP JP12899794A patent/JPH07335662A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119344A (ja) * | 2009-12-01 | 2011-06-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012244098A (ja) * | 2011-05-24 | 2012-12-10 | Semiconductor Components Industries Llc | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484388A (en) | Method for manufacturing semiconductor Bi-CMOS device | |
| KR100230610B1 (ko) | 자기정렬된 웰탭을 지니는 bicmos 디바이스 및 그 제조방법 | |
| JPH0315346B2 (ja) | ||
| US5389553A (en) | Methods for fabrication of transistors | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US5837590A (en) | Isolated vertical PNP transistor without required buried layer | |
| JP3126766B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| JPH07335662A (ja) | 半導体装置およびその製造方法 | |
| JP2982420B2 (ja) | 半導体集積回路装置 | |
| US5506156A (en) | Method of fabricating bipolar transistor having high speed and MOS transistor having small size | |
| JP2633559B2 (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| US6337252B1 (en) | Semiconductor device manufacturing method | |
| JPH0621357A (ja) | 逆電圧に強いバイポーラトランジスタの製造法 | |
| JP2528926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPH03116774A (ja) | 半導体装置の製造方法 | |
| JPH09223746A (ja) | 半導体装置 | |
| KR101044325B1 (ko) | 표준 ｃｍｏｓ 공정을 이용한 바이씨모스 소자 및 그 제조방법 | |
| KR940007454B1 (ko) | 반도체장치의 제조방법 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPH05129535A (ja) | 半導体集積回路とその製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |