KR940007454B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR940007454B1 KR940007454B1 KR1019910018041A KR910018041A KR940007454B1 KR 940007454 B1 KR940007454 B1 KR 940007454B1 KR 1019910018041 A KR1019910018041 A KR 1019910018041A KR 910018041 A KR910018041 A KR 910018041A KR 940007454 B1 KR940007454 B1 KR 940007454B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- type
- field oxide
- manufacturing
- semiconductor device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도 a~f는 본 발명에 따른 바이폴라 트랜지스터의 제조공정을 나타내는 단면도.
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 항복전압을 개선한 바이폴라 트랜지스터의 제조방법에 관한 것이다.
최근 반도체 집적회로에서 바이폴라 트랜지스터는 BiCMOS 기술의 부상과 더불어 고속화가 요구되는 디바이스에 널리 사용되고 있으며, 또, 집적도를 향상시키기 위해 소자면적을 최소화로 하기 때문에 소자의 신뢰성 확보나 항복전압 등이 취약해진다.
특히, 바이폴라 트랜지스터에서는 구동력을 높이기 위해 에미터와 콜렉터의 농도를 증가시키므로 콜렉터와 베이스 접합에서의 항복이 가장 큰 문제로 나타난다.
그리고 일반적인 바이폴라 트랜지스터의 제조공정을 살펴보면, N웰(well)영역 상부에 LOCOS(Local Oxide of Silicon) 절연분리 영역을 형성한 다음에 베이스 이온주입을 하고 에미터 이온주입을 하기 때문에 필드산화막과 베이스 활성영역간의 곡률(curvature)이 가장 큰 부분에 일레트릭 필드(electric field)가 강하게 가해지며 그래서 항복이 쉽게 일어나 고내압화 및 고신뢰성을 확보하기가 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위해 발명된 것으로, 반도체장치의 콜렉터-에미터 및 콜렉터-베이스 사이에 접합항복전압을 증가시켜 소자의 고신뢰성 및 고내압화를 이룩하며 집적도를 증가시킬 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 기판상에 형성되는 베이스영역 형성공정중에서, 능동소자 절연을 위한 필드산화막을 형성하기 전에 포토마스크를 사용하여 베이스 확산층 가장자리의 필드산화막 아래에 일정한 거리를 두고 베이스와 같은 도전형의 물질을 이온주입하여 베이스접합의 곡률(curvature)을 키워 주는 P형의 확산층을 형성함으로써 항복전압을 향상시키는 것을 특징으로 한다.
이하, 예시도면을 참조하면서 본 발명의 1실시예를 상세히 설명한다.
제 1 도 a-f는 바이폴라 트랜지스터의 제조공정을 나타내는 단면도로, 먼저 비저항이 15-20Ω·㎝인 P형 기판(1) 상부에 비소(As)나 안티몬(Sb)을 도우즈(dose) 2-3E15ionsㆍ㎠, 에너지 50-100KeV의 상태로 이온주입하고 열처리하여 n+형 매몰층(2)를 형성하고 동시에 붕소(B)를 도우즈 1E13-1E14ions/㎠, 에너지 80KeV로 이온주입하고 열처리하여 P+형 매몰층(10)을 각각 형성하고, 그 상부에 1-5㎛ 정도의 에피택셜층(3, 11)를 성장하고, 거기에 도우즈 1E12-1E13ions/㎠인 n형의 도전형을 지닌 불순물을 주입하여 n형 웰(well)을 형성하고, 이 n형 웰(3)을 절연분리하기 위해, 도우즈 1E12-1E13ions/㎠인 P형 불순물을 주입하여, 상기 n형 웰과는 반대 도전형의 P형 웰(11)을 형성하고 이어 질화막 증착시에 발생하는 응력(stress)을 극복하기 위해 300Å 정도의 얇은 산화막(4)을 형성하고 그 상부에 1500Å 정도의 질화막(5)를 증착하고 사진식각공정을 통해 능동소자영역을 형성한다[제 1 도 a].
이어 상기 질화막(5) 상부에 포토레지스터(6)을 도포하고 사진공정을 거쳐 포토레지스터패턴을 형성하고 [제 1 도 b], 필드산화막과 베이스접합영역 사이에 곡률을 키워 항복이 쉽게 일어나지 않게 하기 위해 베이스와 같은 도전형의 불순물을 도우즈 1E13-1E14ions/㎠로 이온주입한 다음 능동소자 절연을 위한 필드 산화막(9)을 4000-6000Å정도 형성한다.
그리고 상기 필드산화막 형성전에 이온주입한 물질은 활성화되어 P형 도전형의 활성층(8)을 형성한다[제1도 c].
이어 베이스영역(13)을 형성하기 위해 P형 도전형의 불순물을 도우즈 1-5 13ions/㎠로 이온주입하고 계속해서 콜렉터영역(12)을 형성하기 위해 N+매몰층(2)과 같은 도전형의 불순물은 도우즈 5E15ions/㎠로 이온주입하고, 베이스접촉부(14)를 위해 콜렉터와 에미터의 반대 도전형을 갖는 불순물을 사진식각공정 후 도우즈 3-6Eions/㎠로 이온주입하여 베이스활성층(13)을 형성하고, 상기 베이스영역내에 에미터영역을 형성하기 위해 콜렉터와 같은 도전형의 불순물을 도우즈 5-8E15ions/㎠로 이온주입하여 에미터 활성층(15)을 형성한다[제1도 d].
이어 통상의 방법으로 제 1 절연막(16)을 2000Å 정도 제 2 절연막(17)은 6000Å정도 증착시키고, 사진식각공정을 통해 각각 베이스전극(18)과 에미터전극(19) 및 콜렉터전극(20)을 형성한다[제 1 도 e].
제1도 f는 본 발명의 제조공정에 따라 형성한 완성된 소자의 단면도이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 베이스영역의 곡률(curvature)을 키우기 위해 베이스와 같은 도전형을 불순물을 필드산화막 형성전에 이온주입하므로 항복전압이 개선되어 소자의 신뢰성과 고내압을 확보할 수 있다.
Claims (2)
- 반도체기판(1)상의 고불순물 농도의 n형 및 P형 매몰층(2, 10)과 이 매몰층 상부에 저불순물 농도로 형성된 n웰(2)과 P웰(11)로 이루어진 바이폴라 트랜지스터의 제조방법에 있어서, 능동소자 절연을 위한 필드산화막(9)을 형성하기 전에 포토마스크를 이용하여 베이스 확산층(13) 가장자리의 필드산화막 아래에 일정한 거리를 두고 베이스와 같은 도전형의 물질을 이온주입하여 베이스접합의 곡률을 키워주는 P형 확산층(8)을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1 항에 있어서, 상기 베이스영역의 곡률을 키워주는 활성층(8)을 형성하기 위해 불순물은 붕소(B), 도우즈 1E13-14ions/㎠ 에너지 30-80KeV 상태로 주입하는 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018041A KR940007454B1 (ko) | 1991-10-14 | 1991-10-14 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018041A KR940007454B1 (ko) | 1991-10-14 | 1991-10-14 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930009110A KR930009110A (ko) | 1993-05-22 |
| KR940007454B1 true KR940007454B1 (ko) | 1994-08-18 |
Family
ID=19321214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910018041A KR940007454B1 (ko) | 1991-10-14 | 1991-10-14 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007454B1 (ko) |
-
1991
- 1991-10-14 KR KR1019910018041A patent/KR940007454B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009110A (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161417A (en) | Method of making CMOS structure with retarded electric field for minimum latch-up | |
| US4667393A (en) | Method for the manufacture of semiconductor devices with planar junctions having a variable charge concentration and a very high breakdown voltage | |
| KR940009357B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6420771B2 (en) | Trench isolated bipolar transistor structure integrated with CMOS technology | |
| US4761384A (en) | Forming retrograde twin wells by outdiffusion of impurity ions in epitaxial layer followed by CMOS device processing | |
| KR100200059B1 (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법 | |
| US5081517A (en) | Mixed technology integrated circuit comprising CMOS structures and efficient lateral bipolar transistors with a high early voltage and fabrication thereof | |
| KR19980079503A (ko) | 접속 주입부를 사용한 반도체 장치 및 그 제조 방법 | |
| US5556796A (en) | Self-alignment technique for forming junction isolation and wells | |
| US5629558A (en) | Semiconductor diode integrated with bipolar/CMOS/DMOS technology | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| US4724221A (en) | High-speed, low-power-dissipation integrated circuits | |
| US5581112A (en) | Lateral bipolar transistor having buried base contact | |
| KR0182030B1 (ko) | 바이시모스 트랜지스터 및 그 제조 방법 | |
| JPH08195399A (ja) | 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ | |
| KR940007454B1 (ko) | 반도체장치의 제조방법 | |
| US4943536A (en) | Transistor isolation | |
| JP2000058665A (ja) | 半導体装置及びその製造方法 | |
| KR930010119B1 (ko) | 상보형 쌍극 트랜지스터 | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| KR0175990B1 (ko) | 바이폴라트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR100190003B1 (ko) | 고전압용 반도체 소자 | |
| EP0385906B1 (en) | Method of forming a lateral PNP transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |