JPS5992560A - 耐放射線半導体集積回路装置 - Google Patents
耐放射線半導体集積回路装置Info
- Publication number
- JPS5992560A JPS5992560A JP57202151A JP20215182A JPS5992560A JP S5992560 A JPS5992560 A JP S5992560A JP 57202151 A JP57202151 A JP 57202151A JP 20215182 A JP20215182 A JP 20215182A JP S5992560 A JPS5992560 A JP S5992560A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- radiation
- transistor
- electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分骨〕
本発明は集積注入型論理回路（ＩＩＬ・・・・・・Ｉｎ
ｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ
）を構成する半導体集積回路装置に係わり、とくにＴ線
、電子線などの電離性放射線照射に対して特性劣化を少
なくするための手段を有するものに関する。
ｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ
）を構成する半導体集積回路装置に係わり、とくにＴ線
、電子線などの電離性放射線照射に対して特性劣化を少
なくするための手段を有するものに関する。
バイポーラ型半導体集積回路装置、とくに第１め９表面
再結合速度が増加して、ｎ型）Ｗｉ２をコレクタ、ｐ型
Ｊ＠３をベース、ｎ＋型層４をエミッタとする逆方向ｎ
ｐｎ トランジスタもしくはｎ型層２をベースとする横
方向ｐｎｐ ｔ−ランジスタなどの各トランジスタの電
流利得βが低電流部で著しく低下する。第２図は横方向
ｐｎｐ ）ランジスタの電流利得βの特性変化の例を示
すもので、２００は照射前、３００は照射後を示す。こ
のような電流利得βの低下のため、従来の構造では照射
量が１０”Ｒａｄ以下でも回路動作不良を起こした。
再結合速度が増加して、ｎ型）Ｗｉ２をコレクタ、ｐ型
Ｊ＠３をベース、ｎ＋型層４をエミッタとする逆方向ｎ
ｐｎ トランジスタもしくはｎ型層２をベースとする横
方向ｐｎｐ ｔ−ランジスタなどの各トランジスタの電
流利得βが低電流部で著しく低下する。第２図は横方向
ｐｎｐ ）ランジスタの電流利得βの特性変化の例を示
すもので、２００は照射前、３００は照射後を示す。こ
のような電流利得βの低下のため、従来の構造では照射
量が１０”Ｒａｄ以下でも回路動作不良を起こした。
本発明の目的は、かかる従来の欠点を改良し。
放射線耐量の大きいバイポーラ型半導体集積回路装置を
提供することにある。
提供することにある。
低電流部での電流利得の低下は表面再結合速度が大きく
、注入された少数キャリヤ成分が表面に達したとき、再
結合してベース電流成分を増大させることに起因してい
る。したがって２本発明では半導体装置のシリコン層上
部の酸化膜の上にミニ臓とした。これにより表面部に少
数キャリヤが到達しにくい構造となり再結合゛αα酸成
分減少させることができ２等価的にベース電流成分を小
さくできる。これにより電流利得の低下を防止すること
ができる。
、注入された少数キャリヤ成分が表面に達したとき、再
結合してベース電流成分を増大させることに起因してい
る。したがって２本発明では半導体装置のシリコン層上
部の酸化膜の上にミニ臓とした。これにより表面部に少
数キャリヤが到達しにくい構造となり再結合゛αα酸成
分減少させることができ２等価的にベース電流成分を小
さくできる。これにより電流利得の低下を防止すること
ができる。
第３図において、ｎ型エピタキシャル層２の上の酸化１
１俵１の上にＡＩ電極８が、ｐ型ノー３の上の酸化膜１
１の上にＡＩ−＠、電極が、それぞれ形成されているの
が本実施例の特徴である。形成方法は。
１俵１の上にＡＩ電極８が、ｐ型ノー３の上の酸化膜１
１の上にＡＩ−＠、電極が、それぞれ形成されているの
が本実施例の特徴である。形成方法は。
ＡＩ蒸着、エツチングなど通常の集積回路の形成手段を
用いて容易に構成される。ｎ型層２の上の酸化膜１の上
のＡＩ電極８には電子蓄積層１２が出来る程度にする。
用いて容易に構成される。ｎ型層２の上の酸化膜１の上
のＡＩ電極８には電子蓄積層１２が出来る程度にする。
実際には＋５ボルト以上が好ましい。また正の電圧を印
加ｎ型層３の上の酸化膜１１の上のＡＩ電極９には正孔
蓄積層１３が出来る程度に負の電圧（−５〜−１０ｖ）
を印加しておく。実際には一５ボルト以下が好ましい。
加ｎ型層３の上の酸化膜１１の上のＡＩ電極９には正孔
蓄積層１３が出来る程度に負の電圧（−５〜−１０ｖ）
を印加しておく。実際には一５ボルト以下が好ましい。
ｎ型層３とｎ型層２が順方向にバイアスされた場合の少
数キャリアとして正孔はｎ型層へ、電子はｐ型層へ注入
されるが、酸化膜１の直下のシリコン表面部へは電子蓄
積層１２の存在のため逆電低電流部でもほとんど低下し
ない。実施例では酸化膜ｌと１１の厚さを５９ｎｍ以上
に選び、１０ｓＲａｄ以上の放射線耐量を得た。
数キャリアとして正孔はｎ型層へ、電子はｐ型層へ注入
されるが、酸化膜１の直下のシリコン表面部へは電子蓄
積層１２の存在のため逆電低電流部でもほとんど低下し
ない。実施例では酸化膜ｌと１１の厚さを５９ｎｍ以上
に選び、１０ｓＲａｄ以上の放射線耐量を得た。
本発明の第２の実施例を第５図に示す。表面再結合電流
の影響を特に受ける横型ｐｎｐ トランジスタのベース
層となるｎ型層２の上方にのみＡＩ電極８を形成したも
のである。これにより、放射線耐量を大幅に増加させる
ことができる。
の影響を特に受ける横型ｐｎｐ トランジスタのベース
層となるｎ型層２の上方にのみＡＩ電極８を形成したも
のである。これにより、放射線耐量を大幅に増加させる
ことができる。
本発明の第３の実施例を第６図に示す。縦型ｎｐｎトラ
ンジスタのベース層となるｎ型層３の上方にのみＡＩ電
極９を形成したものである。これによっても、放射線耐
量を大幅に増加させることができる。
ンジスタのベース層となるｎ型層３の上方にのみＡＩ電
極９を形成したものである。これによっても、放射線耐
量を大幅に増加させることができる。
以上述べた如く２本発明（こよれば、電離放射紳照射に
よって生じた表面準位に対し、少数キャリヤを表面部に
到達させないようにして表面再結合・間流成分を抑制し
て、結果として耐放射ｍ特性を改善したものである。
よって生じた表面準位に対し、少数キャリヤを表面部に
到達させないようにして表面再結合・間流成分を抑制し
て、結果として耐放射ｍ特性を改善したものである。
このような構造にすることにより１表面部に生
第１図は従来のＩＩＬ素子の断面図、第２図は従来のＴ
ＩＬ素子のβ−■。特性曲線、第３図は本発明の第１の
実施例のＩＩＬ素子の断面図、第４図は本発明の第１の
実施例のβ−■。特性曲線、第５図は本発明の第２の実
施例のＩＩＬ素子の断面図、第６図は本発明の第３の実
施例のＩＩＬ素子の断面図である。 １・・・酸化膜、２・・・ｎ型エピタキシャル層、３・
・・ｐ型層、４・・・ｎ型層、５・・・ｎ型層、６・・
・電極。 ７・・・表面準位、８・・・Ａ！電極、９・・・ＡＩ電
極。 １１・・・酸化膜、５０・・・正電荷、１００電離性放
射線、２００・・・照射前初期特性曲線、３００・・・
照射後特性曲柳、β・・・電流利得、■。・・・コレク
タ電流。 特許出願人 工業技術院長 石 坂 誠 − 第 １ 図 第２図 コし７７ｔシ先 Ｚ ３ 図 篤 ４ 図 ｍ−ＸＣ 第 ５ 図 第 ６ 図
ＩＬ素子のβ−■。特性曲線、第３図は本発明の第１の
実施例のＩＩＬ素子の断面図、第４図は本発明の第１の
実施例のβ−■。特性曲線、第５図は本発明の第２の実
施例のＩＩＬ素子の断面図、第６図は本発明の第３の実
施例のＩＩＬ素子の断面図である。 １・・・酸化膜、２・・・ｎ型エピタキシャル層、３・
・・ｐ型層、４・・・ｎ型層、５・・・ｎ型層、６・・
・電極。 ７・・・表面準位、８・・・Ａ！電極、９・・・ＡＩ電
極。 １１・・・酸化膜、５０・・・正電荷、１００電離性放
射線、２００・・・照射前初期特性曲線、３００・・・
照射後特性曲柳、β・・・電流利得、■。・・・コレク
タ電流。 特許出願人 工業技術院長 石 坂 誠 − 第 １ 図 第２図 コし７７ｔシ先 Ｚ ３ 図 篤 ４ 図 ｍ−ＸＣ 第 ５ 図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板の表面領域に設けられた横方向ｐｎｐ
）ランジスタと、該横方向ｐｎｐ トランジスタのベー
ス領域と共通となり、接地電位とされるコレクタ領域、
核横方向ｐｎｐトランジスタのコレクタ領域と共通とな
るベース領域、及び該ベース領域内に形成されるエミッ
タ領域から成るｎｐｎ ）ランジスタと、該ｐｎｐ ）
ランジスタのエミッタ領域けられ、正の第２の電位とさ
れる第２の電極、もしくは該ｎｐｎトランジスタのベー
ス領域上ｔこ絶縁膜を介して設けられ、負の第３の電位
とされる第３の電極のうち少なくとも一方を有すること
を特許とする耐放射線半導体集積回路装置。 ２、前記第２の電位を＋５ボルト以上とする特許請求の
範囲第１項に記載の耐放射線半導体集積回路装置。 ３、前記第３の電位を一５ボルト以下とする特許請求の
範囲第１珀に記載の耐放射線半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202151A JPS5992560A (ja) | 1982-11-19 | 1982-11-19 | 耐放射線半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202151A JPS5992560A (ja) | 1982-11-19 | 1982-11-19 | 耐放射線半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992560A true JPS5992560A (ja) | 1984-05-28 |
| JPS6245707B2 JPS6245707B2 (ja) | 1987-09-28 |
Family
ID=16452804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202151A Granted JPS5992560A (ja) | 1982-11-19 | 1982-11-19 | 耐放射線半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253479A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の選別方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110692A (zh) * | 2011-01-24 | 2011-06-29 | 中国电子科技集团公司第五十八研究所 | 抗辐照eeprom存储阵列隔离结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501677A (ja) * | 1973-05-07 | 1975-01-09 |
-
1982
- 1982-11-19 JP JP57202151A patent/JPS5992560A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501677A (ja) * | 1973-05-07 | 1975-01-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253479A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の選別方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6245707B2 (ja) | 1987-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372954A (en) | Method of fabricating an insulated gate bipolar transistor | |
| JPS63127572A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| US20020079538A1 (en) | Scr-type electrostatic discharge protection circuit | |
| JPH1050724A (ja) | 半導体装置 | |
| US3513035A (en) | Semiconductor device process for reducing surface recombination velocity | |
| JPH0313748B2 (ja) | ||
| JPS6128236B2 (ja) | ||
| JPS5992560A (ja) | 耐放射線半導体集積回路装置 | |
| JP3046352B2 (ja) | 高速ターンオフサイリスタ構造 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| JPS60187058A (ja) | 半導体装置 | |
| JP3001600B2 (ja) | 半導体装置 | |
| JPS58171853A (ja) | 耐放射線半導体集積回路装置 | |
| JP2763432B2 (ja) | 半導体装置 | |
| JPH0618280B2 (ja) | ショットキバリア半導体装置 | |
| JPS60240156A (ja) | 耐放射線半導体集積回路装置 | |
| JPS63127571A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JPH0587974B2 (ja) | ||
| JPS6155259B2 (ja) | ||
| JPH0411775A (ja) | 半導体装置とその製造方法 | |
| JP2636555B2 (ja) | 半導体装置 | |
| JPS58198908A (ja) | 保護回路を具備した半導体装置 |