JPH06216400A

JPH06216400A - 半導体装置

Info

Publication number: JPH06216400A
Application number: JP732593A
Authority: JP
Inventors: Hitoshi Kamijo; 仁上條; Shigeyasu Takatsuchi; 重靖高槌
Original assignee: Hitachi Ltd; Hitachi Haramachi Electronics Ltd
Current assignee: Hitachi Ltd; Hitachi Power Semiconductor Device Ltd
Priority date: 1993-01-20
Filing date: 1993-01-20
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】電界集中を緩和し高耐圧のダイオードを得る。
またスイッチング後ｎ＋層内に残留するキャリアの数を
少なくするために、ｎ＋層内にライフタイムの短い領域
を形成し、リーク電流の増加及びオン電圧の増加なしに
スイッチング損失を低減すること。【構成】カソード側に低濃度のｎ＋、高濃度のｎ＋＋層
の２層を設けた。またｎ＋層にプロトン注入によるライ
フタイムの短い層７を形成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイオードに係り、特
に高耐圧でかつ損失の小さいダイオードに関する。

【０００２】

【従来の技術】一般にスイッチング用ダイオードはｐ
層，ｎベースが基本である。ｎベースの外側には通常ｎ
＋層を設けている。しかしこのｎ＋層が高濃度であると
電界の集中を起し、耐圧劣化になるため、高耐圧が得ら
れない。逆に低濃度であると、カソード電極とのオーミ
ックコンタクトが悪く、ライフタイムが低くなるため特
性が悪くなるという問題点があった。次に、ダイオード
の損失とは、ダイオードに印加するバイアスを順方向か
ら逆方向に切り換えた時、その瞬間ｎベース内キャリア
がまだ残っており、このキャリアが空乏層の拡がりにと
もない逆方向の過渡電流となって流れるためスイッチン
グ時の損失（スイッチング損失）が発生する。このスイ
ッチング損失を小さくするには、スイッチング後のｎベ
ースに残留するキャリアを減らす必要が有り、従来から
キャリアのライフタイム制御が行われてきた。ライフタ
イム制御法としては従来からの金や白金などを拡散させ
る方法や、ガンマ線や電子線などの放射線を照射する方
法、またプロトンやアルファ粒子を注入するイオン注入
法が知られている。これらの中で特にイオン注入法は、
注入エネルギーで決まるある深さ位置に局所的にイオン
が停止し、その部分に局所的に欠陥を形成するためシリ
コンの深さ方向の部分的なライフタイム制御が可能であ
る。このイオン注入法をダイオードのライフタイム制御
法に用いれば、特定の層だけのライフタイム制御が可能
なためオン電圧上昇を最小限に抑えることが可能であ
る。しかし、プロトン等のイオン注入により形成された
欠陥が局所的に分布する層（イオン注入層）に電圧阻止
状態で空乏層が到達するとリーク電流が急激に増大する
問題がある。これに対し、特開昭55−38058 号ではダイ
オードについて空乏層の外側にプロトン注入による欠陥
を分布させている。

【０００３】

【発明が解決しようとする課題】上記記述は、ｐｎ接合
を有するダイオードについて述べたもので、ｐ＋層，ｎ
層の２層にて形成されるダイオードのｎ層中の空乏層の
外側にプロトン注入による欠陥を局所的に分布させたも
のである。しかし、ｐ，ｎベース，ｎ＋，ｎ＋＋の４層
からなるダイオードについては制限を付ける必要があ
る。空乏層の外側つまりアノード側にはベース層に続い
てｎ＋，ｎ＋＋層が有るが、上記従来技術においてはプ
ロトン注入位置とｎ＋層，ｎ＋＋層との位置関係につい
ては考慮されていない。

【０００４】本発明の目的は電界の集中を避け、信頼性
の高い高耐圧の半導体装置で、さらにオン電圧の増加を
最小限に抑えてスイッチング損失の小さい半導体装置を
作ることである。

【０００５】

【課題を解決するための手段】上記目標を達成するため
に、カソード側の電界集中を避け、主接合を逆バイアス
したときに形成される空乏層の外側でカソード側にある
Ｎ＋層である位置のキャリアの濃度を低下させるような
手段を形成するものである。

【０００６】その手段はダイオードのカソード側を低濃
度のｎ＋、高濃度のｎ＋＋の２層構造とし、さらにカソ
ード側から全面あるいは選択的にプロトン、またはアル
ファ粒子を注入し、部分的にライフタイムの短い領域を
設けることによってなされる。

【０００７】

【作用】本発明による半導体装置ではカソード側が低濃
度のｎ＋と高濃度のｎ＋＋の２層構造となっているため
接合部の表面の電荷の集中を避け、カソード電極とのオ
ーミックコンタクトを向上し、不純物ゲッタによるライ
フタイムが向上されることで、高耐圧化高信頼性化に対
応できる。

【０００８】一方本発明による半導体装置では、プロト
ン注入による欠陥のピークが空乏層の外側で、かつｎ＋
層にある構造としている。したがってオン電圧の増加を
抑えてスイッチング損失を低減することが可能である。
かつｎ＋層内にプロトン注入による欠陥のピークがある
ことで、ｎベース内のキャリアを素早く排出することが
できるため、更にスイッチング損失を低減させることが
可能である。

【０００９】

【実施例】以下、本発明によるダイオードの実施例を図
面により詳細に説明する。なお、図面上の番号は、同じ
機能を持つ部分については同一番号とした。

【００１０】実施例１図１は本発明の第１実施例のダイオードの概略断面図で
ある。図１に示す半導体装置は、不純物濃度１×１０¹³
／cm³のｎ型Ｓｉ基板を用い、例えばＰ等を長時間拡散
することで低濃度のｎ＋層を形成し、片側をエッチング
あるいは研削等により除去し、その後Ａｌ等の拡散にて
ｐ＋層を形成する。ここでｎ＋層側にできたｐ＋層をエ
ッチング等により片面除去する。次に再度Ｐ等を短時間
拡散で高濃度のｎ＋＋層を形成する。ｐ＋側のｎ＋＋層
をエッチング等により除去して拡散工程が完了し、ｐ，
ｎベース，ｎ＋，ｎ＋＋の４層が形成される。このよう
にして形成されたダイオードの不純物濃度分布を図２に
示す。以降アノード側を熱緩衝板のＷ板等とＡｌ等を介
して合金し、カソード電極をＡｌ蒸着等により形成す
る。エッチダウン後ベベル、エッチングし、ポリイミド
及びＲＴＶにより絶縁被覆しパッケージに組み込み素子
が完成する。

【００１１】本発明のダイオードではカソード側が低濃
度のｎ＋と高濃度のｎ＋＋の２層構造になっているため
低濃度の傾斜接合により電界の集中を緩和でき、高濃度
層によりカソードの電極オーミックコンタクトがとれさ
らに不純物ゲッタによるライフタイムが向上すること
で、高耐圧で信頼性の高いダイオードを得ることができ
る。

【００１２】実施例２．１図３は本発明の第２実施例のダイオードの概略断面図で
ある。素子のライフタイムをある程度良くするためガン
マ線を照射する。次にアノード側表面から約２ＭｅＶで
ドーズ量約１０¹²／cm²のプロトンを注入し、ｎ＋層中
に欠陥密度のピークを形成した。その後数時間アニール
した。なお、アニール法として水素アニール，不活性ガ
スアニール，窒素ガスアニールがあるが、ここでは窒素
雰囲気中でアニールした。図４はこのようにして形成さ
れたダイオードの不純物濃度分布を示している。

【００１３】本発明のダイオードでは、プロトンの注入
層が空乏層の外側であるｎ＋層である。従って、空乏層
がプロトン注入層に達することによって生じるリーク電
流の増加を伴うことなくスイッチング損失を低減するこ
とができる。ｎ＋層の効果は接合部の表面の電荷の集中
を避けることであるが、ｎ＋層を設けることによってテ
イル電流が大きくなるという逆効果が生じていた。これ
は、ｎ＋層内のキャリアが逆バイアス時に吐き出される
ために生じるものである。このｎ＋層内にプロトン注入
層を設けることでｎ＋層の効果を残したままキャリアの
密度を下げることができ、テイル電流を減少できる。

【００１４】以上のような構造にすることによりリーク
電流はプロトンを注入しないものとまったく変わらず、
オン電圧の上昇を伴うことなくスイッチング損失を５０
％に低減することができた。実素子のスイッチング波形
を図５に示す。ａ図はプロトン注入をしていないもの、
ｂ図はプロトン注入をしたものである。尚、スイッチン
グ損失はオン電圧とトレードオフの関係にあるが、本図
の二ヶのサンプルはオン電圧同一のものである。プロト
ン注入したものは電流波形において回復が早く、その分
電圧と電流の積であるスイッチング損失が低減する。逆
方向の電流波形において、最初のピーク部分はｎベース
層内のキャリアによるものであって、次の折れてから徐
々に減る部分はｎ＋層内のキャリアによるものでありこ
の部分において２つの波形を比べると、プロトン照射し
たものの方が早く回復しており本発明の効果が出ている
ことが判る。電流が早く回復することは電圧が上がらな
いうちに電流が無くなるため、スイッチング損失は多く
低減される。また、スイッチング損失とオン電圧のトレ
ードオフを図６に示す。プロトン照射したものは、プロ
トン照射しないものに比べ損失が半減していることが分
かる。

【００１５】実施例２．２図７に示すのは第１実施例に改良を加えたものである。
最大逆電圧を印加したとき端面部においては空乏層のカ
ソード側への拡がりが大きいため、ｎベース層が薄い場
合に空乏層がプロトン注入層に達する可能性が有る、し
たがってリーク電流の増加を防ぐためにプロトンの注入
層を端面部まで形成しないものである。実施例３図８は本発明のダイオードを使用した電力変換装置の実
施例であり、インバータ回路の主回路を示すが、スナバ
回路やゲート回路等の周辺回路は省略している。従来の
ダイオードを使用した場合と比較すると、本発明のダイ
オードの方がスイッチング損失が小さいので、所望のイ
ンバータの電力容量を得る場合、装置自身の電力損失を
小さくすることができる。スナバ回路においてもスナバ
ダイオードに本発明を使用することでスナバ回路の損失
が低減される。従って、装置の変換効率を向上させるこ
とができる。なお本発明に使用したダイオードはインバ
ータ装置を含め、順変換装置，サイクロコンバータ，チ
ョッパ装置，半導体遮断器，静止型無効電力補償装置、
またはこれらの複数組み合わせた装置など、各種電力変
換装置及び電力制御装置に使用が可能である。

【００１６】なお本発明はｎベース内に残留するキャリ
アの数を低減するものであり、ＳＩサイリスタ等へも応
用しても同様の効果がある。

【００１７】

【発明の効果】以上詳述したように、本発明によればダ
イオードの高耐圧化を可能にし、さらにリーク電流の増
加を無くし、オン電圧の増加を招かずにスイッチング損
失を低減することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の断面図である。

【図２】第１実施例の不純物濃度分布図である。

【図３】本発明の第２実施例の断面図である。

【図４】第２実施例の不純物濃度分布図である。

【図５】第２実施例のスイッチング波形図である。

【図６】第２実施例のスイッチング損失とオン電圧の関
係図である。

【図７】第２実施例を改良した実施例の断面図である。

【図８】本発明ダイオードを使用したインバータ装置の
実施例を示す図である。

【符号の説明】

１…カソード電極、２…アノード電極、３…ｐ層、４…
ｎベース層、５…ｎ＋層、６…ｎ＋＋層、７…ＲＴＶ、
８…ポリイミド、９…Ｗ、１０…プロトン注入層、１１
…電圧波形、１２…電流波形、１００…ゲートターンオ
フサイリスタ、１０１…フリーホイルダイオード、１０
２…スナバダイオード、１０３…スナバ抵抗、１０４…
スナバコンデンサ、１０５…誘導電動機。

Claims

【特許請求の範囲】

【請求項１】一対の主表面を有し、一対の主表面間に導
電型の異なるｐ，ｎベース，ｎ＋，ｎ＋＋からなる連続
した４層を有し、ｐ層にはアノード電極が、ｎ＋＋層に
はカソード電極が設けられているダイオードにおいて、
カソード側が低濃度のｎ＋、と高濃度のｎ＋＋の２層構
造になっていることを特徴とする半導体装置。
【請求項２】一対の主表面を有し、一対の主表面間に導
電型の異なるｐ，ｎベース，ｎ＋，ｎ＋＋からなる連続
した４層を有し、ｐ層にはアノード電極が、ｎ＋＋層に
はカソード電極が設けられているダイオードにおいて、
ｎ＋層内にライフタイムの短い領域が設けられているこ
とを特徴とする半導体装置。
【請求項３】一対の主表面を有し、一対の主表面間に導
電型の異なるｐ，ｎベース，ｎ＋，ｎ＋＋からなる連続
した４層を有し、ｐ層にはアノード電極が、ｎ＋＋層に
はカソード電極が設けられているダイオードにおいて、
ｐｎ接合に逆バイアスが印加されたときにできる空乏層
領域の外側でかつ、ｎ＋層内でダイオードの周辺を除い
た部分のみにライフタイムの短い領域が設けられている
ことを特徴とする半導体装置。