JP2007184439A - 半導体装置 - Google Patents

Abstract

【課題】小電流動作からの逆方向動作時の逆回復電流をソフトリカバリにすると共に、大電流動作時の低順方向電圧を得ることができる半導体装置を提供する。
【解決手段】Ｎ^＋層１０１上には、Ｎ^＋層１０１よりも不純物濃度の低い成長層１０２が形成されている。成長層１０２の表面領域にはＰ層１０６が形成されている。成長層１０２は、Ｎ層１０３、傾斜部１０４、およびＮ⁻層１０５を有している。Ｎ層１０３は一定の不純物濃度を有している。Ｎ⁻層１０５は、Ｎ層１０３よりも低く、一定の不純物濃度を有している。傾斜部１０４は、Ｎ層１０３と接する面から、Ｎ⁻層１０５と接する面へ向かって徐々に不純物濃度が低くなる不純物濃度勾配を有している。
【選択図】図１

Description

本発明は、逆回復動作時の電流特性の改善を図った半導体装置に関する。

代表的なスイッチング素子であるダイオードでは、印加電圧が順方向から逆方向に切り替えられると、一瞬逆方向に電流（逆回復電流）が流れてから、電流が消滅する。この逆回復電流の変化率（ｄｉ／ｄｔ）と回路中の寄生インダクタンス（Ｌ）とによってサージ電圧（Ｌ×ｄｉ／ｄｔ）が発生する。逆回復電流の変化率が大きい波形となる、いわゆるハードリカバリの場合、サージ電圧が大きくなり、素子破壊が発生する場合がある。そのため、逆回復電流の変化率が小さい波形となる、いわゆるソフトリカバリな逆回復特性が求められている。特許文献１〜３には、ソフトリカバリ化を図ったダイオードが記載されている。
特開平８−３１６５００号公報 特開平６−３１４８０１号公報 特開昭５９−２９４６９号公報

図９は従来のダイオードの断面方向の不純物濃度分布を模式的に示している。図９（ａ）では、領域Ａ１はＰ層、領域Ｂ１は低濃度のＮ⁻層、領域Ｃ１は高濃度のＮ^＋層である。ダイオードに順方向電圧が印加されると、領域Ａ１および領域Ｂ１にキャリアが注入される。曲線Ｄ１ａは、順方向動作時に注入された電子の濃度分布を示しており、曲線Ｄ１ｂは、順方向動作時に注入された正孔の濃度分布を示している。この状態でダイオードに逆方向電圧が印加されると、ＰＮ接合部から領域Ａ１およびＢ１内に空乏層が広がり、順方向動作時に蓄積されたキャリアのうち正孔は、Ｐ層に接するアノード電極に掃き出され、電子は、高濃度のＮ層に接するカソード電極に掃き出される。Ｎ層側に広がった空乏層は、図９（ａ）に示される位置まで広がるが、高耐圧実現のため容易に空乏化できるように、Ｎ⁻層の不純物濃度は均一で低濃度となっているため、逆回復動作時に空乏層がＮ⁻層内を広がる速度が高く、急激に空乏層が形成され、逆回復電流がハードリカバリになってしまう。

図９（ｂ）では、領域Ａ２はＰ層、領域Ｂ２は低濃度のＮ⁻層、領域Ｃ２は、表面からＮ型不純物が拡散されて形成されたＮ型拡散層である。ダイオードに順方向電圧が印加されると、領域Ａ２、領域Ｂ２、および領域Ｃ２の一部にキャリアが注入される。その状態でダイオードに逆方向電圧が印加されると、ＰＮ接合部から領域Ａ２およびＢ２内に空乏層が広がる。Ｎ層側に広がった空乏層は、図９（ｂ）に示される位置まで広がる。領域Ｃ２では、領域Ｂ２との境界から表面へ向かって徐々に不純物濃度が増加しているので、逆回復時に空乏層が領域Ｃ２内を広がる速度は、領域Ｂ２内を広がる速度よりも低く、領域Ｃ２内では徐々に空乏層が形成されるため、逆回復電流は図９（ａ）の場合よりもソフトリカバリになる。しかし、表面へ向かって徐々に不純物濃度が増加する領域Ｃ２が設けられているため、大電流時の実質的なドリフト層が厚くなり、順方向電圧が増大してしまう。

図９（ｃ）では、領域Ａ３はＰ層、領域Ｂ３ａは低濃度のＮ⁻層、領域Ｂ３ｂは不純物濃度勾配を有するＮ層、領域Ｃ３は高濃度のＮ^＋層である。ダイオードに順方向電圧が印加されると、領域Ａ３および領域Ｂ３ａ，Ｂ３ｂにキャリアが注入される。その状態でダイオードに逆方向電圧が印加されると、ＰＮ接合部から領域Ａ３およびＢ３ａ内に空乏層が広がる。Ｎ層側に広がった空乏層は、図９（ｃ）に示される位置まで広がる。領域Ｂ３ｂでは、領域Ｂ３ａとの境界から領域Ｃ３との境界へ向かって不純物濃度が増加する不純物濃度勾配が形成されているため、逆回復電流は図９（ｂ）の場合と同様にソフトリカバリとなる。また、領域Ｂ３ｂの厚さを最小限にすることで、順方向電圧の増加も抑えることができる。しかし、比較的小さい電流が流れている通電状態からの逆方向動作時には、順方向動作時に注入されたキャリアが少ないため、領域Ｂ３ｂ内に広がった空乏層の外側で徐々にカソード電極に掃き出されるキャリアが少なくなり、その結果、ハードリカバリになってしまう。

本発明は、上述した問題点に鑑みてなされたものであって、小電流動作からの逆方向動作時の逆回復電流をソフトリカバリにすると共に、大電流動作時の低順方向電圧を得ることができる半導体装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、対向する第１および第２の主面を有する第１導電型の第１半導体層と、前記第１の主面上に形成された、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層と、前記第１半導体層の前記第２の主面側に形成された第２導電型の第３半導体層と、前記第２半導体層に接する第１電極層と、前記第３半導体層に接する第２電極層とを有する半導体装置において、前記第１半導体層は、前記第２半導体層に接し、一定の不純物濃度を有する第１半導体領域と、前記第３半導体層に接し、前記第１半導体領域よりも低く、一定の不純物濃度を有する第２半導体領域と、前記第１半導体領域と前記第２半導体領域とに接し、前記第１半導体領域と接する面から、前記第２半導体領域と接する面へ向かって徐々に不純物濃度が低くなる不純物濃度勾配を有する第３半導体領域とを有することを特徴とする半導体装置である。

請求項２に記載の発明は、請求項１に記載の半導体装置において、定格電圧に相当する逆方向電圧が印加された際に、空乏層の端部が前記第３半導体領域に位置することを特徴とする。

請求項３に記載の発明は、請求項１または請求項２に記載の半導体装置において、前記第３半導体層の表面における不純物濃度が２×１０^１５ｃｍ^−３以上かつ２×１０^１６ｃｍ^−３以下であり、前記第３半導体層の厚さが１μｍ以上かつ１０μｍ以下であることを特徴とする。

請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載の半導体装置において、前記第１半導体層、前記第２半導体層、および前記第３半導体層のうちの少なくとも１つにライフタイムキラーが導入されていることを特徴とする。

請求項５に記載の発明は、請求項４に記載の半導体装置において、前記ライフタイムキラーは、白金、または粒子線照射によって形成された格子欠陥であることを特徴とする。

本発明によれば、小電流動作時でもキャリアが第１半導体領域に溜め込まれ、逆回復動作時に徐々に掃き出されるので小電流動作からの逆方向動作時の逆回復電流をソフトリカバリにすると共に、大電流動作時の低順方向電圧を得ることができるという効果が得られる。

以下、図面を参照し、本発明の実施形態を説明する。図１は、本発明の一実施形態によるダイオードの断面構造を示している。また、図２は、このダイオードのＡ−Ａ’断面での不純物濃度分布を示している。対向する２主面を有する高濃度のＮ型不純物を含むＮ^＋層１０１（第２半導体層）の一方の主面上には、複数の層を有し、Ｎ^＋層１０１よりも不純物濃度の低い成長層１０２（第１半導体層）が、エピタキシャル成長によって形成されている。成長層１０２は、Ｎ^＋層１０１と接する主面側から順に、Ｎ層１０３（第１半導体領域）、傾斜部１０４（第３半導体領域）、およびＮ⁻層１０５（第２半導体領域）を有している。

Ｎ^＋層１０１の不純物濃度は、例えば３×１０^１９ｃｍ^−３である。Ｎ層１０３の不純物濃度は一定であり、例えば１×１０^１５ｃｍ^−３である。Ｎ層１０３およびＮ⁻層１０５の間に形成された傾斜部１０４は、Ｎ層１０３と接する境界面から、Ｎ⁻層１０５と接する境界面へ向かって徐々に不純物濃度が低くなる不純物濃度勾配を有している。Ｎ⁻層１０５の不純物濃度は、Ｎ層１０３の不純物濃度よりも低く、一定であり、例えば１．５×１０^１４ｃｍ^−３である。

成長層１０２において、Ｎ^＋層１０１と接する主面と対向する主面の表面領域、すなわちＮ⁻層１０５の表面領域には、Ｐ型不純物を含むＰ層１０６（第３半導体層）が形成されている。Ｐ層１０６の表面不純物濃度は、例えば２×１０^１６ｃｍ^−３である。Ｐ層１０６上にはアノード電極１０７（第２電極層）が形成されている。Ｎ⁻層１０５の表面領域には、Ｐ型不純物を含むガードリング１０８〜１１０と、高濃度のＮ型不純物を含むチャネルストッパ１１１も形成されている。ガードリング１１０上にはフィールドプレート１１２が形成されている。チャネルストッパ１１１上には電極１１３が形成されている。

各電極間を埋めるように、例えばＳｉＯ_２からなる絶縁膜１１４、および例えばＰＳＧ（Phospho Silicate Glass）からなる層間絶縁膜１１５が形成され、例えばＰＳＧからなる絶縁および表面保護用の表面保護絶縁膜１１６が形成されている。アノード電極１０７、フィールドプレート１１２、および電極１１３を形成する材料は、例えばＡｌ、Ａｌ−Ｓｉ等の、三価金属を含む金属である。Ｎ^＋層１０１の他方の主面上には、例えばＴｉ／Ｎｉからなるカソード電極１１７（第１電極層）が形成されている。

本実施形態によるダイオードに順方向電圧が印加されると、Ｐ層１０６、Ｎ層１０３、傾斜部１０４、およびＮ⁻層１０５にキャリアが注入される。図３の曲線Ｄａは、順方向動作時に注入された電子の濃度分布を示しており、曲線Ｄｂは、順方向動作時に注入された正孔の濃度分布を示している。その状態でダイオードに逆方向電圧が印加されると、ＰＮ接合部からＰ層１０６およびＮ⁻層１０５内に空乏層が広がる。Ｎ⁻層１０５側に広がった空乏層は、図３に示される位置まで広がる。

耐圧を確保するためのＮ⁻層１０５では、前述したように空乏層が広がる速度が高く、急激に空乏層が形成される。しかし、Ｎ⁻層１０５と接する境界面から、Ｎ層１０３と接する境界面へ向かって徐々に不純物濃度が増加する不純物濃度勾配を有する傾斜部１０４内では、空乏層の急激な形成が抑制される。これによって、逆回復電流はソフトリカバリとなる。また、一定の不純物濃度を有するＮ層１０３が設けられていることによって、特に小電流動作時でもキャリアがＮ層１０３内に溜め込まれ、逆回復動作時に徐々に掃き出されるので、図９（ｃ）の場合と比べて、逆回復電流をさらにソフトリカバリとすることができる。また、Ｎ層１０３をなるべく薄く形成することによって、大電流時の実質的なドリフト層が厚くなることを抑制し、図９（ｂ）の場合と比べて、大電流時の低順方向電圧特性を得ることができる。

小電流動作からの逆回復動作時に逆回復電流をソフトリカバリにするためには、空乏層の外側で徐々にキャリアが掃き出されるようにすることが必要であり、定格電圧に相当する逆方向電圧がダイオードに印加された際に、図３に示されるように空乏層の端部が傾斜部１０４に位置するように調整されていることが望ましい。空乏層の広がりと不純物濃度の関係は以下のようになる。逆方向電圧印加時の空乏層幅をＷ、Ｐ層１０６側の空乏層幅をＸｐ、Ｎ⁻層１０５および傾斜部１０４側の空乏層幅をＸｎ、Ｐ層１０６側の空乏層中の総電荷量をＱｐｄｅｐ、Ｎ⁻層１０５および傾斜部１０４側の空乏層中の総電荷量をＱｎｄｅｐ、ρ（ｘ）を空間電荷密度とすると次式が成り立つ。次式および印加電圧からＸｐおよびＸｎが決定される。

Ｐ層１０６の不純物濃度および厚さは、逆方向電圧印加時に空乏層が表面に到達しないようなものに設定される。また、ダイオードのビルトインポテンシャルを下げ、低順方向電圧特性を得るため、Ｐ層１０６の不純物濃度は２×１０^１６ｃｍ^−３以下であることが望ましい。また、アノード電極１０７との良好なオーミック特性を得るため、Ｐ層１０６の不純物濃度は２×１０^１５ｃｍ^−３以上であることが望ましい。また、Ｐ層１０６の厚さは１μｍ以上１０μｍ以下であることが望ましい。

Ｎ^＋層１０１、成長層１０２、およびＰ層１０６のうちの少なくとも１つにライフタイムキラーが導入されていてもよい。これによって、逆方向動作時にキャリアの消滅を速め、逆回復時間を短くすることができる。ライフタイムキラーとして、例えば白金（Ｐｔ）を所望の層に拡散させて用いることができる。また、ヘリウムイオン等の荷電粒子線を照射することによって形成された格子欠陥をライフタイムキラーとして用いることもできる。

次に、図５〜図８を参照し、本実施形態によるダイオードの製造方法を説明する。ドーピング制御を行いながら、エピタキシャル成長によって、Ｎ^＋層１０１を構成する半導体基板上に、Ｎ層１０３、傾斜部１０４、およびＮ⁻層１０５を順次形成する（図５（ａ））。続いて、高温の酸素雰囲気中での熱酸化等によって、Ｎ⁻層１０５の表面に絶縁膜１２１を形成する（図５（ｂ））。この絶縁膜１２１上にレジストを塗布し、写真工程（露光および現像）を経て、レジストをパターニングする。このパターニングによって、Ｐ層１０６およびガードリング１０８〜１１０を形成する位置にレジストの開口部が形成される。レジストをマスクとしたエッチングによって、絶縁膜１２１をエッチングした後、レジストを除去する（図５（ｃ））。

続いて、高温の酸素雰囲気中での熱酸化等によって、Ｎ⁻層１０５の開口部に薄い絶縁膜１２２を形成し、イオン注入によって、Ｂ（ボロン）等のＰ型不純物をＮ⁻層１０５の所定の位置に注入し、注入領域１２３〜１２６を形成する（図６（ａ））。アニール等の熱処理を行うと、注入領域１２３〜１２６中の不純物が拡散して、Ｐ層１０６およびガードリング１０８〜１１０が形成される。さらに高温の酸素雰囲気中での熱酸化等によって、絶縁膜１２７を形成する（図６（ｂ））。

この絶縁膜１２７上にレジストを塗布し、写真工程を経て、レジストをパターニングする。このパターニングによって、チャネルストッパ１１１を形成する位置にレジストの開口部が形成される。レジストをマスクとしたエッチングによって、絶縁膜１２７をエッチングした後、レジストを除去し、リンデポジション等によってＮ⁻層１０５の所定の位置にリン（Ｐ）等のＮ型不純物を拡散し、拡散領域１２８を形成する（図６（ｃ））。

続いて、アニール等の熱処理を行うと、拡散領域１２８中の不純物が拡散して、チャネルストッパ１１１が形成される。さらに、高温の酸素雰囲気中での熱酸化等によって、絶縁膜１１４を形成した後、絶縁膜１１４上にＰＳＧを堆積し、層間絶縁膜１１５を形成する（図７（ａ））。この層間絶縁膜１１５上にレジストを塗布し、写真工程を経て、レジストをパターニングする。このパターニングによって、各電極を形成するためのレジストの開口部が形成される。レジストをマスクとしたエッチングによって、層間絶縁膜１１５と絶縁膜１１４をエッチングした後、レジストを除去する（図７（ｂ））。

続いて、スパッタリング等によってＡｌ等の電極材料を堆積する。堆積したＡｌ等の薄膜上にレジストを塗布し、写真工程を経て、レジストをパターニングする。露出した部分の電極材料を除去してからレジストを除去し、アノード電極１０７、フィールドプレート１１２、および電極１１３を形成する。（図７（ｃ））。さらに、ＰＳＧを堆積して表面保護絶縁膜１１６を形成した後、表面保護絶縁膜１１６上にレジストを塗布し、写真工程を経て、レジストをパターニングする。レジストをマスクとしたエッチングによって、表面保護絶縁膜１１６をエッチングした後、レジストを除去する（図８（ａ））。続いて、Ｎ^＋層１０１の裏面に、蒸着等によってＴｉおよびＮｉをこの順で堆積し、カソード電極１１７を形成する（図８（ｂ））。以上の工程によって、図１に示される構造が完成する。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。

本発明の一実施形態によるダイオードの断面構造を示す模式断面図である。 本発明の一実施形態によるダイオードの断面方向の不純物濃度分布を示す模式図である。 本発明の一実施形態によるダイオードの断面方向の不純物濃度分布を示す模式図である。 本発明の一実施形態によるダイオードの断面方向の不純物濃度分布を示す模式図である。 本発明の一実施形態によるダイオードの製造方法を説明するための模式断面図である。 本発明の一実施形態によるダイオードの製造方法を説明するための模式断面図である。 本発明の一実施形態によるダイオードの製造方法を説明するための模式断面図である。 本発明の一実施形態によるダイオードの製造方法を説明するための模式断面図である。 従来のダイオードの断面方向の不純物濃度分布を示す模式図である。

符号の説明

１０１・・・Ｎ^＋層、１０２・・・成長層、１０３・・・Ｎ層、１０４・・・傾斜部、１０５・・・Ｎ⁻層、１０６・・・Ｐ層、１０７・・・アノード電極、１０８，１０９，１１０・・・ガードリング、１１１・・・チャネルストッパ、１１２・・・フィールドプレート、１１３・・・電極、１１４，１２１，１２２，１２７・・・絶縁膜、１１５・・・層間絶縁膜、１１６・・・表面保護絶縁膜、１２３，１２４，１２５，１２６・・・注入領域、１２８・・・拡散領域

Claims (5)

1. 対向する第１および第２の主面を有する第１導電型の第１半導体層と、
   前記第１の主面上に形成された、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層と、
   前記第１半導体層の前記第２の主面側に形成された第２導電型の第３半導体層と、
   前記第２半導体層に接する第１電極層と、
   前記第３半導体層に接する第２電極層と、
   を有する半導体装置において、
   前記第１半導体層は、
   前記第２半導体層に接し、一定の不純物濃度を有する第１半導体領域と、
   前記第３半導体層に接し、前記第１半導体領域よりも低く、一定の不純物濃度を有する第２半導体領域と、
   前記第１半導体領域と前記第２半導体領域とに接し、前記第１半導体領域と接する面から、前記第２半導体領域と接する面へ向かって徐々に不純物濃度が低くなる不純物濃度勾配を有する第３半導体領域と、
   を有することを特徴とする半導体装置。
2. 定格電圧に相当する逆方向電圧が印加された際に、空乏層の端部が前記第３半導体領域に位置することを特徴とする請求項１に記載の半導体装置。
3. 前記第３半導体層の表面における不純物濃度が２×１０^１５ｃｍ^−３以上かつ２×１０^１６ｃｍ^−３以下であり、前記第３半導体層の厚さが１μｍ以上かつ１０μｍ以下であることを特徴とする請求項１または請求項２に記載の半導体装置。
4. 前記第１半導体層、前記第２半導体層、および前記第３半導体層のうちの少なくとも１つにライフタイムキラーが導入されていることを特徴とする請求項１〜請求項３のいずれかの項に記載の半導体装置。
5. 前記ライフタイムキラーは、白金、または粒子線照射によって形成された格子欠陥であることを特徴とする請求項４に記載の半導体装置。
   
   

Images