JPS62115880A - Ｐｎ接合素子 - Google Patents
Ｐｎ接合素子Info
- Publication number
- JPS62115880A JPS62115880A JP25613785A JP25613785A JPS62115880A JP S62115880 A JPS62115880 A JP S62115880A JP 25613785 A JP25613785 A JP 25613785A JP 25613785 A JP25613785 A JP 25613785A JP S62115880 A JPS62115880 A JP S62115880A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type layer
- electric field
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims 7
- 230000005684 electric field Effects 0.000 abstract description 17
- 238000009826 distribution Methods 0.000 abstract description 7
- 230000001603 reducing effect Effects 0.000 abstract description 5
- 230000003405 preventing effect Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的）
本発明はＰＮ接合素子の順電圧特性および逆回復特性な
どの向上に関するものである。
どの向上に関するものである。
（従来技術およびその問題点）
第１図（ａ）に示す概略構成図のように、Ｐ゛層と耐圧
をもたせるためのｎ−バルク層およびオーミック用のｎ
゛基板どからなる例えばＰＮ接合整流素子においては、
第２図ｆａ）に示す概略構成図のように、ｎ−バルク層
の厚さを薄（することにより、整流素子として重要であ
る順電圧の低下が行われることが知られている。しかし
その一方ｎ−バルク層を薄くすると、第１図（ｂ）と比
べて第２図（ｂｌから明らかなように、逆電圧印加時に
おいて電界がｎ−、ｎ”界面まで広がる。その結果第３
図に示す電流対時間関係図即ち順方向に電流■、を流し
、逆方向に逆回復電流Ｉ、を流したときの逆回復特性図
中の０曲線のように、逆回復電流Ｉｌｌの波形中にリン
キングを発生して所謂ハードな波形となる。従ってこの
ような整流素子を例えばトランジスタによるスイッチン
グ電源装置の出力整流用として用いたときには、直流出
力中のノイズが大きくなって全く実用にならなくなり、
これに加えてｎ−、ｎ”界面に作用する電界により逆方
向の信頼度をも低下する好ましくない結果となる。
をもたせるためのｎ−バルク層およびオーミック用のｎ
゛基板どからなる例えばＰＮ接合整流素子においては、
第２図ｆａ）に示す概略構成図のように、ｎ−バルク層
の厚さを薄（することにより、整流素子として重要であ
る順電圧の低下が行われることが知られている。しかし
その一方ｎ−バルク層を薄くすると、第１図（ｂ）と比
べて第２図（ｂｌから明らかなように、逆電圧印加時に
おいて電界がｎ−、ｎ”界面まで広がる。その結果第３
図に示す電流対時間関係図即ち順方向に電流■、を流し
、逆方向に逆回復電流Ｉ、を流したときの逆回復特性図
中の０曲線のように、逆回復電流Ｉｌｌの波形中にリン
キングを発生して所謂ハードな波形となる。従ってこの
ような整流素子を例えばトランジスタによるスイッチン
グ電源装置の出力整流用として用いたときには、直流出
力中のノイズが大きくなって全く実用にならなくなり、
これに加えてｎ−、ｎ”界面に作用する電界により逆方
向の信頼度をも低下する好ましくない結果となる。
このため従来においては必然的に第１図（ｂ）に示すよ
うに、ｎ−、ｎ”界面に電界がかかることがないように
余裕Ｃ“をもだせるためにｎ”バルク層の厚さを大にし
、第３図中の曲線■のように逆回復電流■３の波形をリ
ンキングの発生のないソフトなものにすることが行われ
ている。しかしこの方法では逆方向の信頼度は向上する
が、その一方逆回復電流の切れが遅くなって逆回復時間
を長くする。このため、高速低損失の整流素子を得るの
が難しくなるばかりでなく、ｎ一層の厚みが大になるこ
とによって順電圧値は大になる。従って逆方向の信頼度
の確保のため整流素子は順電圧。
うに、ｎ−、ｎ”界面に電界がかかることがないように
余裕Ｃ“をもだせるためにｎ”バルク層の厚さを大にし
、第３図中の曲線■のように逆回復電流■３の波形をリ
ンキングの発生のないソフトなものにすることが行われ
ている。しかしこの方法では逆方向の信頼度は向上する
が、その一方逆回復電流の切れが遅くなって逆回復時間
を長くする。このため、高速低損失の整流素子を得るの
が難しくなるばかりでなく、ｎ一層の厚みが大になるこ
とによって順電圧値は大になる。従って逆方向の信頼度
の確保のため整流素子は順電圧。
耐圧、逆回復特性のバランスの悪いものとならざるを得
ない。
ない。
本発明は順電圧が低いばかりか、ｎ−バルク層を薄くし
たにもかかわらず、逆回復電流波形がソフトであって逆
回復時間が短く、しかも逆方向の信頼度も従来のものと
変わることのない高速低損失の整流素子を提供するもの
である。
たにもかかわらず、逆回復電流波形がソフトであって逆
回復時間が短く、しかも逆方向の信頼度も従来のものと
変わることのない高速低損失の整流素子を提供するもの
である。
（発明の構成作用）
本発明の特徴とするところは第４図（ａｌに示すように
、耐圧をもたせるｎ−バルク層（低濃度半導体層）とオ
ーミック用のｎ″基板高ン農度半導体層）との間に、両
者の中間の濃度をもつｎ層、例えば第５図に示す濃度分
布図のように、順方向の注入キャリアのそれにより濃度
が若干低く、ｎ一層のそれより濃度が高いｎ層を設けて
、ｐ゛。
、耐圧をもたせるｎ−バルク層（低濃度半導体層）とオ
ーミック用のｎ″基板高ン農度半導体層）との間に、両
者の中間の濃度をもつｎ層、例えば第５図に示す濃度分
布図のように、順方向の注入キャリアのそれにより濃度
が若干低く、ｎ一層のそれより濃度が高いｎ層を設けて
、ｐ゛。
ｎ−、ｎ、ｎ層層からなる４層構造とした点にある。そ
してｎ一層より濃度の高いｎ層によるｎ一層に比して傾
度の大きい電界の低減作用により、第４図（ｂ）に示す
電界分布図のように、逆動作時における電界が余裕（第
４図（ｂ）中のＣ”）をもってｎ層内に止められてｎ、
ｎ”層界面にかからないようにすると同時に、順動作時
この領域に蓄積された電荷の回復が電界による空乏層を
介して行われるようにしたものである。
してｎ一層より濃度の高いｎ層によるｎ一層に比して傾
度の大きい電界の低減作用により、第４図（ｂ）に示す
電界分布図のように、逆動作時における電界が余裕（第
４図（ｂ）中のＣ”）をもってｎ層内に止められてｎ、
ｎ”層界面にかからないようにすると同時に、順動作時
この領域に蓄積された電荷の回復が電界による空乏層を
介して行われるようにしたものである。
即ち本発明においてはｎ一層より高い濃度のｎ層による
効果的なｎ、 ｎ”層界面への電界の波及防止作用に
よってｎ−バルク層の厚さ、従ってまたｎ−バルク層と
ｎ層の厚さの和を薄くできるようにして順電圧の低下を
実現する。また電界による空乏層による蓄積電荷の急速
な回復により、第３図中に示す曲線■のように逆回復電
流の早い切れを実現しながら、リンキングの発生のない
ソフトな逆回復電流波形を得て、逆回復時間の短縮化を
図ったものであって、本発明の効果を顕著とするために
は各層の濃度、厚さなどを以下の範囲に選定するのが望
ましい。
効果的なｎ、 ｎ”層界面への電界の波及防止作用に
よってｎ−バルク層の厚さ、従ってまたｎ−バルク層と
ｎ層の厚さの和を薄くできるようにして順電圧の低下を
実現する。また電界による空乏層による蓄積電荷の急速
な回復により、第３図中に示す曲線■のように逆回復電
流の早い切れを実現しながら、リンキングの発生のない
ソフトな逆回復電流波形を得て、逆回復時間の短縮化を
図ったものであって、本発明の効果を顕著とするために
は各層の濃度、厚さなどを以下の範囲に選定するのが望
ましい。
即ち順注入のレヘルは、一般に１０′６〜１０′９箇／
ＣＣ，ｎ”層におけるそれが５〜３０ＸＬＯ１１′箇／
ｃｃであることを考えると、ｎ層の濃度を５Ｘ１０１５
〜１０１Ｂ箇／ｃｃ程度にすることが望ましい。また前
記したようにｎ−、ｎ層の厚さの総計が順電圧にきくこ
とから、できうる限りｎ層の薄いことが望まれるが、電
界をストップできる能力と電荷を蓄積する余裕分をもた
せることが必要であることから、ｎ層の厚さを１μｍ以
上１０．＋１ｍ以下にするのが望ましい。
ＣＣ，ｎ”層におけるそれが５〜３０ＸＬＯ１１′箇／
ｃｃであることを考えると、ｎ層の濃度を５Ｘ１０１５
〜１０１Ｂ箇／ｃｃ程度にすることが望ましい。また前
記したようにｎ−、ｎ層の厚さの総計が順電圧にきくこ
とから、できうる限りｎ層の薄いことが望まれるが、電
界をストップできる能力と電荷を蓄積する余裕分をもた
せることが必要であることから、ｎ層の厚さを１μｍ以
上１０．＋１ｍ以下にするのが望ましい。
（効 果）
第１表は実施例であって番号■は前記第１図に示したよ
うにｎ−バルク層を厚（してｎ−、ｎ”界面への電界の
波及を防止したもの、番号■は第２図のようにｎ−バル
ク層の厚さを薄くしたもの、番号■は本発明の構成によ
るものを示し、それぞれの逆回復電流波形は前記第３図
の曲線番号■■■に対応する。
うにｎ−バルク層を厚（してｎ−、ｎ”界面への電界の
波及を防止したもの、番号■は第２図のようにｎ−バル
ク層の厚さを薄くしたもの、番号■は本発明の構成によ
るものを示し、それぞれの逆回復電流波形は前記第３図
の曲線番号■■■に対応する。
第 １ 表
これから明らかなように本発明によれば、番号■に示し
た従来例のものに比べてはるかに低い順電圧と短い逆回
復時間をもち、しかも理想的な逆回復波形をもつ高速低
損失の整流素子が得られることがわかる。また番号■と
■を対比して明らかなように、ｎ−バルク層の厚さを薄
くしたものと殆ど変わらない順電圧と逆回復時間を得な
がら理想的な回復波形をもつ整流素子が得られることか
わかる。
た従来例のものに比べてはるかに低い順電圧と短い逆回
復時間をもち、しかも理想的な逆回復波形をもつ高速低
損失の整流素子が得られることがわかる。また番号■と
■を対比して明らかなように、ｎ−バルク層の厚さを薄
くしたものと殆ど変わらない順電圧と逆回復時間を得な
がら理想的な回復波形をもつ整流素子が得られることか
わかる。
なお以上においては本発明をｎ−バルク層で説明したが
、これがｐ一層の場合でも同様である。
、これがｐ一層の場合でも同様である。
またｎ層がステヅプ状の１段である場合を説明したが、
数段或いは連続的に変化させることもできる。また以上
では整流素子を例にとって説明したが、基本構造が同じ
であれば第４図に示した本発明の構成の左右に更に接合
を加えてトランジスタ。
数段或いは連続的に変化させることもできる。また以上
では整流素子を例にとって説明したが、基本構造が同じ
であれば第４図に示した本発明の構成の左右に更に接合
を加えてトランジスタ。
サイリスクとした場合にも、同様の効果を得ることがで
きる。また高速低損失ダイオードを作る場合、重金属な
どによるライフタイムキラーを用いる場合があるが、本
発明はこれに関係なく上記した効果を奏することができ
る。
きる。また高速低損失ダイオードを作る場合、重金属な
どによるライフタイムキラーを用いる場合があるが、本
発明はこれに関係なく上記した効果を奏することができ
る。
第１図（ａｌ （ｂ）は従来例の概略構成図および逆方
向動作時の電界分布図、第２図（ａｌ （ｂ）はｎ−バ
ルク層の厚さを薄くした例を示す概略構成図および電界
分布図、第３図は逆回復電流波形図、第４図ｆａ） （
ｂ）は本発明の一実施例の概略構成例図および電界分布
図、第５図は濃度分布図である。
向動作時の電界分布図、第２図（ａｌ （ｂ）はｎ−バ
ルク層の厚さを薄くした例を示す概略構成図および電界
分布図、第３図は逆回復電流波形図、第４図ｆａ） （
ｂ）は本発明の一実施例の概略構成例図および電界分布
図、第５図は濃度分布図である。
Claims (1)
- 高濃度半導体層上に低濃度半導体層を設け、更にその上
に反対導電型の半導体層を設けたＰＮ接合素子において
、上記高濃度半導体層と低濃度半導体層間に両者の中間
の濃度を有する半導体層を設けて低順電圧化と逆回復特
性の向上を図ったことを特徴とするＰＮ接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25613785A JPS62115880A (ja) | 1985-11-15 | 1985-11-15 | Ｐｎ接合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25613785A JPS62115880A (ja) | 1985-11-15 | 1985-11-15 | Ｐｎ接合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62115880A true JPS62115880A (ja) | 1987-05-27 |
Family
ID=17288415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25613785A Pending JPS62115880A (ja) | 1985-11-15 | 1985-11-15 | Ｐｎ接合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115880A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467687A (ja) * | 1990-07-09 | 1992-03-03 | Fuji Electric Co Ltd | ダイオード |
| WO2000016408A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur et son procede de fabrication |
| JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007184439A (ja) * | 2006-01-10 | 2007-07-19 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2009246048A (ja) * | 2008-03-28 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| WO2010026654A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860577A (ja) * | 1981-10-07 | 1983-04-11 | Hitachi Ltd | 半導体装置 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
-
1985
- 1985-11-15 JP JP25613785A patent/JPS62115880A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860577A (ja) * | 1981-10-07 | 1983-04-11 | Hitachi Ltd | 半導体装置 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467687A (ja) * | 1990-07-09 | 1992-03-03 | Fuji Electric Co Ltd | ダイオード |
| WO2000016408A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur et son procede de fabrication |
| JP2004039842A (ja) * | 2002-07-03 | 2004-02-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007184439A (ja) * | 2006-01-10 | 2007-07-19 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2009246048A (ja) * | 2008-03-28 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| WO2010026654A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
| JP5454945B2 (ja) * | 2008-09-05 | 2014-03-26 | 株式会社東芝 | 記憶装置 |
| US8766225B2 (en) | 2008-09-05 | 2014-07-01 | Kabushiki Kaisha Toshiba | Storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101244A (en) | Semiconductor schottky device with pn regions | |
| Baliga | Analysis of a high-voltage merged pin/Schottky (MPS) rectifier | |
| JP2667477B2 (ja) | ショットキーバリアダイオード | |
| JP3968912B2 (ja) | ダイオード | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| EP0074642B1 (en) | Low-loss and high-speed diodes | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JPS62115765A (ja) | 半導体装置 | |
| JPH10261791A (ja) | 半導体整流装置 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS62115880A (ja) | Ｐｎ接合素子 | |
| US5142347A (en) | Power semiconductor component with emitter shorts | |
| JP2001196606A (ja) | ダイオード | |
| US6465874B2 (en) | Power semiconductor rectifier having schottky contact combined with insulation film | |
| JP4004357B2 (ja) | ダイオード | |
| KR100491851B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2934606B2 (ja) | 半導体装置 | |
| JPH07273354A (ja) | ダイオ−ド | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| JPS5949713B2 (ja) | シヨツトキバリヤダイオ−ド | |
| JPH04262579A (ja) | ダイオード | |
| EP0466101B1 (en) | Power semiconductor device | |
| JPH07202226A (ja) | 電力半導体素子 | |
| JPH0365027B2 (ja) |