JPH02180015A - シリコン基板に拡散される金の量の調整方法及びこの方法による高速ダイオード並びにその製造方法 - Google Patents
シリコン基板に拡散される金の量の調整方法及びこの方法による高速ダイオード並びにその製造方法Info
- Publication number
- JPH02180015A JPH02180015A JP1290149A JP29014989A JPH02180015A JP H02180015 A JPH02180015 A JP H02180015A JP 1290149 A JP1290149 A JP 1290149A JP 29014989 A JP29014989 A JP 29014989A JP H02180015 A JPH02180015 A JP H02180015A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- phosphorus
- gold
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 32
- 239000010931 gold Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 16
- 239000010703 silicon Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 27
- 239000011574 phosphorus Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000002019 doping agent Substances 0.000 claims abstract description 9
- 125000004429 atom Chemical group 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 4
- 125000004437 phosphorous atom Chemical group 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 229920001296 polysiloxane Polymers 0.000 abstract description 2
- 230000003750 conditioning effect Effects 0.000 abstract 2
- 230000001143 conditioned effect Effects 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000005215 recombination Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- -1 platinum Chemical compound 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体分野に関し、特にシリコンに金のような
金属を拡散させる方法に関する。
金属を拡散させる方法に関する。
（従来の技術）
従来、種々の半導体装置、より詳細には電力用半導体装
置においては、特定の半導体層の少数キャリヤのライフ
タイムを縮める試みがなされている。このため、その半
導体層内にキャリヤ再結合中心が作られる。そのような
再結合中心は金拡散または白金拡散が行われる場所、ま
たは例えば、電子、陽子、イオン等を注入することによ
り転位が発生する場所に対応して作られる。
置においては、特定の半導体層の少数キャリヤのライフ
タイムを縮める試みがなされている。このため、その半
導体層内にキャリヤ再結合中心が作られる。そのような
再結合中心は金拡散または白金拡散が行われる場所、ま
たは例えば、電子、陽子、イオン等を注入することによ
り転位が発生する場所に対応して作られる。
イオンまたは陽子の注入により、注入モードを選択する
ことによる半導体層またはウェーハ内の選択された深さ
に高い転位密度を得ることが理論的に可能である。しか
し、そのような方法では非常に短いライフタイムを得る
ことができない。このように、非常に短いライフタイム
を得るためには、従来金拡散法を使用する必要があった
が、拡散が行われる半導体層又はウェーハ内で深さ方向
に金の濃度を調節することは従来技術の方法ではできな
かった。
ことによる半導体層またはウェーハ内の選択された深さ
に高い転位密度を得ることが理論的に可能である。しか
し、そのような方法では非常に短いライフタイムを得る
ことができない。このように、非常に短いライフタイム
を得るためには、従来金拡散法を使用する必要があった
が、拡散が行われる半導体層又はウェーハ内で深さ方向
に金の濃度を調節することは従来技術の方法ではできな
かった。
（発明を解決するための手段及び作用）本発明の目的は
、このような従来の問題を解決し、非常に短いライフタ
イムが得られるような金原子の濃度調整方法を提供し、
更に改善された性能の高速ダイオードを実現する特定の
応用を提供することにある。
、このような従来の問題を解決し、非常に短いライフタ
イムが得られるような金原子の濃度調整方法を提供し、
更に改善された性能の高速ダイオードを実現する特定の
応用を提供することにある。
これらの目的を達成するため、本発明はシリコン基板に
拡散された金のような金属の量を調整する方法を与える
ことであり、その基板は金の拡散の前に１０１３から１
０１５原子／ ｃｍ”範囲内で変化するリンのようなド
ーパント（ｄｏｐａｎｔ）の拡散を行うことにより、金
属濃度を増加するのに望ましい場所で増加されるドーパ
ントの濃度から構成されている。
拡散された金のような金属の量を調整する方法を与える
ことであり、その基板は金の拡散の前に１０１３から１
０１５原子／ ｃｍ”範囲内で変化するリンのようなド
ーパント（ｄｏｐａｎｔ）の拡散を行うことにより、金
属濃度を増加するのに望ましい場所で増加されるドーパ
ントの濃度から構成されている。
本発明の実施例により、そのシリコン基板は約数１０１
３原子／ｃｍ”の濃度のリンによりドーピング（ｄｏｐ
ｉｎｇ）された準真性のＮ形基板であり、リン濃度は金
の濃度を増加させたい場所で約１Ｏ１５原子／ｃｍ３ま
で増加される。
３原子／ｃｍ”の濃度のリンによりドーピング（ｄｏｐ
ｉｎｇ）された準真性のＮ形基板であり、リン濃度は金
の濃度を増加させたい場所で約１Ｏ１５原子／ｃｍ３ま
で増加される。
本発明の他の実施例により、リン濃度が変化しやすい領
域はドーピングがされていないか、又はドーピングが異
なる基板の上に例えばエピタキシ（ｅｐｉｔａｘｙ）に
より基板の厚さを形成する。
域はドーピングがされていないか、又はドーピングが異
なる基板の上に例えばエピタキシ（ｅｐｉｔａｘｙ）に
より基板の厚さを形成する。
ある面から見ると、本発明はＮ゛形基板上４ｍＮ形シリ
コンエピタキシャル層とドーピングが十分にされたＰ層
と、エピタキシャル層の厚さにより構成されるＰ”ＮＮ
”″高速ダイオードの製造方法を与えており、それはオ
フ状態にある公称動作電圧において、空乏領域がエピタ
キシャル層全体に広がっており、エピタキシャル層がＰ
層に近く高いドーピングレベルを有するリンの原子によ
りドーピングされており、金の原子の拡散が生成された
構造の中に発生するようにされている。エピタキシャル
層には約ｌＯ′３から１０”原子／ｃｍ３のドーピング
レベルを有する基板上に第１サブ層と約１０１４から１
０１５原子／ｃｍ３のリン濃度を有するＰ層層の上に第
２サブ層がある。
コンエピタキシャル層とドーピングが十分にされたＰ層
と、エピタキシャル層の厚さにより構成されるＰ”ＮＮ
”″高速ダイオードの製造方法を与えており、それはオ
フ状態にある公称動作電圧において、空乏領域がエピタ
キシャル層全体に広がっており、エピタキシャル層がＰ
層に近く高いドーピングレベルを有するリンの原子によ
りドーピングされており、金の原子の拡散が生成された
構造の中に発生するようにされている。エピタキシャル
層には約ｌＯ′３から１０”原子／ｃｍ３のドーピング
レベルを有する基板上に第１サブ層と約１０１４から１
０１５原子／ｃｍ３のリン濃度を有するＰ層層の上に第
２サブ層がある。
本発明はまた前述の方法から得られるＰ層ＮＮ”高速ダ
イオードを与える。
イオードを与える。
（実施例）
第１Ａ図はＮ−層、すなわち低ドーピングレベルを有す
るＮ層、Ｎ層及びＮ−層を積層して構成される半導体基
板の略断面図である。
るＮ層、Ｎ層及びＮ−層を積層して構成される半導体基
板の略断面図である。
第１Ｂ図の曲線１０は第１Ａ図の矢印Ｘの方向に対する
この構造のドーピング濃度曲線を示している。
この構造のドーピング濃度曲線を示している。
２つのＮ−層には約１０１４原子／ｃｍ３のキャリヤ（
ｃａｒｒｉｅｒ ）濃度があり、Ｎ層には約１０１５原
子／ｃｍ３のキャリヤ濃度があり、Ｎ形の導電率を与え
るドーパントはリンであると仮定している。
ｃａｒｒｉｅｒ ）濃度があり、Ｎ層には約１０１５原
子／ｃｍ３のキャリヤ濃度があり、Ｎ形の導電率を与え
るドーパントはリンであると仮定している。
この場合、金の拡散が第１Ａ図の構造内に実現されるな
らば、この拡散は曲線２０に対する濃度曲線を示してい
ることが注目される。これは即ち金が置換された位置に
配置されており分布されたすきまの位置にない活性化さ
れた中心を金の拡散が示すことである。
らば、この拡散は曲線２０に対する濃度曲線を示してい
ることが注目される。これは即ち金が置換された位置に
配置されており分布されたすきまの位置にない活性化さ
れた中心を金の拡散が示すことである。
曲線１０と２０に示すように、置換法で配置された金原
子濃度はリン濃度の濃度曲線に従う。本出願人の実験に
よりこの関係はリン濃度が１０１３から１０１５原子／
ｃｍ３の間で変化することを示している。それ故、リン
の拡散に傾斜を与えながら、金の拡散により再結合中心
の濃度を調整できる。金濃度が構造の表面近くでは高く
なることが従来から知られている。
子濃度はリン濃度の濃度曲線に従う。本出願人の実験に
よりこの関係はリン濃度が１０１３から１０１５原子／
ｃｍ３の間で変化することを示している。それ故、リン
の拡散に傾斜を与えながら、金の拡散により再結合中心
の濃度を調整できる。金濃度が構造の表面近くでは高く
なることが従来から知られている。
第１Ｃ図で曲線１１ばＮ形について、ドーピングレベル
が約１０１４原子／ｃｍ”の下側の層と、濃度が約１０
１５原子／ｃｍ３を示す上側の層と、１０１４と１０”
５原子／ｃｍ３の間で徐々に変化するリンのドーピング
レベルを有する中間の層を含むものと同じタイプの構造
の濃度曲線を示している。同様に、曲線２１により示さ
れる金原子濃度はこの濃度に従う。第１Ｂ図と第１Ｃ図
において、曲線３０と３１は金の拡散の後のいろいろな
層に対するライフタイムを示しており、これらのライフ
タイムは置換された金原子濃度に反比例する。
が約１０１４原子／ｃｍ”の下側の層と、濃度が約１０
１５原子／ｃｍ３を示す上側の層と、１０１４と１０”
５原子／ｃｍ３の間で徐々に変化するリンのドーピング
レベルを有する中間の層を含むものと同じタイプの構造
の濃度曲線を示している。同様に、曲線２１により示さ
れる金原子濃度はこの濃度に従う。第１Ｂ図と第１Ｃ図
において、曲線３０と３１は金の拡散の後のいろいろな
層に対するライフタイムを示しており、これらのライフ
タイムは置換された金原子濃度に反比例する。
半導体層内の金濃度の調整、即ち再結合中心の濃度、そ
れ故キャリヤのライフタイムを調整する深さを決める可
能性は半導体装置の分野特に電力用半導体装置の分野で
多（応用されている。高速ダイオードに対する特定の応
用を以下に述べるが、この応用は本発明の応用の可能性
を制限するものではない。
れ故キャリヤのライフタイムを調整する深さを決める可
能性は半導体装置の分野特に電力用半導体装置の分野で
多（応用されている。高速ダイオードに対する特定の応
用を以下に述べるが、この応用は本発明の応用の可能性
を制限するものではない。
高速ダイす−ドの製造に影響するパラメータは本出願人
によるカナダ特許１，２３２，９７４号明細書に開示さ
れている。
によるカナダ特許１，２３２，９７４号明細書に開示さ
れている。
高速ダイオードを実現する際遭遇する諸問題は上記カナ
ダ特許の第１図から第５図に対応した本発明の第２図か
ら第６図について説明される。
ダ特許の第１図から第５図に対応した本発明の第２図か
ら第６図について説明される。
第２図に示すように、高速ダイードは従来Ｐ”ＮＮ”″
構造から成っている。
構造から成っている。
第３図ではそのようなダイオードのドーピング原子濃度
を実線で示している。第３図の点線で描かれた曲線が示
すように、直流電流がこのダイオードを流れる時、与え
られた電荷量はＮ形のドーピングの少ない領域に注入さ
れる。この電荷量または注入キャリヤ量はダイオードを
流れる電流に依存する。順方向への伝導を通して蓄えら
れスイッチング周期の時間ｔ。においで残存する電荷量
１は通常Ｑ。により決められ、蓄積電荷と呼ばれる。次
のタイプの関係式で示され、 Ｑｏ〜τ工、または Ｑ。〜τ２ｄ工Ｆ／ｄｔこれはτ
の値に関係する期間ｔ。−ｔｒ （図に示しである）
の値によるが、てはダイオードのＮ影領域の少数キャリ
ヤのライフタイムであり、■。
を実線で示している。第３図の点線で描かれた曲線が示
すように、直流電流がこのダイオードを流れる時、与え
られた電荷量はＮ形のドーピングの少ない領域に注入さ
れる。この電荷量または注入キャリヤ量はダイオードを
流れる電流に依存する。順方向への伝導を通して蓄えら
れスイッチング周期の時間ｔ。においで残存する電荷量
１は通常Ｑ。により決められ、蓄積電荷と呼ばれる。次
のタイプの関係式で示され、 Ｑｏ〜τ工、または Ｑ。〜τ２ｄ工Ｆ／ｄｔこれはτ
の値に関係する期間ｔ。−ｔｒ （図に示しである）
の値によるが、てはダイオードのＮ影領域の少数キャリ
ヤのライフタイムであり、■。
はダイオードの直流電流である。
ダイオード加わる回路の電圧が逆、即ち電流が回路の反
対の方向に加えられた時、印加された逆電圧に等しい電
圧値はすぐにはこのダイオードには発生しない。これと
は逆に、阻止用静電容量が元に戻るまでダイオードが逆
の短絡に比較できるまでの間の時間が少しかかる。
対の方向に加えられた時、印加された逆電圧に等しい電
圧値はすぐにはこのダイオードには発生しない。これと
は逆に、阻止用静電容量が元に戻るまでダイオードが逆
の短絡に比較できるまでの間の時間が少しかかる。
スイッチング状態の間、高速ダイオードに対し電荷Ｑ。
の一部は内部の再結合（少数キャリヤのライフタイムに
関係がある）により自然に消滅するが、他の部分は回復
電荷ＱＲと呼ばれ、検討している現象を妨害しており、
ダイオードに流れる逆電流により流出される。この回復
電荷は回復逆電流を供給し全てのスイッチング現象（過
電圧、過熱、スプリアスパルス、等）の原因となる。
関係がある）により自然に消滅するが、他の部分は回復
電荷ＱＲと呼ばれ、検討している現象を妨害しており、
ダイオードに流れる逆電流により流出される。この回復
電荷は回復逆電流を供給し全てのスイッチング現象（過
電圧、過熱、スプリアスパルス、等）の原因となる。
逆リカバリは２つの部分に分解できる（第４図も参照す
る）。
る）。
第１の部分を通し、スイッチング回路のスイッチの閉時
間ｔＦにおいて直流電流は減少しはじめ、零となり逆電
流１ｒｒが得られる。直流電流の減少速度、従って逆電
流の増加速度はダイオードが接続されている回路により
はｆ決定されるのが一般である。この第１の部分を通し
て電荷Ｑ１は流出される。
間ｔＦにおいて直流電流は減少しはじめ、零となり逆電
流１ｒｒが得られる。直流電流の減少速度、従って逆電
流の増加速度はダイオードが接続されている回路により
はｆ決定されるのが一般である。この第１の部分を通し
て電荷Ｑ１は流出される。
時間ｔ１からダイオードは阻止用静電容量を取り戻す。
逆電流は減少し始める。ダイオードの接合の近傍では自
由キャリヤとなる（空乏領域即ち空間電荷領域の発生）
。第４図の斜線領域に対応した電荷Ｑ２は逆電流が減少
し零になるまで流出する。
由キャリヤとなる（空乏領域即ち空間電荷領域の発生）
。第４図の斜線領域に対応した電荷Ｑ２は逆電流が減少
し零になるまで流出する。
最後に、時間ｔ２後に逆電流変化は零になり、印加され
た逆電圧のみがダイオードに残存する。
た逆電圧のみがダイオードに残存する。
その動作をより正確に決めるため、電荷Ｑ１と０２に対
応した物理パラメータを調べる必要がある。ダイオード
内の空乏領域即ち空間電荷領域の形状には２つの特定の
場合が考えられる。第３図において、曲線ＥＡとＥＢは
ダイオードが阻止状態の時、電界分布を示す点線で描か
れている。曲線ＥＡに対する場合は、Ｎ領域の厚さは空
乏領域の幅Ｗ、より厚い。曲線ＥＢの場合では、空乏領
域はＮ領域の全体の厚さにわたり拡がっている。
応した物理パラメータを調べる必要がある。ダイオード
内の空乏領域即ち空間電荷領域の形状には２つの特定の
場合が考えられる。第３図において、曲線ＥＡとＥＢは
ダイオードが阻止状態の時、電界分布を示す点線で描か
れている。曲線ＥＡに対する場合は、Ｎ領域の厚さは空
乏領域の幅Ｗ、より厚い。曲線ＥＢの場合では、空乏領
域はＮ領域の全体の厚さにわたり拡がっている。
時間ｔｏとｔｌの間、空間電荷領域に配置された注入キ
ャリヤは特に全て取り除かれる。曲線ＥＡの場合（Ｎ層
が空乏領域の拡大に密接に関係している）、注入キャリ
ヤのいくつかはまだこの第１段階後も残っており、電荷
Ｑ２は第３図の斜線領域内にあるキャリヤに対応してい
る。曲線Ｅａの場合、電荷Ｑ２はほとんど零となり、従
ってｔｌとｔ２の間の経過時間は非常に短い。すなわち
、逆電流は最大値■、から零に非常に速（変化する。こ
の電流の変化は非常に速いので、最大過電圧■□が生じ
電流振動と電圧振動が発生する。
ャリヤは特に全て取り除かれる。曲線ＥＡの場合（Ｎ層
が空乏領域の拡大に密接に関係している）、注入キャリ
ヤのいくつかはまだこの第１段階後も残っており、電荷
Ｑ２は第３図の斜線領域内にあるキャリヤに対応してい
る。曲線Ｅａの場合、電荷Ｑ２はほとんど零となり、従
ってｔｌとｔ２の間の経過時間は非常に短い。すなわち
、逆電流は最大値■、から零に非常に速（変化する。こ
の電流の変化は非常に速いので、最大過電圧■□が生じ
電流振動と電圧振動が発生する。
実際には、空間電荷が曲線ＥＡで示される配置を有する
高速ダイオードを製造するため、得られるべき逆電圧か
らスタートする。後者により今まで使われているＮシリ
コンの抵抗率が決まる。この情報から空間電荷Ｗ。の拡
大が計算され、Ｗｏより大きいＮ層の厚さＷＮが選択さ
れる。その後、少数キャリヤ（金または白金拡散、電子
衝撃、等）のライフタイムでの短縮が行われる。すなわ
ち、与えられた条件ＩＦとｄＩ、／ｄｔに対し、蓄積電
荷Ｑの量と、それから出るダイオードのスイッチング速
度（１＋−１゜、ｔ２ ｊｏ。
高速ダイオードを製造するため、得られるべき逆電圧か
らスタートする。後者により今まで使われているＮシリ
コンの抵抗率が決まる。この情報から空間電荷Ｗ。の拡
大が計算され、Ｗｏより大きいＮ層の厚さＷＮが選択さ
れる。その後、少数キャリヤ（金または白金拡散、電子
衝撃、等）のライフタイムでの短縮が行われる。すなわ
ち、与えられた条件ＩＦとｄＩ、／ｄｔに対し、蓄積電
荷Ｑの量と、それから出るダイオードのスイッチング速
度（１＋−１゜、ｔ２ ｊｏ。
■、１Ｍ）を決めるのは、実際にはこの物理的情報であ
る。任意にライフタイムを短くすることは出来ない。ダ
イオードが伝導状態で（特性がｖＦ＝ｆ（ＩＦ））十分
な特性を維持するためには、中央のＮ層の厚さＷＮに本
質的に左右される最小値とＷ Ｎ ”に比例する最小値
より長くライフタイムを保つ必要がある。それ故、電荷
Ｑ。〜 τＩＦのしきい値、従ってダイオードの回復時
間より低く減少させることは出来ない。
る。任意にライフタイムを短くすることは出来ない。ダ
イオードが伝導状態で（特性がｖＦ＝ｆ（ＩＦ））十分
な特性を維持するためには、中央のＮ層の厚さＷＮに本
質的に左右される最小値とＷ Ｎ ”に比例する最小値
より長くライフタイムを保つ必要がある。それ故、電荷
Ｑ。〜 τＩＦのしきい値、従ってダイオードの回復時
間より低く減少させることは出来ない。
それ故、電荷Ｑ。を減少するためには、ライフタイムと
従ってダイオードＮ層の厚さを減らし、第３図の曲線Ｅ
Ｂに対応した配置を取り入れることができるようにする
必要がある。最近は、逆降伏電圧として非常に高いシリ
コ抵抗が用いられている。逆電圧のもとでは、接合から
生ずる電界はゆっくり減少するであろうしくＥＢ層）、
Ｎ層の厚さＷ、４は所望の降伏電圧を得るため決められ
る。この厚さは上記の場合実際には比が２になるように
少な（されるべきである。これにより十分低いレベル（
通常は４倍低い）になるようライフタイムを短くし、そ
れ故上記の場合、ＩＲＭの値が十分低くなるようにかな
り速いダイオードを得ることができる。しかし、すでに
考察したように、欠点は電荷Ｑ２が非常に低くスイッチ
ング時に高電圧が生ずることである。
従ってダイオードＮ層の厚さを減らし、第３図の曲線Ｅ
Ｂに対応した配置を取り入れることができるようにする
必要がある。最近は、逆降伏電圧として非常に高いシリ
コ抵抗が用いられている。逆電圧のもとでは、接合から
生ずる電界はゆっくり減少するであろうしくＥＢ層）、
Ｎ層の厚さＷ、４は所望の降伏電圧を得るため決められ
る。この厚さは上記の場合実際には比が２になるように
少な（されるべきである。これにより十分低いレベル（
通常は４倍低い）になるようライフタイムを短くし、そ
れ故上記の場合、ＩＲＭの値が十分低くなるようにかな
り速いダイオードを得ることができる。しかし、すでに
考察したように、欠点は電荷Ｑ２が非常に低くスイッチ
ング時に高電圧が生ずることである。
これらの問題を解決するため、前記特許により第５図に
示すような構造が与えられた。第５図のダイオードはＮ
−形基板から作られ従来のＮ形層とＰ＋形層から構成さ
れる。さらに、このダイオードはＮ＋形基板基板かにド
ーピングされたＮ形層の間にＮ１と呼ばれる中間のＮ形
層がある。今までと同じく、Ｎ１形層とＰ″″″形層で
きるだけ高く、すなわち１０１８原子／ｃｍ３より高く
ドービングされたレベルがある。準真性Ｎ層には約１０
１３から数１０１４原子／ｃｍ”のドーピングレベルが
ある。通常の配置で、Ｎ３層には約１０”から１０１６
原子／ｃｍ”のドーピングレベルがあるが、このドーピ
ングレベルはダイオードの公称動作特性の関数を示して
いる。Ｎ１層とＮ層は望ましくはＮ″″基板上の連続的
なエピタキシにより形成される。Ｐ＋層は例えばＮ層内
への拡散により形成される。
示すような構造が与えられた。第５図のダイオードはＮ
−形基板から作られ従来のＮ形層とＰ＋形層から構成さ
れる。さらに、このダイオードはＮ＋形基板基板かにド
ーピングされたＮ形層の間にＮ１と呼ばれる中間のＮ形
層がある。今までと同じく、Ｎ１形層とＰ″″″形層で
きるだけ高く、すなわち１０１８原子／ｃｍ３より高く
ドービングされたレベルがある。準真性Ｎ層には約１０
１３から数１０１４原子／ｃｍ”のドーピングレベルが
ある。通常の配置で、Ｎ３層には約１０”から１０１６
原子／ｃｍ”のドーピングレベルがあるが、このドーピ
ングレベルはダイオードの公称動作特性の関数を示して
いる。Ｎ１層とＮ層は望ましくはＮ″″基板上の連続的
なエピタキシにより形成される。Ｐ＋層は例えばＮ層内
への拡散により形成される。
第６図は厚さの関数としてダイオード内のドーパントの
濃度変化を実線で示している。
濃度変化を実線で示している。
スイッチング周期の時間ｔ。で過渡の自由キャリヤの濃
度は破線で描かれている。このキャリヤの量はダイオー
ドの公称動作電流および回路に負荷したスイッチング速
度のいずれかに依存している。
度は破線で描かれている。このキャリヤの量はダイオー
ドの公称動作電流および回路に負荷したスイッチング速
度のいずれかに依存している。
曲線Ｅはダイオードが阻止状態、すなわち逆の公称電圧
に対してオフ状態の時空乏領域の拡大を示すＷＥの中に
ある時の電界の分布を示している。
に対してオフ状態の時空乏領域の拡大を示すＷＥの中に
ある時の電界の分布を示している。
時間ｔ。とｔ、の間でダイオードが阻止されている間、
空乏領域内にある注入キャリヤは消耗され、時間ｔｌで
取り除かれ、第６図の斜線の中にあるキャリヤは時間ｔ
１とｔ２の間に流出した電荷Ｑ２に一致する。
空乏領域内にある注入キャリヤは消耗され、時間ｔｌで
取り除かれ、第６図の斜線の中にあるキャリヤは時間ｔ
１とｔ２の間に流出した電荷Ｑ２に一致する。
前記特許により、時間ｔ１とｔ２の間の移行が短すぎな
いように、また非常に高い過電圧ｖ、ＩＭが発生しない
ように、これらのキャリヤ数が十分多いことが必須とな
る。
いように、また非常に高い過電圧ｖ、ＩＭが発生しない
ように、これらのキャリヤ数が十分多いことが必須とな
る。
時間ｔ１とｔ２の間の経過時間の周期を設定するため、
決まった方法のＮ３層の厚さとドーピングレベルが用い
られる。
決まった方法のＮ３層の厚さとドーピングレベルが用い
られる。
Ｎ層とＮ″″層のドーピングレベル層の中間にあるこの
ドーピングレベルは、直接伝導の間注入電荷の密度より
低くしなければならない。
ドーピングレベルは、直接伝導の間注入電荷の密度より
低くしなければならない。
前記特許について、第５図で与えられた構造の欠点の１
つは第２図と第３図のダイオードの構造に関し、Ｎ領域
の幅を拡大し、それ放任導状態でダイオードの抵抗を増
加しなければならないことである。
つは第２図と第３図のダイオードの構造に関し、Ｎ領域
の幅を拡大し、それ放任導状態でダイオードの抵抗を増
加しなければならないことである。
本発明は金原子濃度とそれ故前述のライフタイムを調整
する可能性に基づく他の方法を与える。
する可能性に基づく他の方法を与える。
この目的のため、本発明は第７図に示すようなＰ＋ＮＮ
”構造を与えるもので、Ｎ領域は第８図または第９図に
示すキャリヤ原子の濃度を示しており、それはＰ１領域
の側に階段状または傾斜状のドーピングレベルの高い特
性を有している。前述の特許のように、Ｎ層はドーピン
グレベルが非常に低い領域（約１０１３から１０′４原
子／ｃｍ”）とドーピングレベルが高い領域（１ｏ１４
から１ｏｎｓ原子／ｃｍ” ）を有するが、Ｎ＋層とＰ
＋層に関するこれらの領域の位置は逆になっている。さ
らに、これらの領域の機能とその減少は別個のものであ
る。
”構造を与えるもので、Ｎ領域は第８図または第９図に
示すキャリヤ原子の濃度を示しており、それはＰ１領域
の側に階段状または傾斜状のドーピングレベルの高い特
性を有している。前述の特許のように、Ｎ層はドーピン
グレベルが非常に低い領域（約１０１３から１０′４原
子／ｃｍ”）とドーピングレベルが高い領域（１ｏ１４
から１ｏｎｓ原子／ｃｍ” ）を有するが、Ｎ＋層とＰ
＋層に関するこれらの領域の位置は逆になっている。さ
らに、これらの領域の機能とその減少は別個のものであ
る。
リンのドーピングレベルは直接影響を持たないが金の濃
度、それ故ライフタイムを調整するのみに用いられてい
る。
度、それ故ライフタイムを調整するのみに用いられてい
る。
実際に、金の原子の拡散が行われた時、置換される金原
子の濃度は高いリン濃度を示すＮ影領域で高くなる。そ
の結果、スイッチングがオフでは蓄積キャリヤはよりド
ーピングされた領域（ライフタイムの短い）に急速に放
電され、第８図と第９図の右側のドーピングの少ない領
域（ライフタイムが長い）への放電は急速に少なくなる
。阻止状態で過渡振動を避けることができる第４図内の
電荷Ｑ２に等しいチャージタンク（ｃｈａｒｇｅ ｔａ
ｎｋ ）をこのように得ることができる。Ｎ形層の有効
厚さはダイオードの定格阻止電圧に対し空乏層領域の表
面と等しいか、はんの僅か高くなるように選択される。
子の濃度は高いリン濃度を示すＮ影領域で高くなる。そ
の結果、スイッチングがオフでは蓄積キャリヤはよりド
ーピングされた領域（ライフタイムの短い）に急速に放
電され、第８図と第９図の右側のドーピングの少ない領
域（ライフタイムが長い）への放電は急速に少なくなる
。阻止状態で過渡振動を避けることができる第４図内の
電荷Ｑ２に等しいチャージタンク（ｃｈａｒｇｅ ｔａ
ｎｋ ）をこのように得ることができる。Ｎ形層の有効
厚さはダイオードの定格阻止電圧に対し空乏層領域の表
面と等しいか、はんの僅か高くなるように選択される。
階段状または傾斜状のＮ層は前述の特許で示されたよう
なＮ＋基板状のエピタキシにより従来どおり得ることが
できる。本発明はリンにより金の濃度を調節しようとす
る特定な場合について説明している。全以外の例えば白
金のような金属と、リン以外の例えばボロン（ｂｏｒｏ
ｎ）のようなドーパントを使用することが考えられる。
なＮ＋基板状のエピタキシにより従来どおり得ることが
できる。本発明はリンにより金の濃度を調節しようとす
る特定な場合について説明している。全以外の例えば白
金のような金属と、リン以外の例えばボロン（ｂｏｒｏ
ｎ）のようなドーパントを使用することが考えられる。
（発明の効果）
以上説明したように、本発明によれば、改善された性能
の高速ダイオードを実現できる。
の高速ダイオードを実現できる。
第１Ａ図はＮ−ＮＮ−半導体の構造の断面図、第１Ｂ図
と第１Ｃ図は第１Ａ図の構造に対するリン濃度曲線、全
濃度曲線、ライフタイム曲線を示す図、第２図、第３図
、第４図、第５図及び第６図は高速ダイオードの実現の
時発生する、出願人トムソン セーエスエフ（株）のカ
ナダ特許第１．２３２゜９７４号の第１図、第２図、第
３図、第４図、及び第５図に対応する従来の技術と問題
点を述べるための図、 第７図は本発明に基づく構造の断面図、第８図、第９図
は第７図に対応したドーピングの濃度曲線図である。 Ｉ ＲＩに逆電流の最大値、 ＶＲＭ；最大過電圧。
と第１Ｃ図は第１Ａ図の構造に対するリン濃度曲線、全
濃度曲線、ライフタイム曲線を示す図、第２図、第３図
、第４図、第５図及び第６図は高速ダイオードの実現の
時発生する、出願人トムソン セーエスエフ（株）のカ
ナダ特許第１．２３２゜９７４号の第１図、第２図、第
３図、第４図、及び第５図に対応する従来の技術と問題
点を述べるための図、 第７図は本発明に基づく構造の断面図、第８図、第９図
は第７図に対応したドーピングの濃度曲線図である。 Ｉ ＲＩに逆電流の最大値、 ＶＲＭ；最大過電圧。
Claims (9)
- （１）金の拡散の前に、濃度の範囲が１０＾１＾３から
１０＾１＾５原子／ｃｍ＾３まで変化するリンのような
ドーパントを拡散することにより、金属の濃度を増加し
たい場所でリン濃度が増加されるシリコン基板に拡散さ
れる金の量を調整する方法。 - （２）前記基板はリンにより約１０＾１＾４原子／ｃｍ
＾３レベルでドーピングされた準真性のＮ形基板であっ
て、金の濃度を増加したい場所でリン濃度が約１０＾１
＾５原子／ｃｍ＾３近くまで増加される請求項１記載の
シリコン基板に拡散される金の量を調整する方法。 - （３）リンのドーピングの傾斜した領域が基板内に形成
される請求項１記載のシリコン基板に拡散される金の量
を調整する方法。 - （４）リンのドーピングの階段状の領域が基板内に形成
される請求項１記載のシリコン基板に拡散される金の量
を調整する方法。 - （５）前記リンの濃度の変化する領域がドーピングされ
ていないか、または異なったドーピングされた基板上の
エピタキシにより形成される請求項１記載のシリコン基
板に拡散される金の量を調整する方法。 - （６）Ｎ＾＋形基板上に、Ｎ形シリコンエピタキシャル
層と、高いドーピングレベルと、阻止状態で公称動作電
圧に対し空乏領域がエピタキシャル層全体にわたり十分
拡がっているようなエピタキシャル層の厚さとを有する
Ｐ＾＋形層とからなる高速ダイオードの製造方法におい
て、 前記エピタキシャル層がＰ＾＋形層側で高レベルにリン
原子でドーピングされ、金原子がその構造内に拡散され
る高速ダイオードの製造方法。 - （７）前記エピタキシャル層は、前記基板側で約１０＾
１＾３〜１０＾１＾４原子／ｃｍ＾３のドーピングレベ
ルを有する第１サブ層と、前記Ｐ＾＋層側で約１０＾１
＾４〜１０＾１＾５原子／ｃｍ＾３のリン濃度を有する
第２サブ層とから成る請求項６記載の高速ダイオードの
製造方法。 - （８）前記エピタキシャル層は、有効な厚さのほゞ半分
の厚さを有し、リンにドーピングされたほゞ真性な第１
サブ層と、濃度がＰ＾＋形層の接合部分に前記第１サブ
層を合わせる場所から増加することにより直線的に変化
する第２サブ層とから成る請求項７記載の高速ダイオー
ドの製造方法。 - （９）Ｎ＾＋形基板と、阻止状態で公称動作電圧に対し
空乏領域が層金体にわたり十分拡がっているような厚さ
を有するＮ形シリコンエピタキシャル層と、高いドーピ
ングレベルを有するＰ＾＋形層とから成る高速ダイオー
ドにおいて、 前記高速ダイオードはＮ＾＋層側よりもＰ＾＋層側で高
いドーピングレベルを有する、リンがドーピングされた
領域を有する前記Ｎ形エピタキシャル層と、金を用いて
ドーピングされた高速ダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8815728A FR2638892B1 (fr) | 1988-11-09 | 1988-11-09 | Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede |
| FR8815728 | 1988-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02180015A true JPH02180015A (ja) | 1990-07-12 |
| JP2697199B2 JP2697199B2 (ja) | 1998-01-14 |
Family
ID=9372465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1290149A Expired - Lifetime JP2697199B2 (ja) | 1988-11-09 | 1989-11-09 | シリコン基板に拡散される金の量の調整方法及びこの方法による高速ダイオード並びにその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5032540A (ja) |
| EP (1) | EP0368768B1 (ja) |
| JP (1) | JP2697199B2 (ja) |
| DE (1) | DE68915510T2 (ja) |
| FR (1) | FR2638892B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184439A (ja) * | 2006-01-10 | 2007-07-19 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225706A (en) * | 1987-12-04 | 1993-07-06 | Thomson-Csf | Matrix of photosensitive elements associating a photodiode or a phototransistor and a storage capacitor |
| IT1244119B (it) * | 1990-11-29 | 1994-07-05 | Cons Ric Microelettronica | Processo di introduzione e diffusione di ioni di platino in una fetta di silicio |
| IT1245365B (it) * | 1991-03-28 | 1994-09-20 | Cons Ric Microelettronica | Struttura integrata di dispositivo bipolare di potenza ad elevata densita' di corrente e diodo veloce e relativo processo di fabbricazione |
| US5352910A (en) * | 1992-04-07 | 1994-10-04 | Tokyo Denki Seizo Kabushiki Kaisha | Semiconductor device with a buffer structure |
| JP3994443B2 (ja) * | 1995-05-18 | 2007-10-17 | 三菱電機株式会社 | ダイオード及びその製造方法 |
| JP3435166B2 (ja) | 1997-08-14 | 2003-08-11 | 三菱電機株式会社 | 半導体装置 |
| JP4267083B2 (ja) | 1998-06-01 | 2009-05-27 | 三菱電機株式会社 | ダイオード |
| JP4129106B2 (ja) * | 1999-10-27 | 2008-08-06 | 三菱電機株式会社 | 半導体装置 |
| US6737731B1 (en) | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| DE10048345A1 (de) | 2000-09-29 | 2002-05-16 | Eupec Gmbh & Co Kg | Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge |
| DE102005063332B4 (de) * | 2005-05-24 | 2009-04-02 | Infineon Technologies Ag | Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung |
| US20070176238A1 (en) * | 2006-01-31 | 2007-08-02 | Seacrist Michael R | Semiconductor wafer with high thermal conductivity |
| JP6706786B2 (ja) * | 2015-10-30 | 2020-06-10 | 一般財団法人電力中央研究所 | エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置 |
| RU2626075C1 (ru) * | 2016-03-14 | 2017-07-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") | Способ изготовления полупроводникового прибора |
| CN115775836B (zh) * | 2022-12-19 | 2023-09-05 | 扬州国宇电子有限公司 | 一种台面结构快恢复二极管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4140560A (en) * | 1977-06-20 | 1979-02-20 | International Rectifier Corporation | Process for manufacture of fast recovery diodes |
| JPS5821342A (ja) * | 1981-07-31 | 1983-02-08 | Hitachi Ltd | 半導体装置 |
| FR2524715A1 (fr) * | 1982-03-30 | 1983-10-07 | Thomson Csf | Diode rapide |
| DE3328521C2 (de) * | 1983-08-06 | 1985-11-14 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Gleichrichterdiode für hohe Sperrspannung |
-
1988
- 1988-11-09 FR FR8815728A patent/FR2638892B1/fr not_active Expired - Lifetime
-
1989
- 1989-11-06 EP EP89420425A patent/EP0368768B1/fr not_active Expired - Lifetime
- 1989-11-06 DE DE68915510T patent/DE68915510T2/de not_active Expired - Fee Related
- 1989-11-08 US US07/433,377 patent/US5032540A/en not_active Expired - Lifetime
- 1989-11-09 JP JP1290149A patent/JP2697199B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184439A (ja) * | 2006-01-10 | 2007-07-19 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697199B2 (ja) | 1998-01-14 |
| US5032540A (en) | 1991-07-16 |
| FR2638892B1 (fr) | 1992-12-24 |
| EP0368768A1 (fr) | 1990-05-16 |
| EP0368768B1 (fr) | 1994-05-25 |
| DE68915510T2 (de) | 1995-01-05 |
| DE68915510D1 (de) | 1994-06-30 |
| FR2638892A1 (fr) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710059A (en) | Method for producing a semiconductor device having a semiconductor layer of SiC by implanting | |
| JPH02180015A (ja) | シリコン基板に拡散される金の量の調整方法及びこの方法による高速ダイオード並びにその製造方法 | |
| JP3994443B2 (ja) | ダイオード及びその製造方法 | |
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| US8653534B2 (en) | Junction Barrier Schottky diodes with current surge capability | |
| US7696598B2 (en) | Ultrafast recovery diode | |
| US8148748B2 (en) | Adjustable field effect rectifier | |
| US8049276B2 (en) | Reduced process sensitivity of electrode-semiconductor rectifiers | |
| EP2232559B1 (en) | Adjustable field effect rectifier | |
| US4357178A (en) | Schottky barrier diode with controlled characteristics and fabrication method | |
| EP0074642A2 (en) | Low-loss and high-speed diodes | |
| JPH09307104A (ja) | 半導体装置およびその製造方法 | |
| US4373166A (en) | Schottky Barrier diode with controlled characteristics | |
| CA1232974A (en) | High speed diode | |
| TWI418041B (zh) | 半導體構件 | |
| US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| EP1866970A1 (en) | A diode structure | |
| EP0071276A2 (en) | High switching speed semiconductor device containing graded killer impurity | |
| JP3895110B2 (ja) | 固有スイッチオン抵抗の低減されたヴァーティカルｍｏｓトランジスタ装置のボディ領域の製造方法 | |
| EP0890184B1 (en) | A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC | |
| US9224876B2 (en) | Fast switching diodes and methods of manufacturing those diodes | |
| CN216450646U (zh) | 半导体结构 | |
| US6285056B1 (en) | Conductivity enhanced MOS-gated semiconductor devices | |
| JPS6031271A (ja) | シヨツトキバリヤ半導体装置 |